DE1930669A1 - Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung

Info

Publication number
DE1930669A1
DE1930669A1 DE19691930669 DE1930669A DE1930669A1 DE 1930669 A1 DE1930669 A1 DE 1930669A1 DE 19691930669 DE19691930669 DE 19691930669 DE 1930669 A DE1930669 A DE 1930669A DE 1930669 A1 DE1930669 A1 DE 1930669A1
Authority
DE
Germany
Prior art keywords
layer
wiring
insulating
semiconductor
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691930669
Other languages
English (en)
Other versions
DE1930669C2 (de
Inventor
Hideo Tsunemitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP43041769A external-priority patent/JPS5142472B1/ja
Priority claimed from JP92569A external-priority patent/JPS51839B1/ja
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE1930669A1 publication Critical patent/DE1930669A1/de
Application granted granted Critical
Publication of DE1930669C2 publication Critical patent/DE1930669C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Description

Anmelderin;
Nippon Electric Company Limited
7-15, Shiba Gochome, Minato-ku Tokio / Japan
Vertreter:
Patentanwalt Dipl.-Ing. Max Bunke 7 Stuttgart W Schloßstraße 73 B
Stuttgart, den 16. Juni 1969 P 2219 88
Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung.
Die Erfindung betrifft eine integrierte Halbleiterschaltung mit einem Verbindungsaufbau in mindestens einer Verdrahtungsschicht, die eine ebene Oberfläche aufweist, und ein Verfahren zu ihrer Herstellung.
009824/1162
1930661
Die Entwicklung von Halbleitereinrichtungen zielt auf höhere Zuverlässigkeit und einen gesteigerten Integrationsgrad ab. Eine Schaltung hohen Integrationsgrades muß zur Herausführung von Anschlüssen von den Bereichen des Halbleiterkörpers auf dessen Oberfläche einen Mehrebenen-Verbindungsaufbau aufweisen. Bei bekannten integrierten Halbleiterschaltungen werden die Herausführungsleitungen durch selektive Fotoätzung einer dünnen Metallschicht gebildet, die durch Aufspritzen oder Aufdampfen im Vakuum auf den Halbleiterkörper aufgebracht ist. Daher ist, wenn die Herausführungsleitungen auf diesem tfege gebildet werden, ein gewisser Grad an Unebenheit an der Oberfläche des Körpers unvermeidbar. Da eine weitere, darüberliegende Leiterschicht auf der unebenen darunterliegenden Leitungsschicht ausgebildet wird, wird fejsier die Unebenheit weiterhin verstärkt, da die Schicht zur Bildung des Mehrebenen-Verbindungsaufbaues lamelliert ist.
Bekanntlich wird die Dicke einer auf einen solchen Aufbau aufgebrachten Metallschicht an den Händern der verbleibenden, die Verdrahtung bildenden unebenen Oberfläche ungenügend. Ferner sind die Randteile der selektiven Ätzung besonders ausgesetzt. Als Folge wird die Verdrahtung häufig schadhaft, wodurch die Zuverlässigkeit herabgesetzt wird.
Bei der üblichen Technik der selektiven ätzung einer Metall schicht zur Bildung der Herausführungsleitungen und anderer Verdrahtung am Halbleiterkörper ist es daher fast unmöglich, eine integrierte Schaltung hoher Zuverlässigkeit, insbesondere eine solche mit Mehrebenen-Verbindungsaufbau, herzustellen. Dies liegt hauptsächlich an den Unebenheiten und Unregelmäßigkeiten, die auf den übereinanderliegenden Verdrahtungsmetallschichten
009824/11'6 2
und selbst auf der Oberfläche des Halbleiterkörpers durch die Anwendung des Verfahrens der Fotoätzung entstehen. Hauptaufgabe der Erfindung ist daher, eine integrierte Halbleiterschaltung mit einem Verbindungsaufbau hoher Zuverlässigkeit zu schaffen.
Dabei sollen die leitenden Schichten für die Verdrahtung unter Vermeidung des Verfahrens der selektiven Fotoätzung bearbeitet werden.
Ferner soll die integrierte Halbleiterschaltung nach der Erfindung einen Mehrebenen-Verbindungsaufbau hoher Zuverlässigkeit aufweisen, bei dem die Leiter- und die Isolierschichten völlig flach sind, um die oben erwähnten Unregelmäßigkeiten und Unebenheiten zu vermeiden.
Schließlich sieht die Erfindung ein verbessertes und vereinfachtes Verfahren· zur Sicherstellung der hohen Zuverlässigkeit bei der Herstellung einer integrierten Halbleiterschaltung vor.
Die aus einem Halbleiterkörper, in dem Schaltelementezonen ausgebildet sind, und mindestens einer Herausführungsleitungen und Felder aus Isoliermaterial enthaltenden Verdrahtungsschicht bestehende integrierte Halbleiterschaltung ist gemäß der Erfindung dadurch gekennzeichnet, daß die Leitungen und Isolierfelder in einer auf die Oberfläche des Halbleiterkörpers gleichförmig aufgebrachten Schicht aus Material der einen elektrischen Leit eigenschaft (Leitfähigkeit oder Isolierfähigkeit) durch Örtlich selektive, chemische Umwandlung dieses Materials in Material der anderen elektrischen Leiteigenschaft (Isolierfähigkeit bzw. Leitfähigkeit) ausgebildet sind.
Die Oberflächen der Verdrahtungsschichten liegen parallel zur
009824/1162
BAD ORIGINAL
Oberfläche des Halbleiterkörpers.
Gemäß einer Weiterbildung der Erfindung ist ein Verfahren zur Herstellung einer solchen integrierten Halbleiterschaltung da durch gekennzeichnet, daß die Oberflächen der Verdrahtungsschichten dadurch eben gestaltet werden, daß zur Bildung einer Verdräitungsschicht auf die Oberfläche des Halbleiterkörpers oder der jeweils obersten Schicht eine Schicht aus elektrisch leitendem oder isolierendem Material gleichförmig aufgebracht wird und daß
fe die Leiter und Isolierfelder dadurch ausgebildet werden, daß bei einer Schicht aus leitendem Material jene feile der Schicht, dJ^ nicht im Bereich der auszubildenden Verdrahtung liegen, einer anodischen Oxidation unterworfen werden, während bei einer Schicht aus Isoliermaterial jene Teile der Schicht, die im Be reich der auszubildenden Verdrahtung liegen, einer Reduktion unterworfen werden.
Bei Halbleiterschaltungen nach der Erfindung ist die metallische Verdrahtung also nicht durch selektive Ätzung entstanden. Daher sind die Oberflächen der Verdrahtungsschichten und des Halbleiteiv
* körpers geglättet.
Versuche haben gezeigt, daß zu den Substanzen, die für die Auf bringung auf den Halbleiterkörper geeignet sind, anodisierbare Metalle wie Aluminium, Tantal, Titan, Niob und Hafnium gehören. Auch Keramikstoffe wie Bariumtitanat, die stark reduzierfähige seltene Erden enthalten, haben sich als geeignet erwiesen.
Die Erfindung wird nun an Hand der Zeichnungen näher erläutert.
Die Fig. 1(A) bis 1(D) zeigen Querschnitte durch die bekannte integrierte Halbleiterschaltung, die nach Stu -
fen des Herstellungsverfahrens geordnet sind: ~ 0 0 9 8 2 U 11 1 6 2
■■■·.- BAD ORIGINAL
die Fig. 2(A) und 2(B) zeigen Querschnitte durch eine inte grierte Halbleiterschaltung gemäß einer ersten Bauform nach der Erfindung und eine Modifikation der Bauform nach Fig. 2 (A);
die Fig. 3(A) und 3(B) zeigen eine perspektivische Ansicht
und einen Querschnitt einer anderen Bauform für eine integrierte Halbleiterschaltung nach der Erfindung;
die Fig. 4(A) bis 4(F) zeigen Querschnitte durch integrierte Schaltungen nach der Erfindung zur Erläuterung des Herstellungsverfahrens\
die Fig. 5(A) bis 5(E1) zeigen Querschnitte zur Erläuterung eines anderen Verfahrens zur Herstellung von integrierten Schaltungen nach der Erfindung;
Fig. 6 zeigt eine perspektivische Ansicht einer weiteren Bauform für eine integrierte Halbleiter schaltung nach der Erfindung.
Gemäß den Fig. 1(A) bis 1(B) wird eine integrierte Halbleiter schaltung bekannter Art mit Verbindungsaufbau in mehreren Ebenen dadurch hergestellt, daß auf dem Wege des selektiven Ätzverfahrens auf einem ebenen Halbleiterkörper 101 metallische Kanäle 102 ausgebildet werden.(Fig. 1(A) ). Dann wird auf den Halbleiter körper mit den metallischen Kanälen 102 gleichförmig eine Iso lierschicht 103 aufgebracht (Fig. 1(B)). Obwohl die Fläche des gezeigten Halbleiterkörpers nicht unregelmäßig ist, ist die Oberfläche des Körpers (das heißt, die Oberfläche des Oxid oder anderen Isolationsfilmes auf dem Halbleiter) gewöhnlich
0 0 9 8 2 4/1162
durch die Anwendung des selektiven Fotoätzverfahrens zur BiI dung der metallischen Kanäle 102 uneben geworden. Aus diesem Grunde gestalten sich die nachfolgenden, weiter unten beschrie benen Verfahrensschritte äußerst schwierig. Als Folge erhalten die metallischen Kanäle keine hohe Zuverlässigkeit. Wie aus den Zeichnungen hervorgeht, erhält man eine integrierte Halbleiterschaltung mit Mehrebenen-Verbindungsaufbau durch die folgenden Schritte. Zunächst wird die Oberfläche der oben ge nannten metallischen Kanäle 102 mit einer Isolierschicht 103 bedeckt. Dann wird die zweite Metallschicht auf die Isolierschicht 103 aufgebracht und selektiv so weit weggeätzt, daß die metalli sehen Kanäle 104 der zweiten Ebene entstehen (Fig. 1(C)). In der gleichen Weise werden eine weitere Isolierschicht 105 und eine Metallschicht aufgebracht. Wie in Fig. 1(D) gezeigt ist, werden durch die selektive Fotoätzung der zuletzt erwähnten Metall schicht auf der Isolierschicht 105 metallische Kanäle 106 der dritten Ebene ausgebildet.
Bei diesem Aufbau summiert sich die Unebenheit der Metall- und Isolierschicht zur Oberfläche der Schichten höherer Ebenen hin.
Ferner werden jeweils vor der Anwendung des Ä'tzverfahrens nach bekannter Technik die Metallschichten durch Aufdampfen oder Aufspritzen von Metallteilchen aufgebracht. Bei beiden Verfahren lagern sich die Metallteilchen auf der Oberfläche des Körpers ab. Die zur Körperoberfläche senkrecht stehenden Teile der Metall schicht sind daher dünner und haften weniger gut als die zu ihr waagerechten Teile. Ferner ist die bei der. Auf legung auf diese Metallschicht durch die Uberzugwalze für die selektive Ätzung
sschicht
gegebene Fotowiderstand/einer Zentrifugalkraft unterworfen, so
00982Λ/116 2
daß dl· an den Außenseiten der "Hügel" der Metallschicht haftende Schicht dünn oder weniger gut haftend wird als die an den übrigen Teilen der darunterliegnden Schicht. Wenn metallische Kanäle auf einem Körper mit einer Oberfläche mit erheblichen Unebenheiten ausgebildet werden müssen, so brechen die senkrecht zur Oberfläche des Halbleitergrundkörpers verlaufenden Teile leichter als die parallel dazu verlaufenden. Die Erfahrung lehrt, daß Halbleitereinrichtungen mit Mehrebenenverdrahtung, die nach dem oben beschriebenen Verfahren hergestellt sind, keinen praktischen Vorteil aufweisen. Es ist bisher sogar für praktisch unmöglich angesehen worden, die Zuverlässigkeit von Mehrebenen Verdrahtungsschichten der oben beschriebenen Art zu erhöhen.
Die in Fig. 2 gezeigte Bauform für eine integrierte Halbleiterschaltung nach der Erfindung besteht aus einem Halbleiterkörper 101, der aus $inem Grundkörper aus Silizium mit einer Anzahl von Schaltelementezonen und einer auf diesen Grundkörper aufgebrachten Isolierschicht aus Siliziumdioxid zusammengesetzt ist. Dieser Aufbau des Körpers 101 kann der gleiche wie bei der in Fig. 1 gezeigten, bekannten Halbleitereinrichtung sein. Auf der Oberfläche des Körpers 101 sind Aluminiumkanäle 201 12· Kanäle der ersten Schicht ausgebildet und mit einer ersten Isolierschicht aus Alaunerde bedeckt. Die Kanäle 201 werden durch anodische Oxidation einer Aluminiumschicht gebildet, durch die eine Alaunerdeschicht 202 entsteht. Die auf diese Weise gebildete Schicht 202 weist eine völlig glatte, parallel zur Oberfläche des Körpers 101 liegende Oberfläche auf. Die Kanäle 201 dienen als Elektroden für Schaltelementezonen oder der Verbindung solcher Zonen untereinander. An Hand der Figur 4 wird weiter unten
00982A/ 1162
BAD ORIGINAL
eine schrittweise Erläuterung des Verfahrens zur Bildung der oben erwähnten Schiciiten, gegeben werden.
Wie aus der vorstehenden Schilderung hervorgeht, werden die Verdrahtungsschichten auf den darunterliegenden Verdrahtungs schichten ausgebildet, die mit einem Alaunerdefilm bedeckt werden. Die untenliegende Schicht ist jeweils so eben, daß die darüberliegende Schicht leicht mit hoher Zuverlässigkeit ausge bildet werden kann.
Da die darunterliegenden Verdrahtungsschichten durch örtlich selektive anodische Oxidation der Aluminiumschicht gebildet werden und nicht durch das Fotoätzverfahren, kann bei diesem Ver drahtungsaufbau zudem eine zufriedenstellende Ebenheit der darunterliegenden Oberfläche erzielt werden. Daraus folgt, daß alle auf die mit dem bekannten Aufbau verknüpfte Unebenheit zurück gehenden Mangel vermieden werden können.
Diese Bauform kann auch unter Verwendung anderer Metalle als Aluminium wie Titan, Tantal verwirklicht werden, die für eine anodische Oxidation geeignet sind. Auch Isolierstoffe, die durch das Verfahren der Reduktion örtlich selektiv leitfähig gemacht werden können, kommen in Betracht.
Fig. 2(B) zeigt eine Bauform, bei der zwischen jeweils zwei Verdrahtungsschichten Isolierschichten liegen, die aus Siliziumdioxid statt aus Alaunerde bestehen. Es sind dies die Schichten 20? und 208. Diese Schichten werden durch ein Aufdampf- oder Aufspritzverfahren aufgebracht, wobei man auf eine Verminderung der Kapazität zwischen den Aluminiumkanälen 201 und 203 in den Verdrahtungsschichten bedacht ist.
Die Siliziumdioxidschichten dieser Bauform können durch Schich -
009824/1162
ten aus anderen Isolierstoffen wie Keramiken, Glas oder Metalloxiden ersetzt werden, die aufgedampft oder aufgespritzt werden.
Mit 205 »ind in den Pig. 2(A) und 2(B) jeweils . weitere AIuminiumkanäle bezeichnet, mit 204 und 206 in Fig. 2(A) weitere Isolierschichten aus Alaunerde und mit 209 in Fig. 2(B) eine weitere Isolierschicht aus Siliziumdioxid.
Die in Fig. 3(A) gezeigte weitere Bauform einer integrierten Halbleiterschaltung nach der Erfindung weist auf dem Halbleiterkörper 101 eine erste und zweite Verdrahtungsschicht auf, die nach dem oben beschriebenen Verfahren aufgebracht sind. Diese Verdrahtungsschichten bestehen aus einer ersten Schicht aus Aluminiumkanälen 201, einer Alaunerdeschicht 202, einer zweiten Schicht aus Aluminiumkanälen 203 und einer weiteren Alaunerde schicht 204. Auf der oberen Verdrahtungsschicht dieser Bauform ist eine Anzahl herausragender Elektroden 301 angeordnet, die mit gewünschtaiTeilen der oberen Kanäle 203 durch die in der Alaunerdeschicht 204 ausgebildeten öffnungen hindurch verbunden sind. Auch die hervorragenden Elektroden 301 sind nach bekannter Technik gebildet, bei der Seiweißkügelchen, elektroplattierte Kügel·· chen oder Stableiter . als Verbindungselektroden zum Außenkreis verwendet werden.
Fig. 3(B) zeigt eine Halbleiterschaltung von der gleichen Art eines Halbleiterwürfels, wie Fig. 3(A) sie zeigt, der den Stableitern 302 zugeordnet ist, die an der Oberfläche des Keramik körpers 303 haften. An der Verbindungsstelle weisen die einwäitagerichteten Ränder der Leiter 302 Vorsprünge 304 auf. Diese Vorsprünge 304 sind an den Außenflächen der Kanäle 201 des Halbleiterwürfels fest angebracht. Der Halbleiterwürfel dieser Bauform
0098 2 4/1162
BAD OBIGJNAL
hat die durch die Fig. 3 wiedergegebene Struktur. Insbesondere besitzt der Würfel eine völlig glatte Oberfläche, die mit der durch das Verfahren der anodischen Oxidation gebildeten Isolierschicht überzogen ist. Dieme integrierte Halbleiterschaltung mit der Frontflächenverbindung kann leicht mit hoher Zuverlässigkeit hergestellt werden.
Die Fig. 4(A) bis (F) zeigen ein besonders vorteilhaftes Verfahren zur Herstellung der integrierten Halbleiterschaltung nach der Erfindung in der Reihenfolge der Verfahrensschritte. Das Verfahren schließt eine Reihe von selektiven Anodisierungsvorgangen ein, wie weiter unten beschrieben werden wird. Zunächst ist der Halbleiterkörper 101 mit seinen Schaltelementezonen, die zwecks innerer und äußerer Verbindungen noch zu behandeln sind, gleichmäßig von einer Aluminiumschicht 401 einer Dicke von einem Mikron bedeckt, die durch das Vakuumaufdampfverfahren aufgebracht ist (Fig. 4(A)). Die Oberfläche der Aluminiumschicht 401 wird mit einer Fotowiderstandsschicht 402 (Fig. 4(B) bedeckt, und zwar in solchen Bereichen, in denen keine Leitfähigkeit verbleiben soll. Indem diese Fotowiderstandsschicht 402 als Maske benutzt wird, wird der Halbleiterkörper 101 mit der auf ihm befindlichen Aluminiumschicht 401 mit einer positiven Elektrode verbunden, und die anodenbildende Lösung wird auf negativem Potential gehalten. Dann wird die anodische Oxidation durchgeführt. Dadurch wird der der Oxidation ausgesetzte Teil der Oberfläche der Alu miniumschicht 401 örtlich selektiv durch nichtporösesAlaunerde 403 bedeckt (Fig. 4(C)). Diese nichtporöse Alaunerde bildet sich bei der Gleichspannungsanodisierung mit mit Äthylen-Glycol gesättigtes Ammonium-Borat-Lösung als anodisierendem Agens. Die
009824/1162
angelegte Spannung beträgt 4-0 bis 45 Volt, und der Vorgang dauert ungefähr 3 Minuten. Wenn die Spannung zu hoch oder die Verfahrenszeit zu lang gewählt wird, verliert die Fotowiderstandsschicht ihre Haftfähigkeit an der Aluminiumoberfläche insbesondere an den Rändern der Fotowiderstandsschicht.
Wenn die nichtporöse anodenoxidierte Schicht vollendet ist, wird das Fotowiderstandsmaterial 402 mit einem Entfernungsagens von der Aluminiumoberfläche entfernt (Fig. 4(D)). Die ortsselektiv gebildeten Teile 403 aus nichtporöser Alaunerde dienen als Maske gegen die Anodisierung, während die unmaskierte Aluminiumschicht
404
401 in poröse Alaunerde/verwandelt wird (Fig. 4(E)). Nach Vollendung dieses Schrittes bilden die aus nichtporöser Alaunerde 403 und poröser Alaunerde 404 bestehende Isolierschicht und ein mit Alaunerde bedeckter Aluminiumkanal 201 die Verdrahtungsschicht. Als Lösung für. die Umwandlung von Aluminium in poröse Alaunerde kann bei einer Temperatur von 200G auf das Aluminium einwirkende zweiprozentige Schwefelsäure dienen. Die Kbnstantspannungsformation wird bei 20 Volt durchgeführt. Schließlich wird die poröse Alaunerde durch Wiederholung des oben erwähnten Anodisierungs.-verfahrene veranlaßt, zu beiden Seiten des Aluminiumkanals 201 nichtporöse Alaunerdeteile 405 zu bilden, um die chemischen und elektrischen Eigenschaften der Verdrahtungsschicht zu stabilisieren (Fig. 4(F)).
Die anodische Oxidation in dieser letzten Stufe des Verfahrens beginnt mit der Kcnfltantstromformation mit dem Halbleiterkörper als Anode. Wenn die Formationsspannung einen bestimmten Wert von 100 bis 150 Volt erreicht hat, wird der Vorgang auf Konstantspaanungsformation umgeschaltet. Durch diese Behandlung bildet sich
009824/1162
an den Seiten des Aluminiumkanals 201 nichtporöse Alaunerde 4G£k Die Dicke der Schicht 403 nichtporöseir Alaunerde, die ursprünglich auf der Oberfläche des Kanals 201 ausgebildet wurde, wird dadurch um ungefähr 0,1 bis 0,3 Mikron leicht erhöht. Zusätzlich kann das im Verlaufe der Formierung de» porösen Alaunerde teils verbliebe» ne Aluminium fast gänzlich in Alaunerde verwandelt werden. Wie oben beschrieben, kann das durch Aufdampfen oder Aufspritzen auf den Körper gebrachte Aluminium mit Leichtigkeit ortsselektiv zur Bildung der Alaunerdeschicht anodisiert werden, also zur Bildung einer Isolierschicht. Die Oberfläche der so erhaltenen AlauD-erdeschicht ist völlig eben und erleichtert die nachfolgenden Verfahrensschritte. Die Bildung der Mehrebenenverdrahtung wird durch Offnungen im Bereich des nichtporösen Alaunerde ermöglicht, durch die der Kanal elektrisch mit dem Kanal einer darüberliegenden Schicht verbunden werden muß, woraufhin das oben an Hand der Fig. 4 beschriebene Verfahren wiederholt wird. Zur Ausbildung der öffnungen in der nichtporösen Alaunerde wird diese bei 70 bis 7ifc mit einer ätzenden Lösung behandelt, die aus einer mit einem Liter Wasser verdünnten Mischung aus 35 g Chromsäureanhydrid und 20 ecm Phosphorsäure besteht.
Da die nichtporöse Alaunerde mit dem Behandlungsagens für die poröse Alaunerde nicht reagiert, wird die Aluminiumschicht durch dieses .erfahren unfehlbar in die poröse Alaunerde verwandelt. Der Bildungsprozeß kann durch die Regulierung der formierenden Spannung oder des formierenden Stromes leicht zusätzlich gesteuert werden.
An Hand der Fig. 5(A) bis (E1) wird eine andere günstige Methode der Herstellung der integrierten Halbleiterschaltung gemäß der Erfindung1 erläutert. Dieses Verfahren umfaßt jenen von Fig. 4
00 9 824/1 162
' i-i^ BAD
gleiche Schritte. Zunächst wird auf die Oberfläche des Halblei terkörpers 101 eine dünne Schicht 401 Aluminium aufgebracht (Fig. 5(A)). Dann wird Fotowiderstandsmaterial 501 aufgelegt, dai die Aluminiumschicht 401 teilweise bedeckt, nämlich dort, wo später die Aluminiumkanäle ausgebildet werden sollen (Fig. 5(B)). Der Bereich der Aluminiumschicht 401, in dem das Fotowiderstands-1 material selektiv entfernt wird, wird zur Bildung poröse» Alaun-
404
erde/anodisiert (Fig. 5(C)), wobei ein Fotowiderstandsmaterial 501 als Maske gegen Anodisierung benutzt wird. Das Fotowider Standsmaterial 501 wird dann entfernt. Damit wird dann ein Be reich 502 nichtporösext Alaunerde gebildet, der einen Aluminiumkanal 201 einbettet (Fig. 5(D)). Daraufhin wird die nichtporöse Alaunerde selektiv oberhalb des gewünschten Teiles 503 des Kanals 201 entfernt. Der B^rainfc $03 ist eine Öffnung für eine Verbin dung zu einem metallischen Kanal in der darüberliegenden Schicht oder zu einer äußeren Anschlußelektrode (Fig. 5(B))· Auch wenn es wünschenswert erscheint, einen Teil des Kanals 201 in dieselbe Ebene zu rücken wie die Oberfläche der Alaunerde schicht, um die Herausführung der Anschlußelektrode zu erleichtern, kann das in Fig. 5(C) angedeutete Verfahren zur Bildung poröser Alaunerde 404 angewendet werden, indem eine Maske 504 aus Foto widerstandsmaterial vorgesehen wird, die an dem Bereich zur Elektroden herausführung in der Oberfläche des Aluminiumfilms 401 haftet (Fig. 5(D1)). Dann wird die Schicht 505 nichtporöser Alaunerde gebildet. Die Maske 504 aus Fotowiderstandsmaterial kann bei diesem Verfahren durch säurefestes Metall oder eine säurefeste Legierung ersetzt werden.(Fig. 5(B'))·
Wie aus der obigen Darstellung hervorgeht, kann die aus den me-
009824/116 2
tallischen Kanälen und der gemäß dem oben beschriebenen Verfah ren hergestellten Isolierschicht bestehende Verdrahtungsschicht unabhängig davon eben gehalten werden, wieviele solcher Schich ten zur Bildung des Mehrebenenverdrahtungsaufbaues lamelliert werden. Es ist einzuräumen, daß eine zur Zeit der Umwandlung von Aluminium in Alaunerde hervorgerufene Volumenänderung möglich ist. Die auf diese Volumenänderung zurückzuführende Unebenheit ist im Vergleich zu derjenigen bei der in Figur 1 gezeigten be-
fast
kannten Einrichtung jedoch/vernachlässigbar.
Selbst wenn die oben erwähnte Volumenänderung eine nennenswerte Unebenheit in der Oberfläche der Schicht der anodischen Oxidation hervorruft, beeinflußt dies die geglättete Form der darüber liegenden Verdrahtungsschicht nicht ungünstig, weil die Grenzlinie zwischen der Verdrahtung und der Alaunerde eine sehr schwach ehe Neigung hat. Zudem ist die integrierte Halbleiterschaltung nach der Erfindung gegen Verkratzung und Ablagerung von Fremd körpern auf der Verdrahtungs schicht unempfindlich, weil die Verdrahtungselemente durch feste Alaunerde geschützt sind. Bei Halbleiter einrichtungen mit Aluminiumkanälen nach dem Stande der Technik können im Verlaufe von Wärmebehandlungen nach der Bildung der Kanäle beobachtete Legierungsvorgänge zu einer Re kristallisation von Aluminium führen, was kleine Vorsprünge in der Fläche der Aluminiumverdrahtungskanäle oder Risse in der auf die Kanäle aufgebrachten Isolierschicht zur Folge hat. Gemäß der vorliegenden Erfindung sind fast alle Teile der Aluminiumkanäle in die Alaunerdeschicht eingebettet, so daß der Kanal keine Neigung zur Zerstörung zeigt. Risse in der Alaunerdeschicht sind gänzlich vermeidbar.
009824/1162
Nach Fig. 6 weist ein Feldeffekttransistor, der noch eine Aus führungsform der Erfindung darstellt, einen Halbleiterkörper 101
mit ρ - Leitfähigkeit auf, der so hergestellt ist, daß in einem Siliziumkörper 603 / in der gleichen Weise wie bei bekannten Einrichtungen Loch und Quellbereiche 601 und 602 von η - Leitfähigkeit ausgebildet sind. Eine an der Oberfläche haftende Isolierschicht, die als Maske für die·selektive Fremdkörperdiffusion benutzt wurde, ist vollständig entfernt worden, um die gesamte Oberfläche des Halbleiterkörpers 603 freizulegen. Dann wird eine dünne Schicht 604
di
aus Siliziuipöxid von ungefähr 0,25 Mikron Dicke gleichförmig auf die Körperoberfläche aufgebracht.· Die Schicht 604 bedeckt die gesamte Fläche der gleichen einen großen Fläche des Körpers 603 mit Ausnahme von Elektrodenöffnungen für die Loch- und Quellzonen 601 und 602. Der Schichtteil 604· der aufgebrachten Schicht 604 zwiöChen der Loch- und der Quellzone des Feldeffekttransis -
tors dient als Isoliersperrschicht. Auf die obere Fläche des Halbleiterkörpers 101 ist durch Aufdampfung im Vakuum eine Alu miniumechicht gleichförmiger Dicke von ungefähr einem Mikron aufgebracht. An den Oberteilen, wo die Sperr-, Loch- und Quellelektroden 605» 606 und 607 auszuformen sind, wird eine Fotowider Standsschicht angelegt. Diese Elektroden und eine Elektrode 608 des Halbleiterkörpers 101 werden in wäBriger Schwefelsäure einer Konzentration von 2% bei einer Temperatur von 20° C anodisiert. Die Formierungsspannung beträgt für diesen Zweck 20 Volt. Es wird bei konstanter Spannung formiert. Nach der Vollendung diesee Anodisierungsschrittes ist die Aluminiumschicht in eine erste Verdrahtungsschicht umgewandelt, die aus einer Sperrschichtelektrode 605» einer Lochelektrode $06;und einer Quellelektrode 60?, die von der Fotowiderstandsschicht; bedeckt waren, einer Elektro-
009824/1162
ßAO
Alaunerdede 608 eines anderen Schaltelementes und einer/Isolierschicht 609, die die Elektroden umgibt, beeteht. Bei dieser Bauform sind Kanäle 610, 611 und 612 der zweiten Kanalschicht anschließend in der üblichen Weise zur Verbindung der betreffenden Schaltelemente untereinander ausgebildet.
Wie aus der Beschreibung zur Zeichnung hervorgeht, ist bei der Ausbildung der Elektroden 605» 606, 60? und 608 nicht zum Ätzverfahren Zuflucht genommen. Die unterste der Isolierschichten, 604, ist im Vergleich zu denjenigen bei den in der Planartechnik aus- ψ gebildeten Halbleiterkörpern dünn. Die Dicke der Schicht 604 kann ungefähr ein Drittel derjenigen der Aluminiumschicht betragen. Die auf diese Weise erhaltenen Elektroden weisen daher hohe Zu verlassigkeit auf.
Auch die darüberliegenden Kanäle 610, 611 und 612 können leicht mit einer angemessen hohen Zuverlässigkeit bereitgestellt werden, da die Oberfläche der ersten Verdrahtungsschicht glatt und eben und parallel zur Oberfläche des Halbleiterkörpers 101 ist. Diese Bauform erlaubt die Verwendung von verschiedenen Stoffen für die zwei Gruppen von Elektroden, d.h. für die unten liegenden Elektroden 605, 606, 60? und 608 und die Elektroden 610, 611 und 612 der darüberliegenden Schicht, wodurch sich eine Erleichterung für die Bildung der obenliegenden Verbindungen ergibt. Im übrigen können die Kanäle der obenliegenden Schicht wie diejenigen der unteren Schicht durch anodische Oxidation gebildet werden. Da durch kann die Unempfindlichkeit der oberen Schicht gegenüber mechanischen Einflüssen wie Verkratzung der Kanäle der oberen Schicht erhöht werden.
Die vorstehende Beschreibung bezog sich auf integrierte Balbleiterschaltungeh mit mindestens einer Verdrahtungsschicht, die wie-
00982Λ/1162
BAD ORIGINAL
aus Aluminiumkanälen und einer durch die ortsselektive anodische Oxidation der Aluminiumschicht gebildete Alaunerdeschicht besteht Es ist aber klar, daß die Erfindung auch verwirklicht werden kann, wenn das Aluminium durch Titan, Tantal, Niob oder andere anodi sierbare Metalle oder anderes Material solcher elektrischer Eigenschaften ersetzt wird, das durch Oxidation, Nitrierung, Reduzierung oder andere chemische Reaktionen vom leitenden Zustand in den nichtleitenden Zustand oder umgekehrt umgewandelt werden kann.
Die hauptsächlichen Vorteile der Erfindung werden wie folgt zu sammengefaßt. Da die Verdrahtungsschichten durch Anodisierung und nicht durch Fotoätzung ausgebildet werden, werden alle Ver drahtungsschichten unabhängig davon eben gestaltet, wieviele Schichten auf den Körper aufgebracht werden. Dies steht in schgffem Gegensatz zu den bekannten Einrichtungen, bei denen die Un ebenheit bei dem Mehribenen-Verdrahtungsaufbau unvermeidbar ist. Die Halbleitereinrichtungen selbst, auf die die oben beschriebene Ausbildung der Verdrahtungsschichten anwendbar sind, sind nicht auf ebene, mit Siliziumdioxid überzogene Halbleiterkörper beschränkt. Es kann sich um Einrichtungen vom Mesatyp handeln, die mit einer Isolierschicht überzogen sind. Die an dem Halbleitergrundkörper haftende Siliziumdioxidschicht kann mit anderen Isolierschichten^ wie Siliziumnitrid, Phosphorsilikatglas, Alaunerdesilikatglas oder Alaunerde überzogen sein, die durch Auf dampfen, Aufspritzen oder ähnliche Verfahren gebildet werden. Es ist ferner möglich, die Stabilität der Eigenschaften der Halbleitereinrichtung durch die thermische Behandlung in Wasserdampf von bis zu 400° C zu verbessern. Es ist auch möglich, die Herstellungskontrolle und die Qualitätsprüfung der fertiggestell··
009824/1162
ten Einrichtungen zu erleichtern, indem die Verdrahtungsschich ten durch Farbgeber aus isolierendem Material, z.B. Manganoxid, Kobaltoxid, Kupferoxid, Eisenoxid und Chromoxid, unterscheidbar gemacht werden.
Dem Fachmanne ist klar, daß weitere Modifikationen der beschriebenen Bauformen möglich sind, ohne daß damit vom Wesen und Geist der Erfindung abgewichen werden würde. Es ist daher zu betonen, daß die vorstehende Beschreibung beispielshalber gegeben wurde und nicht der Beschränkung des Wesens der Erfindung dient, die ™ in den beigefügten Ansprüchen umrissen ist.
0 9 8 2 4/1162

Claims (4)

1S3Ö6B9 Patentansprüche.
1.1 Integrierte Halbleiterschaltung, bestehend aus einem Halbleiw terkörper, in dem Schaltelementezonen ausgebildet sind, und mindestens einer Herausführungsleitungen und Felder aus Isoliermaterial enthaltenden Verdrahtungsschicht, dadurch ge kennzeichnet, daß die Leiter und Isolierfelder in einer auf die Oberfläche des Halbleiterkörpers gleichförmig aufgebrachten Schicht aus Material der einen elektrischen Leiteigen schaft (Leitfähigkeit oder Isolierfähigkeit) durch örtlich selektive chemische Umwandlung dieses Materials in.Material der anderen elektrischen Leiteigenschaft (Isolierfähigkeit bzw. Leitfähigkeit) ausgebildet sind.
2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Halbleiterkörper und der ihm zunächstliegenden Verdrahtungsschicht mindestens eine Isolierschicht liegt.
3· Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, da durch gekennzeichnet, daß bei mehreren Verdrahtungsschichten zwischen zwei solchen aufeinanderfolgenden Schichten eine Isolierschicht liegt.
4. Integrierte Halbleiterschaltung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Oberflächen der Verdrahtungs- und Isolierschichten parallel zur Oberfläche des Halbleiterkör pers liegen.
19306S9
3* Verfahren zur Herstellung einer integrierten Halbleiterschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Oberflächen der Verdrahtungsschichten dadurch eben gestaltet werden, daß zur Bildung einer Verdrahtungsschicht auf die Oberfläche des Halbleiterkörpers oder der jeweils obersten Schicht eine Schicht aus leitendem oder isolierendem Material gleichförmig aufgebracht wird und daß die Leiter und die Isolierfelder dadurch ausgebildet werden, daß bei einer Schicht aus leitenden Material jene Teile der Schicht, die nicht im Bereich der auszubildenden Verdrahtung liegen, einer anodischen Oxidation unterworfen werden, während bei einer Schicht aus Isoliermaterial jene Teile der Schicht, die im Bereich der auszubildenden Verdrahtung liegen, einer Redukti« on unterworfen werden.
00 98 24/1162
DE1930669A 1968-06-17 1969-06-18 Verfahren zur Herstellung einer integrierten Halbleiterschaltung Expired DE1930669C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP43041769A JPS5142472B1 (de) 1968-06-17 1968-06-17
JP92569A JPS51839B1 (de) 1968-12-28 1968-12-28

Publications (2)

Publication Number Publication Date
DE1930669A1 true DE1930669A1 (de) 1970-06-11
DE1930669C2 DE1930669C2 (de) 1986-11-27

Family

ID=26334042

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1967363A Expired DE1967363C2 (de) 1968-06-17 1969-06-18
DE1930669A Expired DE1930669C2 (de) 1968-06-17 1969-06-18 Verfahren zur Herstellung einer integrierten Halbleiterschaltung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE1967363A Expired DE1967363C2 (de) 1968-06-17 1969-06-18

Country Status (6)

Country Link
US (1) US3988214A (de)
DE (2) DE1967363C2 (de)
FR (1) FR2011079A1 (de)
GB (1) GB1276745A (de)
MY (1) MY7500214A (de)
NL (1) NL161617C (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2535972A1 (de) * 1974-08-13 1976-02-26 Konishiroku Photo Ind Kamera mit eingebautem blitzlicht
DE2637667A1 (de) * 1975-08-22 1977-02-24 Hitachi Ltd Halbleiteranordnung
DE2642471A1 (de) * 1976-09-21 1978-03-23 Siemens Ag Verfahren zur herstellung von mehrlagenverdrahtungen bei integrierten halbleiterschaltkreisen
DE2747180A1 (de) * 1976-10-22 1978-05-03 Hitachi Ltd Integrierte halbleiterschaltung
JPS5347669B1 (de) * 1971-01-14 1978-12-22

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2074675A1 (en) * 1970-01-16 1971-10-08 Semi Conducteurs Mos transistors prodn - with improved resistance to cosmic radiation
US3865624A (en) * 1970-06-29 1975-02-11 Bell Telephone Labor Inc Interconnection of electrical devices
US4005452A (en) * 1974-11-15 1977-01-25 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby
JPS588588B2 (ja) * 1975-05-28 1983-02-16 株式会社日立製作所 半導体集積回路
NL7702814A (nl) * 1977-03-16 1978-09-19 Philips Nv Halfgeleiderinrichting en werkwijze ter ver- vaardiging daarvan.
US4278737A (en) 1978-08-04 1981-07-14 United States Borax & Chemical Corporation Anodizing aluminum
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5580825A (en) * 1993-09-20 1996-12-03 International Technology Exchange Corp. Process for making multilevel interconnections of electronic components
TW297142B (de) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
EP0734059B1 (de) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US6586325B2 (en) * 2001-06-26 2003-07-01 Cosmos Vacuum Technology Corporation Process for making an electronic device having a multilevel structure
US20040061232A1 (en) * 2002-09-27 2004-04-01 Medtronic Minimed, Inc. Multilayer substrate
US8003513B2 (en) * 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US8563336B2 (en) 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
CN110870067B (zh) * 2017-05-29 2024-04-02 芬兰国家技术研究中心股份公司 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3169892A (en) * 1959-04-08 1965-02-16 Jerome H Lemelson Method of making a multi-layer electrical circuit
US3337426A (en) * 1964-06-04 1967-08-22 Gen Dynamics Corp Process for fabricating electrical circuits
FR1522101A (fr) * 1966-05-09 1968-04-19 Motorola Inc Circuit intégré monolithe
US3386894A (en) * 1964-09-28 1968-06-04 Northern Electric Co Formation of metallic contacts

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3351825A (en) * 1964-12-21 1967-11-07 Solitron Devices Semiconductor device having an anodized protective film thereon and method of manufacturing same
USB422695I5 (de) * 1964-12-31 1900-01-01
FR1471636A (fr) * 1965-03-31 1967-03-03 Ibm Structure de transistor
US3442701A (en) * 1965-05-19 1969-05-06 Bell Telephone Labor Inc Method of fabricating semiconductor contacts
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3169892A (en) * 1959-04-08 1965-02-16 Jerome H Lemelson Method of making a multi-layer electrical circuit
US3337426A (en) * 1964-06-04 1967-08-22 Gen Dynamics Corp Process for fabricating electrical circuits
US3386894A (en) * 1964-09-28 1968-06-04 Northern Electric Co Formation of metallic contacts
FR1522101A (fr) * 1966-05-09 1968-04-19 Motorola Inc Circuit intégré monolithe

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ullmanns Encyklopädie der technischen Chemie, 3. Auflage, Bd. 3, München-Berlin 1953, S. 419 - 421 *
US-Z: IBM Techn. Discl. Bull., Bd. 10, Nr. 1, Juni 1967, S. 8-9 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5347669B1 (de) * 1971-01-14 1978-12-22
DE2535972A1 (de) * 1974-08-13 1976-02-26 Konishiroku Photo Ind Kamera mit eingebautem blitzlicht
DE2637667A1 (de) * 1975-08-22 1977-02-24 Hitachi Ltd Halbleiteranordnung
DE2642471A1 (de) * 1976-09-21 1978-03-23 Siemens Ag Verfahren zur herstellung von mehrlagenverdrahtungen bei integrierten halbleiterschaltkreisen
DE2747180A1 (de) * 1976-10-22 1978-05-03 Hitachi Ltd Integrierte halbleiterschaltung

Also Published As

Publication number Publication date
DE1967363C2 (de) 1988-02-18
NL161617B (nl) 1979-09-17
NL6909115A (de) 1969-12-19
DE1930669C2 (de) 1986-11-27
FR2011079A1 (de) 1970-02-27
NL161617C (nl) 1980-02-15
GB1276745A (en) 1972-06-07
US3988214A (en) 1976-10-26
MY7500214A (en) 1975-12-31

Similar Documents

Publication Publication Date Title
DE1930669A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE3314100A1 (de) Verfahren zum herstellen eines integrierten kondensators und eine auf diese weise erhaltene anordnung
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE1764401B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE10147898A1 (de) Elektrochemisches Bauelement mit mehreren Kontaktflächen
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2313106C2 (de) Verfahren zum Herstellen eines mindestens einlagigen elektrischen Verbindungssystems
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2740757A1 (de) Halbleiter mit mehrschichtiger metallisierung und verfahren zu dessen herstellung
DE1958542A1 (de) Halbleitervorrichtung
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2252832A1 (de) Halbleiterelement mit elektroden sowie verfahren zu seiner herstellung
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE1901645A1 (de) Halbleiterbauelement mit Aluminiumueberzuegen
DE2132099A1 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten

Legal Events

Date Code Title Description
8125 Change of the main classification

Ipc: H01L 23/48

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 1967363

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 1967363

D2 Grant after examination
8364 No opposition during term of opposition
AH Division in

Ref country code: DE

Ref document number: 1967363

Format of ref document f/p: P