DE2153103A1 - Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben - Google Patents

Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben

Info

Publication number
DE2153103A1
DE2153103A1 DE19712153103 DE2153103A DE2153103A1 DE 2153103 A1 DE2153103 A1 DE 2153103A1 DE 19712153103 DE19712153103 DE 19712153103 DE 2153103 A DE2153103 A DE 2153103A DE 2153103 A1 DE2153103 A1 DE 2153103A1
Authority
DE
Germany
Prior art keywords
silicon
component
integrated circuit
source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712153103
Other languages
English (en)
Other versions
DE2153103C3 (de
DE2153103B2 (de
Inventor
Leslie L. Sunnyvale Calif. Vadasz (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2153103A1 publication Critical patent/DE2153103A1/de
Publication of DE2153103B2 publication Critical patent/DE2153103B2/de
Application granted granted Critical
Publication of DE2153103C3 publication Critical patent/DE2153103C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Description

PATENTANWÄLTE ■
DIPL.-ING. JOACHIM K. ZENZ · DIPL-ING. FRIEDRICH G. HELBER
ESSEN-BREDENEY ■ ALFREDSTRASSE 383 · TELEFON: (O2141) 47 26 TELEGRAMMADRESSE: EUROPATENTE ESSEN
Aktenzeichen: NeUailineldUnCf Commerzbank. Essen Kto. 15162O2
Postscheckkonto Essen Nr 76
Named. Anm.: INTEL CORPORATION
Mein Zeichen: I 76 Datum 25. Oktober 1971
Intel Corporation, Mountain View, County of Santa Clara, Kalifornien, V.St.A.
Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
Die Erfindung betrifft integrierte Halbleiter-Schaltungsanordnungen sowie ein Verfahren zur Herstellung derselben.
Auf dem Gebiet der Halbleiterbauteile sind Feldeffekt-Halbleiterbauteile, z.B. MOS-Halbleiterbauelemente (Metalloxid-Halbleiter), HNS-Halbleiterbauteile (Metall-Nitrid-Halbleiter) und MIS-Halbleiterbauteile (Metallisolator-Halbleiter), von zunehmender Wichtigkeit geworden. Solche Bauteile werden gegenwärtig für integrierte und logische Schaltungen sowie für Speicheranordnungen verwendet, bei denen eine große Zahl von kleinen Bauelementen auf einem einzigen Halbleitersubstrat oder -scheibchen angeordnet sind. Diese Schaltungen werden üblicherweise als integrierte Schaltkreise bezeichnet und können Bauteile für eine Anzahl verschiedener Funktionen, z.B. für Speicherung, Decodierung usw., aufweisen. Die Betriebssicherheit und die Ausbeute beim
209829/0845
Herstellungsprozeß, d.h. die Vermeidung von Ausschuß, ist hierbei ein schwieriges Problem. Eine typische Speicheranordnung kann beispielsweise mehrere tausend aktive Bauelemente pro Flächeneinheit bei 100%iger Ausbeute, d.h. ohne Ausfall eines aktiven Bauelements, erfordern. Mit dieser Ausbeute ist die erreichbare Packungsdichte (z.B. Bauelemente/Fläche) verknüpft. Wenn höhere Packungsdichten möglich sind, kann gezeigt werden, daß solche höheren Packungsdichten nicht notwendigerweise die Schadensanfälligkeit erhöhen (d.h. die Ausbeute vermindern). Es ist also ersichtlich, daß höhere Packungsdichten zu größeren Ausbeuten führen. Die Erzielung höherer Packungsdichten ist deshalb ein wesentlicher Faktor zur Erzielung hoher Ausbeuten und wirtschaftlicher Herstellung solcher Schaltungsanordnungen. Die vorliegende Erfindung ist auf ein Verfahren und eine Anordnung zur Schaffung höherer Packungsdichten gerichtet.
Eine Ausführungsform eines Feldeffekt-Halbleiterbauteils, welches im folgenden im einzelnen erörtert wird, wird als SIlizium-Gate-Feldeffekt-Halbleiterbauteil bezeichnet, wobei u.a. auch die Bezeichnung MIS-Halbleiterbauteil (Metall-Isolator-Halbleiterbauteil) verwendet worden ist. Es soll von Anfang an festgehalten werden, daß, obwohl die folgenden Erörterungen Insbesondere auf Sllizium-Gate-Halbleiter— bauteile bezogen sind, die Bezugnahme auf solche Halblei— terbauteile nur zu Erörterungszwecken erfolgt und ein grosser Teil der aufgezeigten Vorteile auf andere Ausführungsforraen von Halbleiter bau teil en und ganz allgemein auf integrierte Schaltungen übertragbar ist. Eine Vorveröffentlichung, die sich mit solchen Bauteilen befaßt, ist das US-Patent 3 475 234.
Bei den bekannten Silizium-Gate-Halbleiterbauteilen besteht
209829/0845
der Aufbau üblicherweise aus einem ebenen Siliziumscheibchen, in dem eine Source- und eine Drain-Elektrode gebildet sind, die durch einen Kanal getrennt sind, auf dem durch eine Isolierschicht auf Abstand gehalten eine zwischen der Source- und Drain-Elektrode liegende Gate-Elektrode angeordnet ist. Die Isolierschicht besteht üblicherweise aus Siliziumoxid (SiOp) und die Gate-Elektrode ist auf dieser Siliziumoxidschicht unter Zwischenschaltung einer Trennschicht aus einem Nitrid (z.B. Si^N4) gebildet. Die Bildung solcher aus Source—, Drain- und Gate-Elektroden zusammengesetzten Halbleiterbauteilen wurde beim bekannten Stand der Technik durch aufeinanderfolgendes Abscheiden (z.B. Vakuumabscheidung oder Aufwachsen) von Schichten aus Siliziumoxid, Nitrid und Silizium über der gesamten Oberfläche des SiIiziumscheibchens erreicht. Anschließend wurde unter Anwendung von photolithographischen Verfahren ein Teil der oberen Siliziumschicht weggeätzt, um das Gebiet des Bauteils im wesentlichen zu bilden, wodurch das Nitrid in diesem Gebiet freigelegt wurde. Hierauf folgte die Aufbringung einer Siliziumschicht auf dem gesamten Gebiet. Als nächstes wurde eine Photomaskierung und eine nachfolgende Ätzung durchgeführt, wobei die Schichten aus Silizium, Nitrid und Oxid selektiv entfernt wurden, wobei die Gate-Elektrode gebildet und die Source- und Drain-Gebiete freigelegt wurden. Nicht vor diesem, dem Eindiffundieren von Dotierstoffen in das Scheibchen zur Bildung der Source- und Drain-Elektrode vorausgehenden Schritt wurde die Oberfläche des Scheibchens überhaupt freigelegt. Die Fachleute auf diesem Gebiet betrachteten es als unumgänglich notwendig, die Scheibchenoberfläche während eines wesentlichen Teils des Herstellungsverfahrens zu schützen und die Einwirkung der Umgebungsatmosphäre und anderer Verfahrensschritte auf die freigelegte Oberfläche zu vermeiden, um eine nachteilige Aus-
209829/0845
Wirkung auf die Produktionsausbeute und die Eigenschaften der Halbleiterbauteile zu verhindern. Dieser Schutz während des HersteilVorgangs war einer der Hauptvorteile, der für die Silizium-Gate-Technologie geltend gemacht wurde. In einer neueren Veröffentlichung (US-Patent 3 475 234 und IEE Spectrum, Oktober 1969, Seiten 28-35) wurde festgestellt, daß der frühe Schutz des empfindlichen, dünnen Iso— liergebiets durch die Silizium-Gate-Elektroden die Möglichkeiten von Beschädigung während nachfolgender Herstellungsschritte vermindert· Das vorliegende Verfahren steht in direktem Gegensatz zu dieser bekannten Lehre und erreicht ■ trotzdem höhere Packungsdichten und im wesentlichen die gleiche, wenn nicht bessere Ausbeute als bei den bekannten Herstellungsverfahren.
Erfindungsgemäß wird eine, eine Vielzahl von in einem Halbleitersubstrat gebildete Bauelemente aufweisende integrierte Schaltungsanordnung vorgeschlagen, bei der wenigstens ein zur Erzielung integrierter Schaltungen hoher Packungsdichte direkt von einem Gebiet, in dem ein Teil eines Halbleiterelements aufgebaut ist, zu einem anderen Bauelement verlaufendes Leiterbahnelement vorgesehen ist.
Das erfindungsgemäße Verfahren zur Herstellung solcher integrierter Schaltungen besteht darin, daß von dem Gebiet, in dem die Source- oder Drain-Elektrode gebildet werden soll, zu einem benachbarten Bauelement eine Siliziumschicht aufgebracht wird, und daß zur im wesentlichen gleichzeitigen Bildung der Source- und Drain-Elektrode und einer Leiterbahn von der Source- oder Drain-Elektrode zu einem anderen Bauelement in die Siliziumschicht Dotierstoff eindiffundiert werden.
209829/0845
Dabei empfiehlt es sich, wenn die integrierte Schaltung auf einem Halbleiterplättchen mit einer ebenen Oberfläche und in dieser gebildeten dotierten Gebieten gebildet ist, zunächst eine Maskierschicht auf der ebenen Oberfläche aufzubringen, in der Maskierschicht mindestens eine Öffnung zu bilden, auf der Maskierschicht und in der gebildeten Öffnung dann ein Kontakt- und Leitbahnmaterial abzuscheiden, welches für die zur Bildung der dotierten Gebiete verwendeten Dotierstoffe erheblich durchlässiger ist als die Maskierschicht, die Kontakt- und Leitbahnmaterialschicht in ein bestimmtes Muster zu bringen, und schließlich Dotierstoffe durch das in der Öffnung befindliche Kontaktmaterial in das Halbleiterscheibchen einzudiffundieren, so daß im Gebiet unterhalb des Kontakts und in dessen Nähe ein dotiertes Gebiet gebildet wird·
Erfindungsgemäß wird also ein Abschnitt des Halbleiterkörpers oder -Substrats freigelegt, auf dem vor der Bildung von Bauteilen oder Elementen von Bauteilen ein Kontakt hergestellt werden soll, und der elektrische Kontakt wird auf dem freiliegenden Gebiet angeordnet» Das den Kontakt bildende Material hemmt den Aufbau eines Bauteils oder Bauelements im Halbleiterkörper nicht erheblich. Vorzugsweise wird für das Kontaktmaterial das gleiche Material verwendet, das für ein benachbartes Bauelement als Teil von dessen Aufbau verwendet wird. Bei einem Silisium-Gate-Halbleiterbauteil wird beispielsweise die Gate-Elektrode eines benachbarten Bauelements wenigstens zum Teil aus Silizium hergestellt. Anschließend wird die Verbindungsleitung zwischen dem Kontakt und dem benachbarten Bauelement unter Verwendung photolithographischer Verfahren gebildet, und die Gate-Elektrode ebenso wie andere aus dem gleichen Material gebildete Bauelemente werden gleichzeitig hergestellt.
209829/0845
Zm Falle eines Silizium-Gate-Halbleiterbauteils werden der Kontakt, die Leitbahn und zum Teil die Gate-Elektroden gleichzeitig gebildet, und im Anschluß daran werden die Gate-Elektroden, die Leitbahnen und die Kontakte in ihrer Leitfähigkeit verbessert und die Source- und Drain-Elektroden werden durch einen geeigneten Dotierschritt, z.B. durch Eindiffusion eines geeigneten P-DotierStoffs (z.B. Bor) oder N-Dotierstoffs (z.B. Phosphor) gebildet. Der erfindungsgemäße Aufbau der Schaltungsanordnung und das vorgeschlagene Verfahren ermöglichen die Herstellung integierter Schaltungen mit hohen Packungsdichten ohne Veränderung bestehender Ausbeuten.
Die Erfindung ist in der folgenden Beschreibung eines Ausf Uhrungsbeispiel s in Verbindung mit der Zeichnung näher erläutert, und zwar zeigt:
Pig. I eine vereinfachte Schnittansicht eines Abschnitts eines Halbleiterbauteils in verschiedenen Herstellungsstufen; und
Fig. 2 eine perspektivische Ansicht eines Abschnitts eines nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauteils·
Aus Fig. la geht hervor, daß das Substrat oder Halbleiterscheibchen 10 vorzugsweise aus einem monokristallin (z.B. 111) orientierten Silizium besteht, ausgeschnitten und geläppt und mit einem bekannten Polier gemisch, z.B. einem mit Jod gesättigten Gemisch aus Fluorwasserstoff-, Salpeter- und Essigsäure, poliert ist. Eine dicke Siliziumoxidschicht 12 (z.B. aus SiO2) kann bei relativ hohen Temperaturen (z.B. 10500C) auf dem Scheibchen aufgewachsen oder abgeschieden sein. Die Schichtdicke kann von 100 bis zu mehreren tausend 8 variieren. Eine geeignete Dicke liegt jedoch in der Größenordnung von 1 ,um . Es ist bekannt, daß
209829/0845
die Schicht 12 auch durch andere Verfahren, wie beispielsweise die Spaltung von Tetraäthoxysilan (tetraetheoxysilane) oder durch Plasmaverfahren, wie sie beispielsweise im US-Patent 3 287 243 beschrieben sind, hergestellt werden kann.
Als nächstes werden die Gebiete für die Source- und Drain-Elektroden der fertigen Vorrichtung und die eventuellen Kanalbereiche durch einen Photomaskierschritt begrenzt· Dies kann mit bekannten Photomaskenverfahren erfolgen. Beispielsweise wird eine Photolackschicht, z.B. KTFR im Verhältnis 1 zu 1 in einer Xylollösung, auf der Oberfläche der Oxidschicht 12 mittels einer Spritzapparatur oder einer anderen Photolackaufbringvorrichtung aufgetragen. Das Scheibchen wird dann in einer Scheibchentrockenmaschine bei einer Geschwindigkeit von beispielsweise 15.000 UPM zentrifugiert, um eine gleichmäßige Beschichtung einer geeigneten Dicke zu erhalten. Das mit dem Photolack beschichtete Scheibchen kann dann durch geeignete Trockenverfahren weiter getrocknet werden. Mit der gebildeten Photolackschicht wird das Scheibchen in enger Anlage an eine geeignete Photomaske hohen Auflösungsvermögens angedrückt und mit einem gebündelten ultravioletten Lichtstrahl belichtet. Durch die Photomaske wird die Photolackschicht so belichtet, daß die Oxidschicht 12 in der Nachbarschaft der Gebiete 14 nach dem Entwickeln unbedeckt ist. Die Entwicklung des Photolacks erfolgt in bekannter Weise, beispielsweise durch Eintauchen in eine geeignete Lösung, durch Spülen und Härten in einer Azetonlösung und anschließendes Nachbrennen. Nach dem Entwickeln des Photolacks wird die freigelegte Siliziumoxidschicht 12 durch Ätzen entfernt, so daß Öffnungen 16 gebildet werden und die Oberfläche 18 des Scheibchens 10 freigelegt wird (Fig. Ib). Nach dem Bilden der Öffnung 16 und dem Entfernen der Oxidschicht 12 zur Freilegung der Oberfläche 18 er-
209829/0845
ι -
folgt erneut ein Oxidierarbeitsschritt, wie er im Vorstehenden in Verbindung mit der Bildung der Schicht 12 beschrieben wurde. In diesem Fall wird jedoch eine dünne Oxidschicht 20 auf der Oberfläche 18 im Gebiet der Öffnung 16 erzeugt, die eine Dicke in der Größenordnung von etwa 0,l,um hat. Die dünne Oxidschicht 20 bildet schließlich einen Teil des Gate-Aufbaus .
Bei den bekannten Verfahren war es üblich, die zusammen mit der Oberfläche 18 den zusätzlichen Gate-Aufbau bildenden Schichten (z.B. Si^N4 und Si) vollständig bedeckt und geschützt zu halten, bis die Oberfläche vor der Bildung der
Source— und Drain-Elektrode freigelegt wurde« Bei den meisten bekannten Verfahren war es üblich, zunächst eine dünne Oxidschicht, ein Nitrid und eine dicke Oxidschicht aufzubringen, bevor irgendein Photomaskierschritt erfolgte. Erfindungsgemäß wird die Oxidschicht 20 zum Freilegen der Oberfläche 18 des Scheibchens 10 selektiv in den Gebieten entfernt, wo sie über Abschnitten liegt, in denen ein Bauelement oder ein Teil eines Bauelements gebildet werden soll (Fig. Ic)· Im vorliegenden Ausführungsbeispiel wird eine Öffnung 22 in dem Gebiet gebildet, welches die Umgebung einer anschließend zu bildenden Source- oder Drain-Elektro-. de eines Silizium-Gate-Halbleiterbauteile abdeckt. Diese f Öffnung wird durch das im Vorstehenden in Verbindung mit der Bildung der Öffnung 16 erläuterte Photomaskierverfahren gebildet.
In Fig. Id ist eine Siliziumschicht 24 auf der gesamten Oberfläche aufgebracht. Diese Schicht kann durch bekannte Aufdampfverfahren, durch pyrolytische Abscheidung von SiC4 und H2, durch kathodisches Aufsprühen oder mit anderen bekannten Verfahren abgeschieden werden. Das US-Patent
209829/0845
3 172 792 beschreibt ein Verfahren zur Bildung einer Siliziumschicht. Die Siliziumschicht 24 berührt die Oberfläche 18 des Scheibchens 10 durch die Öffnung 22 und erstreckt sich über die Oxidschicht 12, so daß sie auch auf der dünnen Oxidschicht eines benachbarten Bauteils liegt, bei welcher die Gate-Elektrode gebildet werden muß, so daß der Kontakt, die Leiterbahn und die zuletzt erwähnte Gate-Elektrode ein durchgehendes, d.h. einstückiges Element sind. Es ist festzuhalten, daß die Schicht 24 in dem Bereich, in dem sie die Oberfläche 18 des monokristallinen Scheibchens 10 berührt, ebenfalls in Form von monokristallinem Silizium vorliegen wird· Xn den die Oxidschichten 12 und 20 überdeckenden Gebieten liegt das Silizium der Schicht 24 in polykristalliner Form vor. Im bevorzugten Ausführungsbeispiel der Erfindung wird zwischen den Siliziumschichten 24 und den Oxidschichten 12 und 20 keine Silizium-Nitrid-Schicht gebildet. Es liegt jedoch im Rahmen des Erfindungsgedankens, solche Zwischenschichten vorzusehen·
Die Siliziumschicht 24 wird dann einer Photomaskierbehandlung unterzogen, um das gesamte Silizium mit Ausnahme des die Gate-Elektrode, die Kontakte und die Leiterbahnen bildenden Materials zu entfernen und um die dünne Oxidschicht an den Stellen zu öffnen, wo sie nicht von Silizium bedeckt ist. Kein Silizium liegt über der dünnen Oxidschicht 20 im Bereich von zu bildenden Source- und Drain-Elektroden. In anderen Fällen wird die dünne Oxidschicht auch dort entfernt, wo im Scheibchen 20 eindiffundierte Widerstände gebildet werden sollen. Bei Betrachtung der Fig. Ie ist zu berücksichtigen, daß die Siliziumschicht 24 in einer einfachen und schematischen Form dargestellt ist, wobei es den Anschein hat, daß sie die dünne Oxidschicht 20 in der Nachbarschaft der Source- und Drain-Elektrode überdeckt,
2 09829/0845
während sie in Wirklichkeit von der Source— und Drain—Elektrode entfernt ist (Pig· 2)· Die im Gebiet der Source- und Drain-Elektrode liegende dünne Oxidschicht wird freigelegt und kann abgeätzt werden, wobei Öffnungen 30 sowie Öffnungen 32 und 34 gleichzeitig gebildet werden (Pig· If).
Im folgenden wird noch einmal auf die Formung der Siliziumschicht 24 durch die Photomaskierbehandlung zurückgekommen, wie sie in Pig· le gezeigt ist. Die Entfernung des überschüssigen Siliziums führt zur Bildung einer Gate—Elektrode 36 und einer Leiterbahn 38, die einen Kontakt 40 einschließt und bis zur Gate-Elektrode 42 des nächsten Bauelements verläuft. Die Formung dieser Siliziumschicht erfolgt unter Anwendung von Photomaskier- und Ätzbehandlungen, wie sie im Vorstehenden erläutert wurden· Das nach der Aufbringung des Photolacks freigelassene Silizium wird mit einer geeigneten Ätzlösung, z.B. einem mit Jod gesättigten Gemisch aus Fluorwasserstoff-, Salpeter- und Essigsäure, weggeätzt. Dabei ist festzuhalten, daß bei der Bildung der Gate-Elektrode eine automatische Ausrichtung erfolgt, was bedeutet, daß die Photomaske für das Ätzen der Gate-Elektrode nicht unbedingt sehr genau ausgerichtet werden muß· Das einzige wesentliche Erfordernis bei der Ausrichtung der Photomaske besteht darin,
P daß das Gate-Gebiet irgendwo über der dünnen Oxidschicht liegt. Durch die Formung der Siliziumschicht wird die Konfiguration des Gate—Aufbaus und der resultierenden Bauelemente sichtbar (Fig· le).
Sobald die Siliziumschicht 24 zu einer Gate-Elektrode, einem Kontakt und einem Leitbahnmuster geformt ist, wird die darunterliegende dünne Oxidschicht 20 im Bereich der zu bildenden Source— und Drain-Elektroden freigelegt. Die freigelegte darunterliegende SiO2-Schicht 20 kann mit Ammoniumhydrogen-
209829/0845
fluorid entfernt werden, wodurch die Oberfläche 18 des Si— liziumscheibchens 10 auf jeder Seite der Gate-Elektrode 36 mit Ausnahme der Stellen freigelegt wird, wo die Siliziumschicht 24 bereits einen Kontakt 40 mit dem Siliziumscheibchen 10 gebildet hat» Auf diese Weise werden die Öffnungen 30, 32 und 34 gebildet, welche das Scheibchen 10 freilegen. Diese Öffnungen ermöglichen es, ausgewählte Dotierstoffe in da3 Scheibchen 10 einzudiffundieren, so daß Source- und Drain-Gebiete 44, 46 und 48 gebildet werden können. Der Siliziumkontakt 40 bildet im Vergleich zu Siliziumdioxid keine starke Spsrrschicht für solche ausgewählten Dotierstoffe, so daß die Dotiere toffe durch den Kontakt 40 hindurchtreten und ein Source- oder Drain—Gebiet 50 bilden können.
Es wird eine Diffusionsbehandlung vorgenommen, in welcher die Source-, Drain- und Gate-Elektroden, der Siliziumkontakt und die Reitbahnen vervollständigt werden. Dabei ist festzuhalten, daß die genaue Anordnung der Source- und Drain-Übergänge relativ zur Gate-Elektrode zur Erzeugung einer bestimmten, jedoch minimalen Überdeckung sichergestellt ist, weil die Diffusionsbehandlung nach der Anordnung der Gate-Elektrode erfolgt. Zusätzlich werden die Gate-Elektroden, der Kontakt und die Leitbahnen ausreichend mit Dotierstoffen dotiert, so daß sie eine verbesserte Leitfähigkeit erhalten. Nach der Dotierung haben der Kontakt 40, die Gate-Elektroden 36 und 42 und die Leitbahn 38 typischerweise einen spezifischen Flächenwiderstand von weniger als 200Λ/ Quadrat. Typische Diffusionsbehandlungen sind in einer Vielzahl von Druckschriften, z.B., US-Patent 3 066 052 beschrieben.
Der Aufbau der erfindungsgemäßen Bauteile kann so getroffen sein, daß in einem P—leitenden Silizium N—leitende
209829/08Λ5
Source- und Drain-Elektroden gebildet werden, jedoch können auch Anordnungen mit umgekehrten Leitfähigkeitsverhältnissen hergestellt werden, indem ein N-leitendes Substrat und anstelle eines N-Dotierstoffs wie Phosphor ein P-Dotierstoff, wie beispielsweise Bor, verwendet werden. Pig. If zeigt ein Scheibchen bei dieser Hersfellungsstufe.
Nach der Diffusionsbehandlung ist der Aufbau des Bauteils mit Ausnahme der notwendigen Verbindungsleitungen und der Passivation fertig. Eine Schicht aus Siliziumdioxid, Glas
) oder einem anderen Isoliermaterial wird auf der gesamten Oberfläche abgeschieden· In diese aufgebrachte Siliziumdioxidschicht werden an all den Stellen Öffnungen mittels des Photoverfahrens eingeätzt, an denen ein Kontakt zwischen der nachfolgend aufgebrachten Metallschicht und dem darunterliegenden Siliziumscheibchen oder einer abgeschiedenen Siliziumschicht erforderlich ist. Auf die Oberfläche wird Aluminium aufgedampft, so daß es in diese Öffnungen eintritt, und die gewünschten Leitbahnmuster werden mittels einer weiteren Photomaskierbehandlung erzeugt. Es ist erforderlich, das Bauteil sowohl gegen mechanische Beschädigung ihres Leitbahnmusters als auch gegen Verunreinigung zu schützen. Zu diesem Zweck kann eine weitere
" Glasschicht auf der Scheibchenoberfläche aufgebracht und mittels einer nachfolgenden Photomaskierbehandlung mit einem Muster versehen und geätzt werden, um die Anschlußstellen freizulegen, an denen die zur Herstellung von Kontakt mit dem Aluminium-Leitbahnmuster dienenden Anschlußdrähte befestigt werden müssen. Andere Behandlungsschritte, wie beispielsweise Anlaß- und Legierungsschritte, können in bekannter Weise durchgeführt werden. Sämtliche dieser nachfolgenden Behandlungsschritte dienen hauptsächlich der Bildung einer Verbindungsschicht und dem Schutz
209829/0845
des Bauteils und sind in sich hiermit befassenden Druckschriften beschrieben.
In Fig. 2 ist der in Fig. If gezeigte Bauteil in einer vereinfachten perspektivischen Ansicht dargestellt· Der Bauteil umfaßt ein Scheibchen aus monoJcristallinem P-leitenden Silizium 10, mit N-leitenden, eindiffundierten Gebieten und 50. Eine dicke Isolierschicht 12 überdeckt einen wesentlichen Abschnitt des Scheibchens 10 (10.000 8). Eine dünnere Isolierschicht 20 liegt zwischen den Source- und Drain-Elektroden 48 und 50 und überdeckt sie etwas (1.000 Ä). Eine Gate-Elektrode 36 ist deckungsgleich auf der dünnen Isolierschicht 20 aufgebaut und besteht vorzugsweise aus Silizium, in welches geeignet ausgewählte Dotierstoffe zur Erhöhung der Leitfähigkeit eingebracht sind. Auf dem Elektrodengebiet 50 ist ein Kontakt 40 gebildet, mit dem einstückig ein Leitbahnelement 38 zusammenhängt, welches das Gebiet 50 an ein anderes Bauelement, z.B. die Gate-Elektrode eines benachbarten Bauelements anschließt. Der Kontakt 40, die Leitbahn 38 und die Gate-Elektrode des benachbarten Bauelements (z.B. die Gate-Elektrode dieses Bauelements) sind sämtlich aus dem gleichen Material in zusammenhängender Form hergestellt, wobei Silizium bevorzugt wird.
209329/0845

Claims (1)

  1. Patentansprüche
    IJ Eine Vielzahl von in einem Halbleiterkörper gebildete Bauelemente aufweisende integrierte Schaltungsanordnung, gekennzeichnet durch wenigstens ein zur Erzielung integrierter Schaltung hoher Packungsdichte direkt von einem Gebiet (50), in dem ein Teil eines Halbleiterelements (48,20,36, 50) aufgebaut ist, zu einem anderen Bauelement (46,44) verlaufendes Leiterbahnelement (38).
    2. Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Gebiet (50) des Bauelements (43,20, 36,50), von dem aus das Leitbahnelement (38) verläuft, aus diffundiertem monokristallinem Silizium besteht, und daß das mit diesem Gebiet (50) verbundene Bauelement (46,44) polykristallines Silizium aufweist.
    3. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Leitbahnelement (38) aus einem nicht-metallischen Material besteht.
    4. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Leitbahnelement (38) am Gebiet (50) des ersten Bauelements (48,20,36, 50) über ein Kontaktelement (40) angeschlossen ist.
    5. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 und 2, 3, 4, dadurch gekennzeichnet, daß das Leitbahnelement (38) von dem eindiffundierten Siliziumgebiet (50) zu einem aus polykristallinem Silizium gebildeten Teil des anderen Bauelements (46,44) verläuft.
    209829/0845
    2Ί53103
    6s Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Leitbahnelement (38) aus Silizium besteht, daß das Gebiet (50) des ersten Bauelements (48,20,36,50), die Source- oder Drain-Elektrode eines Gate-Halbleiterbauelements ist, und daß das andere Bauelement (44,46) ein Silizium-Gate-Halbleiterbauelement ist, an dessen Silizium-Gate-Elektrode (42) das Leitbahnelement (38) ohne Unterbrechungen angeschlossen ist.
    7. Integrierte Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Vielzahl von Gate-Halbleiterbauelementen vorgesehen ist, von denen jedes eine separate, im Halbleiterscheibchen gebildete Source- und Drain-Elektrode und eine isoliert mit Abstand oberhalb und zwischen den Source— und Drain-Elektroden angeordnete Gate-Elektrode aufweist.
    8. Verfahren zur Herstellung einer integrierten Schaltung mit einer Vielzahl von Gate-Halbleiterbauelementen, von denen jedes eine separate Source- und Drain-Elektrode und eine isoliert nit Abstand oberhalb der Source- und Drain-Elektroden angeordnete Gate—Elektrode aufweist, dadurch gekennzeichnet, daß von dem Gebiet, in dem die Source- oder Drain-Elektrode gebildet werden soll, zu einem benachbarten Bauelement eine Siliziumschicht aufgebracht wird, und daß zur im wesentlichen gleichzeitigen Bildung der Source- und Drain-Elektroden und einer Leitbahn von der Source- oder Drain-Elektrode zu einem anderen Bauelement in die Siliziumschichf, ein Dotierstoff eindiffundiert wird.
    9- Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Gate-Elektrode des benachbarten Bauelements beim Auf-
    j. -^j . Q 8 A 5 gAD 0R|QINAL
    bau der Siliziumschicht aus dieser gleichzeitig mit aufgebaut wird»
    10· Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß durch das Dotieren gleichzeitig die Leitfähigkeit der Gate-Elektrode des benachbarten Bauelements erhöht wird«
    11. Verfahren nach einem der Ansprüche 8 bis 10,. bei dem die integrierte Schaltung auf einem Halbleiterplättchen mit ebener Oberfläche und in dieser gebildeten dotierten Gebieten gebildet ist, dadurch gekennzeichnet, daß zunächst eine Maskierschicht auf der ebenen Oberfläche aufgebracht wird; daß in der Maskierschicht mindestens eine Öffnung gebildet wird; daß auf der Maskierschicht und in der gebildeten Öffnung dann ein Kontakt- und Leitbahnmaterial abgeschieden wird, welches für die zur Bildung der dotierten Gebiete verwendeten Dotierstoffe erheblich durchlässiger ist, als die Maskierschicht; daß die Kontakt- und Leitbahnmaterialschicht zu einem bestimmten Muster geformt wird; und daß schließlich ein Dotierstoff durch das in der Öffnung befindliche Kontaktmaterial in das Halbleiterscheibchen eindiffundiert wird, so daß im Gebiet unterhalb des Kontakts und in dessen Nähe ein dotiertes Gebiet gebildet
    * wird.
    12φ Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als Halbleiterscheibchen ein Siliziumscheibchen verwendet wird.
    13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß als Leitbahnmaterial Silizium verwendet wird.
    14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch
    209829/0845
    gekennzeichnet, daß als Maskiermaterial Siliziumdioxid verwendet wird.
    15β Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß mehrere Silizium-Gate-Halbleiterbauelemente in der integrierten Schaltung gebildet werden, von denen jedes Bauelement eine Source-, Drain— und Gate-Elektrode aufweist, wobei das dotierte Gebiet die Source- oder Drain—Elektrode ist, und daß beim Umformen des Leit— bahnmaterials zu einem Muster an diesem gleichzeitig ein Kontakt an einem der Bauelemente angeformt wird, so daß dieses Bauelement mit der Gate—Elektrode eines benachbarten Bauelements verbunden wird, die ebenfalls gleichzeitig gebildet wird.
    16· Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß gleichzeitig Dotierstoffe in das Leiterbahn- und Kontaktmaterial eindiffundiert werden.
    209829/0845
    It
    Leerseite
DE2153103A 1970-12-28 1971-10-25 Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung Expired DE2153103C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10180570A 1970-12-28 1970-12-28

Publications (3)

Publication Number Publication Date
DE2153103A1 true DE2153103A1 (de) 1972-07-13
DE2153103B2 DE2153103B2 (de) 1975-03-06
DE2153103C3 DE2153103C3 (de) 1975-10-16

Family

ID=22286501

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2153103A Expired DE2153103C3 (de) 1970-12-28 1971-10-25 Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung

Country Status (9)

Country Link
US (1) US3699646A (de)
JP (1) JPS5040835B1 (de)
BE (1) BE775603A (de)
CA (1) CA951437A (de)
DE (1) DE2153103C3 (de)
FR (1) FR2119932B1 (de)
GB (1) GB1381602A (de)
IT (1) IT944412B (de)
NL (1) NL159534B (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3837935A (en) * 1971-05-28 1974-09-24 Fujitsu Ltd Semiconductor devices and method of manufacturing the same
US4151635A (en) * 1971-06-16 1979-05-01 Signetics Corporation Method for making a complementary silicon gate MOS structure
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
NL161305C (nl) * 1971-11-20 1980-01-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderin- richting.
JPS4859781A (de) * 1971-11-25 1973-08-22
US3792384A (en) * 1972-01-24 1974-02-12 Motorola Inc Controlled loss capacitor
US3747200A (en) * 1972-03-31 1973-07-24 Motorola Inc Integrated circuit fabrication method
US3793090A (en) * 1972-11-21 1974-02-19 Ibm Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics
US3836409A (en) * 1972-12-07 1974-09-17 Fairchild Camera Instr Co Uniplanar ccd structure and method
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
US3853634A (en) * 1973-05-21 1974-12-10 Fairchild Camera Instr Co Self-aligned implanted barrier two-phase charge coupled devices
US4033797A (en) * 1973-05-21 1977-07-05 Hughes Aircraft Company Method of manufacturing a complementary metal-insulation-semiconductor circuit
US3898105A (en) * 1973-10-25 1975-08-05 Mostek Corp Method for making FET circuits
US3969150A (en) * 1973-12-03 1976-07-13 Fairchild Camera And Instrument Corporation Method of MOS transistor manufacture
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication
US3899373A (en) * 1974-05-20 1975-08-12 Ibm Method for forming a field effect device
US4016587A (en) * 1974-12-03 1977-04-05 International Business Machines Corporation Raised source and drain IGFET device and method
US4037307A (en) * 1975-03-21 1977-07-26 Bell Telephone Laboratories, Incorporated Methods for making transistor structures
US4037308A (en) * 1975-03-21 1977-07-26 Bell Telephone Laboratories, Incorporated Methods for making transistor structures
US4037309A (en) * 1975-03-21 1977-07-26 Bell Telephone Laboratories, Incorporated Methods for making transistor structures
US4016016A (en) * 1975-05-22 1977-04-05 Rca Corporation Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
JPS5268376A (en) * 1975-12-05 1977-06-07 Nec Corp Semiconductor device
US4197632A (en) * 1975-12-05 1980-04-15 Nippon Electric Co., Ltd. Semiconductor device
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
US4102714A (en) * 1976-04-23 1978-07-25 International Business Machines Corporation Process for fabricating a low breakdown voltage device for polysilicon gate technology
US4102733A (en) * 1977-04-29 1978-07-25 International Business Machines Corporation Two and three mask process for IGFET fabrication
JPS5917529B2 (ja) * 1977-11-29 1984-04-21 富士通株式会社 半導体装置の製造方法
US4192059A (en) * 1978-06-06 1980-03-11 Rockwell International Corporation Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines
DE3036869C2 (de) * 1979-10-01 1985-09-05 Hitachi, Ltd., Tokio/Tokyo Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
US4240845A (en) * 1980-02-04 1980-12-23 International Business Machines Corporation Method of fabricating random access memory device
US4476478A (en) * 1980-04-24 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor read only memory and method of making the same
US4406049A (en) * 1980-12-11 1983-09-27 Rockwell International Corporation Very high density cells comprising a ROM and method of manufacturing same
JPS5827363A (ja) * 1981-08-10 1983-02-18 Fujitsu Ltd 電界効果トランジスタの製造法
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
US4658496A (en) * 1984-11-29 1987-04-21 Siemens Aktiengesellschaft Method for manufacturing VLSI MOS-transistor circuits
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
US5236852A (en) * 1992-09-24 1993-08-17 Motorola, Inc. Method for contacting a semiconductor device
DE69530527T2 (de) * 1994-03-03 2004-04-08 Rohm Corp., San Jose Niederspannungs-Eintransistor-FLASH-EEPROM-Zelle mit Fowler-Nordheim Programmier- und Löschung
US6261978B1 (en) 1999-02-22 2001-07-17 Motorola, Inc. Process for forming semiconductor device with thick and thin films
WO2002001602A2 (en) * 2000-06-27 2002-01-03 Koninklijke Philips Electronics N.V. Method of manufacturing a charge-coupled image sensor
US10778925B2 (en) 2016-04-06 2020-09-15 Kla-Tencor Corporation Multiple column per channel CCD sensor architecture for inspection and metrology
US10313622B2 (en) 2016-04-06 2019-06-04 Kla-Tencor Corporation Dual-column-parallel CCD sensor and inspection systems using a sensor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1544273A1 (de) * 1965-12-13 1969-09-04 Siemens Ag Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall
US3544399A (en) * 1966-10-26 1970-12-01 Hughes Aircraft Co Insulated gate field-effect transistor (igfet) with semiconductor gate electrode
US3566518A (en) * 1967-10-13 1971-03-02 Gen Electric Method for fabricating field-effect transistor devices and integrated circuit modules containing the same by selective diffusion of activator impurities through preselected portions of passivating-insulating films
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3576478A (en) * 1969-07-22 1971-04-27 Philco Ford Corp Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode

Also Published As

Publication number Publication date
JPS5040835B1 (de) 1975-12-26
FR2119932B1 (de) 1976-10-29
NL159534B (nl) 1979-02-15
BE775603A (fr) 1972-03-16
GB1381602A (en) 1975-01-22
FR2119932A1 (de) 1972-08-11
US3699646A (en) 1972-10-24
DE2153103C3 (de) 1975-10-16
CA951437A (en) 1974-07-16
NL7117040A (de) 1972-06-30
IT944412B (it) 1973-04-20
DE2153103B2 (de) 1975-03-06

Similar Documents

Publication Publication Date Title
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2620155C2 (de)
DE2745857C2 (de)
DE3106202C2 (de)
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2453279C3 (de) Halbleiteranordnung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3020609A1 (de) Integrierte schaltung
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE3304255A1 (de) Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2331393C2 (de) Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen
EP0028786B1 (de) Ionenimplantationsverfahren
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee