DE3038773C2 - Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren - Google Patents

Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren

Info

Publication number
DE3038773C2
DE3038773C2 DE3038773T DE3038773T DE3038773C2 DE 3038773 C2 DE3038773 C2 DE 3038773C2 DE 3038773 T DE3038773 T DE 3038773T DE 3038773 T DE3038773 T DE 3038773T DE 3038773 C2 DE3038773 C2 DE 3038773C2
Authority
DE
Germany
Prior art keywords
layer
areas
source
voltage
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3038773T
Other languages
English (en)
Other versions
DE3038773T1 (de
Inventor
Edward R. Sunnyvale Calif. Lane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
American Microsystems Holding Corp
Original Assignee
American Microsystems Holding Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Microsystems Holding Corp filed Critical American Microsystems Holding Corp
Publication of DE3038773T1 publication Critical patent/DE3038773T1/de
Application granted granted Critical
Publication of DE3038773C2 publication Critical patent/DE3038773C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Description

dadurch gekennzeichnet, daß
el) im Verfahrensschritt c) dit Schicht (24) aus phosphordotiertem Oxid auf die Feldoxidbereiche (20), die Source- und Drainbereiche (14, J6) und die Schicht (18,22) aus leitfähigem Material aufgebracht wird,
dl) im Verfahrensschritt d) gleichzeitig auch zweite öffnungen (30) über den Teilen (22) der Schicht aus leitfähigem Material, die sich in den Kondensatorbereichen auf den Feldoxidbereichen (20) befinden, hergestellt werden,
e) im Anschluß an den Verfahrensschritt d) durch Erhitzung in Sauerstoffatmosphäre ein Anschmelzprozeß durchgeführt wird, so daß scharfe Kanten der ersten und zweiten öffnungen (28,30) abgerundet werden und Dünnoxidschichten (32,34) in den ersten und zweiten öffnungen (28,30) wachsen,
f) die im vorangegangenen Verfahrensschritt e) in den ersten öffnungen (28) gebildeten Dünnoxidschichten (32) entfernt werden, und
gl) in dem sich an den Verfahrensschritt f) anschließenden Verfahrensschritt g) die Metallschicht (36, 38) einerseits auf den Kontaktbereichen und andererseits als obere Elektroden der Kondensatoren auf den in den zweiten Öffnungen (30) gebildeten Dünnoxidschichten (34) aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dünnoxidschichten (32, 34) 65 bis nm dick hergestellt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht (18, 24) aus leitfähigem Material aus 350 bis 450 nm dickem Polysilicium hereestelltwird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Verfahrensschritt f) zur Entfernung der in den ersten öffnungen (2S) gebildeten Dünnoxidschichten (32) eine Maske verwendet wird, die öffnungen besitzt, die ein wenig größer als die öffnungen in derjenigen Maske sind, die für die Bildung der ersten öffnungen (28) im Verfahrensschritt d) verwendet wird.
Die vorliegende Erfindung bezieht sich auf ein Verfahren wie es im Oberbegriff des Patentanspruches 1 angegeben ist Ein solches Verfahren ist aus der US 41 51 607 bekannt
Bestimmte Typen von integrierten Schaltungsanordnungen benötigen zusätzlich zu einer Anzahl von Transistoren, die für Logik- oder Speicherkreise verwendet werden, eine Anzahl spannungsunabhängiger Kondensatoren. Zum Beispiel sind integrierte Schaltkreise wie Mikroprozessoren oder Schaltkreise, die für digitale Datenübertragungs- und Kommunikationssysteme, wie z. B. Codier-Decodier-Schaltkreise, Analog-Digital-Wandler und/oder Digital-Analog-Wandler, verwendet werden, aus Kondens?.torteilen gebildet, die eine große Anzahl von Kondensatoren umfassen, die alle mit ihren Spezifikationsgrößen innerhalb enger Toleranzgrenzen liegen müssen.
Um die notwendige Anzahl von Kondensatorelementen in einem integrierten Schaltkreis, der viele Transistoren umfaßt, bereitzustellen, sind daher separate Verfahrensschritte erforderlich, um die externen Kondensatorelemente zu bilden. Dies erhöht wesentlich die Kosten für solche integrierten Schaltkreise. Darüber hinaus hat dies die erreichbare Produktionsausbeute nachteilig beeinflußt, und zwar infolge von Verfahrensschwierigkeiten. Es werden auch großflächigere integrierte Schaltkreis-Chips benötigt
Aus der US-PS 41 51 607 ist ein integriertes Halbleiter-Speicherelement bekannt das einen ;pannungsunabhängigen Kondensator besitzt Dieser Kondensator besteht aus zwei als Elektroden dienenden Polysiliciumschichten, zwischen denen sich bei diesem bekannten Element als Dielektrikum ein isolierender Film befindet, für den Siliciumdioxid, Siliciumnitrid und Tantaloxid als Materialien angegeben sind. Das Element hat desweiteren eine Beschichtung aus phosphordotiertem Glas, die abgesehen von anderen sonstigen Flächenanteilen auch einen Anteil der Feidoxidschicht bedecki. Die Herstellung der einzelnen Schichten und der Kontakte erfolgt dort in zahlreichen Verfahrensschritten nacheinander.
Ein weiteres bekanntes Halbleiterbauelement ist in der US-PS 38 60 836 beschrieben. Dieses Element enthält einen spannungsunabhängigen Kondensator, dessen Dielektrikum eine phosphordotierte Glasschicht ist. In einem \nschmelzprozeß erfolgt dort eine Beseitigung scharfer Kanten dieser Dielektrikumsschicht.
Die Elemente der beiden vorgenannten Druckschriften weisen desweiteren Feldeffekttransistoren üblicher Art auf. Zur Herstellung dieser integrierten Halbleiterelemente bedarf es der Durchführung einer Reihe einzelner Verfahrensschritte.
Aufgabe der vorliegenden Erfindung ist es, zur Herstellung einer Halbleiterschaltungsanordnung mit MOS-Transistoren und spannungsunabhängigen Kondensatoren einen Verfahrensablauf anzugeben, bei dem
die Anzahl der Verfahrensschritte ein Minimum ist
Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Patentanspruches 1 mit Hilfe der weiteren Merkmale des Kennzeichens dieses Patentanspruches gelöst
Mit der Erfindung lassen sich in vereinfachter Weise integrierte Schaltkreise mit einer Vielzahl von MOS-Transistoren und Kondensatoren herstellen. Es können mit der Erfindung integrierte MOS-Schaltkreise hergestellt werden, die Kondensatoren mit jeweils einer dielektrischen Schicht haben, wobei diese Schicht durch ein Wiederaufwachsen von Oxid während des Anschmelz-Verfahrensschritte? e) gebildet wird.
Das Ergebnis ist ein Kondensator, dessen physikalische Abmessungen und elektrische Werte vorausbestimmt und innerhalb der geforderten engen Toleranzen eingebalten werden können. Dieses Verfahren zur Herstellung derartiger Kondensatoren auf demselben Chip zusammen mit einer Vielzahl von MOS-Transistoren ist vollständig kompatibel mit den Verfahren nach dem Stand der Technik.
Die Erfindung wird im Folgenden anhand der Zeichnung näher erläutert Die
F i g. 1 bis 4 zeigen im Schnitt eine Halbleiterschaltungsanordnung während unterschiedlicher Phasen des Hersteilungsverfahrens.
F i g. 1 zeigt im Querschnitt einen Anteil eines teilweise hergestellten N-Kanal-MOS-Schaltkreises 10, wie er vorliegt, ehe eine für Kontakte vorgesehene Metallschicht aufgebracht worden ist Die Verfahrensschritte zur Herstellung der Halbleiterstruktur bis zu diesem Punkt bzw. Verfahrensabschnitt sind wohlbekannt und können durch Anwendung konventioneller Technologie durchgeführt werden. Wie dargestellt, hat ein Siliciumsubstrat Yl wie üblich im Abstand voneinander befindliche diffundierte N+ -Bereiche 14 und 16, die Source- und Drainbereiche eines MOS-Transistors bilden, der eine Gateelektrode 18 aus Polysilicium hat, die sich zwischen Source und Drainbereichen erstreckt. Zur Trennung der MOS-EIemente auf dem Substrat 12 ist ein relativ dicker Feldoxidbereich 20 vorgesehen, der auch von einer Polysiliciumschicht 22 bedeckt ist. Diese Schicht hat eine Dicke in der Größe von 350 bis 450 nm. Eine andere Schicht 24 aus phosphordotiertem Oxid bedeckt bei diesem Verfahrensstand-die gesamte Chip-Oberfläche, eingeschlossen die diffundierten N + -Bereiche 14, 16, die Polysilicium-Gateelektroden und die Feldoxidschicht 20. Diese Schicht 24 aus phosphordotiertem Oxid muß an bestimmten Stellen entfernt werden um die SübsiPäiöberfiäche in Bereichen für nachfolgende Metfllkontakte mit einem jeden MOS-Schaltkreis freizulegen. Zu diesem Zwecke wird eine weitere Schicht 26 aus polymerisiertem Photoresist-Material über der Schicht aus phosphordotiertem Oxid ausgebildet. In konventioneller Technologie wird mit Hilfe der Photoresist-Schicht 26 die Schicht 24 aus phosphordotiertem Oxid den Kontaktbereichen des MOS-Schaltkreises und auf der Polysiliciumschicht im Feldoxidbereich 20 abgeätzt.
Nach dem vorangehend beschriebenen Ätzschritt und der Entfernung der Photoresist-Schicht 26 hat die Struktur ein Aussehen wie sie in Fig. 2 gezeigt ist. Sie hat eine relativ kleine Kontaktöffnung (erste öffnung) 28 oberhalb des diffundierten N +-Bereiches 16 und eine relativ große öffnung (zweite Öffnung) 30 der freigelegten Polysiliciumschichi 22. Zu diesem Verfahrensstand hat der Ätzprozeß scharfe Kanten an den Ätzrändern bzw. -kanten der Schicht 24 aus phosphordotiertem Oxid für die öffnungen 28 und 30 gebildet Diese scharfen Kanten an den Kontaktbereichen sind unerwünscht, weil sie einen guten Metallübergang der Stufe der Bedeckung verhindern. Sie führen zu möglichen Ris-
sen und Unterbrechungen in der nachfolgend abgeschiedenen Metallschicht
Nunmehr wird zur Bildung der dielektrischen Schicht eines jeden Kondensators ein Anschmelz-Verfahrensschritt durchgeführt Für diesen Verfahrensschritt wird
ίο der gesamte Chip in einer Sauerstoffatmosphäre auf eine Temperatur von ungefähr 10700C erhitzt In diesem Verfahrensstadium — wie Fig.3 zeigt — wachsen Dünnoxidschichten 32 und 34 in den freiliegenden Bereichen innerhalb der öffnungen 28 und 30. Die Schicht 34 bildet schließlich die dielektrische Zwischenschicht des Kondensators. Durch Steuerung der Wärmemenge — mit anderen Worten der Zeit der Temperaturbehandlung und der Temperatur selbst — kann die Dicke der dielektrischen Schicht 34 innerhalb gewünschter Grenzen gehalten werden, z. B. zwischiM 65 und 75 nm. Wenn der voranstellend beschriebene Verfahrensschritt durchgeführt ist ist es erforderlich, die Dünnoxidschicht 32 von der MOS-Kontaktfläche wieder zu entfernen, ehe das Metall abgeschieden werden kann. Es
wird son: >t eine andere Maske verwendet, die öffnungen hat, die etwas größer (z. B. 1 μπι auf jeder Seite größer) sind, als es die entsprechenden öffnungen in der Photoresist-Schicht 26 waren. Diese letztere Maske hat keine öffnung für die Bereiche der Kondensatoren, in denen die dielektrische Dünnoxidschicht 34 gebildet worden war. Wenn somit die letztere Maske verwendet wird, wird die Oxidschicht 32 von allen MOS-Kontaktbereichen entfernt und daraufhin ist der Schaltkreis für die Metallisierung bereit
Gemäß üblicher Technologien wird eine Metallschicht unter Verwendung einer nicht dargestellten Metallisierungsmaske abgeschieden, die eine solche Form hat, daß ein Metallkontakt 36 in der öffnung 28 über einem N + -diffundierten Bereich gebildet wird. Außerdem wird eine Metallelektrode 38 oberhalb der dielektriscnen Dünnoxidschicht gebildet, die den Kondensator vervollständigt (siehe F i g. 4). Der Kondensator besteht somit aus der obenauf befindlichen Metallelektrode 38, aus der dielektrischen Dünnoxid-Zwischenschicht 34 und der unteren leitfähigen Schicht 22 aus Polysilicium. Ein geeigneter Kontakt oder Anschluß, der sich zu der oberen Schicht 38 hin erstreckt ist nicht dargestellt kann aber vorgesehen sein. Der gesamte Schaltkreis wird mit einer schützenden Passivierungsschicht 40 überzogen, die in wie üblicher Weise aufgebracht wird.
Aus der vorangehenden Beschreibung ist ersichtlich, daß die vorliegende Erfindung ein ökonomisches Verfahren zur Herstellung von integrierten Halbleiterschaltungsanordnungen ist, die MOS-Transistoren und spannungsunabhängige kondensatoren aufweisen.
Hierzu 1 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren, mit den Verfahrensschritten:
a) Herstellung von diffundierten Source- und Drambereichen (14, 16) und von den Source- und Drainbereichen (14,16) benachbarten Feldoxidbereichen (20) in einem Siliciumsubstrat (12), wobei die Source- und Drainbereiche (14, 16) gegenüber dem Substrat (12) entgegengesetzten Leitfähigkeitstyp aufweisen,
b) Aufbringen einer Schicht (18, 22) aus leitfähigem Material in den Gatebereichen zwischen den Source- und Drambereichen (14,16) und in vorgegebenen Kondensatorbereichen auf den FeldoxKj&ereichen (201 wobei der auf den Feldoxidbereichen (20) aufgebrachte Teil (22) der Schicht aus leitfähigem Material als unter Elektroden der Kondensatoren dient,
c) Aufbringen einer Schicht (24) aus phosphordotiertem Oxid,
d) Herstellen von ersten öffnungen (28) in der Schicht (24) aus phosphordotiertem Oxid für Kontaktbereiche, die mit den Source- und Drainbereichen (14,16) justiert sind,
g) Aufbringen einer Metallschicht (36),
DE3038773T 1979-07-06 1980-06-23 Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren Expired DE3038773C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/055,170 US4261772A (en) 1979-07-06 1979-07-06 Method for forming voltage-invariant capacitors for MOS type integrated circuit device utilizing oxidation and reflow techniques
PCT/US1980/000803 WO1981000171A1 (en) 1979-07-06 1980-06-23 Method for forming voltage-invariant capacitors for mos type integrated circuit device

Publications (2)

Publication Number Publication Date
DE3038773T1 DE3038773T1 (de) 1982-02-11
DE3038773C2 true DE3038773C2 (de) 1985-05-02

Family

ID=21996093

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3038773T Expired DE3038773C2 (de) 1979-07-06 1980-06-23 Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren

Country Status (7)

Country Link
US (1) US4261772A (de)
EP (1) EP0031367B1 (de)
JP (1) JPS6335107B2 (de)
DE (1) DE3038773C2 (de)
GB (1) GB2067014B (de)
NL (1) NL190210C (de)
WO (1) WO1981000171A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE32090E (en) * 1980-05-07 1986-03-04 At&T Bell Laboratories Silicon integrated circuits
NL8005756A (nl) * 1980-10-20 1982-05-17 Philips Nv Inrichting voor het opwekken van een reeks binair gewogen waarden van een elektrische grootheid.
US4417914A (en) * 1981-03-16 1983-11-29 Fairchild Camera And Instrument Corporation Method for forming a low temperature binary glass
DE3137708A1 (de) * 1981-09-22 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Integratorschaltung mit einem differenzverstaerker
FR2526225B1 (fr) * 1982-04-30 1985-11-08 Radiotechnique Compelec Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu
US4419812A (en) * 1982-08-23 1983-12-13 Ncr Corporation Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor
JPS5965481A (ja) * 1982-10-06 1984-04-13 Nec Corp 半導体装置
US5202751A (en) * 1984-03-30 1993-04-13 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
JPS60206161A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 半導体集積回路
US4679302A (en) * 1986-05-12 1987-07-14 Northern Telecom Limited Double polysilicon integrated circuit process
IT1224656B (it) * 1987-12-23 1990-10-18 Sgs Thomson Microelectronics Procedimento per la fabbricazione di condensatori integrati in tecnologia mos.
US5851871A (en) * 1987-12-23 1998-12-22 Sgs-Thomson Microelectronics, S.R.L. Process for manufacturing integrated capacitors in MOS technology
DE4343983C2 (de) * 1993-12-22 1996-09-05 Siemens Ag Integrierte Halbleiterschaltung mit Kondensatoren genau definierter Kapazität und Verfahren zur Herstellung einer solchen Schaltung
JP3474332B2 (ja) * 1994-10-11 2003-12-08 台灣茂▲夕▼電子股▲分▼有限公司 Ｄｒａｍ用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法
US5686751A (en) * 1996-06-28 1997-11-11 Winbond Electronics Corp. Electrostatic discharge protection circuit triggered by capacitive-coupling
KR101677701B1 (ko) * 2015-11-04 2016-11-21 충북대학교 산학협력단 할로겐 화합물을 적용하지 않는 인조대리석 칩 제조용 조성물 및 이를 이용한 인조대리석 칩의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3860836A (en) * 1972-12-01 1975-01-14 Honeywell Inc Stabilization of emitter followers
US4151607A (en) * 1976-07-05 1979-04-24 Hitachi, Ltd. Semiconductor memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893146A (en) * 1973-12-26 1975-07-01 Teletype Corp Semiconductor capacitor structure and memory cell, and method of making
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication
JPS518881A (en) * 1974-07-10 1976-01-24 Sanyo Electric Co Mos gatahandotaishusekikairo
US4035820A (en) * 1975-12-29 1977-07-12 Texas Instruments Incorporated Adjustment of avalanche voltage in DIFMOS memory devices by control of impurity doping
US4055444A (en) * 1976-01-12 1977-10-25 Texas Instruments Incorporated Method of making N-channel MOS integrated circuits
US4125933A (en) * 1976-07-08 1978-11-21 Burroughs Corporation IGFET Integrated circuit memory cell
US4110776A (en) * 1976-09-27 1978-08-29 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
US4102733A (en) * 1977-04-29 1978-07-25 International Business Machines Corporation Two and three mask process for IGFET fabrication
US4214917A (en) * 1978-02-10 1980-07-29 Emm Semi Process of forming a semiconductor memory cell with continuous polysilicon run circuit elements
US4191603A (en) * 1978-05-01 1980-03-04 International Business Machines Corporation Making semiconductor structure with improved phosphosilicate glass isolation
JPS54147789A (en) * 1978-05-11 1979-11-19 Matsushita Electric Ind Co Ltd Semiconductor divice and its manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3860836A (en) * 1972-12-01 1975-01-14 Honeywell Inc Stabilization of emitter followers
US4151607A (en) * 1976-07-05 1979-04-24 Hitachi, Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
NL190210C (nl) 1993-12-01
NL190210B (nl) 1993-07-01
EP0031367A1 (de) 1981-07-08
GB2067014A (en) 1981-07-15
US4261772A (en) 1981-04-14
JPS6335107B2 (de) 1988-07-13
JPS56500631A (de) 1981-05-07
EP0031367B1 (de) 1986-08-27
DE3038773T1 (de) 1982-02-11
GB2067014B (en) 1983-06-15
EP0031367A4 (de) 1984-04-27
WO1981000171A1 (en) 1981-01-22
NL8020272A (nl) 1981-03-31

Similar Documents

Publication Publication Date Title
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE1967363C2 (de)
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4447266A1 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE3224287C2 (de)
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2922016A1 (de) Vlsi-schaltungen
DE2430097C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2140108A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2514139A1 (de) Verfahren zum herstellen eines kondensators
DE3425072A1 (de) Speicherzelle mit einem halbleitersubstrat
DE3444741A1 (de) Schutzschaltungsanordnung fuer eine halbleitervorrichtung

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition