DE2430097C3 - Halbleiteranordnung und Verfahren zu deren Herstellung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Halbleiteranordnung gemäß dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zu deren Herstellung.

Bei der Herstellung von Transistoren mit mehreren EmitteranschlUssen in Planartechnik werden Widerstände auf der Oberfläche des Substrates und in Reihe mit jedem Emitteranschluß gebildet, so daß eine gleichmäßige Stromverteilung erzwungen wird. Bei-SDielsweise werden zwischen 35 und 50 Emitteranschlüsse durch Diffusion in dem gemeinsamen Basisbereich eines Siliziumtransistors gebildet, und manche dieser Emitteranschlüsse werden miteinander durch die Oberflächenmetallisierung verbunden, welche die Etnitterkontakte und auch die Oberflächenzwischenverbindung bildet Bei der gemeinsamen Zwischenverbindung werden die Emitteranschlüsse zusammen parallel geschaltet, und der Strom zu den parallelen Emitteranschlüssen soll sich gleichmäßig über die parallelen

ίο Emitterschaltkreise verteilen.

Die Ladungsemission von einem Emitteranschluß in den angrenzenden Basisbereich ist jedoch eine Funktion von verschiedenen Faktoren, insbesondere von der Temperatur. Wegen dieser Faktoren besteht die Tendenz, daß einer der Emitterbereiche mehr Strom als die anderen parallelen Emitterbereiche zieht und der Emitter/Basisübergang für diesen Bereich zu heiß wird. Die Erwärmung an diesem Punkt führt dazu, daß mehr Strom gezogen wird und der Transistor zerstört wird.

Eine herkömmliche Technik, durch welche diesem Effekt entgegengewirkt wird, besteht darin, daß getrennte Widerstände in Reihe mit jedem getrennten Emitteranschluß gebildet werden. Diese Widerstände werden allgemein mit Metallen wie Chrom, Mefallsiliiziden Nickelchrom und Tantalnitrid (Ta₂N) gebildet Nach der Ausbildung solcher Widerstände werden die Kontakte und Zwischenverbindungen der Schaltung durch eine Schicht aus elektrisch gut leitendem Metall, beispielsweise Aluminium oder Gold über der Transistorfläche gebildet, und dann wird das Metallisierungsmuster durch Photowiderstands- und Ätzverfahren hergestellt.

Gold ist dabei ein besserer elektrischer Leiter als Aluminium, haftet jedoch nicht so gut auf dem Silizium.

Außerdem diffundiert Gold bei Erwärmung in das Siliziummaterial mit hoher Geschwindigkeit und zerstört dadurch leicht die Anordnung. Daher ist bei Verwendung von Gold für elektrische Kontakte und Zwischenverbindungen eine Diffusionssperrschicht zwisehen dem Gold und dem Siliziummaterial erforderlich. Es ist bereits bekannt (US-PS 37 01 931), zu diesem Zweck eine Sperrschicht aus TaN vorzusehen, wobei allerdings noch eine zusätzliche Zwischenschicht aus Platinsilizid verwendet wird.

Der im Anspruch 1 gekennzeichneten Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung mit Widerständen zu schaffen, bei der auf gegenüber dem Stand der Technik vereinfachter Weise Kontakte angebracht sind, die nicht nur sehr gut leiten, sondern sich auch leicht mit äußeren Zuleitungen verbinden lassen.

Im Anspruch 4 ist ein Verfahren zum Herstellen einer solchen Halbleiteranordnung gekennzeichnet. Vorteilhafte Ausführungsformen bzw. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet Die Halbleiteranordnung benötigt unter der Goldmetallisierung als einzige Schicht eine Tantalnitrid-(Ta₂N)-Schicht, die gleichzeitig als Widerstandsmaterial, als Adhäsionsmaterial und als Diffusionssperrmaterial dient. Außerdem läßt sich auch zur Bildung einer Maske für die Zerstäubungsätzung der Schichten aus Gold und Tantalnitrid für die Widerstände verwenden.

Nachfolgend wird die Erfindung anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme

h5 auf die Zeichnung erläutert;
Es zeigt

F i g. 1 eine Ansicht eines Abschnittes eines typischen Transistors mit mehreren Emitteranschlüssen,

Fig.2 eine Querschnittsansicht eines Transistors gemäß F i g. 1 entlang der Linie 2-2 in F i g. 1 mit einer bekannten Widerstandsanordnung,

Fig.3 eine Querschnittsansicht eines Transistors entsprechend Fig.2, wobei diese Transistorarordnung erfindungsgemäß ausgebildet ist;

Fig.4 eine Querschnittsansicht einer Transistoranordnung der Art gemäß F i g. 3, nachdem die Metallisierung ausgeführt worden ist und vor dem Entfernen des Metalles, um das gewünschte Muster der Metallkontakte und Zwischenverbindungen auszubilden;

F i g. 5 eine perspektivische Ansicht einer Halbleiteranordnung gemäß Fig.4, nachdem der betreffende Bereich durch Zerstäubungsätztechnik gereinigt und anschließend geätzt worden ist, so daß das Gold über dem Widerstandsbereich entfernt wurde.

Gemäß der Aufsicht von F i g. 1 und der Querschnittsansicht von Fig.2 eines Teiles eines Transistors mit mehreren Emitteranschlüssen ist ein Siliziumkörper mit einem gemeinsamen Basisbereich 11 vorgesehen, der in einen gemeinsamen Kollektorbereich 12 eingelassen ist. Der Siliziumkörper enthält außerdem drei getrennte Emitterbereiche 13,14 und 15, die in den gemeinsamen Basisbereich 11 eindiffundiert sind. Durch bekannte Metallisierungstechnik sind Emitterkontakte 16,17 und 18 ausgebildet, welche zugeordnete Emitterbereiche 13, 14 bzw. 15 durch geeignete öffnungen in der dielektrischen Schicht 19 verbinden. Auf der dielektrischen Schicht 19 sind Widerstände 21,22 und 23 für die elektrische Verbindung mit den zugeordneten Kontakten 16,17 bzw. 18 ausgebildet

An den nicht mit den Kontakten verbundenen Enden sind diese Widerstände mit einer gemeinsamen Zwischenverbindung 24 verbunden, welche während der Ausbildung der Emitterkontakte 16, 17 bzw. 18 hergestellt wird.

Gemäß dem Stand der Technik können die Widerstände 21, 22 und 23 beispielsweise aus Chrom, Metallsiliziden, Nicuelchrom oder Tantalnitrid (Ta2N) hergestellt werden. Die elektrischen Kontakte 16, 17 und 18 und die Zwischenverbindung 24 können beispielsweise aus Aluminium oder Gold hergestellt werden, welche beide gute elektrische Leiter ergeben. Aluminium kann direkt auf die Oberflächen der dielektrischen Schicht 19, die Emitteranschlüsse 13, 14 bzw. 15 und die Widerstände 21, 22 bzw. 23 wegen der guten Adhäsionseigenschaften und deshalb aufgebracht werden, weil es langsam bei der üblichen Betriebstemperatur der Transistoren diffundiert.

Goldkontakte und Zwischenverbindungen aus Gold haben kein gutes Haftungsvermögen und diffundieren bei Erhitzung schnell in den Siliziumkörper. Wenn Kontakte und Zwischenverbindungen aus Gold verwendet werden, muß daher eine Haftschicht und Golddiffusionssperrschicht zwischen dem Gold und dem Siliziumkörper ausgebildet werden. Auf dem Siliziumkörper wird eine Schicht oder werden in nicht dargestellter Weise mehrere Schichten, aus Titan und Platin in einem Fall oder Molybdän in einem zweiten Fall oder \Volfram in einem dritten Fall für die Zwischenverbindungen und Emitterkontakte hergestellt, die durch nachfolgende Metallisierung mit Gold ausgebildet werden. Daher sind bei der Ausbildung der Widerstände 21,22 und 23 sowie der Goldkontakte und Zwischenverbindungen wenigstens drei und manchmal vier getrennte Metallisieningsvorgänge erforderlich, Beispielsweise Ta2N für die Widerstände, Titan für die Haftschicht, Platin für die Diffusionssperrschicht und Gold für die Kontakte und Zwischenverbindungen.

Gemäß der Erfindung wird Tantalnitrid (Ta₂N) als einzige Schicht 25 unter der Goldmetallisierungsschicht 17,24 verwendet, wobei die Schicht aus Ta2N erstens als Kontaktfläche zwischen den Goidkontakten und den mit diesen in Kon takt verbindung stehenden Bereichen, beispielsweise den Emitterkontakten 17, dient, zweitens als Haftschicht zwischen dem Gold und der Siliziumfläche dient, drittens als Diffusionssperrschich; zwischen

ίο dem Siliziumkörper und dem Gold dient und viertens die getrennten Widerstandselemente, beispielsweise die Elemente 21, 22 und 23 bildet, falls diese erforderlich sind. Die Schicht 25 aus Ta₂N ist im Querschnitt in F i g. 3 dargestellt

Durch die Verwendung dieser neuartigen Technik sind nur zwei Metallisierungsschichten erforderlich, d. h. eine dünne Schicht aus Ta2N und eine dickere Schicht aus Gold. Die elektrischen Goldkontakte und Zwischenverbindungen sowie die Widerstände, beispielsweise die Widerstände 21, 22 und 23 werden in bekannter Photolack-Maskierungstechnik mit anschließender Entfernung des Metalles sowie durch die nachfolgend beschriebene Technik hergestellt falls ein feines Linienmuster bei der Bildung der Hochfrequenzanordnung und integrierten Schaltkreise gewünscht wird.

Unter Bezugnahme auf Fig.4 und 5 wird eine Technik zur Herstellung von Widerständen, Goldkontakten und Zwischenverbindungen beschrieben. Nach der Ausbildung der Emitterbereiche 13,14,15 u. dgl. und der Emitterkontaktöffnungen in der dielektrischen Schicht 19 wird eine Schicht 25 aus Ta₂N über der gesamten Fläche durch einen Metallisierungsprozeß, beispielsweise Verdampfung oder Kathodenzerstäubung, hergestellt wonach eine Schicht 26 aus Gold aufgebracht wird. Dann wird eine zweite Schicht 27 aus Ta₂N über der gesamten Goldoberfläche ausgbebildet. Es wird somit eine Schichtenfolge aus Ta₂N, Gold und Ta₂N gebildet. In diesem Ausführungsbeispiel beträgt die Dicke der Schicht 19 aus Ta2N etwa 100 nm, die Dicke der Goldschicht 26 etwa 800 nm und die Dicke der äußeren Schicht aus Ta2N etwa 260 nm.

In bekannter Photolacktechnik wird auf der oberen Fläche der Schicht 25 aus Ta₂N eine Maske gebildet welche alle jene Bereiche der Schicht 27 freilegt, die nicht mit den Widerstandsbereichen, beispielsweise dem Bereich 21, 22 und 23 und mit den Bereichen der Kontakte, beispielsweise den Bereichen 16, 17 und 18 und der Zwischenverbindung 24 ausgerichtet sind; dieser freigelegte Bereich wird um folgenden als »das

so Feld« bezeichnet. Die Oberfläche wird dann einem Naßätzvorgang unterzogen, durch welchen die obere freigelegte Schicht aus Ta₂N über dem Feld entfernt wird, bis das Gold in diesen Bereichen freigelegt ist Die Oberfläche wird dann für den Hochfrequenz-Zerstäubungsätzvorgang freigelegt, wodurch die äußeren Schichten 27 aus Ta₂N über den Bereichen der Emitterfinger und der Zwischenverbindung sowie die freigelegte Goldschicht und die untere Schicht 25 aus Ta₂N entfernt werden, damit »das Feld« gereinigt wird.

bo Durch diese Ätztechnik werden sehr feine Linien erhalten, so daß die Emitterfinger mit dem Widerstandsbereich klar definiert sind. Nach diesem Ätzvorgang braucht nur noch die Goldschicht über den Widerständen en;iernt zu werden, und dieses erfolgt durch

tr) Photolackmaskierung und nachfolgender Naßätzung der Goldschicht in diesen Widerstandsbereichen.

Falls das ursprünglich in der oberen Schicht 27 aus Ta₂N durch Naßätzune gebildete Muster nicht sauber

oder in anderer Weise geeignet ist, kann der Rest der Schicht 27 entfernt und eine neue Schicht 27 aus Ta₂N zur Ausbildung einer Maske mit den gewünschten Eigenschaften aufgebracht werden.

Es wird also eine Halbleiteranordnung mit einem Widerstand geschaffen, der durch einen Bereich einer Schicht aus Ta₂N (Tantalnitrid) gebildet wird, wobei diese Schicht aus Ta₂N in einem anderen Bereich auch als Haftschicht und als Diffusionssperrschicht für die Goldkontakte und Zwischenverbindungen der Halbleiteranordnung dient. Auch wird eine Schicht aus Ta₂N zur Bildung einer Maske für die Metallisierungsschicht einer Halbleiteranordnung verwendet Die Metallisierungsschicht wird dann durch Zerstäubungsätztechnik geätzt, so daß sehr feine Linienmuster für die integrierte Schaltung erhalten werden.

Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Halbleiteranordnung mit mehreren Bereichen verschiedener Leitungstypen, die von einer dielektrischen Schicht bedeckt sind, in welcher Offnungen für die Verbindung von auf die dielektrische Schicht aufgebrachten metallischen Kontakten mit bestimmten Bereichen vorgesehen sind, sowie mit auf die dielektrische Schicht aufgebrachten Widerstandselementen aus Ta2N, die zwischen die metallischen Kontakte und metallische Zwischenverbindungen geschaltet sind, dadurch gekennzeichnet, daß die metallischen Kontakte (16, 17, 18) und Zwischenverbindungen (24) aus Gold bestehen und die Tanialnitrid-(Ta₂N)-Widerstandselemente (21, 22,23) sich als Diffusionssperr- und Adhäsionsschicht zwischen den Kontakten bzw. Zwischenverbindungen einerseits und der dielektrischen Schicht (19) andererseits erstrecken.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Bereiche mit unterschiedlichem Leitungstyp (11, 12, 13, 14, 15) die Basis-, Kollektor- und Emitterbereiche eines Transistors sind und daß die Kontakte (16, 17, 18) mit den Emitterbereichen (13,14,15) verbunden sind.

3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ta2N-Schicht sich in die Öffnungen der dielektrischen Schicht (19) hinein zwischen die metallischen Kontakte (16, 17, 18) und die von diesen kontaktierten Bereiche (13, 14,15) der Halbleiteranordnung erstreckt.

4. Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine untere Schicht aus Ta2N (25) auf einem Halbleiterkörper, eine metallische Schicht (26) über der unteren Schicht aus Ta2N, eine obere Schicht aus Ta2N (27) über der metallischen Schicht und eine Maske auf der oberen Fläche der oberen Schicht aus Ta₂N gebildet werden, die obere Schicht aus Ta₂N dann chemisch geätzt wird, so daß Abschnitte der metallischen Schicht freigelegt werden, anschließend die obere Schicht aus Ta2N und die freigelegten Abschnitte der metallischen Schicht im Zerstäubungsverfahren geätzt werden und dadurch gleichzeitig die obere Schicht aus Ta₂N, die freigelegten Abschnitte der metallischen Schicht und die Abschnitte der unteren Schicht aus Ta2N unter den freigelegten Abschnitten der metallischen Schicht entfernt werden.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zusätzlich Bereiche der metallischen Schicht derart weggeätzt werden, daß zugeordnete Bereiche der unteren Schicht aus Ta₂N freigelegt werden, die als Widerstände für die Halbleiteranordnung dienen.