DE2729171C2 - Verfahren zur Herstellung einer integrierten Schaltung - Google Patents

Verfahren zur Herstellung einer integrierten Schaltung

Info

Publication number
DE2729171C2
DE2729171C2 DE2729171A DE2729171A DE2729171C2 DE 2729171 C2 DE2729171 C2 DE 2729171C2 DE 2729171 A DE2729171 A DE 2729171A DE 2729171 A DE2729171 A DE 2729171A DE 2729171 C2 DE2729171 C2 DE 2729171C2
Authority
DE
Germany
Prior art keywords
openings
masking layer
layer
etched
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2729171A
Other languages
English (en)
Other versions
DE2729171A1 (de
Inventor
Merill Roe San Diego Calif. Hunt
Christopher Anglos Barnsville Minn. Ladas
Sal Thomas Mesa Ariz. Mastroianni
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2729171A1 publication Critical patent/DE2729171A1/de
Application granted granted Critical
Publication of DE2729171C2 publication Critical patent/DE2729171C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/047—Emitter dip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Heisteilung einer integrierten Schaltung, bei dem auf einem Halbleitersubstrat eine obere Schicht eines ersten Leitungstyps erzeugt wird, über der zunächst eine erste Maskierungsschichl angebracht wird, in die mittels einer zweiten Maskierungsschicht Öffnungen geätzt werden, durch welche in selektiver Weise Dotierstoff eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps zur Ausbildung von dotierten Bereichen des zweiten Leitungstyps in die obere Schicht eingebracht wird, bei dem dann die erste Maskierungsschicht von der Oberfläche der oberen Schicht entfernt wird und über der mit den dotierten Bereichen versehenen Oberfläche eine dritte Maskierungsschicht aufgebracht wird, in die mittels einer vierten Maskierungsschicht Öffnungen geätzt werden, durch die in selektiver Weise Dotierstoff zur Ausbildung von dotierten Bereichen des ersten Leitungs'yps in die obere Schicht eingebracht wird und in denen die dotierten Bereiche mit Anschlüssen versehen werden.
Ein derartiges Verfahren ist aus der DE-OS 20 14 155 bekannt Bei diesem bekannten Verfahren wird eine doppelte Maskierung dazu verwendet, kritische Ausrichtungsschritte bei der Herstellung der metallischen Anschlüsse zu vermeiden.
Es sind jedoch verhältnismäßig viele kritische Schritte erforderlich, wenn andere Teile der Halbleiteranordnung gegeneinander exakt ausgerichtet werden müssen. Es erfordert bei diesem bekannten Verfahren daher einen erheblichen Aufwand, verschiedene Teile der Anordnung bei einzelnen Verfahre'sschritten in einer fluchtenden Lage zueinander zu halten.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer integrierten Schaltung der eingangs näher genannten Art zu schaffen, bei welchem bei hoher Ausbeute eine weitgehende Selbstausrichtung der einzelnen Teile der integrierten Schaltung erreicht wird.
Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß in der zweiten Maskierungsschicht ein vorgegebenes Muster von Öffnungen ausgebildet wird, dann
Vi zunächst nur unterhalb eines Teiles dieser Öffnungen der zweiten Maskierungsschicht Öffnungen in die erste Maskierungsschicht geätzt werden, um zunächst einen ersten Satz von dotierten Bereichen zu bilden, daß dann die erste Maskierungsschicht unterhalb sämtlicher
Öffnungen der zweiten Maskierungsschicht geätzt wird und ein zweiter Satz von dotierten Bereichen durch Einbringen von Dotierstoff durch sämtliche Öffnung der ersten Maskierungsschicht gebildet wird, daß die vierte Maskierungsschicht mit einem zweiten vorgegebenen Muster von Öffnungen ausgestattet wird und zunächst nur unterhalb derjenigen Öffnungen der vierten Maskierungsschicht in der dritten Maskierungsschicht Öffnungen geätzt werden, durch die der Dotierstoff zur Ausbildung der dotierten Bereiche des ersten l.citungs-
^ typs in die obere Schicht eingebracht wird, und dall danach die dritte Maskierungsschicht unterhalb sämtlicher Öffnungen der vierten Maskierungsschicht zur von Kontaktöffnuiiireri zur kun!,ikiioni
der dotierten Bereiche geätzt wird.
Vorteilhafte Weiterbildungen und bevorzugte Ausführungsformen des Erfindungsgegenstandes ergeben sich aus den Unteransprüchen.
Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß die Anzahl von Verfahrensschritten stark vermindert wird, bei denen eine exakte Ausrichtung verschiedener Teile der Anordnung zueinander erforderlich ist.
Weiterhin ist der Vorteil erreichbar, daß die Bildung von Basis- und Isolationsbereichen durch die Verwendung von selektiv ätzbaren dielektrischen Mehrfachschichten die Ausbeute verbessert, indem durch die Maskierung hervorgerufene Fehler in diesen Bereichen vermieden werden können.
Weiterhin wird gemäß der Erfindung durch die Verwendung einer maskenlosen Ätzung zur gleichzeitigen Festlegung von Isolations-, Basis- und Widerstandskontaktbereichen das Verfahren wesentlich vereinfacht
Durch die mit Hilfe der Doppel-Maskierung herbeigeführte Selbstausrichtung wird verhindert daß ein Maskierungsfehler oder ein Ausrichtefehler auf zwei benachbarten Fotomaskierungsschichten auftreten kann. Weiterhin läßt sich gemäß der Erfindung erreichen, daß die endgültige Oberfläche der hergestellten Halbleiteranordnung verhältnismäßig gut eben ist, wodurch wiederum die Herstellung der metallischen Anschlüsse erleichtert wird.
Die Erfindung wird nachfolgend an einem Beispiel und anhand der Zeichnung beschrieben; in dieser zeigen
Fig. 1 bis 9 jeweils einen Querschnitt durch ein Halbleitersubstrat, wobei die einzelnen Figuren jeweils verschiedene Stufen während des Herstellungsvorganges veranschaulichen.
Das seibs'ausrichtende Verfahren zur Herstellung von integrierten Schaltungen gemäß der Erfindung wird nachfolgend anhand der einzelnen Fabrikationsschritte erläutert, welche dazu dienen, eine bevorzugte Ausführungsform piner integrierten Schaltung herzustellen, wobei die einzelnen Figuren jeweils einen Zwischenstand der integrierten Schaltung darstellen, wie er während des Verfahrens jeweils erreicht wird. Zur Vereinfachung der Diskussion werden herkömmliche Verfahrensschritte nur kurz gestreift, während diejenigen Schrine, welche sich auf die erfindungsgemäße Vorgehensweise beziehen, in größeren Einzelheiten erläutert werden.
Zunächst werden nach herkömmlichen Verfahren gemäß F i g. 1 vergraben-? Schichten 10 und 12 vom Typ N+ in einem P-Halbleiterkörper 14 ausgebildet, indem Arsen in e'en Halbleiterkörper 12 eindiffundiert, und anschließend weächst eine dünne N-Epitaxial-Siliziumschicht 16 (üblicherweise mit einem spezifischen Widerstand von 0,3 Ohmzentimeter und einer Dicke von 3 μπι), um das Substrat 18 herzustellen. Die Oberfläche des Substrats 18 wird dann mit einer Schicht von 250 nm thermisch gewachsenen Siliziumdioxids überzogen, um eine Schicht 20 zu bilden, und dann wird eine Siliziumnitridschicht 22 mit einer Dicke von etwa 150nm auf die Oberfläche der Schicht 20 aufgebracht. Dieses Verfahren liefert selektiv ätzbare Schichten auf der Oberfläche des Substrats 18, welche bei den nachfolgenden Verfahrensschrillen verwendet werden.
Bei den Schritten der F i g. 2 werden eine einzelne Fotomaske und ein herkömmlicher Fotolack sowie entsprechende Ätzmethoden dazu verwendet, in einem einzelnen Schritt ein vorgegebenes Muster von Öffnungen zu erzeugen, welche anschließend diizu verwendet werden, entsprechende Bereiche herzustellen. Die Öffnung 24 legt einen Basisbereich fest, die Öffnungen 26 und 28 bilden Widerstandskontaktbereiche, und die Öffnungen 30, 32 und 34 legen Isolationsbereiche fest. Die Öffnungen 30 und 32 sind zwei Abschnitte desselben ringförmigen Isolationsbereiches, welcher den Kollektor eines Transistors festlegt. Da die Öffnungen in der Schicht 22 erzeugt wurden, indem eine einzelne Fotomaske verwendet wurde und da die Öffnungen in einem einzigen Schritt hergestellt wurden, bildet die Schicht 22 eine erste Hauptmaske oder Muttermaske, welche die Herstellung von Bereichen ermöglicht, die zueinander selbstausrichtend gebildet werden, wie es nachfolgend im einzelnen näher erläutert wird.
Bei den Schritten gemäß F i g. 3 werden herkömmliche Fotolackmethoden und eine »Übergrößen«-Fotomaske verwendet, weiche eine nicht-kritische Ausrichtung hat, so daß die Oberfläche der Siliziumdioxidschicht 20 in Isolationsöffnungen 30, Sl und 34 freigelegt ist, während die übrigen Öffnungen in der Schicht 22 von dem Fotolack abgedeckt bleiben. Diese Methode ermöglicht die selektive Ätzung des Siliziumdioxids, so daß die Siliziumoberfläche des Substrats 18 nur an den Stellen Treigelegt ist, an welchen eine Isolationsdiffusion ausgeführt werden soll. Unter Anwendung einer herkömmlichen Technik läßt man nunmehr Dotierstoff vom P-Typp durch die Öffnungen 30, 32 und 34 diffundieren, um Isolationsbereiche 36, 38 und 40 herzustellen, welche sich nach unten erstrecken, um einen Kontakt mit dem P-Halbleiterkörper 14 zu bilden. Gleichzeitig mit dem Diffusionsprozeß, welcher zur Bildung der Isolationsbereiche 36,38 und 40 verwendet wird, werden durch einen Reoxidationsprozeß Siliziumdioxidbereiche 42, 44 und 46 hergestellt, wodurch die Siliziumdioxidschicht über der Oberfläche der Siliziumepitaxialschicht 16 wieder hergestellt wird. Die Bereiche 42, 44 und 46 verhindern ein Unterschneiden der Siliziumdioxidschicht 20 während des nachfolgenden »Basis-Auswaschens«, einem Ätzschritt, der nachfolgend erläutert wird. Der Reoxidationsprozeß führt auch zu einem Wachstum einer geringen Menge einer zusätzlichen Siliziumdioxidschicht auf der Oberfläche der Siliziumdioxidschicht 20 in der Basisöffnung 24 und
in den Widerstandskontakt-Öffnungen 26 und 28, wie es durch die Bereiche 43, 45 und 47 in der Fig. 3 veranschaulicht isL
Bei den Verfahrensschritten gemäß F i g. 4 wird eine maskenlose Ätzung verwendet, so daß die Siliziumdioxidbereiche unter den öffnungen 24, 26, 28,30, 32 und 34 der Siliziumnitridschicht 22 alle entfernt werden, um die Oberfläche der Epitaxialschicht 16 freizulegen. Eine Basis/orablagerung wird dann in allen Öffnungen angebracht, indem ein mit Bor dotiertes Oxid verwendet
">> wird, welches in einem Ofen abgelagert wird, der eine Röhre aufweist, die auf 9000C gehalten wird, so daß das Dotiermittel in die Oberfläche der Siliziumepitaxialschicht 16 eindringt, und zwar bis zu einer Tiefe von etwa 100 nm, so daß Bereiche 48, 50, 52, 54, 56 und 58 geschaffen werden. Dieser Verfahrensschritt, bei welchem der Basisbercich durch einen Vorgang geschaffen wird, der als »Hasis-Auswaschen« zu bezeichnen ist. erfordert keinen Schritt, bei welchem ein Fotolack oder eine Mr..,i· ;n:ung verwendet werden müßten, uüd liann liegt ein besonderer Vorteil des crfindiingsgemäßen Verfahrens.
Bei den Schritten gemäß Fig. 5 werden die beim Schritt 4 abgelagerte, mit Bor dotierte Oxidschicht, die
Sili/iiimnilriclschicht 22 und d ■■ Sili/iumdioxidschicht 20 vollständig von der Oberfläche ties .Substrats 18 entfernt. Das Entfernen der Siliziumnitridschicht 22 und der Siliziumdioxidschicht 20 führt somit dazu, daß die erste llauptmaskcnschichi oder Muttermaskenschicht '. entfernt wird, welche dazu diente, die entsprechenden Bereiche der Anordnung in den vorhergehenden Verfahre lssehritten festzulegen. Das Substrat 18 wird dann in einen Basisdiffusionsofen gebracht und auf eine Temperatur von 900 bis 1050'"C erhitzt, wodurch die mit in Bor dotierten Oberflächenbereiche 48,50,52, 54, 56 und 58 (siehe I" i g. 4) dazu gebracht werden, daß sie nach unten in die Siliziumepitaxialschicht 16 eindiffundieren. Der zuvor durchgeführte Prozeß einer Basis-Vorablagerung und der Basisdiffusionsprozeß dienen dazu, π einen Basisbereich 60 zu erzeugen, der eine Dicke von etwa I μηι aufweist und den erforderlichen spezifischen ..I kn
l\lf 'slllvllirmtloY IrI-plantation durch die aus Oxid und Nitrid zusammengesetzte Schicht erfolgt und somit kein Ät/schritt benötigt wird, um die Siliz'umoberflitche zu dotieren, um den Widerstand auszubilden. Weiterhin ist von Bedeutung, daß der hohe Widerstand des durch Ionen implantierten Widerstandsbercichs 80 in einer Schicht mit außerordentlich geringer Dicke vorhanden ist, wobei die Dicke in diesem Verfahrcnsschritt unter HK) nm liegt. Die endgültige Tiefe des Widerstandsbereichs entsteht in einoni späteren F.niittcr-Diffusionsschritt, der unten erläutert wird.
Bei dem Vcrf.inrensschritt gemäß F i g. 7, bei welchem ein herkömmlicher Fotolack und eine herkömmliche Nitridätztechnik verwendet werden, dient eine Fotomaske dazu, einen zweiten Satz von Hauptmaskenöffnungen oder Muttermaskenöffnungen zu erzeugen. Dazu gehören die Kollektorkontaktöffnung 82. die
schicht 62 mit einer Dicke von etwa 200 nm wächst. Die .Siliziumdioxidschicht 62 und die nachfolgend abgelager- >o te Siliziumnitridschicht 64 (etwa 200 nm dick) bilden die zusammengesetzten Schichten, welche für die zweiten Hauptmaskierungsschritte des übrigen Herstellungsverfahrens erforderlich sind. Ein wesentlicher Vorteil des Verfahrens besteht darin, daß es besonders einfach ist. was wiederum dazu führt, daß der Basisdiffusionsprozeß in der Weise ausgeführt werden kann, daß die Bildung des Bp.sisbereichs 60 in der Weise abläuft, daß die erforderliche Dicke und der erforderliche spezifische Widerstand gleichzeitig mit der Ausbildung der Siliziumdioxidschicht 62 erreicht werden können. Durch die »Basis-Auswascho-Verfahrensschritte. wie sie oben anhand der Fig. 4 diskutiert wurden, führt der Basisdiffusionsprozeß zur Bildung von diffundierten Widerstandskontaktbereichen 66 und 68 sowie zur ji Bildung von diffundierten Überlappunpsbereichen 70, 72 und 74. Widerstandskontaktbereiche 66 und 68 bilden Bereiche von hoher Konzentration des Dotierungsmittels, welche erforderlich sind, um einen guten ohmschen Kontakt mit dem Widerstand zu bilden, welcher -to nachfolgend dazwischen hergestellt wird. Die diffundierten Überlappungsbereiche 70, 72 und 74, welche jeweils den zuvor hergestellten Isolationsbereichen 36, 38 bzw. 40 zugeordnet sind, sind nicht erforderlich, sind jedoch eine absolut unschädliche und nicht nachteilige Begleiterscheinung, die sich aus der Anwendung der wesentlich einfacheren »Basis-Auswasch«-Verfahrensschritte ergibt, die oben anhand der F i g. 4 erwähnt wurden.
Die Verfahrer jschritte gemäß Fig. 6 veranschaulichen die Bildung eines Widerstandes mit einem hohen Widerstandswert, indem eine Ionenimplantation angewandt wird. Eine Fotolackschicht 76 wird auf der Oberfläche des Substrats 18 angebracht, weiterhin wird eine Widerstandsfotomaske aufgebracht und belichtet. und die Fotolackschicht, welche entwickelt wird, um die Öffnung 78 zu bilden, welche einen Bereich festlegt, der die zuvor diffundierten Widerstandskontaktbereiche 66 und 68 verbindet, wird hergestellt Dann wird eine Quelle für hochenergetische Ionen verwendet. Die w Fotolackschicht 76 verhindert den Durchgang dieser Ionen, außer durch die Öffnungen 78. wo die Ionen durch die Siliziumnitridschicht 64 und die Siliziumdioxidschicht 62 hindurchgehen, um eine dünne, mit Bor dotierte Schicht an der Oberfläche der Siüziumepitaxialschicht 16 zu bilden. Ein sehr wesentliches Merkmal dieses Verfahrensschrittes liegt in der Tatsache, daß. obwohl ein Fotoiackschritt erforderlich ist. die lonenimdie Widerstandskontaktöffnungen 88 und 90. Anschließend werden die Oberseiten bzw. oberen Oberflächen nochmals mit einem Fotolack versehen, und es wird eine Fotomaske mit Übergröße verwendet, so daß nur die Kollektorkontaktöffnung 82 und die Emitteröffnung 86 freigelegt sind, und es kann eine Oxidätzung verwendet werden, um selektiv nur diejenigen Abschnitte der Sili/iiimdioxidschicht 62 zu entfernen, welche unter diesen Öffnungen liegen. Die Fotolackschicht wird entfernt, und das Substrat 18 wird in den Diffusionsofen gebracht, in welchem ein Emitterdiffusionsprozeß abläuft, um den Emitlcrbereich 02 zu bilden, der etwa 0,7 iim tief ist, wobei gleichzeitig der Kollektorkontaktbereich 94 ausgebildet wird. Während des Emitterdiffusionsprozesses wird der dünne, mit Bor dotierte Widerstandsbereich 80. der zuvor durch eine Ionenimplantation erzeugt wurde, »angelassen« bzw. »geglüht«, so daß das Bordotiermaterial nach unten diffundiert, um einen Widerstandsbereich % zu bilden, der etwa 500 nm dick ist. Der Emitterdiffusionsprozeß dieses Verfahrensschrittes schließt eine anfängliche Reoxidation ein. wodurch verhältnismäßig dünne Siliziumdioxidschichten 98 und 100 gebildet werden (etwa 20 nm dick), welche über die Oberseite des Emitterbereichs 92 und des Kollektorkontaktbereichs 94 wachsen, und zwar gleichzeitig mit tier Diffusion. Diese Oxidschichten werden anschließend bei dem »Auswasch«-Emitterverfahrensschritt weggeätzt, wenn der Emitterkontakt vor der Metallisierung gebildet wird, wie es unten näher erläutert wird.
Bei dem Verfahrensschritt gemäß F i g. 7 werden ein Fotolack und eine Übergrößen-Fotomaske verwendet, um die Basiskontaktöffnung 84 und die Widerstandskontaktöffnungen 88 und 90 freizulegen, und eine Oxidätzung dient dazu, die Abschnitte der Siliziumdioxidschicht 62 selektiv wegzuätzen, welche unter diesen Öffnungen liegen. Nachdem der Fotolack entfernt ist, wird ein Emitter-»Auswasch«-Verfahren dazu verwendet, die dünnen Siliziumdioxidschichten 98 und 100 wegzuätzen. Der Kollektor, die Basis, der Emitter und die Widerstandskontaktbereiche sind somit alle von Oxid befreit und dazu vorbereitet, mit einem Metallkontakt versehen zu werden, wie er in den nachfolgenden Metallisierungsschritten hergestellt wird.
Die Folge von Verfahrensschritten, wie sie oben anhand der F i g. 1 bis 8 erläutert wurden, veranschaulichen eine bestimmte Ausführungsform der Erfindung, bei welcher die Selbstausrichtung und der Schutz gegen Nadelöffnungen bei einer ersten und einer zweiten HauDtmaske oder Muttermaske miteinander vereinigt
werden, wobei zugleich die Vereinfachung der »Basis Aiiswaschung« sowie der Dolierpcgdstcuerung der loneiiimplantatio;i zum Tragen kommen. Das Verfahren ermöglicht somit auch die Herstellung von besonders komplizierten integrierten Schaltungen, welche Widerstände mit hohen Widerslandswerten enthalten, und zwar ; ;it engen Toleranzen. Das Verfahren ermöglicht die Herstellung von Lastwiderstanden mit spezifischen Widerständen, die außerordentlich hoch sind und in der Cirößenordnung von einigen Tausend Oh nzcniimeter liegen, und zwar bei Toleranzen von nur ± 5n/n. In integrierten Speichcrschalliingen sind Widerstände mit engen Toleranzen zur Herstellung von Speicherzellen von großer Bedeutung, welche eine außerordentlich geringe (lache auf dem llaibleiterchip benötigen, Diejenigen Vorteile, welche sich aus dem einfachen 1 lerMi^llungsverfahren gemäß der Erfindung ergeben, in Verbindung ΓΗ!* der
Wulprsränrlp mit
hohem Widcrstandwert herzustellen, führen insgesamt zu dem wesentlichen Vorteil, daß größere Speicher gebaut werden können, welche eine geringere Fläche
-iiif einem llaibleiterchip benötigen und somit außerordentlich preiswert sein können.
Is lassen sich jedoch auch Widerstände mit sehr geringem Widerstandswert herstellen. Bei einer bevorzugten Ausfiihriingsform können Widerstände mit einem spezifischen Widerstand im Bereich von 300 Ohm · cm bis 700 Ohm ■ cm hergestellt werden, wobei das Verfahren in der Weise abgewandelt wird, daß Widerstandsbereiche während des »Basis-Auswaschens« geöffnet werden. Diffundierte Widerstandsbereiche mit dem gewünschten spezifischen Widerstand werden dann gleichzeitig mit der Diffusion der tieferen Basisbereiche gebildet. Bei einer weiteren bevorzugten Ausführungsform des Verfahrens wird eine flachere Basisanreicherungsdiffusion über der tieferen Basisdiffusion ausgeführt, um den spezifischen Widerstand weiter zu senken, !-!in wesentlicher Vorteil liegt in der Taü-ach'.". 'lull <lrsh;ilh wril din Widerstandsverbindungen unter Vervendung einer Basisdiffusion hergestellt werden, eine feinere Struktur erreicht wird, so daß eine verminderte Kapazität vorhanden ist.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung einer integrierten Schaltung, bei dem auf einem Halbleitersubstrat eine obere Schicht eines ersten Leitungstyps erzeugt wird, über der zunächst eine erste Maskierungsschicht angebracht wird, in die mittels einer zweiten Maskierungsschicht Öffnungen geätzt werden, durch welche in selektiver Weise Dotierstoff eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps zur Ausbildung von dotierten Bereichen des zweiten Leitungstyps in die obere Schicht eingebracht wird, bei dem dann die erste Maskierungsschicht von der Oberfläche der oberen Schicht entfernt wird und über der mit den dotierten Bereichen versehenen Oberfläche eine dritte Maskierungsschicht aufgebracht wird, in die mittels einer vierten Maskierungsschicht Öffnungen geätzt werden, durch die in selektiver Weise Dotierstoff zur Ausbildung von dotierten Bereichen des ersten Leitungstyps in die obere Schicht eingebracht wird und in denen die dotierten Bereiche mit Anschlüssen versehen werden, dadurch gekennzeichnet, daß in der zweiten Maskierungsschicht (22) ein vorgegebenes Muster von Öffnungen (24, 26,28,30, 32,34) ausgebildet wird, dann zunächst nur un terhalb eines Teiles dieser Öffnungen (30,32,34) der zweiten Maskierungsschicht (22) Öffnungen in die erste Maskierungsschicht (20) geätzt werden, um zunächst einen ersten Satz von dotierten Bereichen 36,38,40) zu bilden, dnß dann die erste Maskierungsschicht (20) unterhalb sämtlicher Öffnungen (24, 26, 28, 30, 32, 34) der zweiten Maskieru.igsschicht (22) geätzt wird und ein zweiter Saiz von dotierten Bereichen (60, 66, 68, 70, 72, 74) dun.,t Einbringen von Dotierstoff durch sämtliche Öffnungen der ersten Maskierungsschicht (20) gebildet wird, daß die vierte Maskierungsschicht (64) mit einem zweiten vorgegebenen Muster von Öffnungen (82, 84, 86, 88, 90) ausgestattet wird und zunächst nur unterhalb derjenigen Öffnungen (82, 86) der vierten Maskierungsschicht (64) in der dritten Maskierungsschich» (62) Öffnungen geätzt werden, durch die der Dotierstoff zur Ausbildung der dotierten Bereiche (92, 94) des ersten Leitungstyps in die obere Schicht eingebracht wird, und daß danach die dritte Maskierungsschicht (62) unterhalb sämtlicher Öffnungen (82, 84, 86, 88, 90) der vierten Maskierungsschicht (64) zur Freilegung von Kontaktöffnungen zur Kontaktierung der dotierten Bereiche geätzt wird.
2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß ein zusätzlicher dotierter Bereich (96) dadurch gebildet wird, daß Dotierstoff durch einen Abschnitt der dritten Maskierungsschicht (62, 64) eingebracht wird, der nicht durch das zweite Muster von Öffnungen (82, 84, 86, 88, 90) eingenommen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Satz (36, 38, 40) und der /weite Satz (60, 66, 68) von dotierten Bereichen mit demselben Leilfähigkeitstyp ausgestattet werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei der t.r/eiigung des zweiten Satzes von dotierten Bereichen (60, 66, 68) das erste Musler von Öffnungen (24. 26. 28, 30. 12. 14) wieder "röl'fnnwird, und daß die Öffnungen in der dritten Maskierungsschicht (62) geätzt werden, indem das zweite Muster von Öffnungen (82, 84, 86, 88, 90) als Ätzmaske verwendet wird.
DE2729171A 1976-06-28 1977-06-28 Verfahren zur Herstellung einer integrierten Schaltung Expired DE2729171C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/700,432 US4021270A (en) 1976-06-28 1976-06-28 Double master mask process for integrated circuit manufacture

Publications (2)

Publication Number Publication Date
DE2729171A1 DE2729171A1 (de) 1977-12-29
DE2729171C2 true DE2729171C2 (de) 1983-03-03

Family

ID=24813479

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2729171A Expired DE2729171C2 (de) 1976-06-28 1977-06-28 Verfahren zur Herstellung einer integrierten Schaltung

Country Status (6)

Country Link
US (1) US4021270A (de)
JP (1) JPS532091A (de)
DE (1) DE2729171C2 (de)
FR (1) FR2357063A1 (de)
GB (1) GB1535493A (de)
HK (1) HK981A (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153487A (en) * 1974-12-27 1979-05-08 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing intergrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
US4151019A (en) * 1974-12-27 1979-04-24 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
US4178190A (en) * 1975-06-30 1979-12-11 Rca Corporation Method of making a bipolar transistor with high-low emitter impurity concentration
US4113512A (en) * 1976-10-28 1978-09-12 International Business Machines Corporation Technique for preventing forward biased epi-isolation degradation
US4135954A (en) * 1977-07-12 1979-01-23 International Business Machines Corporation Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers
US4110126A (en) * 1977-08-31 1978-08-29 International Business Machines Corporation NPN/PNP Fabrication process with improved alignment
US4159915A (en) * 1977-10-25 1979-07-03 International Business Machines Corporation Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
US4118250A (en) * 1977-12-30 1978-10-03 International Business Machines Corporation Process for producing integrated circuit devices by ion implantation
US4155778A (en) * 1977-12-30 1979-05-22 International Business Machines Corporation Forming semiconductor devices having ion implanted and diffused regions
US4228451A (en) * 1978-07-21 1980-10-14 Monolithic Memories, Inc. High resistivity semiconductor resistor device
JPS55138267A (en) * 1979-04-12 1980-10-28 Matsushita Electric Ind Co Ltd Manufacture of semiconductor integrated circuit containing resistance element
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US4257826A (en) * 1979-10-11 1981-03-24 Texas Instruments Incorporated Photoresist masking in manufacture of semiconductor device
JPS5685848A (en) * 1979-12-15 1981-07-13 Toshiba Corp Manufacture of bipolar integrated circuit
US4429321A (en) * 1980-10-23 1984-01-31 Canon Kabushiki Kaisha Liquid jet recording device
US4416055A (en) * 1981-12-04 1983-11-22 Gte Laboratories Incorporated Method of fabricating a monolithic integrated circuit structure
US4648909A (en) * 1984-11-28 1987-03-10 Fairchild Semiconductor Corporation Fabrication process employing special masks for the manufacture of high speed bipolar analog integrated circuits
IT1188465B (it) * 1986-03-27 1988-01-14 Sgs Microelettronica Spa Rpocedimento per la fabbricazione di circuiti integrati a semiconduttore includenti dispositiv cmos e dispositivi elettronici ad alta tensione
EP0255970B1 (de) * 1986-08-08 1993-12-15 Philips Electronics Uk Limited Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate
US4898837A (en) * 1987-11-19 1990-02-06 Sanyo Electric Co., Ltd. Method of fabricating a semiconductor integrated circuit
US5141881A (en) * 1989-04-20 1992-08-25 Sanyo Electric Co., Ltd. Method for manufacturing a semiconductor integrated circuit
JPH06101540B2 (ja) * 1989-05-19 1994-12-12 三洋電機株式会社 半導体集積回路の製造方法
GB2237445B (en) * 1989-10-04 1994-01-12 Seagate Microelectron Ltd A semiconductor device fabrication process
US5179030A (en) * 1991-04-26 1993-01-12 Unitrode Corporation Method of fabricating a buried zener diode simultaneously with other semiconductor devices
FR2687843A1 (fr) * 1992-02-24 1993-08-27 Motorola Semiconducteurs Transistor bipolaire lateral pnp et procede de fabrication.
EP0818055A4 (de) * 1995-03-27 1998-05-06 Micrel Inc Selbstausrichtende technik für halbleiteranordnungen
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
FR2785089B1 (fr) * 1998-10-23 2002-03-01 St Microelectronics Sa Realisation de mur d'isolement
EP1296374B1 (de) * 2001-09-14 2012-09-05 STMicroelectronics Srl Verfahren, um in mehreren unterschiedlichen Substraten integrierte Mikrosysteme zu bonden und elektrisch zu verbinden

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
DE1764358B1 (de) * 1967-05-26 1971-09-30 Tokyo Shibaura Electric Co Verfahren zum herstellen eines halbleiterbauelementes
NL7004130A (de) * 1969-04-03 1970-10-06
US3673679A (en) * 1970-12-01 1972-07-04 Texas Instruments Inc Complementary insulated gate field effect devices
JPS4873085A (de) * 1971-12-29 1973-10-02
DE2314260A1 (de) * 1972-05-30 1973-12-13 Ibm Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
US3868274A (en) * 1974-01-02 1975-02-25 Gen Instrument Corp Method for fabricating MOS devices with a multiplicity of thresholds on a semiconductor substrate

Also Published As

Publication number Publication date
HK981A (en) 1981-01-23
US4021270A (en) 1977-05-03
DE2729171A1 (de) 1977-12-29
JPS532091A (en) 1978-01-10
GB1535493A (en) 1978-12-13
FR2357063B1 (de) 1982-02-19
FR2357063A1 (fr) 1978-01-27

Similar Documents

Publication Publication Date Title
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE3841588C2 (de)
DE2745857C2 (de)
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2462644C2 (de) Verfahren zur Herstellung eines Transistors
DE2928923C2 (de)
DE2818090A1 (de) Bipolartransistor und verfahren zur herstellung desselben
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2534132C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2611559A1 (de) Verfahren zur herstellung von halbleiterstrukturen
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
DE2627922A1 (de) Halbleiterbauteil
DE3146779A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition