DE2640525C2 - Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung - Google Patents

Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung

Info

Publication number
DE2640525C2
DE2640525C2 DE2640525A DE2640525A DE2640525C2 DE 2640525 C2 DE2640525 C2 DE 2640525C2 DE 2640525 A DE2640525 A DE 2640525A DE 2640525 A DE2640525 A DE 2640525A DE 2640525 C2 DE2640525 C2 DE 2640525C2
Authority
DE
Germany
Prior art keywords
silicon
layer
metal
pattern
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2640525A
Other languages
English (en)
Other versions
DE2640525A1 (de
Inventor
Hermanus Josephus Henricus Eindhoven Wilting
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2640525A1 publication Critical patent/DE2640525A1/de
Application granted granted Critical
Publication of DE2640525C2 publication Critical patent/DE2640525C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Description

Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Anspruchs 1.
Ein derartiges Verfahren ist aus der CH-PS 5 55 089 bekannt und wird zur Herstellung von Feldeffekttransistoren mit isolierter Gate-Elektrode verwendet.
Silicium und vor allem polykristallines Silicium wird in der Halbleitertechnik oft als Gate-Elektrode für Feldeffektanordnungen mit isolierter Gate-Elektrode, aber auch zugleich als Verbindungsleiter verwendet. Obgleich dies technologisch große Vorteile bietet, ist in vielen Fällen der verhältnismäßig hohe spezifische Widerstand polykristallinen Siliciums ein wesentlicher Nachteil. Dieser Nachteil kann teilweise dadurch beseitigt werden, daß das Silicium hoch dotiert wird. Der dadurch erzielbaren Leitfähigkeit wird aber durch die beschränkte Löslichkeit des Dotierungsmaterials in Silicium eine Grenze gesetzt und eine genügend hohe Leitfähigkeit wird denn auch in vielen Fällen nicht erzielt.
Es wurde versucht (siehe z. B. US 37 77 364 und I.B.M. Technical Disclosure Bulletin, Band 17, Nr. 6, November 1974, S. 1831-1833), dieses Problem dadurch zu lösen, daß das Silicium bei erhöhter Temperatur mit einem Metall, z. B. Pt, Pd, Co oder Ni, zur Reaktion gebracht
so wird, wodurch das Silicium völlig oder teilweise in ein Metallsilicid umgewandelt wird. Diese Metallsilicide weisen im allgemeinen eine sehr hohe Leitfähigkeit auf.
Ein Nachteil derartiger Silicidsysteme ist aber der,
daß sie meistens keine oder nur eine geringe Beständig-
keit gegen hohe Temperaturen aufweisen. Dadurch sind sie in den üblichen Verfahren oft schwer anwendbar. Wenn z. B. in einer integrierten Schaltung mit MOS-Transistoren Gate-Elektroden aus einem Metallsilicid verwendet werden müssen, lassen sich diese nicht oder nur schwer als Maske für die selbstregistrierende Anordnung der Source- und Drainzonen verwenden, wenn diese Source- und Drainzonen bei hoher Temperatur, z. B. durch Diffusion, gebildet werden. In diesem Falle kann zwar versucht werden, die Silicidbildung bis auf einen späteren Zeitpunkt zu verschieben, so daß danach keine Behandlung bei hoher Temperatur mehr stattfindet, aber dann muß das Silicium vor der Anordnung des Metalls freigelegt werden. Dabei werden dann jedoch
bereits gebildete Schutzschichten entfernt, was zu Komplikationen führen kann.
Aufgabe der Erfindung ist es, das Verfahren nach dem Oberbegriff des Anspruchs 1 so auszugestalten, daß ein sehr gut leitendes Muster erhalten wird, von dem wenigstens ein Teil als Gate-Elektrode in Selburegistrierung mit den Source- und Drainzonen verwendet werden kann.
Diese Aufgabe wird bei einem Verfahren nach dejn Oberbegriff ais Anspruchs 1 durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Das Verfahren nach der Erfindung ermöglicht es, die Metallsilicidbildung auf einen möglichst spaten Zeitpunkt, d. h. bis nach oder während der Bildung der Source- bzw. Drainzonen, zu verschieben, ohne daß vorher bereits gebildete Passivierungsschichten entfernt zu werden brauchen. Dies ist dadurch möglich, daß bei dem Verfahren nach der Erfindung nur die obere Fläche des Siliciummusters der SiJicidbildung ausgesetzt wird.
Da ferner das Siliciummuster vor oder spätestens während der Bildung des Metallsilicids als Maske für die Bildung der Elektrodenzonen verwendet wird, brauchen nach der Silicidbildung keine hohen Temperaturen mehr angewandt zu werden, so daß auch Metallsilicide, die eine sehr geringe Beständigkeit gegen hohe Temperaturen aufweisen. Anwendung finden können.
Ein Vorteil der Verwendung eines Metallsilicids als Gate-Elektrode besteht weiter darin, daß die Dicke des Silicidmusters v/egen der sehr viel höheren Leitfähigkeit viel kleiner als bei Anwendung polykristallinem SW-ciums sein kann, sogar wenn letzteres hochdotiert ist.
Die Erfindung wird nachstehend an einigen Ausführungsbeispielen an Hand der Zeichnung näher erläutert. Es zeigt
Fig. 1 bis 6 die Herstellung einer Halbleiterschaltungsanordnung in aufeinanderfolgenden Verfahrensschritten.
Fig. 7 bis 13 die Herstellung einer anderen Anordnung nach einer Abwandlung des erfindungsgemäßen Verfahrens, und
Fig. 14 bis 16 die Herstellung einer dritten Anordnung nach einer weiteren Abwandlung des erfindungsgemäßen Verfahrens.
Die Figuren sind schematisch im Querschnitt und nicht maßstäblich gezeichnet. Sofern die Halbleiterzonen schraffiert sind, sind Gebiete vom gleichen Leitfähigkeitstyp in derselben Richtung schraffiert.
In den F i g. 1 bis 6 wird schematisch im Querschnitt die Herstellung einer Halbleiteranordnung durch Anwendung des Verfahrens nach der Erfindung dargestellt. Fs wird (siehe Fig. 1) von einem Halbleiterkörper 1 in diesem Beispiel von einer Siliciumscheibe 1, in diesem Falle vom n-Leitfähigkeitstyp, ausgegangen.
Die Scheibe weist einen spezifischen Widerstand von /.B. 1Ω · cm auf. Auf dor Scheibe ist (siehe Fig. 1) durch Anwendung bekannter Verfahren, z. B. durch pyrolyiisches Niederschlagen, eine etwa 1 μπι dicke Schicht 2 aus Siliciumoxid gebildet, in die eme Öffnung geätzt ist. in der ein Feldeffekttransistor angeordnet werden wird. Innerhalb der öffnung wird die Oberfläche 3 der Siliciumscheibe mit einer elektrisch isolierenden Schicht 4 überzogen, die ebenfalls aus Siliciumoxid besteht, eine Dicke von etwa 0,1 μπι aufweist und z. B. durch thermische Oxidation erhalten ist. Auf dieser Isolierschicht 4 und auch auf der dickeren Oxidschicht 2 wird nun eine Schicht 5 aus polykristallinem Silicium mit einer Dicke von z. B. 0,2 μίτι auf übliche Weise, z. B. durch Zersetzen einer gasförmigen Siliciumverbindung, niedergeschlagen. Auf der Schicht 5 wird dann nach der Erfindung auf in der Halbleitertechnik allgemein übliche Weise eine dünne, z. B. 0,05 μπι dicke Schicht 6 aus Siliciumoxid und auf dieser Schicht eine etwa 0,1 μΐη dicke Schicht 7 aus Siliciumnitrid gebildet. Die Schichten 6 und 7 werden dann z. B. durch in der Halbleitertechnik übliche photolithographische Ätztechniken in ein bestimmtes Muster gebracht, wobei als Maskierung eine (nicht dargestellte) Photolackschicht, als Ätzmittel für das Siliciumnitrid Phosphorsäure bei etwa 1500C und als Ätzmittel für das Siliciumoxid eine fluorwasserstoffhaltige Lösung verwendet werden kann.
Nach Entfernung des Photolacks ist dann die Konfiguration nach F i g. 1 erhalten.
Die polykristalline Siliciumschicht 5 wird nun mit einem bekannten Ätzmittel weggeätzt, das z. B. Fluorwasserstoff und Salpetersäure enthält. Dabei wirkt die zusammengesetzte Schicht (6,7) als Maske, so daß nur die nicht von dieser Schicht bedeckten Teile der Schicht 5 entfernt werden. Dabei tritt eine gewisse Unterätzung auf, die jedoch für die Erfindung nicht wesentlich ist und der Deutlichkeit halber in den F i g. nicht angegeben ist. So wird das Siliciummuster 5Λ 5ß der F i g. 2 erhalten, wobei der Teil A des erhaltenen Musters die Gate-Elektrode eines Feldeffekttransistors bildet, während der Teil Seinen Schnitt durch einen durch das Muster gebildeten Verbindungsleiter darstellt.
Anschließend werden die nicht unter dem polykristallinen Siliciummuster liegenden Teile der Isolierschicht 4 entfernt, wonach z. B. durch Diffusion aus der Umgebung ein Akzepter, z. B. Bor, in den Halbleiterkörper zur Bildung p-leitender Source- bzw. Drainzonen 8 und 3 unter Verwendung des Teiles 5Λ des Siliciummusters mit den darauf liegenden Schichten 6 und 7 als Maske eingeführt wird. Dabei wird die Struktur nach Fig.2 erhalten. Wenn die Zonen 8 und 9 nicht durch Diffusion, sondern z. B. durch Ionenimplantation gebildet werden, kann die Implantation erwünschtenfalls durch die Isolierschicht 4 hindurch stattfinden, in welchem Falle die Schicht 4 nicht entfernt zu werden braucht.
Dann wird die so erhaltene Anordnung einer Oxidationsbehandlung unterworfen. Dadurch werden die freiliegenden Ränder 10 des Siliciummusters mit einer 0,5 μΓη dicken Oxidschicht oder wand 11 überzogen (siehe F i g. 3). Während dieser Oxidation werden zu gleicher Zeit die Elektrodenzonen 8 und 9 mit einer 0,5 μπι dicken Oxidschicht 12 überzogen.
Nun wird nach der Erfindung die Maskierungsschicht (6, 7) selektiv durch Ätzen entfernt, wobei in aufeinan-
Verfolgenden Ätzschritten die Schichten 7 und 6 weggeätzt werden. Da die Oxidschicht 6 sehr dünn ist, werden sogar ohne Maskierung die Schichten 2, ί 1 und 12 dabei nur teilweise weggeätzt (siehe Fig.4). Nur die obere I lache des Siliciummusters 5A. SB wird daher freigelegt, was für die Erfindung wesentlich ist.
Dann wird auf der ganzen Oberfläche ein Mttall, in diesem Beispiel eine Platinschicht 15 mit einer Dicke von z. B. 0,1 μπι abgelagert, wonach durch Erhitzung auf 500°C während 15 Minuten in einer inerten oder reduzierenden Atmosphäre der doppeltschraffierte Teil 16, der von der gestrichelten Linie (F i g. 5) begrenzt wird, in Platinsilicid umgewandelt wird. Dabei wird die Dicke des Leitermusters vergrößert, was in der Zeichnung schematisch angedeutet ist. In diesem Beispiel wird auf dem polykristallinen Silicium die Metallschicht 15 völlig in Silicid umgewandelt; vor allem bei Anwendung eines anderen Metalls ist es aber möglich, daß auf dem Silicid 16 noch eine dünne nicht umgewandelte Metallschicht
Maskierung und Ätzung in das gewünschte Muster gcj bracht wird. Mit Hilfe der zusammengesetzten Maskiejf! rungsschieht (6,7) wird nun das poiykrisialline Silicium | durch Ätzen in ein Muster gebracht, von dem ein Te| 5/4 die Gate-Elektrode eines Feldeffekttransistors bill den wird, während ein Teil 55 zu dem Verbindungsmul ster gehört (siehe F ig. 8). |
Anschließend werden durch thermische Oxidation die freiliegenden Ränder 10desSiliciummusters5A55oxi-j diert, wobei diese Ränder mit einer Schicht 11 aus Silici-f umoxid mit einer Dicke von etwa 0,5 um überzogen werden. Die übrigen Teile der Struktur werden dabei infolge des Vorhandenseins der Siliciumnitridschichten 45 und 7 nicht oxidiert {siehe F i g. 9).
Mittels eines Ätzvorgangs mit Hilfe von Phosphorsäure bei einer Temperatur von etwa 150°C wird nun die Nitridschicht 45 ohne Anwendung einer Maske entfernt. Obgleich dabei die Nitridschicht 7 natürlich auch angegriffen wird, bleibt von dieser Schicht doch ein ge
vorhanden ist.
Nun wird durch Ätzen in z. B. Königswasser das nicht umgewandelte Platin 15 entfernt. Das nun erhaltene Platinsilicidmuster 16 ist durch Anwendung des Verfahrens nach der Erfindung hergestellt, ohne daß dszu die Oxidwände 11 und die Passivierungsschicht 12 entfernt zu werden brauchten, so daß keine Gefahr vor Verunreinigung und somit vor Verschlechterung der Eigenschaften derpn-Übergänge 13 und 14 besteht.
Die Anordnung mit einem Feldeffekttransistor fiit isolierter Gate-Elektrode, von dem die Zonen 8 und 9 die Source- bzw. Drain-Zonen und von dem der Teil 16/4 des Platinsilicidmusters (zusammen mit dem nichtumgewandelten Teil des polykristaHinen Siüciums) die Gate Elektrode und ein anderer Teil 165 einen Verbin dungsleiter bilden, wird nun dadurch fertiggestellt, daß auf dem Ganzen, einschließlich des Metallsilicidmusters, eine schützende elektrisch isolierende Schicht 17 aus
pyrolytischem Siliciumoxid mit einer Dicke von 1 pm w _...
abgelagert wird, darin auf übliche Weise Kontaktfenster 20 nügend dicker Teil wegen der größeren Dicke der geätzt werden und schließlich ein Metallisierungsmu- Schicht 7 erhalten. Durch eine fluorwasserstoffhaltige ster 18, vorzugsweise aus Aluminium, gebildet wird (sie- Ätzflüssigkeit wird dann die Oxidschicht 4A entfernt he F i g. 6). Der Teil 16ß eines Metallsilicidmusters kann (siehe F i g. 10), wobei ebenfalls die Oxidwand 11 wegen auf übliche Weise als Verbindungsleiter zwischen ver- ihrer größeren Dicke nur teilweise weggeätzt wird, schiedenen, in der F i g. nicht näher dargestellten weite- 25 Durch eine pyrolytisch gebildete Maske 20 aus Siliciumren Elementen der integrierten Schaltung dienen und oxid, die mit großer Toleranz angeordnet werden kann,
wird auf einer Seite des Musterteiles 5A die freiliegende Siliciumoberfläche abgedeckt, wonach z. B. durch Diffusion von Bor auf der anderen Seite des Musters 5A eine p-leitende Zone 21 zur Bildung wenigstens eines Teiles des Kanalgebietes des Feldeffekttransistors eindiffundiert wird. Anschließend wird die Maske 20 entfernt und auf beiden Seiten des Musterteiles 5/4 ein Donator, z. B. Phosphor, zur Bildung der η-leitenden Zonen 22 und 23, die Source- und Drain-Zonen des Transistors bilden, eindiffundiert. Für beide Diffusionen wird also das Muster 5/4 als Diffusionsmaske verwendet. Dabei diffundiert die Zone 21 während der Bildung der Zonen 22 und 23 tiefer in den Halbleiterkörper ein, während sich
In den Fig. 7 bis 13 ist ein anderes Anwendungsbei- 40 auf der Halbleiteroberfläche eine Oxid- oder Glasspiel des Verfahrens nach der Erfindung dargestellt, und schicht 24 bildet. Diese Oxidschicht 24 kann aber auch zwar die Herstellung eines sogenannten D-MOS-Tran- auf andere Weise, z. B. dadurch gebildet werden, daß sistors. auch als DSA-(Diffused-Self-Aligned)MOS- zunächst die Oberfläche frei von Oxid gemacht und Transistor bezeichnet, wobei außer der Source- und dann durch thermische Oxidation mit einer neuen Oxid-Drainzonen auch wenigstens ein Teil des Kanalgebietes 45 schicht versehen wird.
kann gegebenenfalls die erste Schicht eines Mehrschichtenverdrahtungsmusters bilden. Wo nötig kann der Teil 165 über ein Kontaktfenster in der Schicht 17 kontaktiert werden.
Die erhaltene Anordnung enthält nun ein sehr gut leitendes Platinsilicidmuster, das weiter nicht hohen Temperaturen ausgesetzt zu werden braucht, weil die Zonen 8 und 9 bereits vor dem Metallsilicid gebildet waren.
Die Gesamtdicke des Silicidmusters beträgt nun nur etwa 0.3 μτη. Dieser Wert kann wegen der hohen Leitfähigkeit von Metallsiliciden erwünschtenfalls noch niedriger sein.
Danach werden die Schichten 6 und 7 durch Ätzen entfernt, wodurch, wie im vorhergehenden Beispiel, nur die obere Fläche des polykristallinen Siliciums freigelegt wird. Die Oxidschichten 2, 11 und 24 sind nämlich derart dick, daß sie beim Wegätzen der sehr dünnen Oxidschicht 6 nur zu einem kleinen Teil entfernt werden, auch wenn diese Ätzung ohne Maske stattfindet. Damit ist die Struktur nach F i g. 11 erhalten.
Anschließend wird auf der ganzen Oberfläche z. B.
durch Dotierung, vorzugsweise durch Diffusion, erhalten wird. Es wird von einer Siliciumscheibe 1 mit einem verhältnismäßig hohen spezifischen Widerstand, z. B. 20 bis 30 Ω ■ cm ausgegangen, die in diesem Beispiel sowohl n- als auch p-leitend sein kann. Wie in dem ersten Beispiel wird darauf eine dicke, z. B. 1 μΐη dicke Schicht 2 aus Siliciumoxid gebildet in die ein Fenster für die Herstellung eines Feldeffekttransistors geätzt wird. Die Schicht 2 kann auf pyrolytischem Wege gebildet werden
und, wie in F i g. 7 dargestellt ist. auf der Oberfläche 3 55 durch Aufdampfen eine Metallschicht 15 (siehe F i g. 12) 'le8en· abgelagert. In diesem Beispiel wird wieder eine Platin-"..
Auf dem Ganzen wird nun wieder eine elektrisch iso- schicht mit einer Dicke von 0,1 μπι gewählt Dann wird lierende Schicht 4 gebildet, die aber in diesem Beispiel auf 5000C während 15 Minuten in einer inerten oder eine zusammengesetzte Schicht ist und aus einer reduzierenden Atmosphäre erhitzt, wobei der Teil 16 Schicht 44 aus Siliciumoxid mit einer Dicke von etwa 60 des polykristallinen Siiiciummusters in Platinsilicid um-0.07 pm und einer darauf liegenden Schicht 45 aus Silici- gewandelt wird. Obgleich in Fig. 12, wie in Fig.5 des umnitnd mit einer Dicke von etwa 0,04 um besteht Auf vorhergehenden Beispiels, das polykristalline Silicium '■-der Nitridschicht 45 wird dann eine Schicht 5 aus poly- nur teilweise umgewandelt wird, kann auch das ganze ' kristallinem Silicium mit einer Dicke von z. B. 0,2 um Siliciummuster dadurch umgewandelt werden, daß die und darauf eine Maskierungsschicht aus einer dünnen 65 Platinschicht dicker gewählt wird, etwa 0.05 um dicken Siliciumoxidschicht und einer dik- So entsteht auch hier ein Metallsilicidmuster mit sehr Ϊ
keren etwa 0,1 μτη dicken Siliciumnitridschicht nieder- hoher elektrischer Leitfähigkeit von dem ein Teil 16Λ ' geschlagen, die. wie im vorhergehenden Beispiel, durch als Gate-Elektrode und ein anderer Teil 165 als Teil des ί
Verbindungsmusters verwendet wird.
Nach Entfernung des nicht umgewandelten Platins 15 in Königswasser wird, wie im vorhergehenden Beispiel, auf pyrolytischem Wege eine Siliciumoxidschicht 17 (siehe Fig. 13) gebildet, wonach Kontaktfenster durch die Schichten 13 und 24 hindurch geätzt werden und auf übliche Weise eine Aluminiummetallisierung 18 gebildet wird.
Auf diese Weise ist eine Anordnung mit einem Feldeffekttransistor erhalten, dessen Zonen 22 und 23 die Source- und Drain-Zonen bilden, während die Gate-Elektrode 16Λ wenigstens teilweise aus Platinsilicid besteht.
Das Kanalgebiet besteht, wenn von einer p-leitenden Siliciumscheibe ί ausgegangen wurde, aus den zwischen den η-leitenden Zonen 22 und 23 liegenden Teilen der p-leitenden Zone 21 und des p-Ieitenden Substrats 1. In diesem Falle kann das Kanalgebiet auf einfache Weise über einen Kontakt auf dem Substrat, z. B. auf dessen Unterseite, kontakliert werden.
Wenn aber von einer η-leitenden Scheibe 1 ausgegangen wurde, besteht, wenn die η-leitende Zone 22 als Source-Zone verwendet wird, die Drain-Zone aus der η-leitenden Zone 23 und aus dem zwischen der p-leitenden Zone 21 und der η-leitenden Zone 23 liegenden Teil des η-leitenden Substrats 1, während das Kanalgebiet durch den zwischen den n-Ieitenden Zonen 22 und 23 liegenden Teil der p-leitenden Zone 21 gebildet wird. In diesem Falle ist es etwas schwieriger, das Kanalgebiet zu kontaktieren. Erwünschtenfalls kann dies z. B. mittels einer mit der Zone 21 in Verbindung stehenden p-Ieitenden Anschlußzor.e oder auf andere Weise erfolgen.
Auch in diesem Beispiel wurde ein gut leitendes Metallsilicidmuster gebildet, ohne daß vorher bereits gebildete Passivierungsschichten entfernt zu werden brauchen und ohne daß das Metallsilicid hohen Temperaturen ausgesetzt zu werden braucht.
Obwohl in diesem Beispiel die Zonen 21, 22 und 23 durch Diffusion gebildet wurden, kann dies auch völlig oder zum Teil auf andere Weise, z. B. durch Ionenimplantation, erfolgen.
Ein weiterer wichtiger Vorteil des erfindungsgemäßen Verfahrens wird an Hand des nachstehenden Beispiels veranschaulicht (siehe Fig. 14 bis 16). Auch in diesem Beispiel wird eine Halbleiterschaltungsanordnung mit einem Feldeffekttransistor mit isolierter Gate-Elektrode hergestellt und dabei sind die ersten Herstellungsschritte mit denen der F i g. 7, 8 und 9 des vorhergehenden Beispiels identisch, wobei von einer n-leitenden Siliciumscheibe 1 mit einem spezifischen Widerstand von 1 Ll · cm ausgegangen ist. Nach einer ersten Abwandlung werden nun, ausgehend von dem Zustand nach F i g. 9, die nicht von dem Muster (5A B) bedeckten Teile der Nitridschicht 4ß und der Oxidschicht 4A und zugleich die auf dem Muster (5A B) vorhandene Oxidschicht 6 und die vorhandene Nitridschicht 7 entfernt, wobei die Oxidschicht 11 wegen ihrer großen ursprünglichen Dicke von 0,5 μΐη teilweise erhalten bleibt So wird die Struktur nach F i g. 14 gebildet.
Dann wird auf dem Ganzen eine Metallschicht, z. B. eine 0,2 μπι dicke Platinschicht 15, abgelagert und wird, wie in den vorhergehenden Beispielen, eine Erhitzung durchgeführt Da die Schicht 15 in diesem Falle auch auf beiden Seiten des Musters 5A auf der Siliciumoberfläche liegt, findet auch dort die Bildung von Platinsilicid durch Reaktion der Schicht 15 mit dem Silicium des Substrats 1 statt. Wie in F i g. 15 deutlich angegeben ist, kommen dabei die Platinsilicidgebicte 31 und 32, die die Source- und Drainzonen des Feldeffekttransistors sind und gleichrichtende Metall-Halbleiter-Übergänge (Schottky-Übergänge) mit dem η-leitenden Silicium 1 bilden, durch die bereits genannte Volumenvergrößerung höher als die obere Fläche der Siliciumnitridschicht 4ß zu liegen, die nur etwa 0,1 μηι über der ursprünglichen Siliciumoberfläche liegt. Dadurch würde Gefahr eines Kurzschlusses zwischen der Gate-Elektrode 16/t (die in diesem Beispiel völlig in Platinsilicid urn-ίοgewandelt ist) und den Platinsilicidzonen 31 und 32 auftreten. Hier ergibt sich jedoch ein wichtiger weiterer Vorteil der Erfindung, weil ein derartiger Kurzschluß durch die Oxidschicht oder -wand 11, die sich zwischen der Gate-Elektrode 164 und den Source- und Drainzoncn 31 und 32 befindet, vermieden wird. Die Anordnung wird weiter dadurch fertiggestellt, daß. wie in den vorhergehenden Beispielen, das nicht umgewandelte Platin entfernt, eine Siliciumoxidschicht 17 gebildet wird, Kontaktfenster geätzt werden und eine Aluminiummetallisierung 18 gebildet wird (siehe F i g. 16).
Im hier beschriebenen Beispiel bestehen die Source- und Drainzonen 31 und 32 völlig aus Metallsilicid. Nach einer Abwandlung können aber, bevor die Metallschicht 15 abgelagert wird, durch Eindiffundieren oder lmplantieren eines Akzeptors, z. B. Bor, p-leitende Source- und Drainzonen 41 und 42 gebildet werden, wie in den Fig. 14 bis 16 gestrichelt angegeben ist, wonach auf diesen Zonen 41 und 42 das Metallsilicid 3t, 32 gebildet wird, das mit den p-leitenden Zonen 41 und 42 einen sehr gut leitenden ohmschen Kontakt bildet. Dies hat den Vorteil, daß der Reihenwiderstand der Source- und Drainzonen sehr gering ist, so daß diese Zonen, wenn sie die Form langgestreckter Streifen aufweisen, ohne Bedenken an einem Ende über ein in bezug auf die Zone kleines Kontaktfenster kontaktiert werden können.
Obgleich in den vorhergehenden Beispielen stets Platin als Metall verwendet wurde, können auch sehr gut andere silicidbildende Metalle, wie Palladium. Kobalt, Nickel, Titan, Chrom, Zirkon, Tantal. Wolfram, Molybdän oder Hafnium, verwendet werden. Von diesen Metallen weist Palladium u. a. den Vorteil auf, daß es bei niedriger Temperatur (etwa 2000C) in Silicid umgewandelt werden kann und daß sowohl das Palladium als auch dessen Silicid leicht ätzbar sind (Palladium selber
z. B. durch Quellung in Wasserstoff).
Weiter sei noch bemerkt, daß es manchmal vorteilhaft ist, das polykristalline Silicium 5 nach oder während seiner Ablagerung und vor der Bildung des Metallsilicide mit einem Donator oder Akzeptor zu dotieren, um
so den spezifischen Widerstand des nicht in Metallsilicid umgewandelten polykristallinen Siliciums zu verringern und/oder der Schwellwertspannung des Feldeffekttransistors einen gewünschten Wert zu erteilen.
Die Erfindung kann in all denjenigen Fällen angewendet werden, in denen gut leitende Source- bzw. Drainzonen selbstregistrierend unter Verwendung einer zwischenliegenden, gegen die Halbleiteroberfläche isolierten leitenden Schicht als Maskierung hergestellt werden sollen. Das Halbleitersubstrat kann auch aus einem anderen Halbleitermaterial als Silicium, wie Ge oder einer III-V-Verbindung, wie GaAs, bestehen, z. B. in den an Hand der Fig. 1 bis 13 beschriebenen Ausführungsbeispielen. In jedem Ausführungsbeispiel können die Leitfähigkeitstypen aller Zonen (gleichzeitig) durch die entgegengesetzten Leitfähigkeitstypen ersetzt werden.
Hierzu 4 Blatt Zeichnungen

Claims (10)

  1. Patentansprüche:
    I. Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung, bei dem eine Oberfläche eines Halbleiterkörpers (1) mit einer isolierenden Schicht (4) versehen wird, auf der isolierenden Schicht (4) eine polykristalline SUiciumschicht (5) erzeugt wird und die polykristalline SUiciumschicht (5) mit einer Maskierungsschicht (6, 7) bedeckt wird, wonach die Maskierungsschicht (6, 7) in ein Muster gebracht wird und durch Ätzen die nicht maskierten Teile der SUiciumschicht (5) entfernt werden, wobei unter Verwendung des so erhaltenen Siliciummusters (5A, 5B) als Dotierungsmaske mindestens zwei Source- bzw. Drainzonen (8,9) gebildet werden und das Siliciummuster (5/4, 5B) wenigstens teilweise oxidiert wird, dadurch gekennzeichnet, daß die Maskierungsschicht (6, 7) vor Oxidation schützt und während des Oxidierens des Siliciummusters (5/4,5B) beibehalten wird, so daß nur die freiliegenden Ränder (10) des Siliciummusters (5/4, 5B) oxidiert werden, wonach durch selektives Entfernen der Maskierungsschicht (6, 7) unter Beibehaltung der oxidierten Ränder (11) nur die obere Fläche des Siliciummusters (5/4, 5B) freigelegt wird, daß dann auf der Oberfläche ein Metall (15) abgelagert wird, und die so erhaltene Anordnung einer Temperaturbehandlung ausgesetzt wird, wodurch wenigstens ein Teil des Siliciummusters (5A,5B)d\xrch Reaktion mit dem Metall (15) in ein Metallsilicid (16Λ, 165,1 umgewandelt wird, und daß anschließend das nicht umgewandelte Metall entfernt wird, wobei die Source- bzw. Drainzonen (8, 9) spätestens während der Bildung des Metallsilicids (16) erzeugt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Metall (15) aus der durch Pt, Pd, Co, Ni. Ti, Cr, Zr, Ta, W. Mo und Hf gebildeten Gruppe gewählt ist.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Maskierungsschicht (6, 7) Siliciumnitrid enthält.
  4. 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die isolierende Schicht (4) aus einer Siliciumoxidschicht (4A) und einer darauf liegenden Siliciumnitridschicht (4B) gebildet wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zunächst die freiliegenden Ränder (10) des Siliciummusters (5/4, 5B) oxidiert werden, und daß dann die nicht von dem oxidierten Siliciummuster bedeckten Teile der Siliciumnitridschicht (4B) entfernt werden.
  6. 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß, bevor das Metall (15) abgelagert wird, die Source- bzw. Drainzonen (8, 9) durch Einführung eines Dotierstoffes gebildet werden.
  7. 7. Verfahren nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, daß vor der Bildung der Source- bzw. Drainzonen (8, 9) die nicht unter dem Siliciummuster (5/4, 5B) liegenden Teile der isolierenden Schicht (4) entfernt werden.
  8. 8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß von einem Halbleiterkörper (1) aus Silicium ausgegangen wird, und daß vor der Ablagerung des Metalls (15) die für die Source- bzw. Drainzonen bestimmten, nicht von
    dem Siliciummuster (5A, 5B) und den oxidierten Rändern (11) bedeckten Oberflächen teile freigeleg werden, so daß während der Reaktion des Siliciumwerkes (5A, 5B) mit dem Metaii (15) auch die an die Oberflächenteile grenzenden Siliciumgebiete in Metallsilicidgebiete (31, 32) umgewandelt werden, die wenigstens einen Teil der Source- bzw. Drainzonen (8,9) bilden.
  9. 9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zunächst zur Bildung wenigstens eines Teiles eines Kanalgebietes (21) eines D-MOS-Transistors auf nur einer Seite wenigstens eines Teiles (5A) des Siliciummusters ein einen ersten Leitungstyp bestimmender Dotierstoff eingführt wird, wonach zur Bildung der Source- und Drainzonen (22, 23) auf beiden Seilen dieses Teiles (5A) des S'liciummusiers ein einem zweiten Leitungstyp bestimmender Dotierstoff eingeführt wird.
  10. 10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß vor der Ablagerung des Metalls (15) ein Dotierstoff in das S.i.'iciummuster (5Λ, 5B) eingeführt wird.
DE2640525A 1975-09-17 1976-09-09 Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung Expired DE2640525C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7510903A NL7510903A (nl) 1975-09-17 1975-09-17 Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.

Publications (2)

Publication Number Publication Date
DE2640525A1 DE2640525A1 (de) 1977-03-31
DE2640525C2 true DE2640525C2 (de) 1985-06-20

Family

ID=19824476

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2640525A Expired DE2640525C2 (de) 1975-09-17 1976-09-09 Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung

Country Status (11)

Country Link
US (1) US4080719A (de)
JP (1) JPS5236477A (de)
AU (1) AU504189B2 (de)
CA (1) CA1055618A (de)
CH (1) CH610142A5 (de)
DE (1) DE2640525C2 (de)
FR (1) FR2325192A1 (de)
GB (1) GB1543235A (de)
IT (1) IT1068506B (de)
NL (1) NL7510903A (de)
SE (1) SE409779B (de)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4078947A (en) * 1976-08-05 1978-03-14 International Business Machines Corporation Method for forming a narrow channel length MOS field effect transistor
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4231051A (en) * 1978-06-06 1980-10-28 Rockwell International Corporation Process for producing minimal geometry devices for VSLI applications utilizing self-aligned gates and self-aligned contacts, and resultant structures
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4210465A (en) * 1978-11-20 1980-07-01 Ncr Corporation CISFET Processing including simultaneous implantation of spaced polycrystalline silicon regions and non-memory FET channel
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
US4364166A (en) * 1979-03-01 1982-12-21 International Business Machines Corporation Semiconductor integrated circuit interconnections
NL8002609A (nl) * 1979-06-11 1980-12-15 Gen Electric Samengestelde geleidende structuur en werkwijze voor het vervaardigen daarvan.
FR2461360A1 (fr) * 1979-07-10 1981-01-30 Thomson Csf Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede
US4305200A (en) * 1979-11-06 1981-12-15 Hewlett-Packard Company Method of forming self-registering source, drain, and gate contacts for FET transistor structures
JPS5671976A (en) * 1979-11-19 1981-06-15 Seiko Epson Corp Preparation method of mos type semiconductor system
JPS5679473A (en) * 1979-11-30 1981-06-30 Mitsubishi Electric Corp Preparing method of metal gate film
US4287661A (en) * 1980-03-26 1981-09-08 International Business Machines Corporation Method for making an improved polysilicon conductor structure utilizing reactive-ion etching and thermal oxidation
US5202574A (en) * 1980-05-02 1993-04-13 Texas Instruments Incorporated Semiconductor having improved interlevel conductor insulation
JPS56161674A (en) * 1980-05-16 1981-12-12 Nec Corp Metal oxide semiconductor device
JPS5735370A (en) * 1980-08-12 1982-02-25 Nec Corp Semiconductor device
NL186352C (nl) * 1980-08-27 1990-11-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
JPS57167677A (en) * 1981-03-31 1982-10-15 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS582068A (ja) * 1981-06-26 1983-01-07 Toshiba Corp 半導体装置およびその製造方法
US4441247A (en) * 1981-06-29 1984-04-10 Intel Corporation Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
US4445266A (en) * 1981-08-07 1984-05-01 Mostek Corporation MOSFET Fabrication process for reducing overlap capacitance and lowering interconnect impedance
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
US4485550A (en) * 1982-07-23 1984-12-04 At&T Bell Laboratories Fabrication of schottky-barrier MOS FETs
FR2533371B1 (fr) * 1982-09-21 1985-12-13 Thomson Csf Structure de grille pour circuit integre comportant des elements du type grille-isolant-semi-conducteur et procede de realisation d'un circuit integre utilisant une telle structure
US4521952A (en) * 1982-12-02 1985-06-11 International Business Machines Corporation Method of making integrated circuits using metal silicide contacts
US4878099A (en) * 1982-12-08 1989-10-31 International Rectifier Corporation Metallizing system for semiconductor wafers
DE3304642A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung
DE3304588A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
US4641417A (en) * 1984-06-25 1987-02-10 Texas Instruments Incorporated Process for making molybdenum gate and titanium silicide contacted MOS transistors in VLSI semiconductor devices
US5098854A (en) * 1984-07-09 1992-03-24 National Semiconductor Corporation Process for forming self-aligned silicide base contact for bipolar transistor
US4609568A (en) * 1984-07-27 1986-09-02 Fairchild Camera & Instrument Corporation Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
US5061986A (en) * 1985-01-22 1991-10-29 National Semiconductor Corporation Self-aligned extended base contact for a bipolar transistor having reduced cell size and improved electrical characteristics
US5227316A (en) * 1985-01-22 1993-07-13 National Semiconductor Corporation Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections
US4965218A (en) * 1985-10-21 1990-10-23 Itt Corporation Self-aligned gate realignment employing planarizing overetch
NL8800222A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
JPH01298765A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
WO1990001795A1 (en) * 1988-08-12 1990-02-22 Micron Technology, Inc. Self-aligned silicide process in forming semiconductor sidewalls
KR920003461A (ko) * 1990-07-30 1992-02-29 김광호 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
JPH07263684A (ja) * 1994-03-25 1995-10-13 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
US5545574A (en) * 1995-05-19 1996-08-13 Motorola, Inc. Process for forming a semiconductor device having a metal-semiconductor compound
JP3389075B2 (ja) * 1997-10-01 2003-03-24 株式会社東芝 半導体装置の製造方法
US6894355B1 (en) * 2002-01-11 2005-05-17 Advanced Micro Devices, Inc. Semiconductor device with silicide source/drain and high-K dielectric
US6599831B1 (en) * 2002-04-30 2003-07-29 Advanced Micro Devices, Inc. Metal gate electrode using silicidation and method of formation thereof
JP2005150217A (ja) * 2003-11-12 2005-06-09 Fujitsu Ltd 半導体装置及びその製造方法
KR100550345B1 (ko) * 2004-10-11 2006-02-08 삼성전자주식회사 반도체 장치의 실리사이드막 형성방법
JP4733609B2 (ja) * 2006-10-10 2011-07-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
CN112928153B (zh) * 2019-12-05 2023-07-04 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745647A (en) * 1970-10-07 1973-07-17 Rca Corp Fabrication of semiconductor devices
US3699646A (en) * 1970-12-28 1972-10-24 Intel Corp Integrated circuit structure and method for making integrated circuit structure
US3761327A (en) * 1971-03-19 1973-09-25 Itt Planar silicon gate mos process
DE2216338A1 (de) * 1971-04-08 1972-10-12 Motorola Inc Feld-Effekt Transistor mit einer Gate-Elektrode aus Polysilizium mit geringem elektrischem Widerstand
NL7205000A (de) * 1972-04-14 1973-10-16
US3777364A (en) * 1972-07-31 1973-12-11 Fairchild Camera Instr Co Methods for forming metal/metal silicide semiconductor device interconnect system
JPS5431793B2 (de) * 1973-10-12 1979-10-09
US3958323A (en) * 1975-04-29 1976-05-25 International Business Machines Corporation Three mask self aligned IGFET fabrication process

Also Published As

Publication number Publication date
DE2640525A1 (de) 1977-03-31
AU504189B2 (en) 1979-10-04
CH610142A5 (de) 1979-03-30
US4080719A (en) 1978-03-28
NL7510903A (nl) 1977-03-21
FR2325192B1 (de) 1982-11-12
SE7610157L (sv) 1977-03-18
IT1068506B (it) 1985-03-21
GB1543235A (en) 1979-03-28
FR2325192A1 (fr) 1977-04-15
SE409779B (sv) 1979-09-03
JPS5236477A (en) 1977-03-19
CA1055618A (en) 1979-05-29
AU1765876A (en) 1978-03-23

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE2745857C2 (de)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2453279C3 (de) Halbleiteranordnung
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2050955B2 (de) Verfahren zur herstellung eines feldeffekttransistors
DE7130660U (de) Halbleiteranordnung auf einem halbleitertraeger
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente
DE19626787A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE2909320A1 (de) Feldeffekttransistor
DE2425756A1 (de) Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee