DE1464305B2 - Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente - Google Patents

Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente

Info

Publication number
DE1464305B2
DE1464305B2 DE19631464305 DE1464305A DE1464305B2 DE 1464305 B2 DE1464305 B2 DE 1464305B2 DE 19631464305 DE19631464305 DE 19631464305 DE 1464305 A DE1464305 A DE 1464305A DE 1464305 B2 DE1464305 B2 DE 1464305B2
Authority
DE
Germany
Prior art keywords
semiconductor body
semiconductor layer
grown
junctions
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19631464305
Other languages
English (en)
Other versions
DE1464305A1 (de
Inventor
Hiroe; Nakamura Tetsuro; Tokio Osafune
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE1464305A1 publication Critical patent/DE1464305A1/de
Publication of DE1464305B2 publication Critical patent/DE1464305B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiterbauelementen mit einem oder mehreren pn-Übergängen, bei dem auf einer Hauptfläche eines einkristallinen Halbleiterkörpers eines Leitfähigkeitstyps eine kristalline Halbleiterschicht gleichen Leitfähigkeitstyps mit gegenüber dem des Halbleiterkörpers verschiedenem spezifischem Widerstand durch Niederschlagen aus der Gasphase gezüchtet wird und bei dem anschließend durch Diffundieren pn-Übergänge erzeugt werden. Ferner betrifft die Erfindung nach diesem Verfahren hergestellte Transistoren sowie Halbleiterdioden.
Insbesondere bei Diffusionstransistoren sind Güte und Leistungsverbrauch durch den Widerstand der Kollektorzone bestimmt. Zur Verminderung des Leistungsverbrauchs ist ein kleiner innerer Widerstand erforderlich. Ähnliches gilt auch für Dioden. Wird zur Verkleinerung des inneren Widerstandes ein pnübergang innerhalb einer Halbleiterschicht mit geringem spezifischem Widerstand hergestellt, so nimmt gleichzeitig die Durchbruchspannung ab. Dies ist auf der anderen Seite nachteilig, da eine hohe Durchbruchspannung erwünscht ist.
Um beide Forderungen (kleiner Widerstand, große Durchbruchspannung) erfüllen zu können, wurde ein Verfahren zur Herstellung von Halbleiterbauelementen entwickelt (Electronics, 1. Juli 1960, S. 66), nach dem auf einer einkristallinen Halbleiterschicht mit sehr kleinem spezifischem Widerstand durch Niederschlagen aus der Gasphase eine weitere kristalline Halbleiterschicht mit gewünschtem großem Widerstand gezüchtet wird. Der bzw. die erforderlichen pn-Übergänge werden in der weiteren Halbleiterschicht hergestellt. In der gezüchteten kristallinen Halbleiterschicht sind insbesondere in dem an die einkristalline Halbleiterschicht angrenzenden Bereich Kristallbaufehler in hoher Dichte vorhanden. Infolgedessen weist dieses Verfahren den Nachteil auf, daß es pn-Ubergänge innerhalb gestörter Kristallbereiche liefert, deren Kennlinie sehr ungünstig sind. Dies gilt insbesondere für großflächige pn-Übergänge in Hochleistungsbauelementen, da dort entsprechend der großen Flächen besonders viele Kristallbaufehler innerhalb der Übergangsfläche vorhanden sind. Je näher man einen pn-übergang der Grenze zwischen der einkristallinen Halbleiterschicht und der gezüchteten Schicht legt, um so kleiner wird zwar der innere Widerstand, doch um so mehr kommt die Übergangsfläche in einen gestörten Kristallbereich.
Aus der französischen Patentschrift 1234 370 ist ein ähnliches Verfahren bekannt, bei welchem an gegenüberliegenden Oberflächen eines eigenleitfähigen Bereiches einerseits eine Kollektorzone und andererseits eine Basis und Emitterzone anlegiert werden. Die Eigenleitfähigkeitsschicht besitzt einen hohen Widerstand, so daß dieses Verfahren nicht für Halbleiterbauelemente mit geringem Innenwiderstand anwendbar ist.
In dem deutschen Patent 1131 811 ist ein Verfahren vorgeschlagen, wonach zur Verbesserung der Kontaktierung der Kollektorelektrode auf die Kollektorzone eine Schicht gleicher Leitfähigkeit sperrfrei auflegiert wird. Dieses Verfahren ermöglicht jedoch keine Beeinflussung des Innenwiderstandes.
Aufgabe der Erfindung ist die Ausbildung eines Verfahrens zum Herstellen eines Halbleiterbauelementes mit niedrigem Innenwiderstand, hoher Durchbruchspannung und vorteilhafter Kennlinie.
Die Erfindung besteht darin, daß auf mindestens einer Hauptfläche des einkristallinen Halbleiterkörpers eines Leitfähigkeitstyps eine kristalline Halbleiterschicht gleichen Leitfähigkeitstyps mit gegenüber dem des Halbleiterkörpers geringerem spezifischem Widerstand durch Niederschlagen aus der Gasphase gezüchtet wird und daß anschließend in dem Halbleiterkörper durch Diffundieren oder Legieren pn-Übergänge erzeugt werden.
ίο Nach dem erfindungsgemäßen Verfahren liegen die pn-Übergänge in dem Halbleiterkörper, der einerseits einen hohen spezifischen Widerstand, z. B. 5 oder 10 Ω cm aufweist und andererseits von Kristallbaufehlem frei ist. Die kristalline Halbleiterschicht mit einem geringen spezifischen Widerstand von z. B. weniger als 0,001 Ω cm ergibt einen geringen Innenwiderstand des gesamten Halbleiterbauelementes.
Die Erfindung wird an Hand der Zeichnungen erläutert, in denen verschiedene Ausführungsformen von nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelementen dargestellt und die Verfahren zu ihrer Herstellung beispielsweise erläutert sind.
F i g. 1 zeigt im Querschnitt durch einen Teil des Halbleiterelementes die verschiedenen Stufen bei der Herstellung von npn-Mesatransistoren, wobei F i g. 1 g einen fertigen Mesatransistor zeigt;
Fig. 2 ist ein Querschnitt durch einen Planartransistor, und
F i g. 3 zeigt im Querschnitt durch einen Teil des Halbleiterbauelementes verschiedene Stufen bei der Herstellung von Dioden.
Dabei sind der besseren Übersicht halber der nicht veränderte Teil des Halbleitereinkristalls und die gezüchtete Schicht nicht schraffiert gezeichnet.
F i g. 1 erläutert das Herstellungverfahren für einen npn-Silizium-Mesatransistor. F i g. 1 a zeigt den aus einem Siliziumeinkristall mit einem spezifischen Widerstand von 5 Ω cm bestehenden Halbleiterkörper 1, dessen Oberfläche durch mechanisches'Polieren und chemische Behandlung gereinigt ist. Auf dem Körper 1 nach F i g. 1 a wird nach sorgfältigem Entfernen der dünnen Oxyd-Oberflächenschicht durch Erhitzen in trockenem Wasserstoff durch Niederschlagen aus der Gasphase eine n+-Schicht von einigen μ Dicke und weniger als 0,001 Ω cm Widerstand gezüchtet. F i g. 1 b zeigt die gezüchtete kristalline Halbleiterschicht 2 und die Grenzfläche 3 zwischen dem einkristallinen Halbleiterkörper 1 und der gezüchteten Schicht 2. Danach wird (F i g. 1 c) der oberhalb der strichpunktierten Linie A-A in Fig. Ib liegende Teil des Körpers 1 und der Schicht 2 auf mechanischem oder chemischem Wege entfernt. Anschließend wird ein etwa 1 μ dicker Oxydfilm 4 auf der Oberfläche der Anordnung, wie in F i g. 1 d gezeigt, durch Erhitzen auf relativ hohe Temperaturen in einem oxydierenden Gasstrom hergestellt.
Im nächsten Verfahrensschritt wird Gallium als p-Leitung hervorrufender Aktivator auf den Oxydfilm 4 gebracht, und durch Diffusion des Galliums durch den Oxydfilm 4 hindurch in den n-leitenden Halbleiterkörper 1, dessen Dichte an n-Typ-Fremdstoffen geringer als die Oberflächenkonzentration des Galliums ist, ein pn-übergang 6 erzeugt (F i g. 1 e). Hierbei sollen nach Möglichkeit eine solche Temperatur und Diffusionsdauer eingehalten werden, daß zwischen dem pn-übergang 6 und der Grenzfläche 3 ein Abstand von etwa 1 bis 2 μ erhalten wird. An-
schließend (Fig. 1 f) werden durch Fotogravierung in dem Oxydfilm 4 Löcher 7 hergestellt und dann durch Diffusion von η-Leitung hervorrufendem Phosphor, dessen Oberflächenkonzentration größer als die Oberflächenkonzentration des Galliums sein muß, unter den Löchern 7 η-leitende Bereiche 8 erzeugt, so daß pn-Ubergänge 9 entstehen, die als Emitterübergänge verwendet werden. Schließlich werden die für Mesatransistoren erforderlichen Teile mit Wachs abgedeckt und die übrigen Teile durch ehemische Behandlung weggelöst. Dann wird die Anordnung für die verschiedenen Transistoren (mit je einem Übergang 9) aufgeteilt. Der in F ig. 1 g gezeigte Mesatransistor wird durch Anbringen der Zuführungsdrähte 10 und 11 an die Emitter- und die Basiselek- trode 13 und 14 und durch Aufbringen des Transistors auf einen gegebenenfalls einen Teil des Gehäuses bildenden Träger 12 hergestellt. Die durch Niederschlagen aus der Gasphase gezüchtete kristalline Schicht 2 wird als kollektorseitiger Elektroden-Zuführungsbereich verwendet. Infolgedessen kann der kollektorseitige pn-Ubergang 6, dessen Gleichrichtungscharakteristik sehr gut ist, sehr nahe an der Grenzfläche 3 liegen, so daß der Widerstand der Kollektorzone bei dem nach dem erfindungsgemäßen Verfahren hergestellten Mesatransistor besonders niedrig ist.
F i g. 2 zeigt einen in entsprechender Weise hergestellten Silizium-npn-Planartransistor, der ebenso gute elektrische Eigenschaften hat wie der Mesatransistor nach F i g. 1. Die Bezugsziffern der F i g. 2 entsprechen denen der Fig. 1. Im Fall der Fig. 2 ist die p-leitende Schicht 15 jedoch durch Diffusion von Bor hergestellt.
Fig. 3 erläutert das erfindungsgemäße Herstellungsverfahren für Germaniumdioden. F i g. 3 a zeigt z. B. den der F i g. 1 c entsprechenden Verfahrensschritt, in dem ein Teil des einkristallinen Halbleiterkörpers 1 und der darauf gezüchteten Schicht 2 entfernt worden ist, nachdem zunächst eine n+-Gerrnaniumschicht 2 von weniger als 0,001 Ω cm Widerstand durch Niederschlagen aus der Gasphase auf der Oberfläche eines η-leitenden Germaniumeinkristallkörpers 1 mit 10 Ω cm Widerstand gezüchtet wurde. Danach werden (F i g. 3 b) durch Auflegieren von auf den Einkristallkörper 1 aufgebrachten Indiumpillen p-leitende Bereiche 16 und pn-Ubergänge 17 hergestellt. Die Anordnung nach F i g. 3 b wird zu Teilen mit je einem pn-Ubergang 17 zerschnitten, so daß Dioden wie in F i g. 3 c erhalten werden. Ein Diodenanschluß wird an der Schicht 2 angebracht. Diese Dioden haben bei geringem innerem Widerstand eine große Durchbruchspannung.

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen von Halbleiterbauelementen mit einem oder mehreren pn-Übergängen, bei dem auf einer Hauptfläche eines einkristallinen Halbleiterkörpers eines Leitfähigkeitstyps eine kristalline Halbleiterschicht gleichen Leitfähigkeitstyps mit gegenüber dem des Halbleiterkörpers verschiedenem spezifischem Widerstand durch Niederschlagen aus der Gasphase gezüchtet wird und bei dem anschließend durch Diffundieren pn-Übergänge erzeugt werden, dadurch gekennzeichnet, daß auf mindestens einer Hauptfläche des «inkristallinen Halbleiterkörpers eines Leitfähigkeitstyps eine kristalline Halbleiterschicht gleichen Leitfähigkeitstyps mit gegenüber dem des Halbleiterkörpers geringerem spezifischem Widerstand durch Niederschlagen aus der Gasphase gezüchtet wird und daß anschließend in dem Halbleiterkörper durch · Diffundieren oder Legieren pn-Ubergänge erzeugt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die kristalline Halbleiterschicht auf der gesamten Oberfläche des einkristallinen Halbleiterkörpers gezüchtet und dann durch einseitiges Abtragen der gezüchteten Halbleiterschicht und gegebenenfalls eines Teils des einkristallinen Halbleiterkörpers mittels an sich bekannter mechanischer oder chemischer Verfahren eine Fläche des einkristallinen Halbleiterkörpers zum Herstellen der pn-Übergänge freigelegt wird.
3. Nach dem Verfahren nach Anspruch 1 oder 2 hergestellter Transistor, dadurch gekennzeichnet, daß der spezifische Widerstand des in dem einkristallinen Halbleiterkörper (1) gelegenen Kollektorbereichs etwa 5 Ω cm und der spezifische Widerstand des in der kristallinen Halbleiterschicht (2) gelegenen Kollektorbereichs weniger als 0,001 Ω cm beträgt.
4. Nach dem Verfahren nach Anspruch 1 oder 2 hergestellte Halbleiterdiode, dadurch gekennzeichnet, daß der spezifische Widerstand des einkristallinen Halbleiterkörpers (1) etwa 10 Ω cm und der spezifische Widerstand der kristallinen Halbleiterschicht (2) weniger als 0,001 Ω cm beträgt.
Hierzu 1 Blatt Zeichnungen
DE19631464305 1962-02-10 1963-02-06 Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente Pending DE1464305B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP507662 1962-02-10

Publications (2)

Publication Number Publication Date
DE1464305A1 DE1464305A1 (de) 1968-12-05
DE1464305B2 true DE1464305B2 (de) 1970-09-10

Family

ID=11601281

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631464305 Pending DE1464305B2 (de) 1962-02-10 1963-02-06 Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente

Country Status (2)

Country Link
US (1) US3277351A (de)
DE (1) DE1464305B2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6512513A (de) * 1964-12-01 1966-06-02
US3394289A (en) * 1965-05-26 1968-07-23 Sprague Electric Co Small junction area s-m-s transistor
US3475664A (en) * 1965-06-30 1969-10-28 Texas Instruments Inc Ambient atmosphere isolated semiconductor devices
NL149326B (nl) * 1965-10-22 1976-04-15 Philips Nv Hoogspanningstransistor.
DE1589693C3 (de) * 1967-08-03 1980-04-03 Deutsche Itt Industries Gmbh, 7800 Freiburg Halbleiterbauelement mit flächenhaftem PN-Übergang
FR2108781B1 (de) * 1970-10-05 1974-10-31 Radiotechnique Compelec

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2908871A (en) * 1954-10-26 1959-10-13 Bell Telephone Labor Inc Negative resistance semiconductive apparatus
US2857527A (en) * 1955-04-28 1958-10-21 Rca Corp Semiconductor devices including biased p+p or n+n rectifying barriers
NL260481A (de) * 1960-02-08
US3131098A (en) * 1960-10-26 1964-04-28 Merck & Co Inc Epitaxial deposition on a substrate placed in a socket of the carrier member
US3159780A (en) * 1961-06-19 1964-12-01 Tektronix Inc Semiconductor bridge rectifier
US3196327A (en) * 1961-09-19 1965-07-20 Jr Donald C Dickson P-i-n semiconductor with improved breakdown voltage
US3200018A (en) * 1962-01-29 1965-08-10 Hughes Aircraft Co Controlled epitaxial crystal growth by focusing electromagnetic radiation

Also Published As

Publication number Publication date
US3277351A (en) 1966-10-04
DE1464305A1 (de) 1968-12-05

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2646404A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1489250C3 (de) Transistor mit mehreren emitterzonen
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE69009820T2 (de) Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2403816A1 (de) Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1035780B (de) Transistor mit eigenleitender Zone
DE1489191C3 (de) Transistor
DE1292759B (de) Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone
DE1285625C2 (de) Verfahren zur herstellung eines halbleiterbauelements
DE2105164A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2656158C2 (de)
DE1808926B2 (de) Halbleiteranordnung mit einem einen monokristallinen und mindestens einen daran angrenzenden polykristallinen Bereich enthaltenden Halbleiterbereich