DE2031333C3 - Verfahren zum Herstellen eines Halbleiterbauelementes - Google Patents
Verfahren zum Herstellen eines HalbleiterbauelementesInfo
- Publication number
- DE2031333C3 DE2031333C3 DE2031333A DE2031333A DE2031333C3 DE 2031333 C3 DE2031333 C3 DE 2031333C3 DE 2031333 A DE2031333 A DE 2031333A DE 2031333 A DE2031333 A DE 2031333A DE 2031333 C3 DE2031333 C3 DE 2031333C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- resistance
- semiconductor
- semiconductor layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 155
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 238000000866 electrolytic etching Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 26
- 239000002800 charge carrier Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 35
- 238000005530 etching Methods 0.000 description 24
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 235000013871 bee wax Nutrition 0.000 description 3
- 239000012166 beeswax Substances 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 101150096316 5 gene Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910004028 SiCU Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/049—Equivalence and options
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/145—Shaped junctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Photovoltaic Devices (AREA)
Description
d2 1 ND -NA
30
^ 1,25 · 1015
gewählt wird, v/obei d die Dicke der hochohmigen
Halbleiterschicht (3) zwischen dem niederohmigen js
Halbleitersubstrat (2) und der gut leitenden Schicht (5) in μίτι, \Nd—Na\ den Absolutwert des Unterschiedes
zwischen den Konzentrationen der Donatoren (No) und der Akzeptoren (N/) in der
hochohmigen Halbleiterschicht (3) in Atomen/cm3 und Kdie bei dem selektiven elektrolytischen Ätzen
angewendete Spannung in Volt darstellt
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
d2\ N0 -NA
> 2 · 10"
gewählt wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß für die hochohmige Halbleiterschicht
(3) eine Dicke gewählt wird, die mindestens 5 μπι beträgt.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß für die hochohmige -,->
Halbleiterschicht (22) der N-Leitfähigkeitstyp und ein spezifischer Widerstand von mindestens
1 Ω ■ cm gewählt wird.
6. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß für die hochohmige bo
Halbleiterschicht (32) der P-Leitfähigkeitstyp und ein spezifischer Widerstand von mindestens
0,5 Ω · cm gewählt wird (F i g. 3).
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß für die hochohmige ^,
Halbleiterschicht (3, 22, 32) ein spezifischer Widerstand von höchstens 10 Ω · cm gewählt wird.
8. Verfahren nach einem der vorangehenden
Ansprüche, dadurch gekennzeichnet, daß nach der selektiven elektrolytischen Ätzung die hochohmige
Halbleiterschicht (42) wenigstens teilweise durch eine chemische Ätzung entfernt wird (F i g. 4 und 5).
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauelementes, bei dem an
der Oberfläche einer Seite eines Halbleitersubstrats aus niederohmigem Halbleitermaterial eine Schicht aus
hcohohmigem Halbleitermaterial gebildet wird und
durch selektives elektrolytisches Ätzen das Halbleitersubstrat unter Beibehaltung der hochohmigen Halbleiterschicht
entfernt wird.
Die hochohmige Halbleiterschicht kann auf übliche bekannte Weise, z. B. durch epitaktische Ablagerung,
gebildet werden. Für eine hochohmige z. B. aus Silicium
bestehende Schicht wird der spezifische Widerstand größer als 0,3 Ω · cm gewählt
Ein Verfahren der eingangs genannten Art ist aus der NL-OS 67 03 013 bekannt, nach der bei dem elektrolytischen
Ätzen eine Spannung angelegt wird, bei der das Material einer hochuhmigen Haibleiterschicht vom
N-Leitungstyp an der Grenze zwischen dieser Halbleiterschicht und dem Halbleitersubstrat aus niederohmigem
N-leitendem Halbleitermaterial praktisch nicht oder verhältnismäßig langsam in bezug auf das an die
hochohmige Halbleiterschicht grenzende Substratmaterial gelöst wird. Dadurch lassen sich dünne Halbleiterkörper
gleichmäßiger Dicke erzielen, die weiter zu Halbleiterbauelementen, z. B. zu integrierten Halbleiterschaltungen
mit z. B. durch Isoliermaterial oder durch Luft voneinander getrennten Schaltungselementen,
zu Speicherplatten für Aufnahmeröhren, insbesondere vom Vidikon-Typ, zu Halbleiterbauelementen mit
sich quer zu der Oberfläche von einer Seite zu der anderen Seite des Halbleiterkörper erstreckenden
PN-Übergängen und zu anderen Bauelementen verarbeitet werden können, bei denen eine besonders geringe
Dicke des Halbleiterkörpers erforderlich ist.
Bei der Herstellung dünner Halbleiterkörper, z. B. wenn vor dem Ätzvorgang wesentliche Teile des
herzustellenden Halbleiterbauelements gebildet werden, hat sich nun herausgestellt, daß die hochohmige
Haibleiterschicht manchmal angegriffen, z. B. örtlich durchgeätzt werden kann. Dieser Angriff kann derart
sein, daß ein unzusammenhängendes Ganzes erhalten wiH, das sich leicht auf mechanischem Wege entfernen
läßt.
Ferner wurde gefunden, daß dieses Durchätzen auftritt, wenn vor dem Ätzvorgang die hochohmige
Haibleiterschicht mit einer niederohmigen Haibleiterschicht versehen wird, die in dem herzustellenden
Halbleiterbauelement als vergrabene Schicht, z. B. zur Herabsetzung des Kollektorreihenwiderstandes eines
Transistors, dient. Auch wurde Durchätzen der hochohmigen Haibleiterschicht festgestellt, wenn diese Schicht
mit einer Metallschicht mit einem Muster von Leiterbahnen und Kontaktflächen für das Halbleiterbauelement
versehen wird.
Diese Schwierigkeiten in bezug auf das Durchätzen der hochohmigen Haibleiterschicht ergeben sich, wenn
diese Schicht mit einer Schicht aus gut leitendem
Material versehen ist. Die letztere Schicht kann dann
beim elektrolytischen Ätzen auch angegriffen werden.
Auch wurde gefunden, daß, sogar wenn die gut leitende Schicht kein zusammenhängendes Ganzes
bildet und aus geometrisch voneinander getrennten Gebieten besteht, die obenerwähnten Schwierigkeiten
in bezug auf den Angriff der hochohmigen Halbleiterschicht auftreten können.
Wenn die gut leitende Schicht aus Halbleitermaterial besteht, können «ich acht Kombinationen ergeben, und
zwar die Kombinationen N+NN+, N + NP+, P+NN+,
P+NP+, N+PN+, P+PN+, N + PP+ und P+PP+. Es
ergeben sich noch vier weitere Kombinationen, wenn die gut leitende Schicht aus Metall besteht, und zwar:
MNN+, MNP+, MPN+ und MPP+. Die Kombinationen
sind angegeben in der Reihenfolge: gut leitende Schicht — hochohmige Halbleiterschicht — Halbleitersubstrat.
Von den zwölf Kombinationen fallen drei aus, und zwar diejenigen, bei denen sowohl die hochohmige
Halbleiterschicht als auch das Halbleitersubstrat aus P-leitendem Halbleitermaterial bestehen. In diesen drei
Fällen handelt es sich nicht um ein Halbleitersubstrat, das unter Beibehaltung der hochohmigen H^ibleiterschicht
entfernt wird, weil in diesen Fällen sowohl das Halbleitersubstrat als auch die hochohmige Halbleiterschicht
gelöst werden.
Die Erfindung hat die Aufgabe, die obenerwähnten, bei dem eingangs genannten Verfahren auftretenden
Schwierigkeiten in bezug auf den Angriff der hochohmigen Halbleiterschicht und der gut leitenden Schicht
wenigstens größtenteils zu vermeiden.
Ihr liegt die Erkenntnis zugrunde, daß dies erreicht
werden kann, wenn sichergestellt wird, daß beim Vorhandensein einer gut leitenden Schicht ein sich
während des elektrolytischen Ätzens in der hochohmigen Halbleiterschicht bildendes Ladungsträger-Verarmungsgebiet
sich nicht über die ganze Dicke dieser Schicht erstrecken wird.
In Anwendung dieser Erkenntnis wird die genannte Aufgabe dadurch gelöst, daß vor dem selektiven
elektrolytisch-n Ätzen an der Oberfläche der hochohmigen
Halbleiterschicht eine Schicht aus gut leitendem Material gebildet wird, die durch die hochohmige
Halbleiterschicht von dem niederohmigen Halbleitersubstrat getrennt wird, und daß für die zwischen dem
niederohmigen Halbleitersubstrat und der gut leitenden Schicht liegende hochohmige Halbleiterschicht eine
Dicke gewählt wird, die mindestens gleich der Dicke des sich während des selektiven elektrolytischen Ätzens
unter der angelegten elektrischen Spannung in der hochohmigen Halbleiterscdicht bildenden Ladungsträger-Verarmungsgebietes
ist.
Das Verfahren nach der Erfindung hat den Vorteil, daß die hochohmige Halbleiterschicht und die gut
leitende Schicht während des selektiven elektrolytischen Ätzens praktisch nicht oder verhältnismäßig
langsam in bezug auf das niederohmige Halbleitersubstrat angegriffen werden.
Eine mögliche Erklärung wird nachstehend an Hand der Figurbeschreibung noch gegeben, wobei unter
anderem die Rolle der gut leitenden Schicht beim Auftreten der erwähnten Schwierigkeiten beschrieben
wird.
Die Dicke des sich während des elektrolytischen Ätzens in der hochohmigen Halbleiterschicht bildenden
Ladungsträger-VeraiTnungsgebietes ist von einer Vielzahl
von Faktoren, wie dem Halbleitermaterial, dem Leitungstyp, der Konzer.[ration der Dotierungsstoffe,
der Beweglichkeit der Ladungsträger und der bei dem elektrolytischen Ätzen angewandten Spannung, abhängig·
Bei einer bevorzugten Ausführungsform des Verfahrens nach der Erfindung wird für die hochohmige
Halbleiterschicht Silicium verwendet und
* 1,25 · Itf»
gewählt, wobei d die Dicke der hochohmigen Halbleiterschicht
zwischen dem niederohmigen Halbleitersubstrat und der gut leitenden Schicht in μΐη, | Nd-Na |
den Absolutwert des Unterschiedes zwischen den Konzentrationen der Donatoren (Np) und der Akzeptoren
(Na) in der hochohmigen Halbleiterschicht in
Atomen/cm3 und V die bei dem selektiven elektrolytischen
Ätzen angewandte Spannung in Volt darstellt
Wenn die erwähnte Beziehung durch die genannten Größen erfüllt wird, wird sich das Ladungsträger-Verarmungsgebiet nicht über die ganze Die1 : der hochohmigen Halbleiterschicht erstrecken, vorausgesetzt, daß diese hochohmige Halbleiterschicht hoher Qualität ist Indes können in der hochohmigen Halbleiterschicht örtlich Fehler auftreten. Daher wird vorzugsweise
Wenn die erwähnte Beziehung durch die genannten Größen erfüllt wird, wird sich das Ladungsträger-Verarmungsgebiet nicht über die ganze Die1 : der hochohmigen Halbleiterschicht erstrecken, vorausgesetzt, daß diese hochohmige Halbleiterschicht hoher Qualität ist Indes können in der hochohmigen Halbleiterschicht örtlich Fehler auftreten. Daher wird vorzugsweise
d2
i
ND - ΝΛ
V
> 2· ΙΟ15
gewählt
Bekanntlich ist \ Nd-Na\ der Beweglichkeit und
dem spezifischen Widerstand umgekehrt proportional und aus den beiden letzteren Größen läßt sich
erwünschtenfalls die Größe | Nd- Na | ermitteln.
In der Praxis werden mit dem Verfahren nach der
j5 Erfindung günstige Ergebnisse erzielt, wenn die
hochohmige Halbleiterschicht eine Dicke von mindestens 5 μΐη aufweist. Vorzugsweise wird eine N-Ieitende
hochohmige Halbleiterschicht mit einem spezifischen Widerstand von mindestens 1 Ω · cm verwendet.
Vorzugsweise wird eine P-leitende hochohmige Halbleiterschicht mit einem spezifischen Widerstand
von t .indestens 0,5 Ω ■ cm verwendet.
Vorzugsweise weist die verwendete hochohmige Halbleiterschicht einen spezifischen Widerstand von
höchstens 10 Ω · cm auf.
Die nach dem Ätzen noch verbleibende hochohmige Halbleiterschicht kann in vielen Fällen unbedenklich
beibehalten und möglicherweise in dem herzustellenden Halbleiterbauelement benutzt werden. Wenn jedoch die
so Beibehaltung der hochohmigen Halbleiterschicht unerwünscht
ist, kann diese Schicht auf bekannte Weise durch chemisches Ätzen entfernt werden.
Einige Ausführungsbeispiele des Verfahrens nach der Erfindung werden im folgenden an Hand der Zeichnun-
-,5 gen näher erläutert. Es zeigt
Fig. 1 schematisch einen Schnitt durch ein Halbleiterbauelement in einer Herstellungsstufe vor dem
selektiven elektrolytischen Ätzen bei Anwendung des erfindungsgemäßen Verfahrens,
bo Fig.2 schematise einen Schnitt durch einen Teil
eines Halbleiterbauelements während des selektiven elektrolytischen Ätzens bei Anwendung des erfin^ungsgemäßen
Verfahrens,
Fig. 3 schematisch einen Schnitt durch einen Teil
ι,-, eines anderen Halbleiterbauelements während des
selektiven elektrolytischen Ätzens bei Anwendung des erfindungsgemäßen Verfahrens,
F i g. 4 und 5 schematische Schnitte durch einen Teil
eines Halbleiterbauelements in aufeinanderfolgenden
Herstelliingsstufcn bei Anwendung des erfindungsgemäßen
Verfahrens,
F i g. 6 und 7 schematische Schnitte durch einen Teil eines anderen Halbleiterbauelements in aufeinanderfolgenden
Herstellungsstufen bei Anwendung des erfindungsgemäßen Verfahrens,
F i g. 8 und 9 .schematische Schnitte durch einen Teil
eines weiteren Halbleiterbauelements in aufeinanderfolgenden Herstellungsstufen bei Anwendung des erfindungsgemäßen
Verfahrens.
Bei dem Verfahren zum Herstellen eines Halbleiterbauelements nach der Erfindung wird z. B. an der
Oberfläche 1 einer Seite eines Halbleitersubstrats 2 (siehe Fig. 1) aus niederohmigem Halbleitermaterial
eine Schicht 3 aus hochohmigem Halbleitermaterial, z. B. durch epitaktische Ablagerung, gebildet. Bevor das
Halbleitersubstrat 2 durch elektrolytisches Ätzen
t η *·[ I Xs^Vt η Λ r\nr
gen Halbleiterschicht eine Schicht aus gut leitendem Material 5. z. B. gleichfalls durch epitaktische Ablagerung
von Halbleitermaterial, gebildet. Bei epitaktischer Ablagerung lagert sich auch auf der der Seite 1
gegenüberliegenden Seite 6 des Halbleitersubstrats 2 Material ab. Dieses Material kann auf übliche Weise
entfernt werden. Mit Hilfe einer Schicht 7 aus einem geeigneten Klebemittel. /.. B. Bienenwachs, wird das
Halbleitersubstrat 2 derart an einem Träger 8. /.. B. aus Glas, festgeklebt, daß die Seite 6 des Halbleitersubstrats
2 frei bleibt.
Dann wird auf übliche bekannte Weise (siehe z. B. die NL-OS 67 03 013) an das Halbleitersubstrat ein für die
e'ektrolytische Ätzung geeignetes Potential in bezug auf eine Elektrode gelegt, die mit dem Halbleitersubstrat in
ein geeignetes Ätzbad getaucht ist (siehe F i g. 2 und 3).
Die obenerwähnten Schwierigkeiten, die sich bei dem elektrolytischen Ätzen durch das Vorhandensein einer
gut leitenden Schicht ergeben können, und die vorteilhafte Wirkung des Verfahrens nach der Erfindung
könnten auf folgende Weise erklärt werden.
Zunächst wird von dem obenerwähnten Fall ausgegangen (siehe Fig. 2), in dem auf einem Halbleitersubstrat
21 aus niederohmigem N-leitendem Halbleitermaterial eine hochohmige N-Ieitende Halbleiterschicht 22
gebildet wird. Mit Hilfe einer elektrolytischen Ätzung wird nun das Halbleitersubstrat 21 dadurch entfernt, daß
an dieses Substrat ein Potential von z. B. + 10 V in bezug auf eine Elektrode 28 gelegt wird, die mit dem
Halbleitersubstrat 21 in ein Ätzbad 29 getaucht ist. Nachstehend sei angenommen, daß die Ätzflüssigkeit
des Ätzbads nur eir?n vernachlässigbaren Widerstand aufweist. Nun fließt ein Strom zwischen dem Halbleitersubstrat
21 und der Elektrode 28 und das Substrat wird geätzt. Auch die hochohmige Halbleiterschicht 22 weist
ein Potential von + 10 V in bezug auf d?.s Ätzbad auf. An
der Steile, wo das Halbleitersubstrat 21 entfernt worden ist. wird die hochohmige Halbleiterschicht 22 ein
Ladungsträger-Verarmungsgebiet 24 aufweisen, so daß dort die hochohmige Halbleiterschicht 22 praktisch
nicht oder verhältnismäßig langsam in bezug auf den noch wegzuätzenden Teil des Halbleitersubstrats 21
angegriffen wird.
Die hochohmige Halbleiterschicht 22 kann wohl angegriffen werden, wenn auf dieser Schicht eine gut
leitende Schicht 25 aus z. B. niederohmigem N-leitendem Halbleitermaterial angebracht ist. Wenn nämlich
die bei der elektrolytischen Ätzung angewandte Spannung derart groß ist. daß das Ladungsträger-Verarmungsgebiet
24 die gut leitende Schicht 25 erreicht, die gleichfalls ein Potential von + 10 V aufweist, werden
durch eine lawinenartige Erzeugung von Ladungsträgern in der gut leitenden Schicht 25 die hochohmige
Halbleitersehicht 22 und anschließend auch die gut leitende Schicht 25 angegriffen.
Die Erklärung entspricht der bei der obenerwähnten Kombination N'NN-, wenn das Halbleitersubstrat 21
aus niederohmigem P-Ieitendem Material bcMehi. wenn
also die Kombination NNP' vorliegt.
Wenn die gut leitende Schicht 25 aus niederohmigem P-leitendcm Halbleitermaterial besteht (Kombination
P1NP' und Kombination P-NN-), trifft die gleiche
Erklärung zu, mit der Maßgabe, daß die Spannung der gut leitenden Schicht 25 um die Diffusionsspannung
über dem PN-Übergang zwischen den Schichten 22 und 25 niedriger als die angelegte Spannung sein kann.
Nun wird die Möglichkeit betrachtet, die sich ergibt, \\jnnr\ jjjg b-Gchohm!0*1 Hs!b!p!*prcrh!rht 2^ Ρ-!ρ!*ρπ^ Ιςί
Dabei kann ein P-Ieitendes Halbleitersubstrat außer Betracht gelassen werden (die Kombinationen
N * PP* ' und P * PP ·), weil, wie bereits bemerkt wurde,
in diesen Fällen bei der elektrolytischen Ätzung die hochohmige Halbleiterschicht nicht beibehalten wird.
Es bleiben dann zwei Möglichkeiten übrig, bei denen also eine hochohmige Halbleitersehicht vom P-Leitungstyp
auf einem niederohmigen Halbleitersubstrat vom N-Le'.'jngstyp gebildet ist (die Kombinationen
P'PN* und N ' PN').
Die hochohmige P-leitende Halbleitersehicht 32 (siehe F i g. 3) weist dann bei dem elektrolytischen
Ätzen ein Ladungsträger-Verarmungsgebiet 34 auf der Seite des wegzuätzenden Halbleitersubstrats 31 auf.
Wenn auf der hochohmigen Halbleitersehicht 32 eine gut leitende Schicht 35 aus P-leitendem Halbleitermaterial
angebracht ist (P-PN) und das Ladungsträger-Verarmungsgebiet 34 in der hochohmigen Halbleitersehicht
32 die gut leitende Schicht 35 erreicht, werden dort lawinenartig Ladungsträger erzeugt, durch die die
hochohmige Halbleitersehicht 32 und die gut leitende Schicht 35 angegriffen werden können. Falls die gut
leitende Schicht 35 aus N-leitendem Halbleitermaterial besteht (N * PN ·). trifft eine ähnliche Erklärung zu.
Wenn die gut leitende Schicht aus Metall besteht, treffen ähnliche Erklärungen wie für eine solche Schicht
aus Halbleitermaterial zu.
Der Vorteil des Verfahrens nach der Erfindung wird durch eine Anzahl von Versuchen nachgewiesen, bei
denen auf einem niederohmigen Halbleitersubstrat eine hochohmige N- oder P-leitende Halbleitersehicht
gebildet wird, auf der anschließend eine gut leite. Je Schicht angebracht wird. Die Ergebnisse sind in der
nachstehenden Tabelle zusammengefaßt.
Spalte 1 gibt die Nummer des Versuches an. Spalte 2 gibt den Leitungstyp des für die hochohmige Halbleiterschicht
verwendeten Siliciums. Spalte 3 die Dicke in μττι der verwendeten hochohmigen Halbleiterschicht, Spalte
4 den Wert von | Np- ΝΛ \ in Atomen/cm3 und Spalte
5 den Wert des Produkts cP | No- N* | an. während die
Spalte 6 angibt, ob beim Vorhandensein einer gut leitenden Schicht die hochohmigen Halbleitersehicht
beim Wegätzen des Halbleitersubstrats beibehalten (+) oder nicht beibehalten (—) werden.
Es sei bemerkt, daß | Nn-N* \ aus dem spezifischen
Widerstand — auf übliche bekannte Weise durch das Vierpunktsverfahren gemessen — und aus der für
homogene Grundmaterialien bekannten Beweglichkeit errechnet ist.
20 3
| N Kl | X | Kl" | H ■ | ld |
| N c· | ld11 | (I.I1) | Kl | |
| N s | K | 1(1 : | 1 . | ld |
| |i T | \ 2 | Kl1 | I.2K | Kl |
| P 5 | ι τ ■ | Kl | SS . | III |
| I1 > | ; ι · | Kl" | (i.K ■ | K) |
Die beim clcktrolytischcn Ätzen angewendete Spannung
betrug IO V. Aus der Tabelle geht iilso hervor, dall
für die Versuche I und 5 gilt, daß
ZV,,-/V, | > 2 ■ K)"
ist.
Außerdem wurde gefunden, daß der bei ilen
g g
gen llalblcitcrschichl wesentlich geringer als bei
Versuch 2 ist.
f J e i s ρ i e I I
Γ i g. 4 zeigt einen senkrechten Schnitt durch eine
Scheibe aus mit Antimon dotiertem N leitendem Silicium mit einer Dicke von etwa 300 μΐη und einem
Durchmesser von 2 cm. Der spezifische Widerstand des N-Ieitcnden Materials des Substrats 41 beträgt
0,007 Ω · cm. Das niederohmige Substrat 4t ist aus
einem stabförmigen Silicium-Einkrislall dadurch erhalter,
daß dieser senkrecht zu seiner Längsrichtung durch Sägen in Scheiben zerlegt wird, und eine Siliciumscheibc
weiter auf die angegebene Dicke abgeschliffen wird. Dann wird das Halbleitersubstrat auf übliche bekannte
Weise vorbehandelt, wobei eine Seite mit Aluminiumoxyd mit einer Korngröße von clw? 0,05 μπι poliert und
in einem Gemisch von gasförmiger Salzsäure und Wasserstoff geätzt wird. Das Silicium-Subslrat wird bei
der letzteren Behandlung auf etwa 1100° C erhitzt.
Anschließend wird auf bekannte Weise epitaktisch eine hochohmige Halbleitcrschicht 42 auf einer Seite
des Halbleitersubstrats 41 angebracht, wobei das Material dieser Schicht aus N-Ieitendem Silicium mit
einem spezifischen Widerstand von
5 Ω · cm( \Np-NA\ = 8 · 10'<
Atome/cm^)
besteht. Die epitaktische Halbleiterschicht 42 kann z. B. dadurch erhalten werden, daß ein Gasgemisch von
Siliciumtelrachlorid und Wasserstoff, dem etwas Phosphorhydrid zugesetzt ist, am Silicium-Substrat 41
entlanggeführt wird, wobei es auf eine Temperatur von 1050°C erhitzt wird.
Die epitaktische Ablagerung wird 15 Minuten lang fortgesetzt, wobei eine Schichtdicke von 15 μΐη erhalten
wird. Durch Oxidation in feuchtem Sauerstoff bei einer Temperatur von HOO0C wird dann eine Siliciumoxidschicht
43 gebildet, in der durch ein Photomaskierungsverfahren eine öffnung 47 angebracht wird. Dann wird
durch eine Bordiffusion eine mit Bor dotierte Schicht 45 gebildet, die eine Dicke von 2 μπι aufweist.
Anschließend wird auf gleiche Weise wie beim Anbringen der öffnung 47 eine öffnung 44 in der
Oxidschicht 43 angebracht. Über die Öffnung 44 wird auf übliche bekannte Weise Phosphor in die hochohmige
Silicium-Schicht 42 hineindiffundiert, wobei sich eine mit Phosphor dotierte gut leitende Schicht 46 bildet, die
eine Dicke von weniger als 3 μηι und einen spezifischen
Widerstand von 0,001 Ω ■ cm aufweist.
Die in den Öffnungen 44 und 47 auf der gul leitenden
Schicht 46 und der Schicht 45 gebildeten Phosphat- bzw. IJoratgläser werden auf übliche bckannU Weise
entfernt, wonach die Schichten 46 und 45 mit den
Leiterbahnen 51 bzw. 52 kontaktiert werden (siehe I i g. 5). Die gut leitende Schicht 46 dient /ur
Herstellung eines ohmschen Kontakts /wischen der Leiterbahn 51 und der hochohmipen Silicium-Schicht 42.
Die Schicht 45 bildet einen PN-Übergang mit der hochohniigcn Silicium-Schicht 42.
Der erhaltene Halbleiterkörper wird nun mit Hilfe von Bienenwachs auf einem Glasträger befestigt.
Mit Hilfe einer Kunststoffklammer, die gegen III
beständig ist und z. B. aus Polymcthylmetacrylai besteht,
wird nun ein Platinanschluß gegen die Seite 48 des Silicium-Substrats 41 gedrückt.
Die angewendete Ätzflüssigkeit besteht aus I Volumenteil konzentrierter flußsäure (50 Gcw.-%) und
!0 Vo!i!!Tie"tci!eri Wasser, !m Ä'.7.bBd befindet sich nnrh
eine Platinelcktrode, die aus Platingaze besteht und an einem Platinstiel befestigt ist, der teilweise über die
Ätzflüssigkeit hinausragt und der einen elektrischen Anschluß für die Platinelektrode bilden kann.
Das Silicium-Substrat 4! und die Plalinelektrodc werden in das Atzbad getaucht, wobei an das
Silicium-Substrat 41 ein positives Potential von 10 V in bezug auf die Platinelektrode gelegt wird. Die
Ätzgeschwindigkeit beträgt etwa 2 μΐτι/min.
Wenn durch das Wegätzen des Silicium-Substrats 41 die Ätzflüssigkeit mit der hochohmigen Halbleiterschicht
42 in Kontakt kommt, wird der Ätzvorgang, trotz des Vorhandenseins der gut leitenden Schicht 46.
beendet. Dann wird die hochohmige Siliciumschicht 42 in bekannter Weise auf chemischem Wege geätzt, bis
die Schichten 45 und 46 erreicht werden. Auf diese Weise wird der in I- i g. 5 dargestellte Schichtenaufbau
erhalten, der einen Teil einer Struktur mit vertikalen PN-Übergängen, und zwar eine Diode bildet.
Beispiel Il
Auf einer Seite eines Halbleitersubstrats 61 (siehe Γ i g. 6), das aus einem in der (100)-Richtung gewachsenen
stabförmigen Einkristall erhalten ist und das aus mit Antimon dotiertem N-leitendem Silicium mit einem
spezifischen Widerstand von 0,007 Ω · cm besteht und die Abmessungen nach Beispiel I aufweist, wird eine
hochohmige Schicht 62 aus P-Ieitendem Silicium mit einem spezifischen Widerstand von
1 Ω ■
= 1.5 · 10lf>
Atome/cm')
epitaktisch abgelagert, bis eine Schichtdicke von 5 μπι
erreicht ist. Die hochohmige Silicium-Schicht 62 wird epitaktisch mit einer gut leitenden Schicht 63 aus
N-leitendem Silicium mit einer Dicke von 5 μιτι und
einem spezifischen Widerstand von 0,05 Ω · cm versehen. Auf der gut leitenden Schicht 63 wird gleichfalls
epitaktisch eine Schicht 64 aus N-leitendem Silicium mit einer Dicke von 5 μπη und einem spezifischen Widerstand
von 20 Ω cm niedergeschlagen. In der letzteren Schicht werden auf übliche bekannte Weise durch
Diffusion über Öffnungen in einer Oxidschicht 67 P-leitende Basisgebiete 65 und N-Ieitende Emittergebiete
66 gebildet. Dann werden die Basisgebiete 65 gleichfalls auf übliche bekannte Weise mit Elektroden
und Anschlußleitern 69 und 70 und die Emittergebiete 66 mit der Elektrode und dem Anschlußieiter 68
versehen. Gleich wie beim Beispiel I wird nun der
I lalbiciterkörper unter Zuhilfenahme eines ät/.bestnndigen Klebctiiittels. mit der Seite, auf der sich die
F-llektroden und Anschlußleitcr befinden, auf einer
(ilasplatte festgeklebt. Dann wird das Silicium Substrat 61 auf elektrolytischem Wege in der oben bereits
beschriebenen Weise entfernt. Hei dem elektrolytischen
Äl/en werden die Schichten 62 und 63 nicht angegriffen.
Dann wird die hochokmige Silicium-Schicht 62 durch chemisches Ätzen entfernt. Die dann freigelegte gut
leitende Schicht 63 wird auf galvanischem Wege mil
einer Kupferschicht 71 überzogen (siehe Tig. 7). Die Kupferschicht 71 dient zunächst als Ätzmaske für die
folgende anisotrope Ätzung. Dabei werden über öffnungen in der Schicht 71 die Schichten 6.1 und 64 auf
übliche Weise mit einer KOH und Isopropanol enthaltenden Ätzflüssigkeit durchgeätzt. In dem in
F-" ig. 7 dargestellten Flalbleiterbauelemeni mit durch
Luft gegeneinander isolierten Transistoren dienen sowohl die gut leitende Schicht 6i ais auch die
Metallschicht 71 zur Flerabsetzung des Kollektorreihenwiderstandes der epitaktischen Schicht 64. Die
Kupferschicht 71 ist wichtig, weil beim Vorhandensein dieser Schicht der Widerstand der gut leitenden Schicht
63 nicht zu niedrig zu sein braucht, was bei ihrer Bildung mit Flilfe der Epitaxie günstig sein kann. Ein guter
ohmscher Kontakt zwischen der Kupferschicht 71 und der gut leitenden Schicht 63 kann nur hergestellt
werden, wenn der Widerstand der gut leitenden Schicht 63 nicht zu hoch ist.
Beispiel III
Statt das Halbleitersubstrat mit Hilfe eines Klebemittels, wie Bienenwachs, auf einem Glasträger festzukleben,
kann das Halbleitersubstrat 81 (siehe Fig. 8) auf der Seite, auf der sich die epitaktischen Schichten 82 und
83 befinden, auf denen bereits ein Oxidüberzug 84 angebracht ist, durch Zersetzung einer Siliciumverbindung
mit einer Schicht 85 aus polykristallinem Silicium versehen werden, wodurch ein dauernder temperaturbeständiger
Träger gebildet wird. Das weitere Verfahren entspricht dem der vorhergehenden Beispiele. Die
hochohmige Schicht 82 aus N-Ieitendem Silicium hat eine Dicke von IO μΐπ und einen spezifischen Widerstand
von
5 Ω · cm(| Nn-NA\ = 8 ■ 1014 Atome/cm').
Die gut leitende Schicht 83 besteht aus N-Ieitendem Silicium, hat eine Dicke von 5 μΓη und weist einen
spezifischen Widerstand von 0,05 Ω · cm auf und wird
epitaktisch auf der hochohmigen Silicium-Schicht 82 abgelagert. Mit Hilfe eines üblichen bekannten Photomaskicrungsverfnhrens
werden Öffnungen in die Schichten 82 und 81 geätzt, mit der Maßgabe, daß die
hochohmige Silicium-Schicht 82 nicht völlig durchgeätzt wird. Hei dem elektrolytischen Ätzen wird die
hochohmige Silicium-Schicht 82 noch nicht in voneinander
getrennte I lalbleitergfcbiete geteilt und bildet diese
Schicht 82 noch ein zusammenhängendes Ganzes. Anschließend wird die Schicht 84 aus Siliciumoxid durch
Oxidation bei erhöhter Temperatur gebildet.
Die Schicht 85 aus polykristallinem Silicium kann in
genügender Dicke angebracht werden, um ein festes selbsttragendes Gebilde mit einer Dicke von z. B. 100 bis
200 μηι zu erhallen. Bei Epitaxie durch Zersetzen von
SiCU in Gegenwart von Wasserstoff bei einer Temperatur der zu überziehenden Oberfläche von 1050"C nimmt
die Dicke z. B. um I μιπ pro Minute zu.
Während des anschließenden elektrolytischen Ätzens wird das Silicium-Substrat 81 unter Beibehaltung der
iiociiuhiiMgcii .SiIiCiUiIi-Si-MiCMt 82 und der gli
Schicht 83 entfernt. Danach wird auf chemischem Wege ein Teil der hochohmigen Silicium-Schicht 82 entfernt,
derart, daß ein Gebilde mit durch die Oxidschicht 84 voneinander getrennten Flalbleitergebieten aus den
ursprünglichen Schichten 82 und 81 gebildet wird.
In die Teile der hochohmigen Silicium-Schicht 82
können auf übliche bekannte Weise Basisgebiete 87 und Emittergebiete 86 eindiffundiert werden, die mit
Elektroden und AnschluDleitern versehen werden können. Bei dem in Fig.9 dargestellten Transistoren
enthaltenden Flalbleiterbauelement dient die Siliciumschicht 83 zur Flerabsetzung des Kollektorreihenwiderstandes
der Transistoren.
Das erwähnte Ätzbad kann auch eine andere Zusammensetzung haben. Für das selektive elektrolytische
Ätzen wurden z. B. mit Erfolg Ätzbäder verwendet, die aus Gemischen von 1 Volumenteil konzentrierter
Flußsäure (50 Gew.-°/o) und 6 bis 10 Teilen einer Lösung
von 200 g NH4F in 100 g Wasser bestanden.
Neben dem erwähnten Silicium lassen sich auch andere Halbleitermaterialien, wie Germanium, verwenden.
Als Material für die gut leitende Schicht lasse" sich auch Metalle, z. B. Molybdän, verwenden.
Wo oben im Zusammenhang mit dem Entfernen des Flalbleitersubstrats und dem Angriff der hochohmigen
und der gut leitenden Schicht die Ausdrücke »niederohmig«, »hochohmig« und »gut leitend« gebraucht
werden, sollen diese Begriffe in bezug auf das verschiedene Verhalten beim elektrolytischen Ätzen
und nicht in bezug auf die Eigenschaften in einem Flalbleiterbauelement betrachtet werden.
Flici/ii 2 Mhut Zeichnungen
Claims (2)
1. Verfahren zum Herstellen eines Halbleiterbauelements auf einem schichtförmigen Halbleiterkör- s
per, bei dem an der Oberfläche einer Seite eines Halbleitersubstrats aus niederohmigem Halbleitermaterial
eine Schicht aus hochohmigem Halbleitermaterial gebildet wird und durch selektives elektrolytisches
Ätzen das Halbleitersubstrat unter Beibe- ι ο haltung der hochohmigen Halbleiterschicht entfernt
wird, dadurch gekennzeichnet, daß vor dem selektiven elektrolytischen Ätzen an der
Oberfläche (4) der hochohmigen Halbleiterschicht (3) eine Schicht (5) aus gut leitendem Materia!
gebildet wird, die durch die hochohmige Halbleiterschicht (3) von dem niederohmigen Halbleitersubstrat
(2) getrennt wird, und daß für die zwischen dem niederohmigen Halbleitersubstrat (2) und der gut
leitenden Schicht (5) liegende hochohmige Halbleiterschicht t3) eine Dicke gewählt wird, die
mindestens gleich der Dicke des sich während des selektiven elektrolytischen Ätzens unter der angelegten
elektrischen Spannung in der hochohmigen Halbleiterschicht (3) bildenden Ladungsträger-Verarmungsgebietes
ist.
2. Verfahren nach Anspruch ', dadurch gekennzeichnet,
daß für die hochohmige Haibleiterschicht (3) Silicium verwendet wird und
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL6910274A NL6910274A (de) | 1969-07-04 | 1969-07-04 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2031333A1 DE2031333A1 (de) | 1971-01-21 |
| DE2031333B2 DE2031333B2 (de) | 1977-11-17 |
| DE2031333C3 true DE2031333C3 (de) | 1978-07-13 |
Family
ID=19807388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2031333A Expired DE2031333C3 (de) | 1969-07-04 | 1970-06-24 | Verfahren zum Herstellen eines Halbleiterbauelementes |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US3640807A (de) |
| JP (1) | JPS501985B1 (de) |
| AT (1) | AT322633B (de) |
| BE (1) | BE752897A (de) |
| CH (1) | CH512144A (de) |
| DE (1) | DE2031333C3 (de) |
| ES (1) | ES381370A1 (de) |
| FR (1) | FR2050507B1 (de) |
| GB (1) | GB1316830A (de) |
| NL (1) | NL6910274A (de) |
| SE (1) | SE368114B (de) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3902979A (en) * | 1974-06-24 | 1975-09-02 | Westinghouse Electric Corp | Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication |
| US3962052A (en) * | 1975-04-14 | 1976-06-08 | International Business Machines Corporation | Process for forming apertures in silicon bodies |
| US4033787A (en) * | 1975-10-06 | 1977-07-05 | Honeywell Inc. | Fabrication of semiconductor devices utilizing ion implantation |
| US4054497A (en) * | 1975-10-06 | 1977-10-18 | Honeywell Inc. | Method for electrolytically etching semiconductor material |
| JPS6047725B2 (ja) * | 1977-06-14 | 1985-10-23 | ソニー株式会社 | フエライトの加工法 |
| US4141621A (en) * | 1977-08-05 | 1979-02-27 | Honeywell Inc. | Three layer waveguide for thin film lens fabrication |
| US4257061A (en) * | 1977-10-17 | 1981-03-17 | John Fluke Mfg. Co., Inc. | Thermally isolated monolithic semiconductor die |
| NO843614L (no) * | 1983-09-13 | 1986-06-23 | Marconi Co Ltd | Infra-roed detektor |
| US4554059A (en) * | 1983-11-04 | 1985-11-19 | Harris Corporation | Electrochemical dielectric isolation technique |
| JPS6415913A (en) * | 1987-07-09 | 1989-01-19 | Mitsubishi Monsanto Chem | Epitaxial growth method of substrate for high-brightness led |
| EP0309782B1 (de) * | 1987-09-30 | 1994-06-01 | Siemens Aktiengesellschaft | Verfahren zum Ätzen von (100) Silizium |
| US4995953A (en) * | 1989-10-30 | 1991-02-26 | Motorola, Inc. | Method of forming a semiconductor membrane using an electrochemical etch-stop |
| JP3151816B2 (ja) * | 1990-08-06 | 2001-04-03 | 日産自動車株式会社 | エッチング方法 |
| US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US6563133B1 (en) * | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
| US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US9465049B2 (en) * | 2012-04-13 | 2016-10-11 | James B. Colvin | Apparatus and method for electronic sample preparation |
| CN111895679B (zh) * | 2020-09-10 | 2022-04-01 | 江西北冰洋实业有限公司 | 一种半导体制冷片安装机构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL153947B (nl) * | 1967-02-25 | 1977-07-15 | Philips Nv | Werkwijze voor het vervaardigen van halfgeleiderinrichtingen, waarbij een selectief elektrolytisch etsproces wordt toegepast en halfgeleiderinrichting verkregen met toepassing van de werkwijze. |
| NL6706735A (de) * | 1967-05-13 | 1968-11-14 |
-
1969
- 1969-07-04 NL NL6910274A patent/NL6910274A/xx unknown
-
1970
- 1970-06-24 DE DE2031333A patent/DE2031333C3/de not_active Expired
- 1970-07-01 CH CH997670A patent/CH512144A/de not_active IP Right Cessation
- 1970-07-01 US US51575A patent/US3640807A/en not_active Expired - Lifetime
- 1970-07-01 SE SE09130/70A patent/SE368114B/xx unknown
- 1970-07-01 AT AT590870A patent/AT322633B/de not_active IP Right Cessation
- 1970-07-02 GB GB3226170A patent/GB1316830A/en not_active Expired
- 1970-07-02 ES ES381370A patent/ES381370A1/es not_active Expired
- 1970-07-02 BE BE752897D patent/BE752897A/xx unknown
- 1970-07-03 FR FR707024780A patent/FR2050507B1/fr not_active Expired
- 1970-07-03 JP JP45057817A patent/JPS501985B1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| ES381370A1 (es) | 1972-12-01 |
| JPS501985B1 (de) | 1975-01-22 |
| FR2050507A1 (de) | 1971-04-02 |
| US3640807A (en) | 1972-02-08 |
| AT322633B (de) | 1975-05-26 |
| DE2031333B2 (de) | 1977-11-17 |
| BE752897A (fr) | 1971-01-04 |
| CH512144A (de) | 1971-08-31 |
| GB1316830A (en) | 1973-05-16 |
| DE2031333A1 (de) | 1971-01-21 |
| NL6910274A (de) | 1971-01-06 |
| SE368114B (de) | 1974-06-17 |
| FR2050507B1 (de) | 1974-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2031333C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
| DE2544736C2 (de) | Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium | |
| DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE1439935A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
| DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
| DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
| DE1130932B (de) | Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren | |
| DE1544214A1 (de) | Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung | |
| DE1087704B (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang | |
| DE1489240B1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE1944131A1 (de) | Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen | |
| DE2602705C3 (de) | Photokathode vom Hl-V-Typ für das nahe Infrarot und Verfahren zu ihrer Herstellung | |
| DE1489250B2 (de) | Transistor mit mehreren Emitterzonen | |
| DE1194500B (de) | Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen | |
| DE1170082B (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE1182750B (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2152057A1 (de) | Verfahren zur Herstellung eines Halbleiteraufbaus | |
| DE1464305B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente | |
| DE1644025A1 (de) | Halbleiter-Anordnung mit diffundierten Zonenuebergaengen | |
| DE1564958C3 (de) | Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung | |
| DE2021460A1 (de) | Verfahren zur Herstellung von Halbleiteranordnungen | |
| DE1564860A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
| DE1015937B (de) | Verfahren zur Herstellung von Halbleitern mit p-n-Schichten | |
| DE1285625C2 (de) | Verfahren zur herstellung eines halbleiterbauelements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |