DE2544736C2 - Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium - Google Patents

Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium

Info

Publication number
DE2544736C2
DE2544736C2 DE2544736A DE2544736A DE2544736C2 DE 2544736 C2 DE2544736 C2 DE 2544736C2 DE 2544736 A DE2544736 A DE 2544736A DE 2544736 A DE2544736 A DE 2544736A DE 2544736 C2 DE2544736 C2 DE 2544736C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor body
semiconductor
impurities
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2544736A
Other languages
English (en)
Other versions
DE2544736A1 (de
Inventor
Michael Robert Newburgh N.Y. Poponiak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2544736A1 publication Critical patent/DE2544736A1/de
Application granted granted Critical
Publication of DE2544736C2 publication Critical patent/DE2544736C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/015—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1. Bei Verfahren zum Herstellen von integrierten Halblelterschaltungen und insbesondere bei der technischen Anwendung von Silicium und der Herstellung von Halb- ' leltervorrichtungen daraus hat die Entwicklung in den letzten zehn Jahren sehr große Fortschritte gemacht. Ganz allgemein strebt man dabei eine bisher kaum vorstellbare Integration an, d. h., man versucht auf einem Halblelterplättchen eine Dichte von mehreren tausend Schaltkreisen je mm2 zu erzielen. Bei einigen Verfahrensschritten bei den Herstellungsverfahren, insbesondere beim Erstellen von Masken und bei photolithographic sehen Verfahren, hat es einige beträchtliche Schwierigkeiten gegeben, jedoch ergaben sich auch völlig unerwartete Schwierigkelten aus dem Material selbst und seinem Verhalten Im Betrieb, die auf kleinste Mengen an Verunreinlgungen zurückzuführen waren und die bis jetzt noch nicht vollständig beherrscht werden konnten.
Es Ist also eine bessere Qualitätskontrolle des Halbleitermaterials, Insbesondere des Slllclums, notwendig. Insbesondere hat die Anwesenheit solcher Mikrodefekte, wie z. B. Ausfällungen, ein Wandern von Störstoffen, krlslstllographlsche Defekte, wie z. B. Versetzungen Im Kristallgitter und Stapelfehler einen beherrschenden Einfluß auf die Ausbeute, auf die Zuverlässigkeit und das Betriebsverhallen von Halbleitervorrichtungen bei hochintegrierten Schaltungen gehabt. Diese Mikrodefekte sind theoretisch wohlbekannt und es gibt ober diese Probleme eine ziemliche Menge einschlägiger Literatur.
Die Anwesenheit von Kristall fehlern und metallischen Störelementen oder Störstoffen in einem Halbleiterkörper kann eine Verschlechterung der elektrischen Eigenschaften zur Folge haben, wie dies beispielsweise von Goetzberger und Shockley In Journal of Applied Physics, Band 31 (1960), Nr. 10, Seite 1821-1824; durch Mets im Journal Electrochemical Society, Band 112 (1965), Nr. 4, Seite 420-425, durch Lawrence im Journal Elektrochemical Society, Band 112 (1965), Nr. 8, Seite 796-800 und durch Popontak, Keenan und Schwenker im Semiconductor Silicon 1973, Seite 701-716 beschrieben wurde.
Verunreinigungen und insbesondere schnelldiffundierende Metalle wie Au, Cu, Fe und Ni stellen in Integrierten Halbleiterschaltungen ein sehr gewichtiges Problem dar, insbesondere bei hochintegrierten Schaltungen mit einer hohen Dichte der einzelnen Bauelemente. Diese Verunreinigungen haben einen schädlichen Einfluß auf die elektrischen Eigenschaften einer Halbleitervorrichtung auf mindestens zweifache Weise. Bei der Herstellung von monokristallinem Silicium ergeben sich, und dies ist unvermeidlich, viele kleine Defekte in dem Kristall, während dieser aufwächst und/oder Versetzungen in den Halbleitervorrichtungen während der Verarbeitung, beispielsweise durch Diffusion oder durch während des epitaxialen Aufwachsens von Schichten auftretende thermische Gradieirien oder durch atomare Fehlanpassungen. Während der Herstellung solcher Vorrichtungen sammeln sich die verunreinigenden Metalle in diesen Versetzungen an und wirken als Rekombinationszentren. Treten diese Rekombinationszentren in einer Verarmungszone einer Halbleitervorrichtung auf, so lassen diese Zentren einen Stromfluß zu, wodurch die Wirksamkeit dieser Halbleitervorrichtungen abnimmt. Dieser Zustand wird im allgemeinen ais sogenannter weicher Übergang bezeichnet. Es gibt weiterhin Störungen im Kristallgitter, die sich In Längsrichtung des Kristallgitters erstrecken. Diese Defekte können durch einen auf dem Substratplättchen vorhandenen kristallinen Defekt verursacht werden, der sich beim Aufwachsen einer epitaxialen Schicht fortschreitend nach oben fortsetzt. Während der Verarbeitung bewegen sich metallische Verunreinigungen in dem Körper und werden in diesen Defekten ausgefällt. Wenn in einem Transistor ein solcher Fehler zwischen Emitter u»id Kollektor auftritt, dann ergeben sich besonders lästige Schwierigkelten. Während der Emitterdiffusion diffundiert das Dotierungselement selektiv in den Fehler. Zusätzlich dazu werden metallische Verunreinigungen in dem Halbleiterkörper ebenfalls in dem Fehler eingefangen. Die Kombination von Verunreinigung und Störelement ergibt einen Leckstrompfad vom Emitter zum Kollektor, so das das Halbleiterbauelement durch diesen Kurzschluß unbrauchbar wird. Dieses Phänomen ist im einzelnen durch Barson, Hess und Roy Im Journal of the Electrochemical Society, Februar 1969, Band 116, Nr. 2, Selten 304-307 beschrieben.
in der Technik sind die verschiedensten Getterverfah· ren bekanntgeworden. Im allgemeinen geht man dabei so vor, daß man die verunreinigenden Stoffe entweder einfängt oder unbeweglich macht, d. h. immobilisiert. Es wurde gezeigt, daß eine hochkonzentrierte Diffusion an der Rückseite eines Halblelterplättchens eine Getterwlrkung besitzt. Diese Im Kristallgitter eingelagerten Dotierungsstoffe verursachen theoretisch Versetzungen Im
Gitter. Die verunreinigenden Stoffe werden durch diese Versetzungen etngefangen. Außerdem gibt es dabei eine paarweise Anziehung zwischen Dotierungsstoff und verunreinigendem Stoff. Dieses Verfahren Ist im IBM Technical Disclosure Bulletin, Band 15, Nr, 6, November 1972, auf Seite 1752 mit dem Titel »Gettering Technique« beschrieben. Ein weiteres bekanntes Verfahren ist im IBM Technical Disclosure Bulletin Band 12, Nr. 11, April 1970, auf Seite 1983 mit dem Titel »Gettering of Impurities from Semiconductor Materials« beschrieben, wobei die Rückseite eines Halbleiterplältchens mit einem Metall überzogen und die sich dabei ergebende Vorrichtung angelassen wird. Während des Anlassens legiert die Verunreinigung mit dem Metall, so daß die Verunreinigung effektiv dadurch eingefangen oder gegettert wird. Es wurde ferner festgestellt, daß eine auf der Rückseite eines monokristallinen Halblelterpiättchens durch Läppen, Polieren, Abschleifen usw. erzeugte mechanische Beschädigung ebenfalls eine Getterwirkung besitzt (vgl. z.B. DE-OS 20 13 224).
Man kann dabei auch so vorgehen, daß man in den nichtaktiven Bereichen von Halbleitervorrichtungen dadurch Spannungszentren hervorruft, daß man Atome in den Halbleiterkörper einbringt, die im Vergleich mit dem gesamten Halbleitermaterial entweder zu kleine oder zu große Atomradien aufweisen. Diese Atome können entweder durch Diffusion oder durch Ionenbeschuß eingebracht werden.
Die bisher beschriebenen Getterverfahren sind im allgemeinen wirksam, haben jedoch bei den verschiedenen Fabrikationsanwendungen Ihre Nachtelle. Das Eindiffundieren von Störelementen auf der Rückseite oder der Vorderseite einer Halbleitervorrichtung ist ein relativ teuerer Vorgang. Außerdem besteht dabei die Gefahr der Selbstdotierung, da eine Ausdiffusion der Störelemente eintreten kann, so daß diese in Bereiche der Halbleitervorrichtung eindringen können, wo sie nicht erwünscht sind. Im allgemeinen müssen die Vorderseite und die Seiten abgedeckt werden. Das Aufbringen eines metallischen Überzugs auf der Rückseite des Haibleiterplättchens ist ebenfalls nicht völlig zufriedenstellend, da dieser metallische Überzug anschließend wieder entfernt werden muß. Während des Anlassens kanu das Metall von dem Halbleiteri'lättchen abschmelzen, so daß sich dabei Verunreinigungen der Apparatur ergeben können. 4S Aus der DE-OS 20 13 224 ist es bekannt, bei der Herstellung von Halbleiter-Bauelementen mit vorgegebener Lebensdauer der Ladungsträger durch Einflußnahme auf die Anzahl der im Halbleiterkörper letztlich vorhandenen Rekombinationszentren die chemische und vor allem die so physikalische Getterung mit Hilfe von Getterschichten zu verwenden. Dabei wird die Halbleiteroberfläche mit einer Korngröße von 5 μπι geläppt; dies Ist wiederum relativ teuer und birgt die Gefahr In sich, daß die Halbleiteroberfläche zu stark beschädigt wird, so daß Defekte erzeugt werden können und sich während nachfolgender Verfahrensschritte durch das Plättchen hindurch erstrekken. Ferner könnte eine derartige Behandlung des Plättchens auch die gegenüberliegende Seite der Vorrichtung beschädigen.
Es Ist daher Aufgabe der Erfindung, ein Verfahren der eingangs genannten Art anzugeben, durch das die Qualität von Halbleitervorrichtungen dadurch verbessert werden kann, daß man In dem Material selbst enthaltende Verunreinigungen durch eine hochwirksame Getterschicht entfernt. Insbesondere soll das neue Verfahren bei allen integrierten Schaltungen, d. h. bei bipolaren und unipolaren Vorrichtungen, anwendbar sein, wobei mit einem Aufheizen verbundene Verfahrensschritte gleichzeitig zum Anlassen benutzt werden können. Ferner soll das Verfahren auch nicht teuer und doch zuverlässig sein.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Verfahrensschritte gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden Im folgenden näher beschrieben.
In den Zeichnungen zeigen
Fig. 1 bis 5 eine Folge von Schnittansichten zur Darstellung einer ersten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens und
Fi g. 6 bis 9 eine zweite Folge von Teilschnittansichten zur Darstellung einer zweiten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens.
Aus Experimenten ergab sich, daß die Verunreinigungen In einem monokristallinen HalMjiterkörper selektiv durch die Oberfläche des Halb!e!terk£ip°rs gehalten oder eingefangen sind.
Versuche haben gezeigt, daß nach dem Anlassen eines aus monokristallinem Silicium bestehenden Haibleiterplättchens die Verunreinigungen dazu neigen, sich an der Oberfläche des Plättchens anzusammeln, so daß im Mittelteil des Halbleiterkörpers eine geringere Konzentration von Verunreinigungen festzustellen ist. Dieses Phänomen ist in einem Aufsatz von Larabea und Keenan in Journal of the Electrochemical Society, Band 118, Nr. 8, 1971, Seite 1353 beschrieben.
Es wird daher vorgeschlagen, die Oberfläche des Halbleiterkörpers wesentlich zu vergrößern, um dadurch auch die Wahrscheinlichkeit beträchtlich zu erhöhen, daß während eines nachfolgenden Anlaß- oder Verfahrensschrittes, bei dem die Halbleitervorrichtung erhitzt wird, die Verunreinigungen eingefangen werden. Die Oberfläche des Halbleiterplättchens wird durch Anodisieren einer ausgewählten Oberfläche in einer wäßrigen Fluorwasserstofflösung unter solchen Bedingungen vergrößert, dsj sich dabei eine poröse Schicht aus Silicium bildet.
Fig. 1 zeigt ein aus monokristallinem Halbleitermaterial bestehendes Plättchen 10, das gegebenenfalls auf seiner Oberfläche eine epitaxial aufgewachsene Schicht des gleichen Materials aufweisen kann und das in seinem Kristallgitter eine Anzahl von Verunreinigungen 12 enthält. Der Halbleiterkörper 10 wird zur Bildung einer Schicht 14 aus porösem Silicium in ein anodisierendes Bad eingesetzt und anodlslert, wie dies Fig. 2 zeigt. Die Bedingungen des anodlslerenden Bades werden vorzugsweise so eingestellt, daß in der Schicht 14 eine Porosität von angenähert 56% erzielt wird, d. h., daß 56% der sesa-vitän Oberfläche des Halbleiterkörpers 10 von Poren eingenommen werden. Das Verfahren zum Herstellen von porösem Sillc'Mm durch Anodisieren Is'. in der US-PS 36 40 806 offenbart. Eine Schicht mit einer Porosität von 56% hat dabei eine Dicke von etwa 8 μπι und kann auf einem P-Ieltsnden Halblelterplättchen mit einem spezifischen Widerstand von 2 Ohm · cm dadurch hergestellt werden, daß man das Halblelterplättchen in eine 25%Ige wäßrige Fluorwasserstofflö.sung bringt, <vobei das Halblelterplättchen dadurch zur Anode wird, daß es an einer positiven Spannung angeschlossen wird, man eine Platinksthode einsetzt, diese an eine negative Spannung anschließt und dabei eine so hohe Spannung anlegt, daß ein Strom von etwa 5 Milliampere je cm1 Stromdichte für etwa 24 min fließt.
Diese Bedingungen sind typisch. Die Porosität ändert sich mit der Stromdichte, dem spezifischen Widerstand des Substrates, dem Leitfähigkeitstyp und der Stärke der Anodisierlösung. Somit müssen also die Betrlebsbedingungen für das bestimmte Anwendungsgebiet eingestellt werden, d. h. für einen Slliclumkörper, um damit die gewünschte Porosität zu erzielen. Die Porosität soll am besten iitwa 56% betragen, so daß die sich beim nachfolgenden Verfahrensschritt, bei dem die Schicht oxydiert wird, ergebenden mechanischen Spannungen verringert oder praktisch beseitigt werden Eine höhere Porosität als 56'* ist annehmbar. Wie in Fi g. 3 gezeigt, wird der Halbleiterkövper 10 dann In einer nicht-oxydierenden Atmosphüre. beispielsweise aus Stickstoff. Argon oder Helium angelassen. Typischerweise wird das Anlassen bei einer Temperntur von 1000" C für etwa 1 std durchgeführt. Wenn man die Anlaßdauer vergrößert, dann kann die Temperatur verringert werden bis auf etwa 900° C Ganz allgemein sollten dabei die beim Anlassen gewählten Bedingungen so sein, daß die Temperatur und die Zeit ausreichen, damit sich die hier betrachteten Verunrelnlgungen über etwa die doppelte Strecke der Dicke des SiIiciumplättchens bewegen können. Wie in Fl g. 3 angedeu-'et. sind nunmehr die verunreinigenden Atome 12 in der porösen Siliciumschicht 14 eingefangen.
Wie in Fig. 4 angedeutet, wird die poröse Siliciumschicht 14 zu einer Schicht 16 aus SiO2 auf dem Halbleiterkörper 10 oxidiert. Die Schicht 14 kann beispielsweise dadurch oxidiert werden, daß sie In eine entsprechende Atmosphäre aus Wasserdampf. Sauerstoff oder Luft gebracht wird. Die Oxidation der porösen Schicht 14 gibt ein noch wirksameres Einfangen der in der Schicht 14 enthaltenen Verunreinigungen. Die Oxidation der Schicht 14 kann beispielsweise In der Weise durchgeführt werden, daß man das Halbleiterplättchen für iSmin einer Dampfatmosphäre bei 1000° C aussetzt.
Wie ir Fi g 5 gezeigt, läßt sich die die Verunreinigungen enthaltende SiO2-Schicht durch Abätzen entfernen. V'orzugsAsise wird die als Ätzlösung verwendete Fluorwasserstolflösung ein Chelatiermittel enthalten, wie ζ B. Athylendiamin-Tetraessigsäure. die sicherstellt, daß die in dem SiO;-Fiim 16 gelösten Verunreinigungen in der Losung verbleiben, statt als Überzug auf dem Halbleiterplättchen 10 wieder aufzutreten. Geeignete Cheliermittel sind beispielsweise in dem Buch »Chelating Agents and Meul Chelates« von Dwyer und Mellor. Academic Press. London 1964 auf Seite 292 beschrieben. Andere geeignete Cheliermittel für die Halbleiterbearbeitung können einem Aufsatz von Kern in RCA Review. Juni 1970. Seite 207-233 und einem Aufsatz von Rai-Choudbury und Schroder in Journal of Elektrochemica! Society. Band 119. Nr. 11. 1972. Seite 1580-1585. entnommen werden.
Ein wei-eres Verfahren verwendet einen weiteren Verfahrensschritt und besteht darin, vor dem Anlassen einen Doiierung.'istoff für Halbleitermaterialien in die poröse Schicht 14 einzudiffundieren. Der Dotierungsstoff wird durch Diffusion oder Ionenimplantation mit einer so hohen Konzentration in den Halbleiterkörper eingefügt. daß seine Konzentration die Löslichkeitsgrenze für eine feste Lösung des Dotierungsstoffs erreicht oder überschreitet. Dadurch ergeben sich auf der Rückseite des Halbieiterkörpe-s Versetzungen Somit wären also während des Anlaßvorganges zwei Bedingungen vorhanden, durch die Verunreinigungen abgebunden werden, näm-Hch eine sehr große Oberfläche und außeraem Versetzungen auf der Rückseite des Halbleiterkörpers 10. Vorzugsweise wird dabei Bor oder Phosphor in den HaIbIeI-terkörper bis zur Grenze der festen Löslichkeit oder über die Grenze der festen Löslichkeit bei der Dlffuslonstemperatur hinaus eindiffundiert.
Eine weitere Möglichkeit des Verfahrens ist in den Fig. 6 bis 9 dargestellt, wo anstelle der Oxidation der porösen Siliciumschicht 14 über dieser Schicht 14 eine SlO.-Deckschicht a ,!gebracht wird. Dies könnte beispielsweise durch einen pyrolitischen Niederschlag von SiO2 erzielt werden. Wie bereits erwähnt, wird durch die Bildung einer porösen Siliciumschicht 14 auf der rückseitigen Oberfläche des Halbleiterkörpers die Oberfläche dieses Körpers wesentlich erhöht Berechnungen haben ergeben, daß die wirksame Oberfläche um den Faktor 800 größer wird, wenn man annimmt, dall in der Schicht 14 Poren mit einem Durchmesser von 40 nm und einer Höhe von etwa 8000 nm gebildet werden.
Flg. 6 zeigt einen monokristallinen, aus Silicium bestehenden Halbleiterkörper 20. In dem Verunreinigungen 12 enthalten sind. Eine Maskenschicht 22 aus SIO2 oder einem anderen geeigneten Material wird auf der Oberseite des Halbleiterkörpers 20 gebildet und In dieser Maskensrhicht werden durch übliche photolithographisehe Verfahren und durch Abätzen Öffnungen 24 gebildet. Die Öffnungen 24 sind vorzugsweise mit den Stellen ausgerichtet, an denen die später herzustellende Vorrlehtung Leitungszüge aufweist. Anschließend werden in dem Halbleiterkörper 20 durch Anodisierung poröse SiIiciumbereiche 26 gebildet. Dies zeigt Fig. 7. Falls erwünscht, kann vor dem Anodisieren eine Diffusion
» durchgeführt werden, wodurch über eine Diffusion eines P-Ieitenden Störelements in den Halbleiterkörper 20 Zonen mit geringem spezifischem Widerstand gebildet werden Nach Bildung der Zonen 26 aus porösem SiIicium wird das Halbleiterplättchen. wie zuvor, angelassen.
Dadurch werden aber die Verunreinigungen 12 in den porösen Zonen 26 eingefangen. Wie in Fig. 8 gezeigt, werden die Zonen 26 dadurch zu SiO2-Zonen 28 umgewandelt, daß die Zonen 26 einer oxidierenden Atmo-Sphäre ausgesetzt werden. Anschließend wird auf der Oberfläche des Halbleiterkörpers, wie in Fig. 9 gezeigt, eine Siliciumschicht 30 aufgewachsen. Dadurch erhält man ein Substrat, das für die Herstellung integrierter Schaltungen geeignet ist. Die Bereiche 32 der Schicht 30 über den SiO2-Bereichen 28 bestehen dabei aus polykristallinem Material. Die über den monokristallinen nereichen des Halbleiterkörpers 20 liegenden Bereiche 34 bestehen jedoch ebenfalls aus monokristallinem Material und stellen dabei geeignete Zonen zur Herstellung aktiver und passiver Halbleiterbauelemente dar. Die Bereiche 32 können, falls erwünscht, zur Herstellung relativ dicker Oxidbereiche oxidiert werden, die anschließend dann jnterhalb der streifenförmigen Metallisierungen liegen und außerdem für eine elektrische Isolierung die Bereiehe für die aktiven oder passiven Halbleiterbauelemente ω umgeben. Durch diese Struktur werden die kapazitiven Wirkungen der metallischen Streifen kleingehalten.
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus einem aus monokristallinem Silicium bestehenden Halbleiterkörper durch Bilden einer Getterschicht auf mindestens einer Oberfläche des Halbleiterkörpers mit nachfolgeinder Wärmebehandlung, dadurch gekennzeichnet, daß zur Erzeugung der Getterschicht die Oberfläche des Halbleiterkörpers in einer wäßrigen Fluorwasserstofflösung zur Bildung einer Schicht aus porösem Silicium anodlsiert wird,
daß anschließend die Struktur in einer nicht oxidlerenden Atmosphäre bei einer Temperatur von etwa 900 bis 1000"C so lange angelassen wird, daß die hler Interessierenden Verunreinigungen Ober eine Distanz zu diffundieren vermögen, die mindestens der Dicke des Halbleitertörpers entspricht, und daß anschließend eine aus Siliciumdioxid bestehende Schicht an der Oberfläche der porösen Siliciumschicht gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die SiOj-Schicht abgeätzt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zum Entfernen des SiO2 eine Lösung verwendet wird, die ein Cheiiermittel enthält.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als nichtoxidlerende Atmosphäre eine Argonatmospbäre. verwendet wird.
5. Verfahren-nach Anspruch 1, dadurch gekennzeichnet, daß eine Porosität vo;> etwa 5696 mit einer Schichtdicke von etwa 8 μ.η erzielt wird.
6. Verfahren nach Anspruch r bis 4, dadurch gekennzeichnet, daß ein Halbleiterkörper mit einem P-Ieitenden Dotierungsstoff in einer 25«lgen wäßrigen Lösung von Fluorwasserstoff für etwa 24 min bei einer Stromdichte von 5 mA/cm1 anodislert wird.
40
DE2544736A 1974-12-09 1975-10-07 Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium Expired DE2544736C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US530910A US3929529A (en) 1974-12-09 1974-12-09 Method for gettering contaminants in monocrystalline silicon

Publications (2)

Publication Number Publication Date
DE2544736A1 DE2544736A1 (de) 1976-06-10
DE2544736C2 true DE2544736C2 (de) 1983-07-21

Family

ID=24115488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2544736A Expired DE2544736C2 (de) 1974-12-09 1975-10-07 Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium

Country Status (7)

Country Link
US (1) US3929529A (de)
JP (1) JPS5238389B2 (de)
CA (1) CA1039629A (de)
DE (1) DE2544736C2 (de)
FR (1) FR2294545A1 (de)
GB (1) GB1501245A (de)
IT (1) IT1051018B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006045A (en) * 1974-10-21 1977-02-01 International Business Machines Corporation Method for producing high power semiconductor device using anodic treatment and enhanced diffusion
DE2537464A1 (de) * 1975-08-22 1977-03-03 Wacker Chemitronic Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben
JPS6027179B2 (ja) * 1975-11-05 1985-06-27 日本電気株式会社 多孔質シリコンの形成方法
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
US4116721A (en) * 1977-11-25 1978-09-26 International Business Machines Corporation Gate charge neutralization for insulated gate field-effect transistors
US4197141A (en) * 1978-01-31 1980-04-08 Massachusetts Institute Of Technology Method for passivating imperfections in semiconductor materials
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
US4234357A (en) * 1979-07-16 1980-11-18 Trw Inc. Process for manufacturing emitters by diffusion from polysilicon
NL188550C (nl) * 1981-07-02 1992-07-16 Suwa Seikosha Kk Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
JPS5814538A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
US4525239A (en) * 1984-04-23 1985-06-25 Hewlett-Packard Company Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits
US5069740A (en) * 1984-09-04 1991-12-03 Texas Instruments Incorporated Production of semiconductor grade silicon spheres from metallurgical grade silicon particles
US4615762A (en) * 1985-04-30 1986-10-07 Rca Corporation Method for thinning silicon
JPS6254445A (ja) * 1986-03-24 1987-03-10 Sony Corp 半導体装置
US4915772A (en) * 1986-10-01 1990-04-10 Corning Incorporated Capping layer for recrystallization process
US4796073A (en) * 1986-11-14 1989-01-03 Burr-Brown Corporation Front-surface N+ gettering techniques for reducing noise in integrated circuits
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
DE69333152T2 (de) * 1992-01-30 2004-05-27 Canon K.K. Verfahren zur Herstellung eines Halbleitersubstrates
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP3214631B2 (ja) 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
US5272119A (en) * 1992-09-23 1993-12-21 Memc Electronic Materials, Spa Process for contamination removal and minority carrier lifetime improvement in silicon
US5454885A (en) * 1993-12-21 1995-10-03 Martin Marietta Corporation Method of purifying substrate from unwanted heavy metals
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
EP0750190A4 (de) * 1994-12-26 1997-10-22 Advance Kk Chromatograph mit porösen kanal
DE19518371C1 (de) * 1995-05-22 1996-10-24 Forschungszentrum Juelich Gmbh Verfahren zur Strukturierung porösen Siliciums, sowie eine poröses Silicium enthaltende Struktur
JP2907095B2 (ja) * 1996-02-28 1999-06-21 日本電気株式会社 半導体装置の製造方法
JP3264367B2 (ja) * 1998-10-14 2002-03-11 信越半導体株式会社 サンドブラスト処理剤、それを用いて処理されたウェーハ及びその処理方法
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
AU2001228168A1 (en) * 2000-07-10 2002-01-21 Gagik Ayvazyan Method of manufacturing power silicon transistor
US6576501B1 (en) * 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
JP4553597B2 (ja) * 2004-01-30 2010-09-29 シャープ株式会社 シリコン基板の製造方法および太陽電池セルの製造方法
US7657390B2 (en) * 2005-11-02 2010-02-02 Applied Materials, Inc. Reclaiming substrates having defects and contaminants
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2462218A (en) * 1945-04-17 1949-02-22 Bell Telephone Labor Inc Electrical translator and method of making it
US2739882A (en) * 1954-02-25 1956-03-27 Raytheon Mfg Co Surface treatment of germanium
US2948642A (en) * 1959-05-08 1960-08-09 Bell Telephone Labor Inc Surface treatment of silicon devices
GB1209914A (en) * 1967-03-29 1970-10-21 Marconi Co Ltd Improvements in or relating to semi-conductor devices
JPS501513B1 (de) * 1968-12-11 1975-01-18
CH494591A (de) * 1969-04-09 1970-08-15 Transistor Ag Verfahren zur Herstellung von Halbleiterelementen mit bestimmter Lebensdauer der Ladungsträger
US3627647A (en) * 1969-05-19 1971-12-14 Cogar Corp Fabrication method for semiconductor devices
US3579815A (en) * 1969-08-20 1971-05-25 Gen Electric Process for wafer fabrication of high blocking voltage silicon elements
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
US3775262A (en) * 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor
FR2191272A1 (de) * 1972-06-27 1974-02-01 Ibm France

Also Published As

Publication number Publication date
CA1039629A (en) 1978-10-03
DE2544736A1 (de) 1976-06-10
FR2294545A1 (fr) 1976-07-09
US3929529A (en) 1975-12-30
JPS5238389B2 (de) 1977-09-28
GB1501245A (en) 1978-02-15
FR2294545B1 (de) 1977-12-16
JPS5175381A (de) 1976-06-29
IT1051018B (it) 1981-04-21

Similar Documents

Publication Publication Date Title
DE2544736C2 (de) Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium
DE2628087C2 (de)
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE3037316C2 (de) Verfahren zur Herstellung von Leistungsthyristoren
DE2611363C2 (de) Diffusionsverfahren für eine Halbleiteranordnung
DE3427977C2 (de)
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2246115A1 (de) Photovoltazelle mit feingitterkontakt und verfahren zur herstellung
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3304255A1 (de) Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2517252A1 (de) Halbleiterelement

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee