DE1544214A1 - Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung - Google Patents

Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung

Info

Publication number
DE1544214A1
DE1544214A1 DE19661544214 DE1544214A DE1544214A1 DE 1544214 A1 DE1544214 A1 DE 1544214A1 DE 19661544214 DE19661544214 DE 19661544214 DE 1544214 A DE1544214 A DE 1544214A DE 1544214 A1 DE1544214 A1 DE 1544214A1
Authority
DE
Germany
Prior art keywords
silicon
layer
aluminum
low temperatures
epitaxial silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661544214
Other languages
English (en)
Inventor
Kuiper Lubertus Lourens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1544214A1 publication Critical patent/DE1544214A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/142—Semiconductor-metal-semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/154—Solid phase epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/166—Traveling solvent method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/17—Vapor-liquid-solid

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Verfahren zum Züchten von dünnen, schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen, insbesondere zum Herstellen von Übergängen mit extrem niedrigem Widerstand in Fluß richtung
Die vorliegende Erfindung betrifft ein Verfahren zum Züchten von dünnen, schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen, insbesondere zum Herstellen von Übergängen mit extrem niedrigem Widerstand in Fluß richtung.
Bisher wurde jegliches Züchten von Silizium vorwiegend in Verbindung mit Diffusionsprozessen zum epitaktischen Aufwachsen bei hohen Temperaturen durchgeführt oder man ging von flüssigen Legierungen aus, die eine bessere Durchdringung des Siliziums gewährleisten. Es ist jedoch schwierig, diese bekannten Verfahren so zu steuern, daß sich gleichförmige Schichten ergeben, d. h. Schichten, die keinen oder nur einen verschwindenden Störstoffgradienten aufweisen. ' Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, welches es gestattet, bei relativ niedrigen Temperaturen auf einen Grundkörper aus Silizium eine dünne, mit Aluminium
009811/1192
dotierte Siliziumschicht epitaktisch aufzuzüchten, die keinen oder nur einen geringen Störstoffkonzentrationsgradienten aufweist. Die nach der Lehre der Erfindung hergestellten PN-Übergänge sollen als Dioden mit sehr dünnschichtigen Übergängen eine hohe Schaltgeschwindigkeit sowie einen extrem niedrigen Widerstand in Flußrichtung aufweisen.
Die genannte Aufgabe wird dadurch gelöst, daß nach Abdecken der nicht zum Übergangsbereich gehörenden Flächenanteile eines Siliziumsubstrates (1) mit Maskierungsmaterial (2) zwei die gesamte Oberfläche bedeckende dünne Schichten aus Aluminium (3), (6) aufgebracht werden, zwischen denen eine weitere Schicht (5) aus Silizium angeordnet ist und das diese aandwichartige Struktur einer Wärmebehandlung bis zu Temperaturen unterworfen wird, die geringfügig unterhalb der eutektischen Temperatur von Aluminium-Silizium liegen, angewendet wird.
Weitere Einzelheiten der Erfindung gehen aus der folgenden Beschreibung sowie aus der Zeichnung hervor, die einen Schnitt durch einen nach der Lehre der vorliegenden Erfindung hergestellten Übergang darstellt.
Es wurde beobachtet, daß bei der Erhitzung von mit Silizium dotiertem Aluminium bis unterhalb der eutektischen Temperatur von Silizium-Aluminium in und auf dem Aluminium ein Kristallwachstum eintritt, wobei die Größe und die Anzahl dieser Kristalle von der Erhitzungszeit und der erreichten Temperatur abhängig sind. Wird während der Verdampfung eine dünne Schicht von Aluminium mit Silizium legiert und zwar bei einer niedrigeren Temperatur als es der Temperatur entspricht,
009811/1192
bei welcher das Aluminium und das Silizium verdampfen und wird anschließend eine Aufheizung bis unterhalb der eutektischen Temperatur von Silizium-Aluminium durchgeführt, so findet ein Wachstum von Silizium auf der Siliziumsubstratoberfläche statt. Die hierbei eintretende Dotierung des Siliziums ist gegeben durch die Festkörperlöslichkeit im Aluminium und die während dieser Wärmebehandlung vorliegenden Störstoffe. In der genannten Weise wurden Dioden hergestellt mit einer Durchbruchs spannung von 20 Volt.
Beim Vorgehen nach der vorliegenden Erfindung, die im wesent liehen auf den oben genannten Tatsachen beruht und bei der eine Wiedererwärmung bei relativ niedrigen Temperaturen stattfindet . eröffnet sich die Möglichkeit, planare Halbleitervorrichtungen mit sehr e niedrigen Widerständen herzustellen. Zum Beispiel können epitaktische Schichten erzeugt werden, die nur äußerst schwach durch Öffnungen innerhalb der abdeckenden Siliziumdioxydschicht hindurch dotiert werden. Da das Silizium aus dem durch Verdampfung hergestellten, mit Silizium dotierten Aluminiumschicht bei niedriger Temperatur gezüchtet werden kann, findet an der epitaktischen Schicht keine Ausdiffusion statt und aus diesem'Grunde kann man mit einer sehr dünnen epitaktischen Schicht beginnen, wodurch man sehr niedrige Diodenwiderstände erhält. Daher kann man die untere Grenze des Spannungsabfalls an der in Durchflußrichtung betriebenen Diode niedriger ansetzen. Ferner kann die Diode kleiner gemacht werden und insgesamt besteht die Möglichkeit, sehr viel höhere Schaltgeschwindigkeiten auf die genannte Weise zu erhalten. Der Figur liegt die Annahme zugrunde, daß die Halbleitervorrichtung aus einem Plättchen 1 aus Halbleitermaterial hergestellt wird, welches z. B. aus N-leitendem Silizium besteht, das auf bestimmten Flächenbereichen, etwa bei 4 eine Reihe von Übergängen vorliegen, die durch ein geeignetes, in der Halbleite rteclinik bekanntes Verfahren hergestellt werden können.
009811/1192
Nach Vorbereitung der Oberflächen des Plättchens wird eine Siliziumdioxyds chicht 2 auf die gesamte obere Fläche des Plättchens 1 aufgewachsen. Um eine konkrete Vorstellung zu haben, sei angenommen, daß das Plättchen 2 etwa eine Dicke von 9 000 A aufweist, und daß zu deren Herstellung bekannte Verfahren benutzt wurden, z. B. in bevorzugter Weise eine Oxydationstechnik, bei der das Plättchen bei einer erhöhten Temperatur in eine oxydierende Atmosphäre eingebracht wird. So bildet sich zum Beispiel bei Anwesenheit von Wasserdämpfen durch Oxydation die Schicht 2 aus. Diese trägt dazu bei, die Oberfläche des Plättchens freizuhalten von in der Umgebung vorhandenen Verunreinigungsstoffen, außerdem stellt diese Schicht eine isolierende Abdeckung dar, auf die leitendes Material beispielsweise zur Erstellung der Zuführungskontakte aufgebracht werden kann. Der Flächenteil 4 liegt hierbei im mittleren Teil des Durchbruches innerhalb der Oxydschicht 2.
Die Flächengebiete der Durchbrüche 8 innerhalb der Schicht 2 werden durch Ätzen hergestellt, indem zunächst ein Muster eines Photoresistmaterials aufgebracht wird. Dieses besteht aus einem Material, welches nach seiner Belichtung widerstandsfähig gegenüber der Einwirkung gewisser Chemikalien wird und diese Widerstandsfähigkeit selektiv über seine Oberfläche hinweg aufweist. Der Photoresist wird in bekannterWeise auf die gesamte Oberfläche aufgebracht. Nach dem Trocknen wird eine Maske, die sowohl transparente als auch lichtundurchlässige Gebiete enthält, auf das Plättchen 1 aufgebracht. Durch die transparenten Flächenteile der Maske wird Photoresistmaterial belichtet, so daß durch die Einwirkung eines Entwicklers die nicht exponierten Flächenteile entfernt werden können. Hierbei reproduzieren sich die genauen Abmessungen des Durchbruches bei 8 innerhalb des Resists über der Schicht 2.
Mittels eines Ätzmittels wird dann die SiO0-Schicht 2 in der Gegend des
Ca
Durchbruchs 8 selektiv abgetragen, ohne daß hierbei die Oberfläche 4 des Siliziumsausgangsplättchens 1 angegriffen wird. Das exponierte Gebiet
009811/1192
der Schicht 2 wird entfernt, indem die Vorrichtung in ein Ätzmittel wie etwa mit Aluminiumbifluorid gepufferte Fluorwasserstoffsäure eingebracht wird. Während des Ätzvorganges dient das verbleibende Resistmuster als Maske für die Oberfläche der Siliziumdioxydschicht 2, wodurch sichergestellt wird, daß lediglich die vorherbestimmten Flächenteile 8 in der Gegend des Durchbruches der Schicht 2 angegriffen werden. Schließlich erhält man den Durchbrueh 8, der sich durch die das Siliziumausgangsplättchen bedeckende Schicht hindurch erstreckt. Sind dann die verbliebenen Photoresistanteile durch ein Lösungsmittel entfernt, und die Oberfläche in der Gegend von 8 durch die Schicht 2 hindurch freigelegt, so erfolgt im nächsten Ve rf ahrens schritt die Aufbringung eines Resistmusters, welches über die gewünschten Kontaktflächen hinaus auch die Leitungsführungen und die an diesen befindlichen Zuführungsstellen festlegen. Hiernach wird ein KontaktmetaU oder eine für Kontakte geeignete Legieiu ng mittels eines bekannten Verfahrens aufgebracht. Gewöhnlich verläuft dieser Verfahrens schritt so, daß zunächst die gesamte Oberfläche der Vorrichtung völlig mit einer Metallschicht bedeckt, und hierauf eine Resistschicht aufgebracht wird, welche dann selektiv entfernt wird. Nach diesem Aufbringungsschritt wird der Resist mit einem Lösungsmittel behandelt, welches dieses aufweicht und in der Weise löst, daß die nicht benötigten Metallanteilbereiche sich abschälen lassen. Eine selektive Schicht von KontaktmetaU oder Legierung bleibt übrig und bildet die leitende Zuführung zu dem freigelegten Durchbrueh. Wenn kein unterlegtes Resistmuster vorliegt, so wird eine andere Methode zur Photoätzung des LeitungsmetaU.es benutzt, wobei ein Muster aus Resist aufgebracht wird und eine chemische Behandlung durchgeführt wird, um das gewünschte Leiter- und Zuführungsmuster zu erzielen. Im vorliegenden Fall wird zunächst eine Schicht 3 aus Aluminium auf die Oberfläche des Plättchens 1 so aufgedampft, daß es auch den Flächenbereich 4 innerhalb der Oberfläche des Plättchens 1 bedeckt. Die Schicht 3 besitzt eine Dicke von etwa 500 A . Eil» Schicht 5 aus Silizium in der
009811/1192
Stärke von etwa 3000 A wirddann auf die untere Aluminiumschicht 3 aufgedampft. Dann wird wiederum eine Aluminiumschicht 6 in der Stärke von etwa 4000 A durch Verdampfung auf die Siliziumschicht 5 aufgebracht. Hierauf wird das Plättchen 1 mit den aufgebrachten Schichten etwa auf 565C aufgeheizt, eine Temperatur, die gering fügig unterhalb der eutektischen Temperatur des Aluminium-Siliziums von 577 C liegt. Bei dieser niedrigen Temperatur besitzt das Silizium eine hohe Beweglichkeit im Aluminium und wandert daher aus der aufgedampften Siliziumschicht 5 durch die aufgedampfte Aluminiumschicht hindurch und wächst innerhalb des Oberflächenbereiches 4 auf das Siliziumplättchen 1 als epitaktische Schicht 7 auf. Die Aluminiumschicht dient hierbei als Träger für die Siliziumatome.
Die im festen Aggregatzustand aufgewachsene Siliziumschicht 7 wird nunmehr eine Dotierung aufweisen, die dem Maximum der Löslichkeit des Aluminiums im Silizium entspricht. Die Stärke der mit Aluminium dotierten Siliziumsachicht 7, die auf das Plättchen 1 aufgewachsen ist , wird etwa 20 000 A dick sein.
Hätte man die Schicht 7 mittels eines bekannten Diffusionsprozesses hergestellt, so würde sie einen Dichtegradienten von Störstellen aufweisen , dessen Maximum in der Nähe der Oberfläche läge, wobei mit wachsender Entfernung von der Oberfläche die Störstellendichte abnähme. Benutzt man jedoch das Verfahren nach der vorliegenden Erfindung, so besteht keinerlei Störstoffgradient, das Aluminium wird vielmehr gleichförmig die gesamte Stärke der Schicht 7 durchdringen. Es sei jedoch darauf hingewiesen, daß nur eine maximale Verunreinigungskonzentration nach dem beschriebenen Verfahren hergestellt werden kann. Während des Wachsprozesses der Schicht 7 wird aus dem Plättchen 1 keinerlei Stör-Q stoff diffundieren, da die benutzten Temperaturen sehr niedrig liegen . ^ Aus dem genannten Grunde wird sich unterhalb der Fläche 7 kein Gebiet ^ mit niedrigerer DotierungsstoffkonzentratLon befinden unmittelbar unter ^ der Schicht 7, was einen erhöhten Widerstand in Flußrichtung für die ~* Vorrichtung bedeuten würde. Der allein von den Eigenschaften der epi« ■ ** taktischen Schicht 7 abhängende Widerstand in Flußrichtimg wird bei Be- «tee beieliritbeata Verffchr·»« »ear g**iaf f*l»l**a werden köaaem
Die zur Durchführung des Aufwachsverfahrens bei niedrigen Temperaturen mit Silizium benötigten Zeiten liegen wenigstens etwa bei einer halben Stunde, wobei ein Temperaturbereich von 560 C zum Niederbringen einer Schicht von 20 000 Α bis 50 000 A des Siliziumfilms 7 erforderlich sind. Eine Passivierung der gesamten Vorrichtung kann in gewohnter Weise ebenfalls bei niedrigen Temperaturen durchgeführt werden.
0 0 9 811/119 2

Claims (2)

  1. P ate ntansprüche
    · Verfahren zum Züchten von dünnen, schwach dotierten,
    epitaktischen Siliziumsehichten bei niedrigen Temperaturen, insbesondere zur Herstellung von Übergängen mit extrem niedrigem Widerstand in Flußrichtung, dadurch gekennzeichnet, daß nach Abdecken der nicht zum Übergangsbereich gehörenden Flächenanteile eines Siliziumsubstrates (1) mit Maskierungsmaterial (2) zwei die gesamte Oberfläche bedeckende dünne Schichten aus Alu minium (3), (6)'aufgebracht werden, zwischen denen eine weitere Schicht (5) aus Silizium angeordnet ist und das diese sandwichartige Struktur einer Wärmebehandlung bis zu Tempe raturen unterworfen wird, die geringfügig unterhalb der eutektischen Temperatur von Aluminium-Silizium liegen.
  2. 2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet,
    daß als Maskierungsmaterial (2) Siliziumdioxyd (SiO0) benutzt wird und daß die sandwichartige Struktur etwa eine halbe Stunde lang auf 565 C aufgeheizt wird.
    009811/11S2
DE19661544214 1965-10-21 1966-10-13 Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung Pending DE1544214A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US499189A US3413157A (en) 1965-10-21 1965-10-21 Solid state epitaxial growth of silicon by migration from a silicon-aluminum alloy deposit

Publications (1)

Publication Number Publication Date
DE1544214A1 true DE1544214A1 (de) 1970-03-12

Family

ID=23984212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661544214 Pending DE1544214A1 (de) 1965-10-21 1966-10-13 Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung

Country Status (4)

Country Link
US (1) US3413157A (de)
DE (1) DE1544214A1 (de)
FR (1) FR1497331A (de)
GB (1) GB1148409A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510728A (en) * 1967-09-08 1970-05-05 Motorola Inc Isolation of multiple layer metal circuits with low temperature phosphorus silicates
US3495324A (en) * 1967-11-13 1970-02-17 Sperry Rand Corp Ohmic contact for planar devices
US4022930A (en) * 1975-05-30 1977-05-10 Bell Telephone Laboratories, Incorporated Multilevel metallization for integrated circuits
US3987216A (en) * 1975-12-31 1976-10-19 International Business Machines Corporation Method of forming schottky barrier junctions having improved barrier height
US4165558A (en) * 1977-11-21 1979-08-28 Armitage William F Jr Fabrication of photovoltaic devices by solid phase epitaxy
DE2754652A1 (de) * 1977-12-08 1979-06-13 Ibm Deutschland Verfahren zum herstellen von silicium-photoelementen
US4174521A (en) * 1978-04-06 1979-11-13 Harris Corporation PROM electrically written by solid phase epitaxy
GB2038883B (en) * 1978-11-09 1982-12-08 Standard Telephones Cables Ltd Metallizing semiconductor devices
US4199386A (en) * 1978-11-28 1980-04-22 Rca Corporation Method of diffusing aluminum into monocrystalline silicon
WO1982002726A1 (en) * 1981-02-04 1982-08-19 Electric Co Western Growth of structures based on group iv semiconductor materials
DE3135007A1 (de) * 1981-09-04 1983-03-24 Licentia Gmbh Mehrschichtenkontakt fuer eine halbleiteranordnung
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
US5147819A (en) * 1991-02-21 1992-09-15 Micron Technology, Inc. Semiconductor metallization method
US5888899A (en) * 1997-04-02 1999-03-30 Texas Instruments Incorporated Method for copper doping of aluminum films
AU742750B2 (en) * 1997-04-23 2002-01-10 Unisearch Limited Metal contact scheme using selective silicon growth
AU763084B2 (en) * 1997-04-23 2003-07-10 Unisearch Limited Improved metal contact scheme using selective silicon growth
AUPO638997A0 (en) 1997-04-23 1997-05-22 Unisearch Limited Metal contact scheme using selective silicon growth
US5994221A (en) * 1998-01-30 1999-11-30 Lucent Technologies Inc. Method of fabricating aluminum-indium (or thallium) vias for ULSI metallization and interconnects
JP2003533053A (ja) * 2000-05-05 2003-11-05 ユニサーチ リミテツド 光起電力素子のための低領域金属接点
AU5598401A (en) * 2000-05-05 2001-11-20 Unisearch Ltd Low area metal contacts for photovoltaic devices
DE102006007797B4 (de) * 2006-02-20 2008-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Halbleiterbauelements sowie dessen Verwendung
CN102282650B (zh) * 2009-01-16 2014-04-30 新南创新私人有限公司 背面结太阳能电池

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL92060C (de) * 1953-10-26

Also Published As

Publication number Publication date
FR1497331A (fr) 1967-10-06
GB1148409A (en) 1969-04-10
US3413157A (en) 1968-11-26

Similar Documents

Publication Publication Date Title
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE2745857C2 (de)
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE1640500A1 (de) Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE68918158T2 (de) Diamanttransistor und Verfahren zu seiner Herstellung.
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2954543C2 (de)
DE2517252A1 (de) Halbleiterelement
DE2611559A1 (de) Verfahren zur herstellung von halbleiterstrukturen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
EP0157226A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen