DE2111633A1 - Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors - Google Patents

Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors

Info

Publication number
DE2111633A1
DE2111633A1 DE19712111633 DE2111633A DE2111633A1 DE 2111633 A1 DE2111633 A1 DE 2111633A1 DE 19712111633 DE19712111633 DE 19712111633 DE 2111633 A DE2111633 A DE 2111633A DE 2111633 A1 DE2111633 A1 DE 2111633A1
Authority
DE
Germany
Prior art keywords
source
drain
gate
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712111633
Other languages
English (en)
Inventor
Schaefer Peter Charles
Howard Lawrence
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE2111633A1 publication Critical patent/DE2111633A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Anmelder: General Electric Company, 159 Madison Ave./ New York/ N.Y. 10016, USA
Verfahren zur Herstellung eines Oberflächen-Felde ffekt-Trans istors
Die Erfindung betrifft ein Verfahren zur Herstellung von Oberflächen-Feldeffekt-Transistoren in einer integrierten Schaltung, insbesondere ein Verfahren zur Herstellung von Silizium-Bauelementen mit einer Gate-Isolatorschicht.
Bei bekannten Verfahren zur Herstellung von Oberflächen-Feldeffekt-Transistoren in einer integrierten Schaltung finden in allen Fällen vier Abdeck-Verfahrensschritte Verwendung, um die darunterliegenden Bereiche gegen die Ätzmittel während der verschiedenen Zwischenstufen bei der Herstellung der Einrichtung zu schützen. In der Planartechnik, bei der mikroskopische Dimensionen vorhanden sind, finden hauptsächlich lichtempfindliche Photomasken als Abdeckmaterial Verwendung. Der übliche Feldeffekt-Transistor aus Metalloxyd-Halbleitermaterial, der als MOS-Transistor bezeichnet wird, enthält eine einzige Oxydschicht als Gate-Isolator. Andere bekannte Feldeffekt-Transistoren mit einem isolierten Gate benutzen einen geschichteten Gate-Isolator, beispielsweise eine Schicht aus Oxyd-Silizium-Nitrid oder eine Schichtung aus Oxyd-Aluminium-Oxyd. Bei anderen Arten findet eine sogenannte selbstregistrierte Gate-Technologie Anwendung,
109840/1562
unter Verwendung von polykrystallinem Silizium, Molybdän oder Wolfram für die Gate-Elektrode. Die hitzebeständige metallische Gate-Elektrode dieser Transistoren, die als RMOS-Transistoren bezeichnet werden, findet als Diffusionsmaske Verwendung, wenn die Source- und Drain-Elektroden mit modifizierter Leitfähigkeit in dem Halbleiter-Substrat hergestellt werden. Unabhängig von der Art des Feldeffekt-Transistors mit einem isolierten Gate sind bei der Herstellung mindestens vier Abdeckungs-Verfahrensschritte mit einer Photomaske erforderlich.
Zur Erläuterung der bestehenden Probleme sollen die einzelnen Verfahrensschritte üblicher Verfahren zur Herstellung von MOS-Transistoren in einer integrierten Schaltung näher erläutert werden. Eine dünne Schicht aus Silizium-Dioxyd wird thermisch auf einer Oberfläche einer Siliziumplatte aufgewachsen, die erste Photomaske wird aufgetragen und entsprechend einem geeigneten Muster ausgebildet, woraufhin die Source- und Drain-Öffnungen geätzt werden, um Fenster in dem passivierenden Film für die Auftragung von Aktivatormaterial vorzusehen. Nach einer feuchten Oxydationsstufe zur Auftragung einer dicken Schicht aus Feld-Silizium -Dioxyd über der gesamten Platte wird das Dotierungsmaterial thermisch in die angrenzenden Oberflächenbereicke des Substrats eindiffundiert, um die Source- und Drain-Elektroden mit entgegengesetztem Leitfähigkeitstyp auszubilden. Bekanntlich besteht die Aufgabe der dicken Feld-Oxydschicht in der fertigen monoIiuiseheη Einrichtung darin, die metallischen Verbindungsmuster abzustützen, die zum Anschluß des Transistors in einer Schaltung benötigt werden, ohne daß eine elektrische Betriebsstörung der Einrichtung erfolgt. Die nächste Verfahrensstufe nach der Diffusion ist die Auftragung und Ausbildung der zweiten Photomaske und die Entfernung der dicken Feld-Oxydschicht und der darunterliegenden passivierenden Oxydschicht in dem Gate-Bereich und in den überlappenden Source- und Drain-Bereichen. Eine zweite dünne Gate-Isolierschicht aus Silizium-Dioxyd wird nun auf der freiliegenden Oberfläche der Platte in der Gate-Öffnung aufgewachsen. Die dritte Photomaske wird aufgetragen und begrenzt das Muster zum Ätzen von Kontaktöffnungen durch die Feld-Oxydschicht zu der Source- und Drain-Elektrode. Schließlich wird die
109840/1562
gesamte oberfläche metallisiert und eine vierte Photomaske wird aufgetragen, um ein wahlweises Ätzen der Metallisierung zu ermöglichen und elektrisch isolierte Source-, Gate- und Drain-Kontakte auszubilden.
Das übliche Verfahren zur Herstellung eines Feldeffekt-Transistors mit einem isolierten Gate mit einem Dielektrikum aus Oxyd-Silizium-Nitrid oder Silizium-Sauerstoff-Nitrid wird in gleicher Weise durchgeführt, jedoch mit der Ausnahme, daß die zusätzliche Isolierschicht über dem erneut aufgewachsenen Oxyd aufgetragen wird, bevor die Gate-Elektrode eingeschnitten wird. Die Erfindung betrifft vorzugsweise derartige Arten von Transistoren. Eine Schwierigkeit bei allen üblichen Verfahren mit vier Abdekkungs-Verfahrensschritten ist ein zu früher elektrischer Durchschlag an der Überlappungsstelle der Source- und Drain-Elektroden mit der Gate-Elektrode. Während des erneuten thermischen Aufwachsens der Oxyd-Gate-Isolierschicht vereinigt sich das Oxyd mit dem Material des Substrats und zieht einen gewissen Teil des Dotierungsmaterials heraus, und gleichzeitig erfolgt auch eine thermische Diffusion des Dotierungsmaterials in das Oxyd, wodurch sich eine Verschlechterung der Eigenschaften des Dielektrikums in den Überlappungsbereichen ergibt.
Es ist deshalb Aufgabe der Erfindung, die erwähnten Nachteile und Schwierigkeiten durch ein Verfahren zu vermeiden, das einfacher und billiger ist und für das nur drei Abdeckungs-Verfahrensschritte zur Herstellung eines Feldeffekt-Transistors mit einer isolierten Gate-Elektrode erforderlich sind. Dieses dreistufige Verfahren soll vereinbar mit einem Verfahrensablauf sein, bei welchem das kritische erneute Aufwachsen des Oxyds bei bekannten Verfahren nicht mehr erforderlich ist. Insbesondere sollen Transistoren mit einem Oxyd-Silizium-Nitrid Gate-Dielektrikum hergestellt werden, die verbesserte elektrische Eigenschaften aufweisen, insbesondere eine Verringerung der Durchschlagspannung des Oxyds an der Überlappungsstelle der Source- und Drain-Elektrode mit dem Dielektrikum der Gate-Elektrode.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß ein dreistufiges Ab-
1 0 9 8 A 0 / 1 5 6 2
deckungsverfahren zur Herstellung einer integrierten Schaltung eines Feldeffekt-Transistors mit einer isolierten Gate-Elektrode Verwendung findet, indem zunächst zunächst auf eine Oberfläche eines Substrats eines Halbleitermaterials des einen Leitungstyps eine oder mehr dünne Gate-Isolatorschichten und eine dicke FeId-Isolatorschicht aufgetragen werden. Für ein Silizium-Bauelement ist der Gate-Isolator vorzugsweise eine Schichtung aus aufgewachsenem Silizium-Dioxyd und Silizium-Nitrid, und der Feld-Isolator ist ein pyrolytisch aufgetragenes Silizium-Dioxyd. Nach dem Auftragen einer ersten nachgebildeten Maske werden die Source- und Drain-Öffnungen ausgebildet, beispielsweise durch einen Ätzvorgang durch die aufgetragenen Isolierschichten bis zu der Oberfläche des Substrats. In der so vorbereiteten Platte kann nun eine Diffusion bewirkt werden, indem ein Überzug eines Dotierungsmaterials und eines Isolators aufgetragen wird, und indem das Dotierungsmaterial in das Substrat eindiffundiert wird, um Source- und Drain-Elektroden mit entgegengesetztem Leitfähigkeitstyp auszubilden. Nach dem Auftragen der zweiten gemusterten Maske wer-
den gleichzeitig die Source- und Drain- Kontaktöffnungen und eine Gate-Öffnung dazwischen ausgebildet, indem die Gate-Isolatorschicht (Silizium-Nitrid) als eine Begrenzung in dem Gate-Be reiEh Verwendung finden. Die dritte Maske wird verbunden mit der Ausbildung der elektrisch isolierten Kontaktmetallisierungen durch übliche Verfahrensmaßnahmen aufgetragen.
" Anhand der Zeichnung soll die Erfindung näher erläutert werden. Es zeigen:
Fig. 1 ein Schema der hauptsächlichen Verfahrensschritte bei der Herstellung eines Oberflächen-Feldeffekt-Transistors mit einem isolierten Gate;
Fig. 2a bis 2e einen Schnitt durch einen Halbleiterkörper entsprechend den Verfahrensstufen in Fig. 1? und
Fig. 3 eine isometrische Ansicht eines fertiggestellten Feldeffekt-Transistors gemäß der Erfindung.
Das zu beschreibende Herstellungsverfahren kann sowohl zur Herstellung von Feldeffekt-Transistoren mit einem isolierten Gate in einer integrierten Schaltung und mit einem η-Kanal oder p-Ka-
1098 40/1662
nal verwandt werden oder zur Herstellung von Transistoren beider Arten, nämlich des Anreicherungs-Typs oder des Verarmungs-Typs. Im folgenden soll die Herstellung eines- Metall-Nitrid-Oxyd-Feldeffekt-Transistors mit einem p-Kanal (Anreicherungs-Typ) beschrieben werden. Das Gate-Dielektrikum kann jedoch auch aus anderen Isolatoren bestehen, falls diese geeignete Unterschiede der Ätzeigenschaften aufweisen, die im folgenden näher erläutert werden sollen. Das Verfahren ist auch auf andere Halbleitermaterialien als Silizium anwendbar, beispielsweise auf Gallium und Galliumarsenid. Im folgenden wird nur die Herstellung einer einzigen Halbleitereinrichtung beschrieben, obwohl in der Praxis gleichzeitig eine Reihe monolithischer Transistoren mit einer integrierten Schaltung hergestellt werden.
Fig. 1 enthält die Verfahrensschritte af b, c, d und e bei der Herstellung der Halbleitereinrichtung in den Fig. 2a bis 2e, welche Verfahrensschritte auf einer Oberfläche eines η-leitenden Substrats 10 aus Silizium durchgeführt werden. Die einzelnen Verfahrensschritte bedeuten dabei folgendes:
a) auf ein η-leitendes Siliziumplättchen werden eine dünne Schicht aus gewachsenem Silizium-Dioxyd, eine dünne Schicht aus Silizium-Nitrid und eine dicke Isolierschicht aus Silizium-Dioxyd aufgetragen;
b) Auftragung und Ausbildung einer ersten Maske, Ätzen von Source- und Drain-Öffnungen in dem Siliziumplättchen, Abziehen der Maske;
c) Auftragung von Dotierungsmaterial und Auftragung eines Glasüberzugs (oder Auftragung eines dotierten Glases), Eindiffusion von Dotierungsmaterial zur Ausbildung von p-leitenden Source- und Drain-Elektroden;
d) Auftragung und Ausbildung einer zweiten Maske, Ätzen der Gate-Öffnung, der Source- und Drain-Kontaktlöcher, sowie Abziehen der Maske;
e) Auftrag eines Überzugs aus Kontaktmetall, Auftrag und Ausbildung einer dritten Maske, Ätzen der Kontakt-Metallisierungen sowie Abziehen der Maske.
In den Fig. 2a bis 2e ist nur ein kleiner Teil des Substrats
109640/1562
2111633 -βίο dargestellt, welches ein flaches und dünnes Siliziumplättchen mit einer Dicke von 0,15 bis 0,3 mm (6 bis 12 mil) und einen Durchmesser von 25 bis 38 mm hat. Der erste Verfahrensschritt (Fig. 2a) besteht darin, auf eine Oberfläche des Substrats 10 eine dünne thermisch aufgewachsene Schicht 11 aus Silizium-Dioxyd (SiO2) aufzutragen. Auf die aufgewachsene Oxydschicht 11 wird eine dünne Schicht 12 aus Silizium-Nitrid (Si3N4) oder Silizium-Oxynitrid aufgetragen, eine amorphe Mischung aus Silizium, Sauerstoff und Stickstoff. Auf diese Schichtung, welche als Gate-Isolator bei der fertigen Einrichtung dient, wird eine dicke FeId-Isolatorschicht 13 aufgetragen, die vorzugsweise aus pyrolytisch niedergeschlagenem Silizium-Dioxyd besteht. Wie nun näher erläutert werden soll, wird die Anforderung gemacht, daß die danach aufgetragene Feld-Isolatorschicht 13 wahlweise relativ zu dem Gate-Isolator ätzbar ist. Während es möglich ist, eine einzige Gate-Isolatorschicht zu verwenden, die vollständig aus thermisch aufgewachsenem Silizium-Dioxyd, Silizium-Nitrid, Silizium-Oxynitrid oder einer anderen geeigneten aufgetragenen Isolierschicht besteht, oder auch aus einer Schichtung mit mehr als zwei Schichten, findet bei dem bevorzugten Ausführungsbeispiel eine Schichtung aus Silizium-Dioxyd-Silizium-Nitrid Verwendung. Die Verwendung von Silizium-Nitrid ist bei dem Verfahren vorteilhaft, weil dieses Isoliermaterial eine hohe Dichte hat, für Verunreinigungen in Form von Alkali-Ionen undurchlässig ist und nicht oder nur langsam durch die Ätzmittel geätzt wird, die gewöhnlich bei der Herstellung von Halblexterexnrichtungen Verwendung finden. Beispielsweise kann die Dicke jeder der Schichten 11, 12 des Gate-Isolators aus Silizium-Dioxyd und Silizium-Nitrid etwa 1000 S oder weniger betragen, während die dicke Feld-Oxydschicht 13 eine Dicke von etwa 10 000 bis 15 000 S hat. Zur Ausbildung der verschiedenen Schichten finden übliche Verfahren Verwendung.
Bei dem nächsten Verfahrensschritt (Fig. 2b) werden Source- und Drain-Öffnungen 15 und 16 auf beiden Seiten des vorgesehenen Gate-Bereichs 17 ausgebildet, indem die drei Schichten 11 bis 13 bis zur Oberfläche des Siliziumplättchens 10 durchgeätzt werden. Dies wird dadurch erzielt, daß die Oberfläche der dicken Oxydschicht 13 mit einer dünnen Schicht 14 aus lichtempfindlichem
109840/1562
Abdeckmaterial überzogen wird, wonach die Ausbildung der Maske erfolgt und die Teile der Schicht 11 bis 13 weggeätzt werden, die nicht durch das Abdeckmaterial geschützt sind, um die gewünschten Öffnungen auszubilden. Dies ist die erste Maske bei den drei Masken erfordernden Verfahren gemäß der Erfindung. Irgendein geeignetes lichtempfindliches Abdeckmaterial bekannter Art kann Verwendung finden, beispielsweise ein Abdeckmaterial, das in einem Prospekt der Fa. KODAK in Rochester, USA ("Photosensitive Resists for Industry", 1962) beschrieben ist und unter dem Warenzeichen KMER vertrieben wird. Eine Schicht aus derartigem Abdeckmaterial kann dadurch aufgetragen und mit einem geeigneten Muster versehen werden, daß eine dünne Schicht der flüssigen Verbindung auf die Oberfläche des betreffenden Plättchens auf einer geeigneten Einrichtung aufgetragen wird. Das Abdeckmaterial erfährt eine Vorerhitzung, wird durch eine Maske durch Licht mit einer Wellenlänge belichtet, für welche die Verbindung empfindlich ist, woraufhin eine Nacherhitzung erfolgt. Während der Belichtung erfolgt eine Polymerisation des lichtempfindlichen Abdeckmaterials. Das belichtete Plättchen wird dann in einen Entwickler eingetaucht, der ebenfalls in dem genannten Prospekt beschrieben ist, und mit Isopropylalkohol gewaschen, um die Polymerisationsreaktion zu beenden. Der Entwickler bewirkt die Lösung der nicht belichteten Teile des Abdeckmaterials, so daß eine Maske verbleibt, die aus einer Schutzschicht aus gehärtetem Abdeckmaterial über allen Teilen des Siliziumplättchens mit Ausnahme der Teile besteht, welche die Source- und Drain-Öffnungen 15, 16 ergeben sollen. Nach dem Ätzvorgang wird die Maske entweder mechanisch oder chemisch entfernt. Beispielsweise kann zur chemischen Entfernung ein, Salpetersäure-Schwefelsäure-Bad Verwendung finden.
Um Drain- und Source-Öffnungen 15 und 16 auszubilden, müssen verschiedene ätzende Säuren Verwendung finden, um die Schichten 11 bis 13 durchzuätzen. Wie bereits erwähnt wurde, ist es von Bedeutung, daß die Feld-Isolatorschicht 13 und die oberste Gate-Isolatorschicht 12 unterschiedliche Ätzeigenschaften haben. Ein Ätzmittel, welches die Feld-Oxydschicht entfernt, aber praktisch nicht mit der Schicht aus Silizium-Nitrid reagiert, ist eine gepufferte Fluorwasserstofflösung, welche etwa 1 Volumenanteil HF
109840/1562
in 10 Teilen Ammoniumfluorid enthält. Silizium-Nitrid wird dann beispielsweise mit Phosphorsäure geätzt, während die verbleibende Schicht 11 aus aufgewachsenem Silizium-Dioxyd mit gepuffertem HF entfernt wird.
Dann erfolgt eine Eindiffusion in das Siliziumplättchen (Fig. 2c), um die stark dotierten p-leitenden Source- und Drain-Elektroden 18 und 19 in dem Plättchen und angrenzend an dessen Oberfläche auszubilden. Zwei an sich bekannte Abwandlungen des Verfahrens sind bei diesem Verfahrensschritt möglich. Bei dem einen Diffusionsverfahren wird zunächst ein Dotierungsmaterial auf die Oberfläche des Plättchens innerhalb der Öffnungen 15 und
P 16 aufgetragen, ein Glasüberzug 20 mit einer niedrigen Erweichungstemperatur bei etwa 3 5O-4OO°C über der gesamten Oberfläche aufgetragen und schließlich wird eine Erhitzung in einer inerten Gasatmosphäre bei Temperaturen von 1000-1500°C durchgeführt, um das Dotierungsmaterial in das Substrat einzudiffundieren und p-leitende Source- und Drain-Elektroden 18 und 19 auszubilden. Als Dotierungsmaterial findet gewöhnlich Bor Verwendung. Zur Ausbildung von η-leitenden Bereichen findet gewöhnlich Phosphor Verwendung oder andere III-V-Elerneηte, was an sich bekannt ist. Das andere Diffusionsverfahren besteht darin, daß die gesamte Oberfläche des Plättchens mit einem dotierten Glas (wie die Schicht 20) überzogen wird, welches eine geringere Menge des betreffen-
k den Dotierungsmaterials enthält. Zur Ausbildung von p-leitenden Source- und Drain-Elektroden wie bei dem beschriebenen Ausführungsbeispiel wird SiO« mit größenordnungsmäßig 1% Bor dotiert, welches in die Drain- und Source-Öffnungen 15 und 16 und über die Oberfläche der gemusterten dicken Oxydschicht 13 aufgetragen wird. Das mit Glas überzogene Plättchen wird dann während einer gewissen Zeitspanne erhitzt, um das Dotierungsmaterial in die Oberfläche des Substrats 16 einzudiffundieren. Wie aus Fig. 2c ersichtlich ist, ergibt sich eine Diffusion in seitlicher Richtung über die Grenzlinien der Source- und Drain-Öffnungen 15 und 16. Insbesondere erfolgt eine gewisse seitliche Diffusion unter jedem Ende des vorgesehenen Gate-Bereichs 17.
Ein wichtiges Merkmal des Verfahrens gemäß der Erfindung, bei dem nur drei Masken ausgebildet werden müssen, wird in der
109840/15 62
— Q —
gleichzeitigen Ausbildung der Gate-Öffnung und der Kontakt-Löcher für die Source- und Drain-Elektroden in einer einzigen Verfahrensstufe gesehen. Dies ist deshalb möglich, weil die zunächst aufgewachsene oxydische Gate-Isolatorschicht nicht entfernt wird, weshalb eine darauffolgende Oxydation nicht erforderlich ist. Wie aus Fig. 2d ersichtlich ist, wird die zweite Maske 21 auf die Oberfläche des Plättchens aufgetragen und in der oben beschriebenen Weise mit Fenstern versehen. Die Maske 21 hat drei Öffnungen, welcher der vorgesehenen Gate-Öffnung 22 und den Source- und Drain-Löchern 23 und 24 entsprechen, die in dem Glasüberzug 2O ausgebildet werden sollen. Ein Ätzmittel wie gepuffertes HF findet Verwendung, das praktisch nicht mit Silizium und Silizium-Nitrid reagiert, da die Schicht 12 aus Silizium-Nitrid als Begrenzung für die Ätzung Verwendung findet, wenn die Gate-Öffnung ausgebildet wird. Im Hinblick auf die chemische Verwandtschaft der Glasschicht 12 und der dicken Feld-Oxydschicht 13 greift dasselbe Ätzmittel beide Schichten an und das ausgeschnittene Gate wird etwas zu klein ausgebildet, damit gewährleistet ist, daß nicht über die Grenzbereiche der Schicht 12 aus Silizium-Nitrid in den Gate-Bereich 17 hinausgegangen wird. Die Maske 21 wird jetzt entfernt.
Die dritte und letzte Maske findet Verwendung, um die Kontakt-Metallisierungen zu begrenzen. Gewöhnlich erfolgt die Metallisierung durch Auftragung einer dünnen Schicht 25 (Fig. 2e) aus einem geeigneten Kontaktmetall wie Aluminium oder Molybdän über der gesamten Oberfläche des Plättchens. Die dritte Maske
26 aus lichtempfindlichem Abdeckmaterial wird auf die Oberfläche der metallischen Schicht 25 aufgetragen und entsprechend einem Muster belichtet, um zwei in Längsrichtung verlaufende Schlitze
27 und 28 auf beiden Seiten der Gate-Elektrode und des Verbin dungsmusters zu begrenzen. Nach dem Ätzen mit einem geeigneten Ätzmittel für Aluminium oder Molybdän wird der Metallüberzug in drei getrennte elektrisch isolierte Bereiche unterteilt. Durch eine derartige Auftragung des Metalitiberzugs (vergl. Fig. 3) werden ein Gate-Kontakt 30 und Source- und Drain-Kontakte 31 und 32 gleichzeitig mit den betreffenden erhöhten Kontaktteilen 33 bis 35 ausgebildet. Die Kontaktteile 33 bis 35 werden auf der Oberseite der dicken Feld-Isolierschichten ausgebildet, welche
109840/1562
durch die dicke Feld-Oxydschicht 13 und die Glasschicht 20 gegeben sind, um die Kontakt-Kapazität bei der fertigen Einrichtung möglichst gering zu halten.
Fig. 3 zeigt auch die bevorzugte rechtwinklige Ausbildung der fertigen Einrichtung. Wie bereits erwähnt wurde, wird gewöhnlich eine Reihe monolithischer Halbleitereinrichtungen hergestellt, die identisch wie die dargestellte Halbleitereinrichtung ausgebildet ist. Typische Abmessungen für einen in Fig. 3 dargestellten Feldeffekt-Transistor betreffen eine Source- und Drain-Elektrode 18 und 19 von jeweils 0,014 bis 0,019 mm (0,55 bis
t 0,75 mil) Länge, während der p-Kanal 36, der dazwischen ausgebildet wird, wenn eine Spannung geeigneter Polarität und Größe an den Gate-Kontakt 30 angelegt wird, eine Länge von etwa 0,006 bis 0,004 mm (0,25 bis 0,8 mil) hat. Die orthogonal bezogene Breite des p-Kanals 36 und der gesamten Einrichtung beträgt etwa 0,0075 bis O,O25 mm (0,3 bis 1,0 mil). Die tatsächlichen Abmessungen einer bestimmten Einrichtung hängen von dem Verwendungszweck in einer bestimmten Schaltung ab. Die monolithischen integrierten Verbindungsmuster, die zur Verbindung des Transistors in einer Schaltung benötigt werden, oder eine Verbindung mit Kontaktstellen an der Seite des Plättchens herstellen, werden auf die Feld-Isolierschichten aufgetragen und ergeben eine Verbindung mit den Kontaktstellen 33 bis 35. Wenn eine Gleichspan-
P nung geeigneter Polarität zwischen Source- und Drain-Kontakten 31 und 32 angelegt wird, gelangt die Einrichtung von ihrem nichtleitenden in ihren leitenden Zustand, wenn eine negative Spannung oberhalb der Schwellenwertspannung an dem Gate-Kontakt 30 angelegt wird. Ein elektrisches Feld wird in den Gate-Isolatorschichten 11, 12 erzeugt und derjenige Teil des elektrischen Felds, der in dem Substrat 10 vorhanden ist, zieht Defekt-Elektronen aus dem Körper des Substrats zu dessen Oberfläche an, wodurch durch einen Inversionsvorgang der p-Kanal 36 hergestellt wird. Die vorhergehende p-n-p-Konfiguration wird zu einer p-p-p-Konfiguration geändert und ein Strom fließt zwischen den Source- und Drain-Elektroden 18 und 19. Wenn die Größe der Gate-Spannung ansteigt, wird die Leitfähigkeit des Kanals erhöht.
109840/1562
Das wichtigste und vorteilhafteste Merkmal des Verfahrens gemäß der Erfindung zur Herstellung eines derartigen Feldeffekt-Transistors besteht darin, daß nur drei Verfahrensschritte mit der Herstellung einer Maske benötigt werden, im Gegensatz zu der Herstellung von vier Masken bei bekannten Verfahren. Die Vermeidung eines derartigen Verfahrensschrittes zur Herstellung einer weiteren Maske, einschließlich Auftragung, Belichtung, Entwicklung und Abtragung des- Abdeckmaterials, führt zu verringerten Kosten und zu einer Vereinfachung des Verfahrens. Insbesondere die getrennten Masken, die früher erforderlich waren, um die Gate-Öffnung herzustellen und dann die Kontaktlöcher zu öffnen, werden nicht benötigt, weil bei dem beschriebenen Verfahren die Gate-Öffnung 22 und die Kontaktlöcher 23 und 24 gleichzeitig ausgebildet werden (vergl. Fig. 2d), wobei die obere Isolierschicht 12 als Begrenzung für die Ätzung Verwendung findet. Um diese Verbesserung zu erzielen, wird die Feld-Isolierschicht 13 über dem geschichteten Gate-Dielektrikum 11, 12 in der ersten Verfahrensstufe (Fig. 2a) angeordnet. Nach der Ausbildung der Source- und Drain-Öffnungen 15 und 16 (Fig. 2b) und den Verfahrensschritten hinsichtlich der thermischen Diffusion des Dotierungsmaterials zur Ausbildung der Source- und Drain-Elektroden 18, 19 (Fig. 2c) befindet sich das Plättchen in einem Zustand, in welchem durch das Feld-Oxyd eingeschnitten werden kann, um die Gate-Öffnung 22 auszubilden und um die Drain- und Source-Kontaktlöcher 23 und 24 auszubilden, indem durch die Glasschicht 20 eingeschnitten wird. Eine anschließende Oxydation zur Ausbildung des Oxyd-Gate-Isolators ist nicht erforderlich, da die ursprünglich aufgetragenen Isolatorschichten 11, 12 während des gesamten Verfahrens verbleiben. Deshalb können besonders wirksame Reinigungsverfahren für die thermisch aufgewachsene dünne Gate-Isolatorschicht 11 aus Silizium-Dioxyd Verwendung finden. Die verhältnismäßig langwierige (8 Stunden) nasse Oxydationsstufe bekannter Verfahren ist vermieden, weil das Feld-Oxyd bereits vorhanden ist.
Neben der Verringerung der Kosten und der Vereinfachung des Verfahrens hat ein auf diese Weise hergestellter Transistor verbesserte elektrische Eigenschaften. Bei dem Verfahren mit drei
1098^0/1562
Maskierungsstufen diffundieren die Source- und Drain-Elektroden 18 und 19 unter die Gate-Isolatorschichten in dem Gate-Bereich 17 (Fig. 2c). Eine Überlappung der Gate- über die Source- und Drain-Elektroden wird bei einem geeigenet betriebenen Transistor vom Anreicherungs-Typ benötigt. Dadurch ist es nicht erforderlich, den Gate-Ausschnitt über den Bereichen mit hohen Konzentrationen der Dotierung vorzunehmen, was bei bekannten Verfahren mit vier Maskierungsstufen erfolgt/ wobei das darauffolgende erneute Aufwachsen der dünnen Gate-Oxydschicht als eine Ursache für einen frühzeitigen Spannungsdurchbruch festgestellt wurde. Bei dem hier beschriebenen Verfahren wird eine geeignete
ψ Überlappung des Gate-Dielektrikums mit den Source- und Drain-Elektroden erzielt, ohne daß der nachteilige frühzeitige Durchschlag erfolgt. Nach diesem dreistufigen Maskierungsverfahren hergestellte Einrichtungen haben ferner einen höheren Flächenwiderstand, welcher ein Maß für die elektrische Leitfähigkeit des Halbleitermaterials ist. Der höhere Flächenwiderstand ergibt sich aus der Tatsache, daß· keine Oxydationsstufe nach der Diffusionsstufe bei dem Herstellungsverfahren mit drei Maskierungsstufen vorgesehen ist. Bei dem bekannten vierstufigen Maskierungsverfahreη verursacht das Aufwachsen einer Oxydschicht nach der Diffusion, daß Dotierungsmaterial aus dem Silizium-Substrat herausgezogen wird, wenn das Oxyd gebildet wird. Ferner
^ geht eine gewisse Menge des Dotierungsmaterials verloren, weil bei den oxydierenden Temperaturen eine Austreibung erfolgt. Ein höherer Flächenwiderstand führt zu einem niedrigeren Übergangs-Durchbruch, wodurch sich eine besser geschützte Einrichtung ergibt. Schließlich ergibt sich dadurch ein Vorteil, daß es sich um ein echtes plahares Verfahren handelt. Keine das Silizium freilegende Öffnungen werden in kritischen Bereichen ausgebildet, sobald die dünne Gate-Oxydschicht aufgewachsen ist, wodurch die wirksamsten Reinigungsverfahren bei der ersten Stufe Verwendung finden können. Das Gate-Oxyd wird dann sofort mit Silizium-Nitrid überdeckt.
Jede einzelne Maßnahme bei dem Herstellungsverfahren kann entsprechend üblichen Verfahrenstechniken erfolgen. Die Erfindung, liegt in der besonderen Folge der Schritte, die ein Herstel-
109840/1562
lungsverfahren mit drei Maskierungsstufen ermöglicht, mit welchem Verfahren eine besonders vorteilhafte Einrichtung hergestellt werden kann. Beispielsweise soll die praktische Herstellung eines Feldeffekt-Transistors vom Verarmungstyp mit einem p-Kanal und Metallnitrid-Oxyd-Halbleitermaterial als bevorzugtes Ausführungsbeispiel der Erfindung näher beschrieben werden. Wie aus Fig. 2a ersichtlich ist1, hat die aufgewachsene Gate-Isolatorschicht 11 aus Silizium-Dioxyd eine Dicke von 700 S und wird thermisch in einem Ofen in einer Sauerstoffatmosphäre bei einer Temperatur von etwa 1200DC aufgewachsen. Die Schicht 12 aus Silizium-Nitrid wird pyrolytisch bis zu einer Dicke von etwa 500 S aufgetragen, indem Silizium-Nitrid mit Ammoniak in einem Reaktionsgefäß bei 95O°C zur Reaktion gebracht wird. Die dicke Feld-Silizium-Dioxydschicht 13 wird nun pyrolytisch in einem Ofen bei einer Temperatur von etwa 8S0°C während 40 Minuten auf eine Dicke von etwa 12000 S niedergeschlagen.
_ , Die erste Maske 14 aus lichtempfindlichem Material (Fig. 2b) wird in der beschriebenen Weise aufgetragen und gemustert. Um die Source- und Drain-Öffnungen 15, 16 zu ätzen, wird das Plättchen zuerst in ein gepuffertes HF-Bad eingetaucht, um die dicke Oxydschicht 13 zu ätzen. Dieses Ätzmittel reagiert praktisch nicht mit Silizium-Nitrid und zum Ätzen der Silizium-Niitrid-Schicht 12 wird das Plättchen in eine heiße Phosphorsäurelösung gebracht, wo das Ätzen in einem abgeschlossenen System stattfindet, so daß kein Wasser aus der Säure bei 155 bis 1600C verdampft. Um die dünne aufgewachsene Silizium-Dioxyd-Schicht 11 zu ätzen, wird das Plättchen in die gepufferte HF-Lösung zurückgebracht. Die Maske 14 wird nun chemisch entfernt.
Die beiden Abwandlungen des Verfahrens für die Diffusions- sfcufen wurden bereits erläutert. Bei der einen Ausführungsform wird eine dünne Schicht aus Bor thermisch in einem Ofen auf die Oberfläche des Substrats 10 innerhalb der Drain- und Source-Öffnungen 15, 16 aufgetragen. Ein Glasüberzug 20 mit einer niedrigen Erweichungstemperatur wird pyrolytisch auf die Oberfläche des Plättchens bis zu einer Dicke von etwa 12000 8 in einem Reaktor bei etwa 350 bis 4öO°c aufgetragen. Bei dieser niedrigen Temperatur diffundiert die vorher niedergeschlagene Schicht aus
109840/1B62
2111G33
Bor nicht in die Oberfläche des Plättchens ein. Eine thermische Diffusion des Bor-Dotierungsmaterials zur Ausbildung stark dotierter Source- und Drain-Bereiche 18, 19 erfolgt in einem Ofen in einer inerten Gasatmosphäre wie Helium, bei etwa 1200°C während 20 Minuten. Das wahlweise Diffusionsverfahren besteht darin, daß auf die Oberfläche des Plättchens in die Source- und Drain-Öffnungen 15, 16 eine Schicht aus dotiertem Glas aufgebracht wird, welche eine kleinere Menge von Bor enthält. Das mit einem Glasüberzug versehene Plättchen wird dann beispielsweise vier Stunden lang erhitzt, beispielsweise bei einer Temperatur von 1150°C, um das Aktivatormaterial in das Substrat IO einzudiffundieren. Bekanntlich hängt die Temperatur und die Diffusionszeit von der Dicke der dotierten Glasschicht, von der gewünschten Eindringtiefe und von der Kristallorientierung ab.
Die zweite Maske 21 aus lichtempfindlichem Abdeckmaterial wird aufgetragen und gemustert, um Gate-, Source- und Drain-Öffnungen 22 bis 24 zu begrenzen. Die Gate-Öffnung und die Kontaktlöcher werden gleichzeitig durch Eintauchen des Plättchens in ein gepuffertes HF-Bad geätzt, wobei die Silizium-Nitrid-Schicht 12 als Begrenzung der Ätzung in dem Gate-Bereich dient. Die Maske 21 wird dann entfernt. Eine bisher nicht erwähnte Verfahrensstufe ist eine Wasserstoff-Temperaturbehandlung, die in einem Ofen bei 700 C eine halbe Stunde lang durchgeführt wird· Silizium-Nitrid ist bei hohen Temperaturen mitunter instabil. Durch diese zusätzliche Stufe wird die Einheit stabilisiert. Wie aus Fig. 2e ersichtlich ist, wird eine dünne Schicht 25 aus einem geeigneten Kontaktmetall wie Aluminium oder Molybdän dann auf die gesamte Oberfläche des Plättchens durch ein Sprühverfahren oder Vakuumverdampfung aufgetragen. Die dritte Maske 26 wird aufgetragen und gemustert und Schlitze 27 und 28 werden durch ein Ätzmittel für Aluminium oder Molybdän ausgeätzt, welches z. B. 16 Teile Phosphorsäure, 1 Teil Salpetersäure, 1 Teil Essigsäure und 2 Teile Wasser enthält. Die dritte Maske 26 wird in derselben Weise wie die anderen Masken durch chemische Mittel entfernt.
Es wurde deshalb ein Verfahren mit drei Maskierungsstufen zur Herstellung eines Feldeffekt-Transistors mit einem isolierten
109840/1562 original inspected
Gate beschrieben, das geringere Kosten erfordert und gegenüber bekannten Verfahren vereinfacht ist, wodurch aber eine Einrich7 tung mit verbesserten elektrischen Eigenschaften hergestellt werden kann. Bei der Durchführung des Verfahrens werden das Gate-Dielektrikum und darüber eine dicke Feld-Isolatorschicht auf das Halbleiter-Plättchen zunächst aufgetragen und werden danach nicht gestört. Die erste Maske vereinfacht die Ausbildung der Source- und Drain-Öffnungen in der Oberfläche des Plättchens. Nach einer Diffusion, bei welcher ein Glasüberzug mit niedriger Erweichungstemperatur oder ein dotiertes Glas auf die Source- und Drain-Öffnungen aufgetragen wird, findet die zweite Maske Verwendung, um die Gate-Öffnung und die Kontaktlöcher zu Source- und Drain zu begrenzen. Abweichung von bekannten Verfahren werden die Gate-Öffnung und die Source- und Drain-Kontaktlöcher gleichzeitig geätzt, wobei das Gate-Dielektrikum als Begrenzung des Ätzvorgangs dient. Die dritte Maske bestimmt in bekannter Weise die Kontakt-Metallisierungs-Muster. Dieses Verfahren mit drei Maskierungsstufen ist zur Herstellung billiger Serien monolithischer Feldeffekt-Transistoren geeignet, die für digitale oder lineare Schaltungen verwendbar sind. Das Verfahren kann auch mit Masken ausgeführt werden, die nicht aus lichtempfindlichen Materialien bestehen, beispielsweise mit zur Abdeckung dienenden gemusterten Metallfolien.
Patentansprüche
109840/1562

Claims (12)

  1. -16-Patentansprüche
    Verfahren zur Herstellung eines Oberflächen-Feldeffekt-Transistors unter aufeinanderfolgender Verwendung mehrerer Masken aus Abdeckmaterial, dadurch gekennzeichnet, daß auf die Oberfläche eines Substrats aus Halbleitermaterial mit dem einen Leitfähigkeitstyp eine dünne Gate-Isolatorschicht und eine darüberliegende dicke Feld-Isolatorschicht aufgetragen wird, daß Drain- und Source-Öffnungen durch die aufgetragenen Isolatorschichten bis zur Oberfläche des Substrats ausgebildet ψ werden, daß eine Diffusion vorbereitet wird, indem ein Überschuß aus Aktivatormaterial und Isolatormaterial mindestens in den Source- und Drain-Öffnungen aufgetragen wird und eine Eindiffusion des Aktivatormaterials in das Substrat durchgeführt wird, um Source - und Drain-Elektroden mit entgegengesetztem Leitfähigkeitstyp auszubilden, daß gleichzeitig Source- und Drain-Kontaktlöcher und eine Gate-Öffnung dazwischen ausgebildet werden, wobei die dünne Gate-Isolatorschicht als Begrenzung dient, und daß Kontakt-Metallisierungen für die Source-, Gate- und Drain-Elektroden aufgetragen werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine erste Maske aus Abdeckmaterial nach
    * der Ausbildung der Source- und Drain-Öffnungen aufgetragen wird, daß eine zweite Maske nach der Ausbildung der Gate-Öffnung und der Source- und Drain-Kontaktlöcher aufgetragen wird, und daß eine dritte Maske nach der Auftragung der Kontakt-Metallisierung aufgetragen wird, welche Masken nach dem betreffenden Verfahrensschritten entfernt werden.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß alle Masken aus einem lichtempfindlichen Abdeckmaterial bestehen.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Source- und Drain-Öffnungen und die danach ausgebildete Gate-Öffnung und die Source- und Drain-Kon-
    1098 40/156.2
    taktlöcher alle durch Ätzen unter Verwendung der ersten bzw. zweiten Maske ausgebildet werden, und daß Kontakt-Metallisierungen durch Auftragung 'einer dünnen Schicht aus Kontaktmetall über der gesamten Oberfläche und mit einem Ätzvorgang durch die dritte Maske in die einzelnen Source-, Gate- und Drain-Kontakt-Metallisierungen hergestellt werden.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Source- Gate- und Drain-Öffnungen geradlinig ausgebildet sind, um einen Transistor mit einer geradlinigen Topologie auszubilden.
  6. 6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Substrat aus Silizium besteht, daß der dünne Gate-Isolator eine Schicht aus gewachsenem Siliziumdioxyd und Siliziumnitrid aufweist, und daß der dicke Feld-Isolator aus pyrolytisch aufgetragenem Siliziumdioxyd besteht.
  7. 7. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Substrat aus Silizium besteht, und daß idünne Gate-Isolator aus Siliziumdioxyd, Siliziumnitrid oder Silizium-Sauerstoff-Nitrid in irgendeiner Kombination und Reihenfolge besteht.
  8. 8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf eine Oberfläche des Substrats aus Silizium mit dem einen Leitfähigkeitstyp eine dünne Gate-Isolierschicht aus aufgewachsenem Siliziumdioxyd und Siliziumnitrid aufgetragen wird, sowie eine darüberliegende dicke Feld-Siliziumdioxydschicht, daß eine erste Maske aus lichtempfindlichem Abdeckmaterial aufgetragen wird und die Source- und Drain-Öffnungen durch die isolierenden Schichten bis zur Oberfläche des Substrats ausgeätzt werden, daß zur Vorbereitung einer Diffusion ein Überzug aus Dotierungsmaterial und Glas zumindest in den Source- und Drain-Öffnungen aufgetragen wird, daß eine thermische Diffusion des Dotierungsmaterials in das Substrat erfolgt, um Source- und Drain-Elektroden mit entgegengesetztem Leitfähigkeitstyp auszubilden, daß eine zweite Maske aus lichtempfindlichem Material ausgebildet wird, daß
    109840/1562 ORIG.NAL inspected
    21 Λ ■" ·—» **> O ! ι itK-jj
    gleichzeitig Source- und Drain-Kontaktlöcher und eine GateÖffnüng dazwischen ausgeätzt werden, wobei eine Begrenzung der Ätzung durch die Siliziumnitrid-Schicht erfolgt, daß eine dritte Maske aus lichtempfindlichem Material nach dem Niederschlag elektrisch isolierter Source-, Gate- und Drain-Kontaktmetallisierungen ausgebildet wird, und daß die Masken nach Durchführung der betreffenden Verfahrensschritte entfernt werden.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß nach dem Ätzen der Gate-Öffnung eine Temperaturbehandlung in Wasserstoffatmosphäre durchgeführt wird, um ' das Siliziumnitrid zu stabilisieren.
  10. 10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Vorbereitung des Substrats für die Diffusion durchgeführt wird, indem zunächst eine dünne Schicht aus Aktivatormaterial auf das Substrat aus Silizium innerhalb der Source- und Drain-Öffnungen aufgetragen wird, und daß dann das Plättchen mit einer Schicht aus Glas mit niedriger Erweichungstemperatur aufgetragen wird.
  11. 11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Vorbereitung des Substrats für die
    \ Diffusion durchgeführt wird, indem ein Überzug aus mit Aktivatormaterial dotiertem Glas über der gesamten Oberfläche des Substrats aufgetragen wird.
  12. 12. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Kontakt-Metallisierungen hergestellt werden, indem über die gesamte Oberfläche des Substrats eine dünne Schicht aus Aluminium oder Molybdän aufgetragen wird, daß die dritte Maske ausgebildet wird, und daß die dünne Metallschicht geätzt wird, um die elektrisch isolierten Kontakt-Metallisierungen für Source,,Gate und Drain zu bilden.
    109840/1562
    ORIGINAL
DE19712111633 1970-03-19 1971-03-11 Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors Pending DE2111633A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US2116170A 1970-03-19 1970-03-19

Publications (1)

Publication Number Publication Date
DE2111633A1 true DE2111633A1 (de) 1971-09-30

Family

ID=21802693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712111633 Pending DE2111633A1 (de) 1970-03-19 1971-03-11 Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors

Country Status (3)

Country Link
US (1) US3670403A (de)
DE (1) DE2111633A1 (de)
FR (1) FR2083429B3 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919008A (en) * 1970-12-02 1975-11-11 Hitachi Ltd Method of manufacturing MOS type semiconductor devices
US3793090A (en) * 1972-11-21 1974-02-19 Ibm Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics
US3853496A (en) * 1973-01-02 1974-12-10 Gen Electric Method of making a metal insulator silicon field effect transistor (mis-fet) memory device and the product
US3909320A (en) * 1973-12-26 1975-09-30 Signetics Corp Method for forming MOS structure using double diffusion
US3969165A (en) * 1975-06-02 1976-07-13 Trw Inc. Simplified method of transistor manufacture
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US5874766A (en) * 1988-12-20 1999-02-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an oxynitride film
US5254867A (en) * 1990-07-09 1993-10-19 Kabushiki Kaisha Toshiba Semiconductor devices having an improved gate
US6004875A (en) * 1995-11-15 1999-12-21 Micron Technology, Inc. Etch stop for use in etching of silicon oxide
US5830789A (en) * 1996-11-19 1998-11-03 Integrated Device Technology, Inc. CMOS process forming wells after gate formation
US20030021327A1 (en) * 2001-07-25 2003-01-30 Murry Stefan J. Semiconductor surface-emitting laser with integrated photodetector

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475234A (en) * 1967-03-27 1969-10-28 Bell Telephone Labor Inc Method for making mis structures
US3566518A (en) * 1967-10-13 1971-03-02 Gen Electric Method for fabricating field-effect transistor devices and integrated circuit modules containing the same by selective diffusion of activator impurities through preselected portions of passivating-insulating films
US3541676A (en) * 1967-12-18 1970-11-24 Gen Electric Method of forming field-effect transistors utilizing doped insulators as activator source

Also Published As

Publication number Publication date
US3670403A (en) 1972-06-20
FR2083429A7 (de) 1971-12-17
FR2083429B3 (de) 1973-12-28

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3019850C2 (de)
DE2745857C2 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE3106202C2 (de)
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2615754C2 (de)
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2928923A1 (de) Halbleitervorrichtung
DE2922016A1 (de) Vlsi-schaltungen
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0028786B1 (de) Ionenimplantationsverfahren
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE69611632T2 (de) Planare Isolation für integrierte Schaltungen
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors