DE3124283A1

DE3124283A1 - Halbleiteranordnung und verfahren zu dessen herstellung

Info

Publication number: DE3124283A1
Application number: DE19813124283
Authority: DE
Inventors: Kazuhiro Kodaira Tokyo Komori; Juni Musashino Tokyo Sugiura
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-06-30
Filing date: 1981-06-19
Publication date: 1982-06-16
Also published as: GB2080024A; JPS5713772A

Description

SCHIFF V. FDNER STREHL SCHDBE.L-HOPF EBBINGHAUS FINCK

Beschreibung

Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleitersubstrat, auf dessen Hauptfläche in gewissem Bereichen oinc dick« erfstc Isolierschicht aufgebracht ist, während auf den Halbleiterbereichen zwischen diesen Bereichen eine dünnere zweite Isolierschicht und darauf eine leitfähige Schicht angeordnet sind sowie auf ein Verfahren zu dessen Herstellung.

Elektrisch programmierbare Lesespeicher (EPROM) sind in der Regel sowohl innerhalb ihres Speicherbereiches als auch innerhalb ihres Peripherbereiches mit Transistoren des Typs MIS (Metal Isolierhalbleiter) versehen. Die Transistoren innerhalb des Speicherbereiches weisen dabei schwimmende Gatterelektroden auf, welche auf der Hauptfläche des Halbleitersubstrats angeordnet sind. Innerhalb des Peripherbereiches befinden sich die Eingangs-Ausgangskreise, Entcodierkreise usw.

Die Transistoren derartiger Lesespeicher werden in der Regel nach dem folgenden Verfahren hergestellt: Zuerst wird eine dicke Oxidschicht aus SiO- selektiv auf der Oberfläche des HalbleiterSubstrats aufgebracht. In der Folge wird dann auf einem Bereich des Halbleitersubstrats, welches von der erwähnten SiO₂~Schicht ausgespart ist, mit Hilfe einer dünnen Gatterschicht aus SiO₂ eine Gatterelektrode hergestellt. Durch Verwendung der Gatterelektrode sowie der dicken SiO₂-Schicht als Maske können dann in der Folge auf der Oberfläche des aktiven Bereiches die Quellen- und Ab-

3124;

flußbereiche hergestellt werden.

Um in einen derartigen Lesespeicher elektrische Information einschreiben zu können, werden die Speichertransistören zuerst in einen ausgeschalteten Zustand gebracht, worauf dann das Einschreiben vorgenommen wird, inc em Trägerelemente den öchwimmenden Gatterelektroden auf den aktiven Bereichen zugeführt werden (siehe beispielsweise IEEE Journal of Solid-state Circuits, Vol. SC-7, No. 5, Oktober 1972) .

Es ist die Aufgabe der vorliegenden Erfindung, den Lesespeicher der eingangs genannten Art dahingehend weiterzubilden, daß bei großer Integrationsdichte eine hohe Einschreibgeschwindigkeit möglich ist.

Erfindungsgemäß wird dies dadurch erreicht, daß eine Halbleiterschicht der gleichen Leitungsart, jedoch höherer StörStellenkonzentration, direkt unterhalb der ersten dicken Isolierschicht innerhalb des Halbleitersubstrats angeordnet ist, welche sich teilweise bis zur Oberfläche des mit der dünnen Isolierschicht versehenen Halbleiterbereiches erstreckt.

Im Rahmen der vorliegenden Erfindung konnte festgestellt werden, daß die Einschaltgeschwindigkeit dadurch verbessert werden kann, indem Bereiche hoher StörStellenkonzentration, jedoch von derselben Leitungsart wie das Substrat, im peripheren Bereich der Halbleiteranordnung in Kanalrichtung unterhalb der Gatter SiO₂-Schicht der Speichertransistoren vorgesehen wird. Der Grund, weshalb die Einschaltgeschwindigkeit auf diese Weise verbessert werden kann, mag darin liegen, daß beim Fließen eines Quellenabflußstromes die Wirksamkeit des Auftretens heißer Elektronen

aufgrund des Vorhandenseins des Bereiches hoher Störstellenkonzentration verbessert wird, was eine höhere Schreibgeschwindigkeit zuläßt. Der Bereich hoher Störstellenkonzentration beschränkt das Ausmaß der Verarmungsschicht, wodurch das elektrische Feld am Abquetschpunkt verstärkt wird, wodurch die Wirksamkeit des Auftretens heißer Elektronen und damit die Schreibgeschwindigkeit unterstützt wird.

Zur Herstellung einer derartigen Halbleiteranordnung werden Störstellen in den aktiven Bereich unter Verwendung einer geeigneten Maske zugeführt, nachdem die Gatteroxidschicht hergestellt worden ist. Dabei zeigt es sich jedoch, daß, falls die Maske nicht richtig ausgerichtet ist, die Position des Bereiches hoher Störstellenkonzentration nicht genau eingehalten wird, so daß die Schreibgeschwindigkeit variiert. Fernerhin kann die Integrationsdichte wegen dem Maskenfehler nicht verbessert werden. In diesem Zusammenhang besteht der Wunsch, die Störstellenkonzentration auf der Substratsoberfläche in der Nähe des Kanalbereiches so niedrig wie möglich zu halten, um eine Abnahme der Trennstellenkapazität zu verhindern, während gleichzeitig die Gegenspannungskapazität der peripheren Transistoren verbessert wird. Insbesondere dann, wenn ein P-Typbereich als Kanalstopper innerhalb des erwähnten Bereiches hoher Störstellenkonzentration vorgesehen wird, ergeben sich dabei Schwierigkeiten in Form einer Zunahme der Trennstellenkapazität und eine Abnahme der Gegenspannungskapazität der peripheren Transistoren. Aus diesem Grunde erscheint es zweckmäßig, das Verfahren zur Herstellung der erfindungsgemäßen Halbleiteranordnung in der Art und Weise durchzuführen, so wie dies in den Unteransprüchen festgelegt ist.

Die Erfindung soll nunmehr anhand von Ausführungsbeispielen näher erläutert und beschrieben werden, wobei auf die beigefügte Zeichnung Bezug genommen ist. Es zeigen:

Fig. 1 eine Draufsicht einer Zelle eines Speichertransistors gemäß der Erfindung, wobei Fig. 1A und B Schnittansichten entlang der Linie A-A¹ bzw. B-B¹ darstellen,

Fig. 2 eine Draufsicht auf einen Lesespeicher gemäß der Erfindung,

Fig. 3 und 4 Schnittansichten entlang der Linie A-A¹ von Fig. 2, wobei Fig. 4 eine Abwandlung gegenüber von Fig. 3 darstellt,

Fig. 5 eine Draufsicht eines Lesespeichers gemäß der Erfindung ,

Fig. 6 bis 9a bis e Schnittansichten zur Erläuterung ver~ schiedener Verfahren zur Herstellung eines Lesespeichers gemäß der' Erfindung, und

Fig. 10a bis ρ Schnittansichten zur Erläuterung eines Verfahrens, bei welchem die verschiedenen Transistoren des Lesespeichers gemäß der Erfindung behandelt werden.

Fig. 1A und 1B zeigen einen Speichertransistor des Typs MIS, bei einem Lesespeicher des Typs EPROM gemäß der Erfindung. Dieser Transistor ist dabei auf einem Halbleitersubstrat 1 mit einer Störstellenkonzentration von 10 Atomen/cm³ aus einem P Si-Einkristall aufgebaut. Auf der einen Hauptfläche dieses Substrats 1 ist eine dicke Siliciumoxidschicht

2 aus SiO„ aufgebracht. In einem Bereich zwischen der dicken Siliciumoxidschicht 2 ist auf dem Substrat 1 des Leitungstyps P eine dünne Gatterschicht 3 aus SiO₂ aufgebracht. Eine aus polykristallinem Silicium bestehende Gatterelektrode 4 (schwimmendes Gatter) ist auf dieser dünnen Gatterschicht 3 aufgebracht. Darüber befindet sich eine Isolierschicht 5, auf welcher wiederum eine Gatterelektrode 6 aus einem leitfähigen polykristallinen Silicium aufgebracht ist. Entsprechend Fig. 1B ist auf der Oberfläche des Substrats 1 eine η Diffusionsschicht 7 als Quelle und Abfluß vorgesehen, wobei diese Diffusionsschicht 7 jeweils zwischen den Gatterelektroden 4 angeordnet ist. Fernerhin ist eint; Aluminiumelektrode 8 vorgesehen, welche über eine Iso ierschicht 9 hinweg in ohmscher Berührung mit der η Diffusionsschicht 7 steht, wobei die Anordnung derart getroffen ist, daß die Aluminiumelektrode 8 den vorspringenden Teil des Gatters oberhalb der Gatterelektrode 4 senkrecht kreuzt. Gemäß der Erfindung wird bei einem derartigen Speichertransistor eine ρ Schicht 10 hoher Störstellenkonzentration derselben Leitungsart wie das Substrat 1 unmittelbar unterhalb der dicken Siliciumoxidschicht 2 vorgesehen, wobei der Bereich 10a sich entlang der Ränder der Siliciumoxidschicht 2 erstreckt, welche als Kanalteil dient. Da die ρ Schicht 10 sich in den kanalperipheren Teil unmittelbar unterhalb der Siliciumoxidschicht 2 erstreckt, wird die Wirksamkeit des Auftretens heißer Elektronen verbessert, wobei bei Fließen eines Quellenabflußstromes die Schreibgeschwindigkeit erheblich erhöht wird.

Fig. 2 zeigt schematisch einen Lesespeicher des Typs EPROM, welcher gemäß der Erfindung ausgelegt ist. Dieser Lesespeicher ist auf einem Halbleiterplättchen 11 aufgebaut,

wobei ,innerhalb des Bereiches I eine Speichermatrix mit einer Mehrzahl von Speichertransistoren 12 des Typs MIS vorgesehen sind. Innerhalb des Bereiches II befinden sich die peripheren Kreise, welche aus einer Mehrzahl von Transistoren des Typs MIS aufgebaut sind. Die aktiven Bereiche dieser Transistoren werden durch den Feldteil · mit der dicken SiC^-Schicht gebildet. Die Leitungsverbindungen sind dabei derart angeordnet, daß sie über diese Feldbereich hinwegführen. In die Halbleiteroberfläche unmittelbar unterhalb der SiO -Schicht der Feldbereiche wird eine p-Typ-Dotierung eingeführt, wobei die Dotierungskonzentration größer als die des Substrates ist, welches im allgemeinen als Kanalstopper dient. Die ρ -Schicht ist dabei wenigstens auf jenen Bereichen der Oberfläche des HalbleiterSubstrats angeordnet, welche unterhalb der Feld-SiOp-Schicht des Speicherteils liegt. Ein Teil der ρ -Schicht erstreckt sich fernerhin bis in die kanalperipheren Bereiche.

Fig. 3 zeigt eine Ausführungsform, bei welcher der Speicherbereich und der Peripherbereich in der oben beschriebenen Art miteinander in Verbindung stehen. I entspricht dabei dem Speicherbereich und II dem peripheren Bereich, wobei beide Bereiche mit Transistoren des Typs MIS versehen sind. Die Transistoren besitzen dabei eine Gatterelektrode FG bzw. G, welche aus polykristallinem Silicium hergestellt sind. Diese Gatterelektroden befinden sich auf der Oberfläche eines p" Halbleitersubstrats,und zwar in jenen Bereichen, welche von den dicken SiO -Schichten 14a und 14b ausgespart sind, wobei zwischen der Gatterelektroden FG bzw. G und dem Halbleitersubstrat 15 Gatterschichten 16a bzw. 16b aus SiO₂ angeordnet sind. Der Transistor des Speicherbereiches I besitzt dabei geschichtete Elektroden

_ 11 _

FG, CG, welche durch eine Isolierschicht voneinander getrennt sind. Unmittelbar unterhalb der Feld-SiC^-Schicht 14a des Speicherbereiches I ist eine ο Schicht 18 mit einer

1 3

hohen Störstellenkonzentratioi ve ι 10 Atomen/cm² vorgesehen,· welche sich bis zu den kanalperipheren Teilen des aktiven Bereiches erstreckt. Im Peripherbereich II ist hingegen auf der Oberfläche d ^%s Halbleitersubstrats unmittelbar unterhalb der SiO₂~Sch cht 14b eine ρ Schicht 19 vorgesehen, wobei jedoch die Randbereiche sich nicht bis in die aktive Zone erstrecken.

Bei einer derartigen Ausgestaltung des Lesespeichers wird die Schreibgeschwindigkeit verbessert, weil unmittelbar unterhalb der Feld-SiO₂~Schicht im Speicherbereich I eine ρ Schicht 18 vorgesehen ist. Auf der anderen Seite dient die ρ Schicht 19 im Peripherbereich II als Kanalstopper. Da jedoch der aktive Bereich und die Oberfläche des ρ Substrats in der Nähe des akt. ven Bereiches im Zustand einer niedrigen Störstellenkonzennration gehalten werden, kann die Kapazität klein gehalten werden, während die Sperrspannung groß ist. Durch Verringerung der Kanalbreite kann somit die Integrierungsdichto verbessert werden.

Fig. 4 zeigt die Auslegung von Transistoren des MIS-Typs in den beiden Bereichen I und II, welche weitgehend der von Fig. 3 entspricht. Auf der Speicherseite I ist dabei eine ρ Schicht 18 mit hoher Störstellenkonzentration auf der Oberfläche eines ρ Halbleitersubstrats 15 in Übereinstimmung mit Fig. 3 vorgesehen, während im Peripherbereich II eine p-Schicht 20 vorgesehen ist, welche eine höhere Störstellenkonzentration als die des Substrats 15 besitzt, jedoch einen niedrigeren Wert besitzt als die ρ Schicht 18 im Speicherbereich I. Auch in diesem Fall erstrecken sich die Ränder dieser p-Schicht 20 nicht bis

;·-; ί 31242

zu den Rändern der SiO„-Schicht 14b.

Bei dieser Ausführungsform der Erfindung ist die Schreibgeschwindigkeit des Lesesp'ichers verbessert, weil auf dem Speicherbereich die ρ Schicht 18 sich bis zu den kanalperipheren Rändern erstrc ckt. Auf der anderen Seite dient die p-Schicht 20 im Peripherbereich II als Kanalstopper. Da aber der aktive Bereich und die Oberfläche des Halbleitersubstrats 15 in der Nähe des aktiven Bereiches auf einer niedrigen Etörstellenkonzentration gehalten werden, ist die Kapazität gering, während die Sperrspannung hoch ist. Die Integrationsdichte kann in diesem Fall ebenfalls durch Verringerung der Kanalbreite erhöht werden.

Fig. 5 zeigt die flächenmäßige Auslegung des gesamten Lesespeichers, wobei I dem Speicherbereich und II dem Peripherbereich entspricht. Die Halbleiteranordnung besitzt dabei zusätzlich Schreibbereiche 21, einen X-Entcodierbereich 22, Y-Entccdierbereiche 23, einen Adressierbereich 24, Abtastverstärkerbereiche 25 usw. Innerhalb des strichpunktierten schraffierten Feldes sind die ρ Schicht 18 des Speicherbereiches I sowie die ρ Schicht 19 bzw. p-Schicht 20 des Peripherbereiches II entsprechend Fig. 3 und 4 vorgesehen, wobei diese Schichten 18 bis 20 unmittelbar unterhalb des Feldbereiches angeordnet sind, jedoch sich nicht bis in den aktiven Bereich hinein erstrecken.

Fig. 6a bis 6e zeigen ein erstes Verfahren, mit welchem ein Lesespeicher gemäß der Erfindung hergestellt werden kann. Die Bezugszeichen I und II entsprechen dabei wiederum dem Speicherbereich sowie dem Peripherbereich. Das Verfahren läuft dabei in folgenden Schritten ab: a) Zuerst wird eine thermische Oxidation eines ρ Siliciumsubstrats 26 durchgeführt, um auf diese Weise auf der

BAD ORIGINAL

gesamten Oberfläche des Substrats 26 eine dünne SiO-Schicht 27 herzustellen. In der Folge wird dann eine Si-jN^-Schicht 28 aufgebracht. Ein Teil dieser Si₃N₄-Schicht 28 wird im Speichorbereich J unter Verwendung einer fotoempfindlichen Maske 29 selektiv entfernt, während im Peripherbereich II keine Entfernung vorgenommen wird. Im Anschluß daran werden B Ionen mit einer Störstellenkonzeiitration von 10 Atomen/cm² durch die SiO₂-Schicht 27 in die Oberfläche des Substrats 26 eingeführt. Im Peripherbereich II erfolgt in diesem Fall hingegen keine Implantation von B Ionen.

b) In der Folge wird dann auf der Oberfläche des Substrats 26 eine ρ Schicht 30 gebildet, indem das in das Substrat 26 eingeführte Bor innerhalb einer Wärmebehandlung bei 1100⁰C in einer N._;-Atmosphähre zur Ausdehnung und Diffusion gebracht wird. Der Teil 30a der ρ Schicht 30 erstreckt sich dabei bis zum Rand unterhalb der Si N.-Schicht, was in der Folge die Kanalperipherie abgeben wird.

c) In der Folge wird dann eine Fotobelichtungsbehandlung durchgeführt, indem die gesamte Oberfläche des Speicher^ bereiches I mit einer fotoempfindlichen Schicht 31 bedeckt wird. Ein Teil der Si₃N.-Schicht 28 im Peripherbereich II wird durch Wegätzen einer teilbelichteten fotoempfindlichen Schicht 31a entfernt. In der Folge wird dann eine Ionenimplantation von B Ionen durchgeführt, wobei die fotoempfindliche Schicht 31a belassen wird. Die Menge der implantierten B Ionen ist in diesem Fall geringer als die Konzentration der B Ionen im Speicherbereich I.

d) Nach Entfernung der fotoempfindlichen Schichten 31 bzw. 31a erfolgt eine selektive Oxidation, wobei die Si-N.-Schicht 28 als Maske verwendet wird, um eine dicke Oxiedschicht aus SiO₃ herzustellen, welche innerhalb des Feldbereiches wirksam wird. Gleichzeitig mit der Oxidation erstreckt sich die ρ Schicht 30 im Speicherbereich I weiter in den aktiven Bereich hinein, wobei die Breite d bei ungefähr 5,5μ liegt. Im Peripherbereich II werden die implantierten B-Ionen zum Ausbreiten und Diffundieren gebracht, wodurch sich eine p-Schicht 33 bildet. Da aber diese p-Schicht 33 eine niedrige Störstellenkonzentration besitzt, erstreckt sich dieselbe kaum bis in den aktiven Bereich hinein.

e) In dem folgenden wird die Si-jN.-Schicht 28 durch Ätzen entfernt und die dünne SiO -Schicht auf dem aktiven Bereich ebenfalls entfernt. Nach Durchführung der Gatteroxidation wird nine dünne Gatterschicht 34 aus SiO „ hergestellt. In der FoIje werden dann durch Aufbringen einer polykristallinen Siliciumschicht und durch selektives Wegätzen Gatterelektroden 35 hergestellt.

Entsprechend dem oben beschriebenen Verfahren wird die Si₃N.-Schicht 28 zweimal gemustert, wobei die in diesem Zusammenhang verwendete Maske aus fotoempfindlichem Material als Maske für die B Ionenimplant£ition verwendet wird. Demzufolge ist es möglich, Bor in sehr genauer Dosierung zuzuführen, indem die Implantationsenergie zwischen 30 und 70 KeV eingestellt wird. Da zwischen der SiOp-Schicht und der ρ Schicht eine Selbstausrichtung stattfindet, müssen die Toleranzen für die Maskenausrichtung der ρ Schicht nicht berücksichtigt werden. Die ρ Schicht kann somit bei äußerst kleinen Abmessungen mit

äußerst hoher Genaiiigkeit hergestellt werden, was sich positiv auf die Güt.e des hergestellten Produktes auswirkt.

Fig. 7a bis 7e zeigen ein abgewandeltes Verfahren zur Herstellung von Lesespeichern gemäß der Erfindung, bei welchem bei der Ionenimplantation für die Herstellung der ρ Schicht Borfluorid BF „ verwendet wird. Das Verfahren läuft dabei in folgenden Schritten ab:

a) Thermische Oxidation des ρ Si Substrats 26, wodurch auf der gesamten Oberfläche des Substrats eine dünne SiO₂-Schicht 27 gebildet wird. In der Folge wird dann eine Si^N.-Schicht aufgebracht und ein Teil dieser Schicht 28 unter Verwendung einer fotoempfindlichen Maske 29 sowohl im Speicherbereich I wie auch im peripheren Bereich II durch Ätzen entfernt.

b) Die fotoempfindliche Schicht 29, welche als Ätzmaske für die Si-,Ν»-Schicht 28 verwendet wird, wird entfernt und eine neue fotoempfindliche Maske 31 aufgebracht. Diese fotoempfindliche Schicht 31 wird im Speicherbereich I entfernt, während sie im peripheren Bereich II verbleibt. Daraufhin werden BF₂ Ionen in hoher Dotierungskonzentration implantiert, um auf diese Weise in jenem Teil des Speicherbereiches I,der nicht von der Si-N.-Schicht bedeckt ist, in die Substratoberfläche unterhalb der SiO₂-Schicht einzubringen.

c) In der Folge wird dann die fotoempfindliche Schicht 31 entfernt und eine Wärmebehandlung in einem inaktiven Gas durchgeführt, wodurch die BF₂ Ionen in der Substratoberfläche im Speicherbereich I zum Ausbreiten und Diffundieren gebracht werden, so daß sich eine ρ Schicht 30 bildet. Ein Teil dieser ρ Schicht 30 erstreckt sich

Γ": "ι 31242

erstreckt sich dabei in die Substratsoberfläche unterhalb der Si₃N₄-Schicht 28.

d) In der Folge werden ann BF „ Ionen in niedriger Dotierungskonzentration über die gesamte Oberfläche implantiert, wodurch BF2 Ionen im Peripherbereich II in die Substratoberfläche und im Speicherbereich II BF₉ Ionen in jenen Teil der Substratoberfläche gelangen, auf welchem die P⁺ Schicht 30 hergestellt ist.

e) In der Folge wird dann eine Feldoxidation durchgeführt, um auf der Substratoberfläche, welche nicht durch die Si-N₄-Schicht 28 bedeckt ist, eine dicke SiO^-Schicht 32 zu bilden. Aufgrund der für die Oxidation durchgeführten Wärmebeihandlung werden die in die Substratsoberfläche eingeführten BF₂ Ionen in das Substrat eindiffundiert. Demzufolge erstreckt sich die ρ Schicht 30 hoher Dotierungskonzentration bis tief unterhalb der SiO₃-Schicht 32 im Speicherbereich I und zwar bis in den aktiven Bereich hinein, während im Peripherbereich II eine p-Schicht 33 niedriger Dotierungskonzentration hergestellt wird,die sich jedoch kaum bis in den aktiven Bereich hinein erstreckt.

Bei dem beschriebenen Verfahren wird BF₃ zur Störstellenimplantation verwendet, um die ρ Schicht 30 sowie die p-Schicht 33 herzastellen. Im Vergleich zu B ist BF₃ wenigstens vierma L so schwer, da B das Atomgewicht 11 und BF_? das Molekulargewicht 49 besitzt. Demzufolge ist die Ioneneindringbarkeit von BF₃ niedriger als die von B. Im Fall von Bor ist SiO₃-Si₃N₄ zusammen mit einer ausreichend dicken fotoempfindlichen Schicht von etwa 6000 A notwendig, um eine Ioneneindringung zu verhindern. Im Fall von BF kann jedoch allein mit SiO₃-Si₃N₄ eine Ionenein-

dringung verhindert werden. Falls Bor verwendet wird, können die Ionen durch den Kanalteil eindringen, es sei denn, die Ionenimplantationsenergie liegt unterhalb von 20 KeV, was eine Zunahme von V^ zur Folge hat. Bei den derzeit verfügbaren Ionenimplantationsgeräten ist es jedoch nicht möglich, Ionenimplantation boi Energien von weniger als 20 KeV in sehr gesteuerter Weise durchzuführen. Wenn hingegen BF- verwendet wird, kann die Implantationsenergie bis auf einen Wert von etwa 60 KeV angehoben werden, so daß eine bessere Steuerung des Vorgangs möglich ist. Mit dem beschriebenen Verfahren kann somit eine Selbstausrichtung zwischen der SiO„-Schicht und der ρ Schicht erreicht werden, was zur Folge hat, daß Speicherzellen sehr kleiner Abmessungen mit hoher Genauigkeit und guter Herstellbarkeit erzeugt werden können. Fernere hin muß dabei eine Verschiebung der Maske nicht berücksichtigt werden, weil der ganze Ablauf nur einmal durchgeführt werden muß.

Fig. 8a bis 8e zeigen ein weiteres Verfahren zur Herstellung von Lesespeichern gemäß der Erfindung, wobei eine einzige Dotierungsimplantation vorgenommen wird. Das Verfahren läuft dabei entlang folgender Schritte ab:

a) Zuerst wird eine thermische Oxidation eines p"~SI Substrats 26 durchgeführt, um über die gesamte Oberfläche des Substrats eine dünne SiO^-Schicht 27 zu bilden,auf welcher dann eine Si₃N₄-SChIcIIt 28 aufgebracht wird. Ein Teil dieser Si-.N.-Schicht 28 wird dann sowohl im Speicherbereich I wie auch im Peripherbereich II durch Ätzen mit einer fotoempfindlichen Maske 29 selektiv entfernt.

b) Die gesamte Oberfläche im Peripherbereich II wird mit einer neuen fotoempfindlichen Schicht 31 abgedeckt und die freiliegende SiO₂-Schicht 27 im Speicherbereich I durch Ätzen entfernt.

;/_:-M :ivo 131242

_ 18 _

c) Nach Entfernung der fotoempfindlichen Schicht 31 wird eine Oxidation durchgeführt, wodurch eine SiC^-Schicht 36 mit einer Dicke von etwa 500 A im Speicherbereich I auf der Substratoberfläche gebildet wird. Zur selben Zeit wird im Peripherbereich II eine weitere Oxidation der ursprünglichen SiO₂-Schicht durchgeführt, wodurch die Dicke der SiO₂-Schicht 37 bis auf etwa 1000 A* erhöht wird.

d) Es folgt nun eine Ionenimplantation mit Bor oder BF₂-Durch geeignete Wahl der Implantationsenergie wird beispielsweise Bor mit einer Konzentration von etwa

1 3
7x10 Atomen/cm² unterhalb der Feld-SiO^-Schicht des

12 Speicherbereiches I und einer Konzentration von 4x10 Atomen/cm² unterhalb der Feld-SiO₂~Schicht des Peripherbereiches II eingeführt. Die Störstellendiffusion mit unterschiedlichen Dotierungskonzentrationen in den beiden Bereichen I und II kann somit mit Hilfe eines einzigen IonenimplantationsSchrittes erreicht werden.

e) In der Folge wird dann eine Wärmebehandlung in einer ^-Atmosphäre oder eine selektive Diffusion unter Verwendung einer S 1.,N₄-Schicht als Maske durchgeführt, wodurch eine SiO^-Schicht 32 hergestellt wird. Dabei wird eine ρ Schicht 30 sowie eine p-Schicht 33 mit unterschiedlichen Dotierungskonzentrationen gleichzeitig in dem Speicherbereich I und in dem Teil unterhalb der SiO₃-Sch'icht des Peripherbereiches II hergestellt. In diesem Fall erstreckt sich die ρ Schicht 30 unterhalb der SiO₂~Schicht des Speicherbereiches I seitlich.bis und unterhalb der peripheren Kanalteile.

Bei dem beschriebenen Verfahren werden die beiden Schichten und 33 durch eine einzige Ionenimplantationsbehandlung hergestellt, wobei sich eine Selbstausrichtung zwischen der

_ 19 _

SiO₂~Schicht und der p Schicht ergibt. Eine genaue Steuerung der Störstellenkonzentration kann sehr leicht erreicht werden, indem die Dicke der SiO₂-Schicht verändert wird. Demzufolge können Speicherzellen sehr kleiner Abmessungen mit hoher Genauigkeit und hoher Güte hergestellt werden.

Fig. 9a bis 9e zeigen ein weiteres Verfahren zur Herstellung von Lesespeichern gemäß der Erfindung. Dabei wird eine doppelte Oberflächenoxidation und eine einmalige Störstellenimplantation durchgeführt. Das Verfahren erfolgt dabei entlang der folgenden Verfahrensschritte:

a) Zuerst wird eine dünne SiO₂-Schicht auf der gesamten Oberfläche des ρ Si-Substrats 26 aufgebracht. In der Folge wird dann eine fotoempfindliche Schicht 38 im Peripherbereich II aufgelegt und die SiO^-Schicht 27 im Speicherbereich I durch Ätzen entfernt.

b) In der Folge wird dann die fotoempfindliche Schicht 38 entfernt und eine Oberflächenoxidation durchgeführt, so daß im Speicherbereich I eine SiO₂-Schicht 36 mit einer Dicke von 500 R hergestellt wird, während die SiO^-Schicht im Peripherbereich II einen Wert von etwa 1000 2 erhält.

c) In der Folge wird auf der gesamten Oberfläche eine Si,N₄-Schicht 38 aufgebracht und dieselbe unter Verwendung einer weiteren fotoempfindlichen Schicht 39 als Maske teilweise in den beiden Bereichen I und II entfernt. Nach Entfernung der fotoempfindlichen Maske 29 wird eine B Ionenimplantation durchgeführt, wodurch Bor in die Siliciumoberfläche unterhalb der SiO₂-Schicht 28 eingebracht wird. Bei dieser Ionenimplantation unterscheidet sich die Menge des eingeführten Bor in den beiden Berei-

1'::^ yO'O .31242?

chen I und II aufgrund der unterschiedlichen Dicke der SiO₂-Schichten 36 und 37.

d) Nach Entfernen der fotoempfindlichen Schicht 29 wird in einer Stickstoffatmosphäre eine Wärmebehandlung durchgeführt, wodurch das zugeführte Bor in die Substratoberfläche eindiffundiert wird. Da im Speicherbereich I die größere Menge von Bor vorhanden ist, diffundiert das Bor in Querrichtung so, daß ein Teil der auf diese Weise erzeugten ρ Sc!
teil erstreckt.

erzeugten ρ Schicht 30 sich bis in den peripheren Kanal·

e) Es wird dann eine Feldoxidation durchgeführt, um eine dicke SiO₂~Schicht 32 in jenen Bereichen herzustellen, die nicht von der Si₃N₄-Schicht 28 bedeckt sind.

Bei dem beschriebenen Verfahren ist es möglich, eine fotoempfindliche Maske für die Ionenimplantation zu verwenden, um im Speicherbereich I eine ρ Schicht herzustellen, während gleichzeitig durch unterschiedliche Mengen in den Bereichen I und II eine p-Schicht im Peripherbereich II gebildet wird. Auf diese Weise kann die Anzahl der Herstellungsschritte verringert werden.

Anhand der Fig. 10a bis 10p soll nunmehr ein Verfahren zur Herstellung eines Lesespeichers einschließlich seiner peripheren Kreise beschrieben werden, wobei dasselbe entlang der folgenden Herstelungsschritte vor sich geht:

a) Zuerst wird auf der Oberfläche eines ρ Siliciumsubstrats 40 durch thermische Oxidation eine SiO~- Schicht 41 mit einer Dicke von 1000 2 hergestellt. Auf der Oberfläche dieser SiO₂~Schicht 41 wird dann eine Sigt^-Schicht 4 2 mit einer Dicke von etwa 1500 δ aufgebracht.

b) um den ρ Kanalstopper innerhalb der Substratoberfläche zu bilden, welcher als Isolierteil dient, wird die Si₃N.-Schicht 42 unter Verwendung einer Si₃N.-Schicht als Maske selektiv entfernt. Der Bereich I dient dabei zur Erzeugung eines Speichertransistors des Typs MIS, während die Bereiche II, bis II_C der Herstellung eines Anreicherungstransistors,eines Abmagerungstransistors und eines Anreicherungstransistors hoher Sperrspannung dienen.

c) Die gesamte Oberfläche im Peripherbereich II wird dann mit ener fotoempfindlichen Schicht 44 abgedeckt und jener Teil der SiC^-Schicht im Speicherbereich I, welcher nicht durch die Si-.N₄-Schicht bedeckt ist, durch Ätzen entfernt, wodurch das Siliciumsubstrat 40 freigelegt ist.

d) Nach Entfernung der fotoempfindlichen Schicht 44 wird eine Oxidationsbehandlung durchgeführt, wodurch auf der Substratoberfläche des Speicherbereiches I eine etwa 300 S dicke SiO₂-Schicht 45 gebildet wird. Diese Oxidation bewirkt auch, daß im Peripherbereich II die Oberfläche der SiO₂-Schicht, welche nicht durch die Si₃N₄-Schicht bedeckt ..st, weiterhin oxidiert, so daß eine SiO₂-Schicht 46 nit einer Dicke von 1000 8 entsteht.

e) Unter Verwendung der Si-N.-Schicht als Maske werden dann B oder BF _? Ionen durch die SiO„-Schicht hindurch in die Si0₂~Substratoberflache implantiert. Durch geeignete Wahl der Implantationsenergie wird eine relativ hohe

1 3 Implantationsdichte von beispielsweise 7x10 Atomen/cm² in jenen Teil des Speicherbereiches I unterhalb der SiO₂~Schicht eingeführt, die nicht von der Si₃N₄-Schicht bedeckt ist. Gleichzeitig wird jedoch eine niedrigere

1 2 Dotierungskonzentration von 4x10 Atomen/cm² in den

■ ¹^*' [ ·:->·; 1312428

Peripherbereich II während derselben Implantationsbehandlung unterhalb der SiO^-Schicht eingeführt. Wenn dann in der Folge eine Wärmebehandlung in einer Stickstoffatmosphäre durchgeführt wird, gelangen die unterhalb der SiCu-Schicht befindlichen Dotierungen in die Si-Schicht, wodurch eine ρ Schicht 47 sowie eine p-Schicht 48 gebildet werden. Da im Speicherbereich I die StörStellenkonzentration höher ist, ergibt sich eine ρ Schicht 47a, die sich unter und bis zur Siliciumsubstratoberfläche erstreckt, welche durch die Si₃KL-Schicht bedeckt ist und als aktiver Bereich wirkt.

f) In der Folge wird dann das Substrat 4C in einer Oxidationsatmosphäre erwärmt, so daß die Bereiche der Substratsoberfläche, welche nicht durch die Si^N--Schicht bedeckt sind, oxidiert werden. Auf diese Weise entstehen SiO--Schichten 49a, 49b, 49c ... mit einer Dicke von ungefähr 12000 A. Unterhalb dieser Isolierschichten bewirkt das zuvor implantierte Bor die Bildung der erwähnten ρ bzw. p-Schichten 47, 48.

g) In der Folge werden dann durch Ätzen die Si^N.-Schicht 42 und die darunterliegende dünne SiO₂-Schicht 41 entfernt, wodurch die Siliciumsubstratoberflache freigelegt wird. Diese freigelegte Substratoberfläche wird dann thermisch oxidiert, wodurch sich die SiO^-Schichten 50a, 50b, 50c mit einer Dicke von etwa 800 8. ergeben. Um die Schwellwert spannungen der Transistoren, insbesondere der Anreicherungstransistoren auf die gewünschten Werte einstellen zu können, wird das Bor durch Ionenimplantation durch die SiO_-Schicht 50b in die Substratsoberfläche eingeführt. Die Ionenimplantationsenergie beträgt in diesem Fall 70 KeV. Da die Feld-SiO2-Schicht eine ausreichende Dicke besitzt,

wird das Bor nicht unmittelbar unterhalb dieser FeId-SiO„-Schichten in die Substratsoberfläche eingeführt.

h) In der Folge wird eine n-Typ-Dotierung, beispielsweise Phosphor, in einen Teil der Substratsoberfläche implantiert, um auf diese Weise Verarmungstransistoren in dem peripheren Bereich ΙΙ_β und eine hohe Gegenspannung aufweisenden Anreicherungstransistoren in dem Peripherbereich IL zu erzeugen, wobei die Dotierung durch die SiO--Schichten 50c und c erfolgt. Dabei wird eine fotoempfindliche Schicht 51 als Maske verwendet, wodurch ein η Kanalbereich 52 sowie ein η Bereich 53 gebildet werden. Die lonenimplantationsenergie beträgt in diesem Fall in etwa 120 KeV. Die Oberflächenstörstellenkonzentration innerhalb der Bereiche 52 und 53 liegt bei etwa

' 1 2 2

10 Atomen pro cm .

i) Nachdem die fotoempfindliche Schicht 51 entfernt worden ist, wird mit Hilfe eines Bedampfungsvorgangs eine 3500 S dicke polykristalline Siliciumschicht 54 auf dem Substrat 40 aufgebracht, um auf diese W°ise die schwimmenden Gatterelektroden der Speichertransistoren, die Gatterelektroden der peripheren Transistoren und andere notwendige Verdrahrungsschichten herzustellen. Diese polkristalline Siliciumschicht 54 wird unter Verwendung einer fotoempfindlichen Schicht 55 als Maske selektiv geätzt, wodurch schwimmende Gatter GF, Gatterelektroden G₁ , G- und G^ sowie eine Verdrahtungsschicht L- gebildet werden. Zu diesem Zeitpunkt enthält die polykristalline Siliciumschicht für die Elemente GF, G₁, G_, G₃ und L₁ keine Dotierung,welche die Leitungsart festlegt. Falls nämlich innerhalb der polykristallinen Siliciumschicht eine derartige Dotierung bereits vorhanden wäre, bevor die Musterung der polykristallinen Siliciumschicht 54

vorgenommen wird, dann ergäbe sich während dem Aufbringen der fotoempfindlichen Schicht 55,deren selektiven Entfernung und der Musterbildung der polykristallinen Siliciumschicht 54 sehr leicht eine Kontamination, wodurch die Speichereigenschaften der Speichertransistoren nachteilig beeinflußt würden.

j) Nachdem die fotoempfindliche Schicht 55 entfernt worden ist, wird in-die Schichtbereiche GF, G.., G^, G_ und L₁ Phosphor eingeführt, um auf diese Weise den elektrischen Widerstand dieser aus polykristallinem Silicium bestehenden Bereich zu verringern. In der Folge wird dann das Substrat innerhalb einer Oxidationsatmosphäre einer Wärmebehandlung ausgesetzt. Dadurch werden die Oberflächen der Gatterelektroden und der Verdrahtungsschicht oxidiert, wodurch sich Oxidationsschichten 56a, 56b, 56c ... mit einer Dicke von etwa 1600 8 ergeben. Diese SiO^-Schichten dienen dabei als Zwischenisolierschichten.

k) In der Folge werden dann auf dem Substrat durch Aufdampfen zweite polykristalline Siliciumschichten 57a und b hergestellt. Die Dicke dieser Schichten liegt dabei bei etwa 3500 Ä. Innerhalb dieser polykristallinen Siliciumschichten ist fernerhin keine Dotierung vorhanden, welche die Leitungsart festlegt. In der Folge werden dann die SiO2-Schicht, die polykristallinen Siliciumschichten sowie die Gatter-SiO₂-Schicht sequentiell und selektiv geätzt, wobei eine fotoempfindliche Schicht 58 als Maske verwendet wird. Auf diese Weise wird das Steuergatter CG und das schwimmende Gatter FG des Speichertransistors erzeugt.

1) Nach Entfernung der fotoempfindlichen Schicht 58 wird in die polykristalline Siliciumschicht und die Steuer-

31242S3

elektrode CG Phosphor eingeführt. Durch Verwendung einer weiteren fotoempfindlichen Schicht 59 als Maske werden dann polykristalline Siliciumschichten 57a und b selektiv in Form eines Musters hergestellt, um auf diese Weise Verdrahtungsschichten L₂ und L-, herzustellen, welche der gegenseitigen Verbindung der Periphertransistoren dienen. Fernerhin wird dabei eine versetzte Gatterelektrode G. für den eine hohe Sperrspannung aufweisenden Transistor innerhalb des Bereiches II_ hergestellt. Die freiliegenden SiO₂-Schichten 56b und c sowie die Gatterschichten 50b und c werden fernerhin durch Ätzen vollständig entfernt.

m) Nachdem die fotoempfindliche Schicht 59 entfernt worden ist, wird auf der freiliegenden Substratoberfläche 40 Phosphor niedergeschlagen. Durch weitere Diffusion werden innerhalb des Speicherbereiches die in Fig. 1B dargestellten η Quellen- und Abflußbereiche hergestellt. Innerhalb der Peripherbereiches II werden die η Quellenbereiche S-, S„, S sowie die η Abflußbereiche D , D₂ und D_ hergestellt. Die Dicke dieser η Bereiche beträgt dabei 1μ, während die Oberflächenstörstellenkonzentration bei 10 Atomen/cm² liegt. Die Oberflächen der Gatterelektroden CG, G bis Gj. werden bei einer Temperatur von 800⁰C einer Oxidationsatmosphäre ausgesetzt, wobei gleichzeitig die Verdrahtungsschichten L₂ und L_ und die Quellen- und Abflußbereiche oxidiert werden. Die Dicke der auf den Oberflächen dieser Elektrodenverdrahrungsschichten und -bereiche sich ergebenden SiO₂-Schichten 60a, 60b beträgt dabei ungefähr 1200 8.

η) Um die Elektroden zu befestigen, werden die SiO₂-Schichten auf den Quellen- und Abflußbereichen unter Verwendung

einer fotoempfindlichen Schicht 6" als Maske selektiv durch Wegätzen entfernt.

o) Nach Entfernung der fotoempiridlichen Schicht 61 wird auf dem Substrat eine Fotosilicatglasschicht 62 erzeugt. Diese Schicht 62 besitzt dabei eine Dicke von etwa 8000 £. Unter Verwendung einer fotoempfindlichen Schicht

63 als Maske wird dies Schicht 62 selektiv geätzt, um auf diese Weise Kontaktlöcher H.. , H₂ ... zu erzeugen.

p) Nachdem die fotoompfindliche Schicht 6 3 entfernt worden ist, wird auf dem Substrat Aluminium aufgedampft und so gemustert, daß sich eine Verdrahrungsschicht 64 bildet. Diese Verdrahtungsschicht 64 führt dabei zu den Quellenabflußbereichen der Speichertransistoren und erstreckt sich gemäß Fig. 1 und 1B senkrecht zu der Darstellungsebene. Die Gatterelektroden G₃ und G. der eine hohe Gegenspannung aufweisenden Anreicherungstransistoren sind mit der erwähnten Verdrahrungsschicht

64 verbunden. Auf diese Weise entsteht dann innerhalb des Speicherbereiches I ein Speichertransistor QM und innerhalb des peripheren Bereiches II ein Änreicherungstransistor Q_E», ein Verarmungstransistor Q sowie ein Anreicherungstransistor mit hoher Gegenspannung Q„_n.

Im Rahmen des beschriebenen Verfahrens werden unterhalb der Feld-SiO^-Schicht eine ρ Schicht sowie eine p-Schicht mit Hilfe eines einzigen Ionenimplantationsverfahrens hergestellt, wobei eine Selbstaüsrichtung zwischen der Schicht und der ρ Schicht zustandekommt.

Claims

PATENTANWÄLTE · · · - .....

_SCH|_Ffr ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK ^

MARIAHILFPLATZ 2 Λ 3, MÜNCHEN 9O POSTADRESS1: POSTIACH ö!O1f> <>. D-BOOO MONCHfN ΒΪ5

HITACHI, LTD. 19. Juni 19 81

DEA-25497

Halbleiteranordnung und Verfahren zu dessen Herstellung

Patentansprüche

(QJ Halbleiteranordnung mit einem Halbleitersubstrat, auf dessen Hauptfläche in gewissen Bereichen eine dicke erste Isolierschicht aufgebracht ist, während auf den Halbleiterbereichen zwischen diesen Bereichen eine dünnere zweite Isolierschicht und daraul eine leitfähige Schicht angeordnet sind, dadurch gekennzeichnet, daß eine Halbleitetrschicht (10, 18 bis 20, 30, 33, 47, 48) der gleichen Leitungsart, jedoch höherer StörStellenkonzentration, direkt unterhalb der ersten dicken Isolierschicht (2, 14, 32, 49) innerhalb des Halbleitersubstrats (1, 15, 20, 40) angeordnet ist, welche sich teilweise bis zur Oberfläche des mit der dünnen Isolierschicht (3, 27, 34) versehenen Halbleiterbereiches erstreckt.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß bei Vorsehen eines Speicherbereiches (I) und eines peripheren Bereiches (II) die Halbleiterschicht hoher Störstellenkonzentration sich nur innerhalb des Speicherbereiches (I) bis in einen Teil des aktiven Bereiches hinein erstreckt.
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet , daß innerhalb des Peripherbereiches (II) die stark dotierte Halbleiterschicht vollkommen unterhalb der dicken ersten Isolierschicht zu liegen gelangt.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß das Halbleitersubstrat aus einem Siliciumeinkristall besteht.
5. Halbleiteranordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet / daß die beiden Isolierschichten Siliciumoxidschichten sind.
6. Halbleiteranordnung nach einem der vorangegangenen Ansprüche/ dadurch gekennzeichnet , daß die in dem Halbleiterbereich vorhandene Leiterschicht eine polykristalline Siliciumschicht ist.
7. Halbleiteranordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet , daß das Halbleitersubstrat ein P-Typ-Substrat ist.
8. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet , daß zuerst über die gesamte Oberfläche des Halbleitersubstrats eine dünne Oxidschicht aufgebracht wird, daß in der Folge auf der Oxidschicht an jenen Stellen, an welchen der Speicherbereich und der Peripherbereich hergestellt werden sollen, eine Schicht aus einem oxidationsresistenten Material aufgebracht wird, das in der Folge die Schicht aus oxidationsresistentem Material innerhalb des Spei-

BAD ORIGINAL

cherbereiches selektiv entfernt wird, daß in der Folge Dotierungen derselben Leitungsart wie das Substrat unter Verwendung der Schicht aus oxidationsresistentem Material als Maske in das Halbleitersubstrat eingeführt und zur Ausbreitung und Diffusion gebracht werden, daß in der Folge durch selektive Entfernung der Schicht aus oxidationsresistentem Material in jenem Abschnitt, in welchem der Peripherbereich hergestellt werden soll, eine zweite Schicht aus oxidationsresistentem Material hergestellt wird, daß in der Folge Dotierungen derselben Leitungsart wie des Halbleitersubstrats unter Verwendung der zweiten Schicht aus oxidationsresistentem Material als Maske in das Halbleitersubstrat eingeführt werden und daß schließlich auf der Hauptfläche des Halbleitersubstrats in jenen Bereichen, welche nicht durch die beiden Schichten aus oxidationsresistentem Material bedeckt sind, eine dicke Feldoxidschicht hergestellt wird.
9. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet , daß zuerst auf der gesamten Hauptfläche des Halbleitersubstrats eine dünne Oxidschicht aufgebracht wird, daß in der Folge an jenen Stellen, an welchen der Speicherbereich und der Peripherbereich hergestellt werden soll, auf der Oxidschicht erste und zweite Schichten aus einem oxidationsresistentem Material aufgebracht werden, daß in der Folge die Oxidschicht in dem Peripherbereich so oxidiert wird, daß die Dicke der Oxidschicht im Pciripherbereich größer als die Dicke der Oxidschicht in dem Speicherbereich ist, daß in der Folge Dotierungen derselben Leitungsart wie des Halbleitersubstrats unter Verwendung der beiden Schichten aus oxidationsresistentem Material als Maske in das Halb-

leitersubstrat eingeführt werden und daß unter Verwendung der beiden Schichten aus oxidationsresistentem Material als Maske eine dicke Oxidschicht hergestellt wird.
10. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet , daß zuerst auf der Hauptfläche des Halbleitersubstrats, und zwar im Speicherbereich wie auch im Peripherbereich eine Oxidschicht derart aufgebracht ist, daß die Dicke der Oxidschicht im Peripherbereich größer als wie im Speicherbereich ist, daß anschließend in dem Speicherbereich und in dem Peripherbereich erste und zweite Schichten aus einem oxidationsresistentem Material auf d2n Oxidschichten aufgebracht wird, daß in der Folge Dotierungen derselben Art wie des Halbleitersubstrats unter Verwendung der beiden Schichten aus oxidationsresistentem Material als Maske dem Halbleitersubstrat zugeführt wird und daß schließlich auf der Hauptfläche des Halbleitersubstrats unter Verwendung der beiden Schichten aus oxidationsresistentem Material als Maske eine dicke Oxidschicht gebildet wird.