CH623959A5

CH623959A5 -

Info

Publication number: CH623959A5
Application number: CH1285977A
Authority: CH
Inventors: Else Kooi; Pieter Johannes Wilhel Jochems; Adrianus Teunis Van Zanten
Original assignee: Philips Nv
Priority date: 1976-10-25
Filing date: 1977-10-21
Publication date: 1981-06-30
Also published as: AU506465B2; JPS6112382B2; FR2368799B1; CA1075372A; NL185376B; NL7611773A; DE2745857C2; GB1567197A; JPS5353276A; US4101344A; SE7614157L; SE414980B; AU2090876A; DE2745857A1; NL185376C; IT1066832B; FR2368799A1

Description

Die Erfindung bezweckt daher, in einer monolithisch integrierten Schaltung mit zwei oder mehr Feldeffekttransistoren mit isolierten Gate-Elektroden eine diffundierte oder implantierte Unterführung ohne zusätzliche kritische Ausrichtbearbeitungen anzubringen.

Dies wird nach der Erfindung durch eine einzigartige Kombination einer Anzahl von Bearbeitungsschritten erreicht, wobei von der Einsicht ausgegangen wird, dass das Ätzen von Öffnungen in eine dicke Oxidschicht dadurch vermieden werden kann, dass das dicke Oxid nur örtlich mittels örtlicher Oxidation des Halbleiterkörpers mit Hilfe einer Oxidationsmaske gebildet wird, die wenigstens teilweise auch als Dotierungsmaske für die zu bildenden Unterführungen in dem Halbleiterkörper verwendet werden kann.

Daher ist ein Verfahren der eingangs beschriebenen Art nach der Erfindung dadurch gekennzeichnet, dass von einem Halbleiterkörper ausgegangen wird, von dem wenigstens das an die Oberfläche grenzende Gebiet aus p-leitendem Silizium besteht; dass auf der Oberfläche eine Dotierungsmaske angebracht wird, die eine Öffnung an der Stelle der zu bildenden weiteren Oberflächenzone aufweist und wenigstens an den Stellen der zu erzeugenden Feldeffekttransistoren Schichtteile eines den Körper gegen Oxidation maskierenden Materials enthält; dass über die genannte Öffnung in der Dotierungsmaske Atome, die aus der durch As und Sb gebildeten Gruppe gewählt sind, in den Halbleiterkörper eingeführt werden, wonach die Dotierungsmaske teilweise entfernt wird, um eine Oxidationsmaske zu erhalten, die die genannten Schichtteile enthält, und dass dann der Körper einer Oxidationsbehandlung unterworfen wird, um ein wenigstens teilweise in den Halbleiterkörper versenktes Oxidmuster zu erhalten, das sich neben den gegen Oxidation maskierenden Schichtteilen und über der zu bildenden weiteren Oberflächenzone erstreckt, wobei während der Oxidationsbehandlung die an der Stelle dieser Oberflächenzone in den Körper eingeführten As- oder Sb-Atome tiefer in den Halbleiterkörper eindiffundieren und dort unter

623959

und angrenzend an dem versenkten Oxid die weitere, n-leitende Oberflächenzone bilden, wonach an den Stellen der zu bildenden Feldeffekttransistoren die isolierten Gate-Elektroden gebildet werden, die, auf die Oberfläche gesehen, zu beiden Seiten und in einiger Entfernung von der weiteren Oberflächenzone liegen und mit Hilfe von Dotierung mit einer Dotierungssubstanz, die aus der durch P, As und Sb gebildeten Gruppe gewählt ist, auf selbstregistrierende Weise die an das versenkte Oxidmuster grenzenden Source- und Drainzonen der Feldeffekttransistoren bis zu einer Tiefe erzeugt werden, auf der die miteinander zu verbindenden Zonen der Feldeffekttransistoren an die weitere Oberflächenzone unter, dem versenkten Oxidmuster grenzen.

Überraschenderweise haben Versuche, die zu der Erfindung geführt haben, ergeben, dass die vor der Oxidationsbehandlung in den Halbleiterkörper eingeführten As- oder Sb-Dotiersubstanzen nach der Oxidationsbehandlung, bei der gerade der Teil des Siliziumkörpers, in dem im allgemeinen die Dotierungskonzentration am höchsten ist, in isolierendes Oxid umgewandelt wird, unter dem versenkten Oxid eine n-dotierte Zone bilden können, die genügend niederohmig ist, um als Unterführung angewendet zu werden. Ausserdem haben diese Versuche gezeigt, dass, indem die Source- und/oder Drainzonen der Transistoren mit dem versenkten Oxid über der Unterführung als Implantations- oder Diffusionsmaske angebracht werden, automatisch eine gute Verbindung zwischen diesen Zonen und der Unterführung bzw. den Unterführungen erhalten werden kann, wenn nur diese Zonen bis zu einer genügend grossen Tiefe in den Körper eindiffundiert werden, wie aus der Figurbeschreibung hervorgehen wird.

Zugleich mit den isolierten Gate-Elektroden können über dem versenkten Oxidmuster leitende Bahnen gebildet werden, die die diffundierten oder implantierten Unterführungen unter dem Muster kreuzen. Die Dicke des versenkten Oxidmusters beträgt vorzugsweise mindestens 1 n.

Für die den Körper gegen Oxidation maskierende Maskierungsschicht kann eine Schicht aus Siliziumnitrid oder eine Doppelschicht aus Siliziumnitrid und Siliziumoxid verwendet werden. Nach der Oxidationsbehandlung können Teile dieser Oxidationsmaske gegebenenfalls als Gate-Dielektrikum oder Gate-Isolator verwendet werden, wobei auf die Maskierungsschicht die Gate-Elektroden der herzustellenden Transistoren gebildet werden, wonach an den Stellen, an den die Source- und Drainzonen angebracht werden sollen, das Siliziumnitrid mittels einer selektiven Ätzbehandlung entfernt wird, wobei das versenkte Oxidmuster praktisch nicht angegriffen wird.

Meistens empfiehlt es sich aber im Zusammenhang mit den an das Gate-Dielektrikum zu stellenden Anforderungen, die die Oxidationsmaske bildende Maskierungsschicht vor der Bildung der isolierten Gate-Elektroden durch eine neue Isolierschicht zu ersetzen, auf der die Gate-Elektroden gebildet werden und die dann mit Fenstern zum Diffundieren und/oder Implantieren der Source- und Drainzonen der Transistoren verstehen werden kann.

Es stellte sich heraus, dass sehr günstige Ergebnisse erzielt werden können, wenn Arsen als Dotierungssubstanz verwendet wird, das über die genannte Öffnung in der Dotierungsmaske in den Halbleiterkörper für die Unterführung eingeführt wird.

Die gegen Oxidation maskierenden Schichtteile können dadurch erhalten werden, dass zunächst über die ganze Oberfläche eine Schicht aus z. B. Siliziumnitrid aufgebracht und darin durch Ätzen ein der Öffnung in der Dotierungsmaske entsprechendes Fenster geätzt und nach dem Dotierungsschritt ebenfalls durch Ätzen diese Siliziumnitridschicht auf die genannten die Oxidationsmaske bildenden Schichtteile beschränkt wird. Eine bevorzugte Ausführungsform des Verfahrens nach der Erfindung besteht aber darin, dass die Oxida-

3

5

10

15

20

25

30

35

-iO

45

50

55

60

65

5

623959

pers 1 an der Oberfläche 2 gebildet werden kann, beträgt etwa Als Dotierungssubstanz wird im vorliegenden Ausführungs-500 À. beispiel wegen seines günstigen Diffusionskoeffizienten in Sili-

Die Siliziumnitridschicht wird mittels einer Ätzbehandlung zium Arsen verwendet. Die Dotierungskonzentration beträgt auf Schichtteile beschränkt, die über jenen Teilen des Halb- etwa 1015 Atome/cm2.

leiterkörpers liegen, in denen in einer späteren Herstellungs- 5 Nach der Dotierung mit Arsen wird die Maske 14, gleich stufe Schaltungselemente, wie Feldeffekttransistoren oder Dio- wie die Photolackschicht 20, völlig entfernt, wodurch der Halb-den und/oder Widerstände, erzeugt werden. Diese Schichtteile, leiterkörper 1 nicht nur an der Stelle der Öffnung oder des Fen-die in Fig. 5 mit 10 bezeichnet sind, lassen wenigstens den Ober- sters 12, sondern auch an den Stellen angrenzender weiterer flächenteil des Halbleiterkörpers, in dem die Unterführung Oberflächenteile 13, die nicht mit den Siliziumnitridschichttei-gebildet werden wird, frei. 10 len 10 bedeckt werden, frei zu liegen kommt. Über diese Ober-

Für den Fall, dass das Siliziumnitrid 10 (mit dem darunterlie- flächenteile wird der Halbleiterkörper 1 örtlich einer Oxidagenden Siliziumoxid 11) nur an den Stellen der zu bildenden tionsbehandlung unterworfen, um das wenigstens über einen Unterführungen entfernt wird, kann anschliessend sofort der Teil seiner Dicke in den Körper versenkte Oxidmuster 9 zu erste Dotierungsschritt durchgeführt werden, wobei das Nitrid erhalten. Dieser Schritt ist in den Fig. 8 und 9 dargestellt, wobei 10 mit dem darunterliegenden Oxid die Dotierungsmaske bil- 15 Fig. 8 wieder einen Schnitt durch die Anordnung längs der det. Dann kann die Siliziumnitridschicht 10 wieder einer neuen Linie III-III in Fig. 1 und Fig. 9 einen Schnitt längs derselben Ätzbehandlung unterworfen werden, um die Oxidationsmaske Linie VII-VII in Fig. 1 wie den Schnitt nach Fig. 7 darstellen, zu erhalten. Im vorliegenden Ausführungsbeispiel werden aber Die Oxidation wird bei einer Temperatur von etwa 1000 °C die Schichtteile 10 der Siliziumnitridschicht direkt gemäss dem in einer oxidierenden Atmosphäre während etwa 16 Stunden Muster der Oxidationsmaske erzeugt, die die Oberfläche 2 des 20 durchgeführt. Die Dicke des Oxids beträgt dann etwa 1,8 |im. Körpers 1 ausser an der Stelle der zu bildenden Unterfüh- Zu gleicher Zeit diffundieren die in das Oberflächengebiet 15

rung(en) auch an anderen Stellen, an denen dickes Feldoxid (Fig. 5 und 6) eingebrachten Arsenatome tiefer in den Halbgebildet werden wird, frei lässt. leiterkörper 1 hinein und bilden dort unter dem versenkten

Da die Oberfläche 2 des Körpers 1 nun ausser an der Stelle Oxidmuster 9 die n+-dotierte Zone 8. Der Flächenwiderstand der zu bildenden Unterführungen) auch an Stellen frei liegt, an 25 der Zone 8 beträgt bei Messung, wie überraschenderweise denen der Körper während des nächstfolgenden Dotierungs- gefunden wurde, etwa nur 100 Q und ist damit genügend nied-schrittes nicht dotiert werden soll, wird auf der Oberfläche 2 rig, um die Zone 8 als Unterführung verwenden zu können. Die eine zweite Maskierungsschicht 14 aus einem Material auf ge- Tatsache, dass mit n-leitenden Dotierungssubstanzen aus der bracht, das den Körper gegen Dotierung mit einer Dotierungs- durch As und Sb gebildeten Gruppe Zonen mit einem derart substanz maskieren kann und das in bezug auf Siliziumnitrid 30 niedrigen Widerstand (daher einer hohen Dotierung) erhalten selektiv ätzbar ist. Dadurch, dass der Dotierungsschritt mit werden können, lässt sich möglicherweise dadurch erklären, Hilfe von Ionenimplantation durchgeführt wird, kann für die dass die Dotierungsatome, die vor der Oxidation in das Oberfläzweite Maskierungsschicht einfach eine Photolackschicht ver- chengebiet 15 eingeführt worden sind, während der Oxidation wendet werden (Fig. 5-7). nicht in das anwachsende Oxid gelangen, sondern grösstenteils

Die Photolackschicht 14, die sich weiter praktisch über die 35 vor dem Oxid hin tiefer in den Halbleiterkörper hineingetrie-ganze Oberfläche des Halbleiterkörpers erstrecken kann, weist ben werden. Die Zone 8 kann dadurch den grössten Teil der im wesentlichen nur an der Stelle der zu bildenden Unterfüh- ursprünglich implantierten Arsenatome enthalten und daher rung(en) Öffnungen auf. Wie aus Fig. 5 hervorgeht, erfordert eine verhältnismässig hohe Dotierungskonzentration und das Aufbringen der Maske 14 keinen kritischen und genauen damit einen verhältnismässig niedrigen spezifischen Wider-Ausrichtschritt in bezug auf das Muster in der Siliziumnitrid- 40 stand aufweisen.

schicht 10. Die Dicke derOberflächenzone8 beträgt von der

Auf diese Weise wird eine Dotierungsmaske erhalten, die ursprünglichen Oberfläche 2 her etwa 2 (im; es hat sich gezeigt, an der Stelle der Unterführungen) eine Öffnung oder ein Fen- dass dieser Wert im Zusammenhang mit der lateralen Diffusion ster 12 aufweist, von der oder dem, wie aus Fig. 5 hervorgeht, (parallel zu der Oberfläche), deren Grösse mit der der vertika-zwei Ränder durch die Schichten 10,11 definiert werden, wäh- 45 len Diffusion (senkrecht zu der Oberfläche) von As vergleichend, wie aus Fig. 6 ersichtlich ist, die beiden anderen Ränder bar ist, besonders günstig ist. U. a. aus diesem Grund wird das durch die Photolackschicht 14 definiert werden. Arsen dem Sb vorgezogen. Die Diffusionskonstante von Phos-

In dem nächsten Schritt wird eine n-leitende Dotierungs- phor, der ebenfalls eine n-leitende Dotierungssubstanz in Si bil-substanz, die aus der durch As und Sb gebildeten Gruppe det, ist derart gross, dass bei Anwendung von P bei der gegebe gewählt ist, über das Fenster 12 (Fig. 5,6) in das durch das Fen- 50 nen Zeitdauer der Oxidationsbehandlung die Phosphoratome ster 12 definierte und in der Zeichnung mit gestrichelten Linien sehr weit in den Halbleiterkörper hineindiffundieren, so dass angegebene Oberflächengebiet 15 des Halbleiterkörpers 1 ein- sich die Zone 18 infolge der lateralen Diffusion bis weit neben geführt. Die Dotierungssubstanz wird durch Ionenimplantation das versenkte Oxidmuster bis zu der Oberfläche 2 erstrecken eingeführt, wie schematisch mit den Pfeilen 16 angegeben ist. würde. Die Diffusionskonstante von Sb ist dagegen wieder Die Energie, mit der die Ionen in den Halbleiterkörper 1 55 erheblich kleiner als die von As, wodurch bei Anwendung von implantiert werden, kann bekanntlich derart gewählt werden, Sb statt As bei der Herstellung guter Verbindungen zwischen dass die Photolackschicht 14 für die Ionen undurchdringlich ist den Unterführungen und den in einem späteren Verfahrensund dadurch eine maskierende Wirkung ausüben kann. Dabei schritt zu bildenden Zonen der Transistoren Schwierigkeiten sei bemerkt, dass, falls andere an sich bekannte Dotierungstech- auftreten können.

niken, wie z. B. Diffusion, verwendet werden, die im allgemei- 60 Das versenkte Oxidmuster 9, das mit vollen Linien in Fig. 1 nen bei höheren Temperaturen durchgeführt werden, die Pho- angegeben ist, enthält, in der Draufsicht nach Fig. 1 gesehen, tolackschicht 14 in der Regel durch ein Material ersetzt wer- Öffnungen, in denen nun die Feldeffekttransistoren Ti bis T3 den soll, das gegen hohe Temperaturen beständig ist, z. B. Sili- gebildet werden können.

ziumoxid. Eine derartige Oxidmaske kann dadurch erhalten Nach der Oxidationsbehandlung könnten auf der Silizium werden, dass zunächst über die ganze Oberfläche des Körpers 65 nitridschicht 10 direkt die Gate-Elektroden der herzustellenden 1 eine Siliziumoxidschicht aus der Dampfphase niedergeschla- Feldeffekttransistoren gebildet werden, wobei die Nitridgen und dann diese Schicht durch bekannte Photosätzvor- schicht 10 mit der darunterliegenden Oxidschicht 11 das Gategänge in Musterform gebracht wird. Dielektrikum der Transistoren bilden würde. In den meisten

623959

6

Fällen wird es aber bevorzugt, die Nitridschicht 10 mit der Oxidschicht 11 völlig zu entfernen, und durch eine neue Isolierschicht 17 zu ersetzen, die im vorliegenden Ausführungsbeispiel lediglich aus einer Siliziumoxidschicht mit einer Dicke von 700 A besteht, die aber auch aus anderen Materialien, wie 5 z. B. Siliziumnitrid oder Aluminiumoxid, oder einer Kombination verschiedener Schichten bestehen kann. Fig. 10 zeigt die Anordnung in dieser Stufe des Verfahrens.

Auf der Oxidschicht 17 werden dann die Streifen 6 erzeugt, die die isolierten Gate-Elektroden der Transistoren bilden wer-,0 den. Zugleich mit den Gate-Elektroden 6 wird ein Leiter 7 gebildet, der die Unterführung 8 kreuzt. Die Streifen 6 und 7 werden aus polykristallinem Silizium hergestellt und können auf an sich allgemein bekannte Weise gebildet werden. Wie aus Fig. 11 ersichtlich ist, werden zu beiden Seiten der Unterführung 8 15 Gate-Elektroden 6 angebracht, derart dass zwischen diesen Gate-Elektroden und dem versenkten Oxid über der Unterführung 8 ein gewisser Raum verbleibt. Die Oxidschicht 17 wird dann einer Ätzbehandlung unterworfen, und, sofern nicht mit den polykristallinen Siliziumschichten 6,7 bedeckt, entfernt. 20 Während dieser Ätzbehandlung ist es nicht erforderlich, das versenkte Oxidmuster 9 zu maskieren, weil die Ätzbehandlung infolge der geringen Dicke der Oxidschicht 17 in sehr kurzer Zeit stattfinden kann, ohne dass das sehr dicke Oxidmuster 9 merklich angegriffen wird. Fig. 11 zeigt die Anordnung in die- 25 ser Stufe des Verfahrens. Auf selbstregistrierende Weise können nun über die Oberflächenteile 18, die durch die Gate-Elektroden 6 und das versenkte Oxidmuster 9 definiert werden, die n-leitenden Zonen 3 und 4 der Transistoren Ti und T2 erzeugt werden, die durch die die Unterführung bildende n-leitende 30 Zone 8 miteinander verbunden werden sollen. Die Zonen 3,4 können dadurch erzeugt werden, dass über die Oberflächenteile 18 eine n-leitende Dotierungssubstanz, z. B. Phosphoratome, in den Körper eindiffundiert werden. Bei diesem Dotierungsschritt wird wegen der höheren Diffusionsgeschwindig- 35 keit des Phosphors der Phosphor dem As oder Sb vorgezogen. Es hat sich herausgestellt, dass, wenn die P-Atome bis zu einer

Tiefe von etwa 1,5 p.m von der Oberfläche her in den Körper eindiffundiert werden, eine gute niederohmige Verbindung zwischen diesen Zonen und der mit Arsen dotierten Unterführung 8 hergestellt werden kann. Zugleich mit den Zonen 3 und 4 der Transistoren Ti bzw. Tz können auch die übrigen Zonen dieser Transistoren und Zonen anderer Schaltungselemente, z. B. die Zonen 3 des Transistors T3, erzeugt werden. Ausserdem können während dieses Dotierungsschrittes die polykristallinen Streifen 6,7 mit P dotiert werden, um den Widerstand herabzusetzen. Falls die Diffusion in einer oxidierenden Atmosphäre stattfindet, kann ausserdem über den zu erzeugenden Source-und Drainzonen der Transistoren eine Oxidschicht 19 anwachsen, während weiter die polykristallinen Streifen 6 und 7 teilweise oxidiert werden können. Auf die in Fig. 3 im Schnitt gezeigte an sich bekannte Weise kann die Anordnung weiteren dem Fachmann auf der Hand liegenden Bearbeitungen unterworfen werden. So können z. B. in die Oxidschichten 19 Kontaktlöcher geätzt werden, wonach auf der Anordnung eine zweite Leiterbahn aus z. B. AI gebildet wird, die über diese Kontaktlöcher mit den Schaltungselementen kontaktiert ist.

Es sei bemerkt, dass das hier beschriebene Verfahren im Vergleich zu bekannten Verfahren zur Herstellung integrierter Schaltungen mit Feldeffekttransistoren besonders einfach ist. Durch Anwendung des Verfahrens nach der Erfindung kann in einer derartigen integrierten Schaltung auf praktisch selbstregistrierende Weise die Unterführung 8 erhalten werden.

Die Source- und Drainzonen 3,4 der Transistoren können statt durch Diffusion auch durch Ionenimplantation erzeugt werden, wobei gegebenenfalls bei genügend hoher Energie die Ionen durch die Oxidschicht 17 hindurch implantiert werden können, so dass es in diesem Falle nicht erforderlich ist, die Oxidschicht 17 an den Stellen der Oberflächenteile 18 (siehe Fig. 11) zu entfernen.

Die polykristallinen Siliziumschichten 6,7 können statt zugleich mit den Source- und Drainzonen 3,4 der Transistoren zugleich mit der Ablagerung des polykristallinen Materials dotiert werden.

G

3 Blatt Zeichnungen

Claims

623959

1. Verfahren zur Herstellung einer Halbleiteranordnung 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, mit einem Halbleiterkörper mit einem an eine Oberfläche gren- dass die zweite Maskierungsschicht aus einer Photolackschicht zenden Gebiet von im wesentlichen dem einen Leitungstyp, in besteht, und dass die n-leitende Dotierungssubstanz durch dem mindestens zwei Feldeffekttransistoren mit isolierten 5 Ionenimplantation über die erste Öffnung in dem Halbleiter-Gate-Elektroden erzeugt werden, deren Source- und Drainzo- körper eingeführt wird.

nen durch an die Oberfläche grenzende Zonen vom zweiten 7. Halbleiteranordnung, die durch Anwendung des Verfah-

Leitungstyp gebildet werden, wobei im Gebiet vom einen Lei- rens nach Anspruch 1 hergestellt ist tungstyp mindestens eine weitere Oberflächenzone vom zweiten Leitungstyp gebildet wird, die eine leitende Verbindung 10 zwischen einer der Source- und Drainzonen des einen Feldef-fekttransistors und einer der Source- und Drainzonen des anderen Feldeffekttransistors bildet, dadurch gekennzeichnet, dass von einem Halbleiterkörper ausgegangen wird, von dem Die Erfindung bezieht sich auf ein Verfahren zur Herstei-

wenigstens das an die Oberfläche grenzende Gebiet aus p-lei- 15 lung einer Halbleiteranordnung mit einem Halbleiterkörper tendem Silizium besteht; dass auf der Oberfläche eine Dotie- mit einem an eine Oberfläche grenzenden Gebiet von im rungsmaske angebracht wird, die eine Öffnung an der Stelle der wesentlichen dem einen Leitungstyp, in dem mindestens zwei zu bildenden weiteren Oberflächenzone aufweist und wenig- Feldeffekttransistoren mit isolierten Gate-Elektroden erzeugt stens an den Stellen der zu erzeugenden Feldeffekttransistoren werden, deren Source- und Drainzonen durch an die Ober-Schichtteile aus einem den Körper gegen Oxidation maskieren- 20 fläche grenzenden Zonen vom zweiten Leitungstyp gebildet den Material enthält; dass über die genannte Öffnung in der werden, wobei in dem Gebiet vom einen Leitungstyp minde-Dotierungsmaske Atome, die aus der durch As und Sb gebilde- stens eine weitere Oberflächenzone vom zweiten Leitungstyp ten Gruppe gewählt sind, in den Halbleiterkörper eingeführt gebildet wird, die eine leitende Verbindung zwischen einer der werden, wonach die Dotierungsmaske teilweise entfernt wird, Source- und Drainzonen des einen Feldeffekttransistors und um eine Oxidationsmaske zu erhalten, die die genannten " einer der Source- und Drainzonen des anderen Feldeffekttran-Schichtteile enthält, und dass anschliessend der Körper einer sistors bildet

Oxidationsbehandlung unterworfen wird, um ein wenigstens Die Erfindung bezieht sich ausserdem auf eine durch teilweise in den Halbleiterkörper versenktes Oxidmuster zu Anwendung eines derartigen Verfahrens hergestellte Halberhalten, das sich neben den gegen Oxidation maskierenden leiteranordnung.

Schichtteilen und über der zu bildenden weiteren Oberflächen- 30 In integrierten Schaltungen wird das Leitermuster, das die zone erstreckt, wobei während der Oxidationsbehandlung die Schaltungselemente miteinander und mit äusseren Zuführungs-an der Stelle dieser Oberflächenzone in den Körper eingeführ- leitern verbindet, gewöhnlich dadurch gebildet, dass auf einer ten As- oder Sb-Atome tiefer in den Halbleiterkörper eindiffun- Isolierschicht auf der Oberfläche des Halbleiterkörpers eine dieren und dort unter und angrenzend an dem versenkten Oxid leitende Schicht aus z. B. Aluminium niedergeschlagen und in die weitere, n-leitende Oberflächenzone bilden, wonach an den 35 dieser Schicht durch Ätzen ein Muster von Leitern angebracht Stellen der zu erzeugenden Feldeffekttransistoren die isolier- wird, die über Fenster in der Isolierschicht mit den Zonen der ten Gate-Elektroden gebildet werden, die, auf die Oberfläche Schaltungselemente kontaktiert sind. Weiter ist es auch gesehen, zu beiden Seiten und in einiger Entfernung von der bekannt, Schaltungselemente miteinander mittels in den Halbweiteren Oberflächenzone liegen und durch Dotierung mit leiterkörper eindiffundierter oder implantierter Zonen zu ver-einer Dotierungssubstanz, die aus der durch P, As und Sb gebil- 40 binden. Derartige Zonen, die auch als Unterführungen bezeich-deten Gruppe gewählt ist auf selbstregistrierende Weise die an net werden, bieten u. a. den Vorteil, dass in der Schaltung sich das versenkte Oxidmuster grenzenden Source- und Drainzo- kreuzende Verbindungen mit Hilfe nur einer einzigen Metallinen der Feldeffektransistoren bis zu einer Tiefe erzeugt wer- sierungsschicht angebracht werden können.

den, auf der die miteinander zu verbindenden Zonen der Feldef- In integrierten Schaltungen mit Feldeffekttransistoren mit fekttransistoren an die weitere Oberflächenzone unter dem 45 isolierten Gate-Elektroden werden diese Unterführungen versenkten Oxidmuster grenzen. gewöhnlich zugleich mit den Source- und Drainzonen der Tran-

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, sistoren hergestellt Dies ist jedoch nicht immer möglich; in dass ein versenktes Oxidmuster mit einer Dicke von minde- gewissen Fällen können die Unterführungen und die Source-stens 1 (x gebildet wird. und Drainzonen der Transistoren nur in gesonderten Diffu-

2

PATENTANSPRÜCHE tionsmaske die genannte Dotierungsmaske bildet.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich-50 sions- oder Implantationsschritten hergestellt werden. Dies net dass die Dotierungssubstanz, die über die genannte öff- kann z. B. der Fall sein, wenn die Feldeffekttransistoren auf nung in der Dotierungsmaske in den Halbleiterkörper einge- selbstregistrierende Weise hergestellt werden, wobei zunächst führt wird, um die weitere, n-leitende Oberflächenzone zu die Gate-Elektroden gebildet und erst in einem nächsten Bear-erhalten, durch Arsenatome gebildet wird. beitungsschritt die Source- und Drainzonen mittels eines Dotie-

4. Verfahren nach einem der vorstehenden Ansprüche, 53 rungsvorgangs hergestellt werden, wobei die isolierten Gate-dadurch gekennzeichnet, dass die Source- und Drainzonen der Elektroden eine maskierende Wirkung ausüben. Dadurch, dass Feldeffekttransistoren durch Dotierung mit Phosphoratomen daher der Dotierungsschritt nach der Bildung der Gate-Elek-gebildet werden. troden durchgeführt wird, ist es nicht möglich, sich kreuzende

5. Verfahren nach einem der vorstehenden Ansprüche, Verbindungen der obenbeschriebenen Art mit nur einer einzi-dadurch gekennzeichnet, dass die Oxidationsmaske angebracht60 gen Metallisierungsschicht herzustellen.

wird, bevor die As- oder Sb-Dotierungssubstanz über die Dotie- In der deutschen Offenlegungsschrift 2315 761 ist ein Ver-rungsmaske in den Halbleiterkörper eingeführt wird, wonach fahren beschrieben, bei dem die Unterführungen und die auf der Oberfläche des Halbleiterkörpers eine den Halbleiter- Source- und Drainzonen während gesonderter Diffusionsbe-körper gegen Dotierung maskierende Schicht gebildet wird, handlungen erzeugt werden. In diesem bekannten Vorgang die weiter als zweite Maskierungsschicht bezeichnet wird und 65 werden zunächst im Halbleiterkörper die Unterführungen mit-aus einem Material besteht, das selektiv in bezug auf die Oxida- tels maskierter Diffusion von Dotiermaterial gebildet. Die Dif-tionsmaske entfernt werden kann, wobei die letztere Schicht fusionsmaske wird dann entfernt und durch eine verhältnismäs-mit einem Muster versehen wird, das zusammen mit der Oxida- sig dicke Siliziumoxidschicht ersetzt, die das diffundierte

623959

tionsmaske angebracht wird, bevor die As- oder Sb-Dotierungs-substanz über die Dotierungsmaske in den Halbleiterkörper eingeführt wird, wonach auf der Oberfläche des Halbleiterkörpers eine den Halbleiterkörper gegen Dotierung maskierende Schicht gebildet wird, die weiter als zweite Maskierungsschicht 5 bezeichnet wird und aus einem Material besteht, das selektiv in bezug auf die Oxidationsmaske entfernt werden kann, wobei die letztere Schicht mit einem Muster versehen wird, das zusammen mit der Oxidationsmaske die genannte Dotierungsmaske bildet. Die Siliziumnitridschicht wird bei diesem Verfah- 10 ren daher nur einer einzigen Photoätzbehandlung unterworfen, was eine wesentliche Vereinfachung des Herstellungsvorgangs bedeutet.

Eine einfache bevorzugte Ausführungsform besteht dabei darin, dass die zweite Maskierungsschicht aus einer Photolack- 15 schicht besteht, und dass die n-leitende Dotierungssubstanz durch Ionenimplantation über die erste Öffnung in den Halbleiterkörper eingeführt wird.

Ein Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung näher erläutert. Es zeigen : 20

Fig. 1 eine Draufsicht auf einen Teil einer Halbleiteranord-nung, die durch Anwendung eines Verfahrens nach der Erfindung hergestellt ist,

Fig. 2 das elektrische Schaltbild einer Schaltung die in integrierter Form die in Fig. 1 dargestellte Struktur erhalten kann, "

Fig. 3 einen Schnitt durch die Anordnung nach Fig. 1 längs der Linie III-III in Fig. 1,

Fig. 4 einen Schnitt durch diese Anordnung längs der Linie IV-IV in Fig. 1,

Fig. 5,8,10 und 11 Schnitte längs der Linie III-III in Fig. 1 30 während einiger Stufen der Herstellung der Anordnung,

Fig.

6 einen Schnitt durch die Anordnung längs der Linie IV-IV während der Herstellung der Anordnung, und

Fig.

7 und 9 Schnitte längs der Linie VII-VII in Fig. 1 während einiger Stufen der Herstellung der Anordnung. 35

Es sei bemerkt, dass die Figuren nur schematisch dargestellt und nicht massstäblich gezeichnet sind.

In den Fig. 1,3 und 4 ist ein Teil einer Halbleiteranordnung in Form einer integrierten Schaltung mit einer Anzahl von Feldeffekttransistoren mit isolierten Gate-Elektroden darge- 40 stellt. Die Transistoren sind miteinander in Reihe geschaltet und mit Ti, T2 und Ts bezeichnet. Fig. 2 zeigt eine besondere elektrische Schaltung mit derartigen in Reihe angeordneten Transistoren. Die Transistoren Ti, T2 und T3 bilden je einen Eingang eines sogenannten logischen «NAND»-Gatters, dessen 45 Ausgangssignal an dem Belastungstransistor T| aufgenommen werden kann. Gatter der in Fig. 2 dargestellten Art können in grossen Anzahlen in einem gemeinsamen Körper zu «cross-bar»-artigen Systemen für z. B. Speicher zusammengebaut werden. 50

Die Anordnung enthält einen monolithischen Halbleiterkörper, der im wesentlichen von einem bestimmten Leitungstyp ist. Naturgemäss kann stattdessen auch ein nichthomogen dotierter Körper verwendet werden, der eine an die Oberfläche 2 grenzende, z. B. epitaktisch aufgebrachte Teilschicht 55 vom einen Leitungstyp und ein daran grenzendes Gebiet oder Substrat vom zweiten dem ersten Leitungstyp entgegengesetzten Leitungstyp enthält.

Die Transistoren Ti bis T3 enthalten je eine Sourcezone 3 und eine Drainzone 4 in Form an die Oberfläche 2 grenzender 60 Zonen vom entgegengesetzten Leitungstyp. Dabei sei bemerkt, dass infolge der besonderen Schaltung die Drainzone 4 z. B. des Transistors T3 zugleich die Sourcezone 3 des Transistors T2 bildet und dass daher die Sourcezone 3 des Transistors T2 und die Drainzone 4 des Transistors T3 als eine gemeinsame Zone aus- « gebildet sind. In der Draufsicht nach Fig. 1 sind die Grenzen der Source- und Drainzonen 3,4 mit strichpunktierten Linien angegeben.

Über den Kanalgebieten zwischen den Source und Drainzonen und durch die zwischenliegende dielektrische Schicht 5 voneinander getrennt, sind die isolierten Gate-Elektroden 6 der Transistoren T1-T3 vorgesehen. Die Anordnung enthält weiter ein Leitermuster, mit dessen Hilfe die unterschiedlichen Schaltungselemente miteinander und mit äusseren Zuführungsleitern verbunden werden. Dieses Leitermuster enthält ausser z. B. einem üblichen über der Oberfläche 2 angebrachten streifenförmigen Leiter 7 die in dem Körper 1 erzeugte Oberflächenzone 8 vom gleichen Leitungstyp wie die Source- und Drainzonen 3,4; dieser Leitungstyp ist dem Leitungstyp des Körpers 1 entgegengesetzt. Die Zone 8, die auch als Unterführung bezeichnet wird und die eine Verbindung zwischen der Drainzone 4 von T2 und der Sourcezone 3 von Ti bildet, ist gegen den Leiter 7 durch eine zwischenliegende verhältnismässig dicke Isolierschicht 9 isoliert. In Fig. 1 ist die Unterführung 8 mit gestrichelten Linien angegeben.

Unterführungen vom hier beschriebenen und dargestellten Typ bieten sehr grosse Vorteile. An erster Stelle vergrössern sie in erheblichem Masse die Verbindungsmöglichkeiten und vereinfachen damit im allgemeinen den Entwurf der integrierten Schaltung, insbesondere falls die Anzahl von Schaltungselementen sehr gross ist (L.S.I.). Ausserdem kann durch Anwendung von Unterführungen die Anzahl von Kontaktlöchern, die in der Passivierungsschicht 5 auf der Oberfläche 2 angebracht werden soll, um die Zonen 3,4 zu kontaktieren, mittels der üblichen auf der Passivierungsschicht angebrachten Leiterbahnen beschränkt werden. Ein weiterer wichtiger Vorteil ist, dass die Anzahl derartiger Leiterbahnen herabgesetzt und dadurch die Möglichkeit von Kurzschlüssen zwischen diesen Leiterbahnen und dem darunterliegenden Halbleitermaterial über Feinlunker (pin-holes) in der isolierenden Passivierungsschicht verringert werden kann.

Die hier beschriebene Struktur kann auf verhältnismässig einfache und praktisch völlig selbstregistrierende Weise durch Anwendung eines Verfahrens hergestellt werden, das an Hand der Fig. 5 bis 9 näher erläutert wird.

Es wird von einem Halbleiterkörper 1 ausgegangen, von dem wenigstens eine an die Oberfläche 2 grenzende Teilschicht oder ein Teilgebiet aus p-leitendem Silizium besteht und der im vorliegenden Ausführungsbeispiel völlig vom p-Leitungstyp ist. Der spezifische Widerstand des Körpers liegt zwischen 1 und 40 £2» cm. Erwünschtenfalls kann in einer an die Oberfläche 2 grenzenden dünnen Teilschicht des Körpers die Dotierung erhöht und dadurch der spezifische Widerstand herabgesetzt werden, z. B. durch Ionenimplantation einer p-leitenden Verunreinigung, um wenigstens örtlich die Bildung n-leitender Inversionskanäle, die an die Oberfläche 2 grenzen, zu verhindern. Die Dicke des Halbleiterkörpers 1 beträgt etwa 250 [im; die lateralen Abmessungen werden als genügend gross vorausgesetzt, um die herzustellende Schaltung enthalten zu können.

Für die erste Behandlung, die aus einem Dotierungsschritt besteht, dem der Halbleiterkörper 1 unterworfen wird, wird der Körper 1 zuerst mit einer Dotierungsmaske versehen. Dabei wird zunächst auf der Oberfläche 2 eine Schicht angebracht, die das unterliegende Silizium gegen Oxidation maskieren kann. Obwohl auch andere Materialien verwendet werden können, wird im vorliegenden Ausführungsbeispiel Siliziumnitrid angewendet. Die Nitridschicht kann gegebenenfalls direkt auf der Oberfläche 2 angebracht werden; in den meisten Fällen ist es aber, um das etwaige Auftreten mechanischer Spannungen in der Nitridschicht zu vermeiden, empfehlenswert, zwischen der Nitridschicht und dem Halbleitermaterial eine dünne Oxidschicht 11 zu bilden. Die Nitridschicht kann auf bekannte Weise, z. B. durch Erhitzung in einem Gemisch von NH3 und SÌH4, erhalten werden. Die Dicke der Nitridschicht 10 liegt z. B. zwischen 1500 und 2000 Â. Die Dicke der darunterliegenden Siliziumoxidschicht, die durch thermische Oxidation des Kör-

Leitermuster bedeckt. In dieser dicken Oxidschicht werden Öffnungen zum Freilegen von Teilen des Halbleiterkörpers gebildet, in die die Source- und Drainzonen der Transistoren eindiffundiert werden. Die Bildung von Öffnungen oder Fenstern in einer Oxidschicht erfolgt meistens nach dem sogenannten photolithographischen Ätzverfahren, bei dem auf die Oxidschicht eine Photolackschicht aufgebracht wird, in der durch Bestrahlung über eine Photomaske ein bestimmtes Muster erzeugt wird. Die Oxidschicht wird anschliessend einer Ätzbehandlung zur Bildung der Öffnungen unterworfen. Die verbleibenden Teile der Photolackschicht maskieren das darunterliegende Oxid während dieser Ätzbehandlung.

Die Öffnungen in der dicken Oxidschicht sollen derart gebildet werden, dass nach dem Diffundieren der Source- und Drainzonen der Transistoren das in den Halbleiterkörper eindiffundierte Leitermuster sich wenigstens an den Stellen, an denen dies erwünscht ist, an die Source- und Drainzonen der Transistoren anschliesst, um eine niederohmige Verbindung zu erhalten. Die Öffnungen in der dicken Oxidschicht sollen daher genau in bezug auf das diffundierte Leitermuster positioniert sein, was bedeutet, dass die für diese Öffnungen verwendete Photomaske genau in bezug auf das in dem Körper bereits vorhandene diffundierte Leitermuster ausgerichtet werden soll.

Genaue Ausrichtschritte werden in der Halbleitertechnik im allgemeinen vorzugsweise vermieden. Derartige Schritte sind gewöhnlich ziemlich aufwendig. Ausserdem nimmt die Möglichkeit des Auftretens von Fehlern in der endgültigen Halbleiteranordnungen infolge einer Fehlausrichtung mit der Anzahl kritischer Ausrichtschritte während des ganzen Vorgangs erheblich zu. Weiter können derartige kritische Ausrichtschritte den Kleinstabmessungen der herzustellenden Anordnung Grenzen setzen.