DE2522448A1 - Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung - Google Patents
Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnungInfo
- Publication number
- DE2522448A1 DE2522448A1 DE19752522448 DE2522448A DE2522448A1 DE 2522448 A1 DE2522448 A1 DE 2522448A1 DE 19752522448 DE19752522448 DE 19752522448 DE 2522448 A DE2522448 A DE 2522448A DE 2522448 A1 DE2522448 A1 DE 2522448A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- polycrystalline
- zone
- parts
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 238000000034 method Methods 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 230000000873 masking effect Effects 0.000 claims description 84
- 238000009792 diffusion process Methods 0.000 claims description 62
- 230000005669 field effect Effects 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 22
- 238000011282 treatment Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims 2
- 241000251730 Chondrichthyes Species 0.000 claims 1
- 210000003608 fece Anatomy 0.000 claims 1
- 239000011888 foil Substances 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 266
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 229910052796 boron Inorganic materials 0.000 description 37
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 36
- 229910052814 silicon oxide Inorganic materials 0.000 description 34
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- 229910052581 Si3N4 Inorganic materials 0.000 description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 26
- 230000008569 process Effects 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000000758 substrate Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 244000089409 Erythrina poeppigiana Species 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 235000009776 Rathbunia alamosensis Nutrition 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000000075 oxide glass Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- DHZKUVDKQZJAMV-UHFFFAOYSA-M potassium;fluoride;hydrate Chemical compound O.[F-].[K+] DHZKUVDKQZJAMV-UHFFFAOYSA-M 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 235000013311 vegetables Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Description
• -/- ■ I1HB.
StKr/Wii/VA
12.5.1975
GÜNTHER M. DAVID
Anmelder: N.V. FHiüHS' ÜLGciLAMPtNFABRIEKEN
Anmelder: N.V. FHiüHS' ÜLGciLAMPtNFABRIEKEN
AkJe: ptrl'ß "3-i ^_
Anmeldung vomi J> Q , 5 . / °[ "? 5"
Anmeldung vomi J> Q , 5 . / °[ "? 5"
Verfahren zur Herstellung einer Halbleiteranordnung und
durch dieses Verfahren hergestellte Halbleiteranordnung
Die"Erfindung bezieht sich auf ein Verfahren
zur Herstellung einer Halbleiteranordnung, bei dem eine Haskierungsschicht auf einem Teil der Oberfläche einer
Schicht aus polykristallinem Halbleitermaterial gebildet wird, die sich auf einer Isolierschicht befindet, die auf der Oberfläche
eines Halbleiterkörpers oder eines Körperteiles aus Halbleitermaterial angebracht ist. Sie bezieht sich weiter
auf einer Halbleiteranordnung, die durch Anwendung eines derartigen Verfahrens hergestellt ist.
Bei der Herstellung gewisser bekannter integrierter Halbleitex^schaltungen, die eine Anzahl von Feldeffekt-
609849/0900
transistoren mit isolierter Gate—Elektrode ,enthalten, weist
eine niedergeschlagene Schicht aus polykristallinem Silicium
mit einem hohen spezifischen Widerstand eine Anzahl diskreter Teile auf, die darin definiert und dann durch Diffusion
dotiert sind, wobei die genannten diskreten Teile Gate-Elektroden von Transistoren bilden und sich weiter auf einer
Isolierschicht auf der Oberfläche des Halbleiterkörpers als
leitende Verbindungsschichten zwischen verschiedenen Schaltung elementen erstrecken. Derartige integiaerte Schalturgaiwerden
gewöhnlich als "Silicium-Gate"-Schaltungen bezeichnet. Es
bestehen verschiedene Techniken, durch die die diskreten Teile in der polykristallinen Siliciumschlcht definiert und
dotiert werden können. Dabei ergibt sich aber das Problem, dass sich in einer derartigen niedergeschlagenen Schicht
aus polykristallinem Halbleitermaterial mit einem hohen spezifischen Widerstand schwer ein Muster mit verhältnismässig
schmalen Linien und Offnungen, z.B. Linien und Offnungen mit einer Breite von weniger als 2 ,um und gegebenenfalls
sogar 0,3/um, definieren lässt. Weiter ist es auch erwünscht, derartige diskrete Teile zu definieren, die
geeignete schräge Kanten aufweisen, um Risse und Unebenheiten in der dann niedergeschlagenen oberligenden Schiclrfc zu
vermeiden.
Bei gewissen üblicherweise vorkommenden integrierten Schaltungen mit einer Anzahl von Feldeffekttransistoren
mi.t isolierter Gate-Elektrode enthält eine Speicherzelle ein kreuzweise gekoppeltes Paar solcher Feldeffekttransistoren.
Die Di-ain-Elektrode jedes Feldeffekttransistors des Paares
5098U9/0900
ist unmittelbar mit dor Gate-Elektrode des anderen Feldeffekttransistors
des Paares verbunden und jeder Feldeffekttransistor
weist eine Belastungsimpedanz in Reihe mit der Source—
Elektrode auf. Um die Verlustleistung niedrig zu halten, ist es notwendig, dass die Belastungsimpedanzen hoch sind, und
aus diesem Grunde ist es allgemein üblich, diese Impedanzen mit Hilfe weiterer Feldeffekttransistoren mit isolierter
Gate-Elektrode zu bilden, deren Gate-Elektroden mit den Drain-Elektroden verbunden sind. Auf diese Weise kann eine
Belastungsimpedanz mit gesteuerter Grosse auf einfache Weise erhalten werden und eine viel kleinere Oberfläche in Anspruch
nehmen als wenn sie als ein üblicher Widerstand ausgebildet ist, in dem der Materialwiderstand eines gesonderten Halb—
leitergebietes zwischen zwei mit ihm verbundenen ohmschen Kontakten verwendet wird. Dem Impedanzwert, der auf diese
Weise für eine bestimmte Oberfläche des Halbleiterkörpers, die von dem Belastungstransistor beansprucht wird, erhalten
werden kann, ist aber eine Grenze gesetzt. Dies ist darauf zurückzuführen, dass für einen hohen Impedanzwert der Feldeffekttransistor,
dessen Gate-Elektrode mit der Drain-Elektrocfe
kurzgeschlossen ist, ein hohes — -Verhältnis aufweisen soll, wobei 1 die Länge des Kanalgebietes zwischen dem Source-
und dem Drain-Gebiet und b die Breite des Kanalgebietes darstellt, .die praktisch der Breite der Gate-Elektrode
entspricht. Bei üblichen Verarbeitungstechniken, wie sie
zur Bildung sogenannter "Silicium-Gate"-Schaltungen verwendet
werden, ist dem Wert von b, der auf reproduzierbar Weise erhalten werden kann, eihe untere Grenze gesetzt.
509849/0900
Nach der Erfindung ist ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dein eine Maskierungsschicht auf einem Teil der Oberfläche einer Schicht aus polykristallinem
Halbleitermaterial gebildet wix-d, die sich auf eine.
Isolierschicht befindet, die auf der Oberfläche eines Halbleiterkörpern
oder eines Körperteiles aus Halbleitermaterial angebracht ist, dadurch gekennzeichnet, dass eine schmale
leitende Zone mit einem verhältnismässig niedrigen spezifischen Widerstand in der polykristallinen Halbleiterschicht
dadurch gebildet wird, dass ein Dotierungselement in einen Teil der polykristallinen Halbleiterschicht unterhalb eines
Randteiles der Maskierungsschicht wenigstens im wesentlichen in lateraler Richtung eingeführt wird, und dass eine laterale
Begrenzung dieser Zone auf der Seite des Randes der Maskierungsschicht gebildet wird.
Dadurch ist es möglich, schmale dotierte Zonen mit einer sehr geringen und sogar gleichmässigen Breite zu
erhalten.
Vorzugsweise wird das Dotierungselement in polykristallines Halbleitermaterial mit einem verhältnismässig
hohen spezifischen Widerstand eingeführt. In polykristallinem Halbleitermaterial kann ein solcher spezifischer Widerstand
derart hoch sein, dass die Schicht in lateralen Richtuigpials
ein Isolator verwendet werden kann.
Bei Üem Verfahren nach der Erfindung wird Dotierung wenigstens eines Teiles der polykristallinen
Schicht vox-zugsweise· durch Diffusion erhalten. Grundsätzlich
kann das Dotierungselement auch auf andere Weise, z.B. durch
509849/0900
Ionenimplantation unter einem kleinen Winkel zu der Oberfläche
des Körpers oder -körperteiles, eingefülu-t werden. Mit dem
Verfahren nach der Erfindung kann die Breite der schmalen leitenden Zone mit einem verhältnismässig niedrigen spezifischen
Widerstand genau gesteuert werden und einen erheblich kleineren Wert aufweisen als auf reproduzierbare Weise mit
den bisher verwendeten Verfahren erzielt werden konnte. Weiter kann eine Anzahl derartiger Teile mit geringer Linienbreite
erhalten werden, die schräge Ränder mit einer gewünschten Konfiguration mit Rücksicht auf eine spätere Anbringung weiterer
Schichten durch Niederschlagen auf den genannten Teilen besitzen.
Nach einer bevorzugten Ausführungsform wird die
laterale Begrenzung der Zone auf der Seite des Randes des? Maskxerungsschicht durch Entfernung des angrenzenden nicht—
maskierten Teiles der polykristallinen Halbleiterschicht über deren ganze Schichtdicke erhalten. Dies kann z.B. durch
Ätzen erfolgen, wobei erwünschtenfalls die Maskxerungsschicht
auch als Ätzmaske verwendet werden kann. Die Entfernung des
nichtmaskierten Teiles .kann nach dem Einführen des Dotierungselements erfolgen. Nach einer nachstehend weiter zu beschreibenden
bevorzugten Ausführungsform wird der nichtmaskierte
Teil zuvor entfernt und wird das Dotierungselement über den
auf diese Weise erhaltenen freigelegten Rand der verbleibenden polykristallinen Halbleiterschicht eingeführt. Entsprechend
der Art der herzustellenden Anordnung kann die leitende Zone mit niedrigem spezifischem Widerstand für verschiedene Zwecke
509849/0900
angewandt werden und die nicht-dotierten Teile der polykristallinen
Schicht können nach bevorzugten Ausführungsformen
entweder entfernt werden oder erhalten bleiben, wie nachstehend beschrieben werden wird. Bei einer bestimmten nachstehend
näher zu beschreibenden Ausführungsform des Verfahrens
nach der Erfindung wird aber die schmale leitende Zone mit niedrigem spezifischem Widerstand und vorzugsweise gleichmassiger
Linienbreite selektiv entfernt, so dass eine Öffnung mit einer geringen Breite erhalten wird, die bei der weiteren
Verarbeitung zur Herstellung einer Halbleiteranordnung oder in dieser Halbleiteranordnung selber von Putzen sein kann,
z.B. zum Erhalten der Elektroden einer als C.T.D. bezeichneten
Anordnung,· welchen Elektroden danach noch erwünschtenfalls
durch Dotierung eine geringe spezifische Leitfähigkeit
gegeben werden kann.
Wie oben bereits erwähnt wurde, wird in gewissen Ausführungsformen des Verfahrens an einem Randteil der
Maskierungsschicht ein Rand der polykristallinen Schicht über
die ganze Dicke der polykristallinen Schicht freigelegt und wird die praktisch laterale Einführung des Dotierungselernents
in die polykristalline Schicht über den freigelegten Randteil durchgeführt, um eine diffundierte schmale Zone mit einem
verhältnismässig niedrigen spezifischen Widerstand zu bilden. Eine solche Zone kann auf diese Weise mit einer praktisch
gleichmässigen Breite erhalten werden.
Nach einer bevorzugten Ausführungsform wird die
Maskierungsschicht nach dem Dotierungsvorgang entfernt und wird die polykristalline Schicht einer Ätzbehandlung unter-
509849/0900
worfen, um die undiffundierten Teile selektiv zu entfernen
und dadurch an dem genannten Rand der polykristallinen Schicht die dotierte schmalo Zone'mit einem verhältnismässig niedrigen
spezifischen Widerstand übrigzubehalten. Für gewisse Anwendungen,
wie eine nachstehend zu beschreibende Anwendung, ist es nicht immer unbedingt notwendig, die undiffundierten
Teile zu entfernen. Sogar ist es tatsächlich nicht immer unbedingt notwendig, die Maskierungsschicht zu entfernen.
Bei einer weiteren bevorzugten Ausführungsform, bei der das Dotierungselement für einen bestimmten Leitfähigkeitstyp
charakteristisch ist und durch Diffusion eingeführt wird, wird die laterale Begrenzung der schmalen leitenden
Zone auf der Seite des Randes der Maskierungsschicht durch Diffusion eines für den entgegengesetzten Leitfähigkeits
typ charakteristischen Dotierungselements in einer höheren Konzentration, aber über einen kleineren lateralen Abstand
in der Schicht erhalten, so dass ein pn-Ubergang gebildet wird, der sich über die Dicke der Schicht erstreckt. Nach
diesem doppelten Diffusionsvorgang kann erwünschtenfalls die
Maskierungsschicht entfernt und die polykristalline Schicht
einer Ätzbehandlung unterworfen werden, um selektiv das diffundierte Gebiet vom entgegengesetzten Leitfähigkeitstyp
und die undiffundierten Teile der Schicht zu entfernen und
dadurch die diffundierte schmale Zone mit verhältnismässig niedrigem spezifischem Widerstand vom einen Leitfähigkeitstyp
und mit praktisch gleichmässiger Breite übrigzubehalten. Auf diese Weise ist es möglich, einen schmalen Streifen aus
dotiertem polykristallinen! Material vom einen Leitfähigkeits-
509849/0900
typ mit einer gut definierten Form ohne Unterbrechungen zu erhalten.
Nach einer anderen bevorzugten Ausführungsform
des erfindungsgemässeli Verfahrens, bei der die Maskierungsschicht eine kleinere Oberfläche als die polykristallin^
Schicht aufweist, auf der sie sich befindet, so dass neben dem Randteil der Maskierungsschicht die obere Fläche der
polykristallinen Schicht freigelegt wird, umfasst der Diffusionsvorgang zunächst das Diffundieren eines für den einen
Leitfähigkeitstyp charakteristischen Dotierungselements in
die genannte freigelegte Oberfläche, derart, dass laterale Diffusion des Elements unterhalb der Maskierungsschicht
und anschiiessend Diffusion eines für den entgegengesetzten Leitfähigkeitstyp charakteristischen Dotierungselements in
die genannte freigelegte Oberfläche mit einer höheren Konzentration, aber bis zu einem kleineren Abstand lateral
in die Schicht auftritt, so dass ein pn-Ubergang, der sich praktisch in Richtung der Dicke der Schicht erstreckt, untf.-r
der Maskierungsschicht zwischen dem diffundierten Gebiet vom
entgegengesetzten Leitfähigkeitstyp und der gebildeten angrenzenden schmalen Zone* vom einen Leitfähigkeitst3rp mit
praktisch glelchmässiger Breite unter der Maskierungsschicht
gebildet wird. Nach dem doppelten Diffusionsvorgang kann entsprechend
einer oben bereits angegebenen bevorzugten Ausführungsform die Maskierungsschicht entfernt und die polykristalline
Schicht einer Ätzbehandlung unterworfen werden, um nur die schmale Zone vom einen Leitfähigkeitstyp zu entfernen
und dadurch in der polykristallinen Schicht eine Öffnung
509849/0900
mit einer verhältnismässig geringen und praktisch gleichmassigen
Breite zu bilden. Diese Ausfülurungsform des erfindungsgemässen
Verfahrens kann z.B. bei der Herstellung einer ladungsgekoppelten Anordnung (CCD) verwendet werden, in der die
isolierten Gate-Elektroden aus einer Schicht polykxrLstallinen
Halbleiterinatei-ials zusammengesetzt und Offnungen mit der
genannten verhältnismässig geringen und praktisch gleichmässigen Breite in der Schicht gebildet werden, um die Elektroden
mit einem sehr kleinen gegenseitigen Abstand zu definieren.
Eine oder mehrere der obigen Ausführungsformen
des erfindungsgemässen Verfahrens können bei der Herstellung einer Halbleiteranordnung mit mindestens einer Feldeffekt—
anordnung .mit isolierter Gate-Elektrode verwendet werden, wobei wenigstens ein Teil der dotierten schmalen niederohmi—
gen Zone der polykristallinen Halbleiterschicht wenigstens
einen Teil der Gate-Elektrode der Feldeffektanordnung, z.B. eines Feldeffekttransistors, bildet. Dieses Verfahren zur
Bildung der Feldeffektanordnung kann deutliche Vorteile in denjenigen Fällen aufweisen, in denen es erwünscht ist, über
ein schmales Kanalgebiet, d.h. eine Gate-Elektrode in Form eines schmalen Streifens, zu verfügen, wie nachstehend an
Hand einer bestimmten Ausführungsform beschrieben werden wird.
Bei einer Ausführungsform eines derartigen
Verfahrens, bei.der nach dem Dotierungsvorgang die Maskierungsschicht entfernt und die polykristalline Schicht einer selektiven
Itzbelandlung'unterworfen wird, um die undiffundierten
Teile der polykristallinen Schicht zu entfernen, werden nach der selektiven Ätzbehandlung mindestens Teile der Source— und
509849/Ö900
Drain-Gebiete eines Feldeffekttransistors dadurch gebildet, dass Verunreinigungen in den Halbleiterkörper zu beiden Seiten
des dotierten Zonenteiles- der polykristallinen Schicht eingeführt werden, wobei der genannte Zonenteil eine Maske gegen
Einführung von Verutireinigungen in den Teil des Halbleiterkörpers
unterhalb des genannten Zonenteiles bildet. Bei diesem selbstregistrierenden Verfahren zur Bildung von Source- und
Drain-Gebieten kann die Einführung der genannten Verunreinigungen durch Ionenimplantation, z.B. durch Implantation von
Ionen durch die Isolierschicht hindurch erfolgen, die sich auf dex- Oberfläche des Halbleiterkörpers auf einander gegenüber
liegenden Seiten des genannten Stx^eif enteiles der polykristallinen
Schicht befindet.
Die unter Verwendung des Verfahrens nach der
Erfindung hergestellte Halbleiteranordnung kann eine integrierte
Schaltung mit einer Anzahl von Feldeffekttransistoren
mit isolierter Gate-Elektrode sein, deren Gate-Elektroden durch dotierte Zonenteile der polykristallinen Halbleiterschicht
gebildet werden, wobei ein Feldeffekttransistor mit isolierter Gate-Elektrode, in dein ein Teil der schmalen
dotierten Zonen wenigstens einen Teil der Gate-Elektrode bildet, als Widerstandsbelastungstransistor dient, dessen
Gate-Elektrode mit dem Drain-Gebiet verbunden ist. Auf diese Weise kann durch Anwendung eines derartigen Transistors eine
hohe Belastungsimpedanz erhalten werden, weil durch Anwendung
einer Gate-Elektrode, die wenigstens teilweise durch einen dotierten schmalen Zonenteil der polykristallinen Schicht
gebildet wird, ein hohes — -Verhältnis erhalten werden kann.
509849/0900
Eine derartige integrierte Schaltung kann zwei
solcher Feldeffekttransistoren enthalten, die als Widerstandsbelastungcn
ausgebildet sind, deren Gate-Elektroden mit einem gemeinsamen Drain-Gebiet verbunden sxnd, wobei die Gate-Elektroden
der genannten zwei Transistoren dotierte schmale Zonenteile der polykristallinen Schicht mit einer praktisch
gleichinässigen Breite enthalten, die sich an einander gegenüber
liegenden Rändern eines Teiles der polykristallinen Schicht befinden. Wenn in einer derartigen integrierten
Schaltung der Halbleiterkörper eius Silicium und die niedergeschlagene
polykristalline Schicht gleichfalls aus Silicium besteht, kann das Verfahren nach der Erfindung vorteilhaft
Anwendung finden.
In der genannten Schaltiing mit den genannten zwei
Belastungstransistoren können durch Diffusion die schmalen
dotierten Zonenteile dex" polykristallinen Schicht, die für die
Gate-ElektxOden bestimmt sind, in Gegenwart einer Maskiervmgsschlcht
gebildet werden, die sich örtlich auf dem genannten Teil der polykristallinen Schicht befindet, wobei die Diffus.ioi
zugleich mit der Diffusfon durchgeführt wird, durch die mindestens
ein Teil der Source- und Drain-Gebiete der Transistorei gebildet wird und gegebenenfalls andere freigelegte Teile der
polykristallinen Schicht stärker leitend gemacht werden, z.B. Teile, die Gate-Elektroden anderer Transistoren in der
integrierten Schaltung bilden müssen.
Die genannte Maskierungsschicht, die örtlich auf
dem.genannten Teil der polykristallinen Schicht vorhanden ist,
kann einen verbleibenden Teil einer Schicht enthalten, der auf
509849/0900
der Oberfläche der polykristallinen Schicht angebracht ist und der vorher zur Unterteilung der polykristallinen Schicht in
eine Anzahl diskreter Teile verwendet wurde. Ein solcher verbleibender Teil kann z.B. eine Siliciumoxid- und/oder
Siliciunmitridschicht sein oder enthalten.
Das Verfahren kann bei der Herstellung einer Halbleiteranordnung in Form einer integrierten Schaltung
verwendet werden, wobei mindestens ein Teil der polykristallinen Schicht eine Leiterbahn bildet, die eine unterliegende
diffundierte Verbindungszone in dem Halbleiterkörper oder dein Halbleiterkörperteil kreuzt und gegen diesen Teil isoliert
ist, wobei die einander gegenüber liegenden Randteile der Bahn an der Stelle der Kreuzung durch die genannte im wesentlichen
laterale Einführung des Dotierungselements in schmale
Zonenteile mit niedrigem spezifischem Widerstand in Gegenwart einer Maskierungsschicht auf der Bahn an der Stelle der
Kreuzung umgewandelt sind. Auf diese Weise kann eine kompakte Kreuzung von Verbindungen erhalten werden.
Bei einer Ausführungsforra einer derartigen integrierten
Schaltung mit einer Kreuzung mit dieser Konfiguration
enthält die integrierte Schaltung eine Anzahl von Feldeffekttransistoren mit isolierter Gate-Elektrode, deren Gate-Elektroden
durch dotierte Teile der polykristallinen Halbleitei schicht gebildet werden, welches Verfahren in der Weise angewandt wird, dass die Dotierung mit dem Dotierungselement zur
Bildung mindestens eines Teiles der Soixce- und Drain-Gebiete von Feldeffekttransistoren und zur Dotierung freigelegter
Oberflächenteile der polykristallinen Halbleiterschicht durchgeführt wird.
509849/Ö900
Bei einer Ausftihz"ungsf orm des Verfahrens nach
der Erfindung zum Erhalten sich kreuzender Leiter, wobei die im wesentlichen laterale Diffusion zur Bildung diffundierter
Zonenteile mit einem niedrigen spezifischen Widerstand in einer Leiterbahn der obenbeschriebenen Art durchgeführt
wird, wird nach der Bildung der dotierten schmalen Zonenteile mit niedrigem spezifischem Widerstand an den einander- gegenüber
liegenden Randteilen der Bahn an der Stelle der Kreuzung der nichtdotierte Mittelteil der Bahn selektiv entfernt und
wird eine weitere Diffusion zur Bildung eines diffundierten
Gebietes in dem Halbleiterkörper oder dem Halbleiterkörperteil an der Stelle der Kreuzung in Form eines Streifens durchgeführt,
der sich zwischen den Teilen des Körpers befindet, über denen die diffundierten schmalen Zonenteile mit niedrigem
spezifischem Widerstand der Bahn vorhanden sind, wobei der genannte diffundierte Streifen einen Teil der diffundierten
Verbindungszone bildet. Nach einer bevorzugten Ausführungsform wird dieser weitere Diffusionsschritt auch zur Bildung
an der Kreuzungsstelle diffundierter Gebiete im Halbleiter-.
körper oder im Halbleiterkörperteil verwendet, die sich neben und unter den genannten einander 'gegenüber liegenden Rändern
der Bahn befinden, wo die dotierten Zonenteile mit niedrigem spezifischem Widerstand gebildet sind, wobei die genannten
diffundierten Gebiete einen Teil der diffundierten Verbindungszone bilden. Es ist nicht notwendig, dass die letzteren
diffundierten Gebiete sich derart weit erstrecken, dass sie mit dem zwischenliegenden diffundierten"Streifen einen Kontakt
bilden, aber es ist nur notwendig, dass der Abstand und der
509849/0900
spezifische Widerstand des angrenzenden Materials des Körpers derart sind, dass beim Betrieb die Erschöpfungsschichten, die
zu den Übergängen zwischen diesen Gebieten und dem angrenzenden
Material des Körpers gehören, sich einander aiischliessen,
um die Kontinuität der dlffundierten Verbindungszone sicherzustellen.
Vorzugsweise sind der Abstand und der spezifische Widerstand derart, dass sich die Erschöpfungsschichten einan.de:
aiischliessen, ohne dass eine Vorspannung über den Übergängen angelegt ist.
Die Erfindung bezieht sich weiterhin auf eine Halbleiteranordnung, die dur-ch das Verfahren nach der
Erfindung hergestellt ist.
Einige Ausführungsformen der Erfindung sind in
der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
. Figuren 1a - 1e Querschnitte durch einen Teil eines:Halbleiterkörpers. mit angebrachten Schichten während
aufeinanderfolgender Herstellungsstufen einer ersten Ausführungsform
des erfindungsgemässen Verfahrens,
Figuren 2a - 2c Querschnitte durch einen Halbleiterkörper mit angebrachten Schichten während aufeinanderfolgender Herstellungsstufen einer.zweiten Ausführungsform
des erfindungsgemässen Verfahrens,
Figuren 3a und 3b eine Draufsicht auf bzw. einen
Querschnitt durch einen Teil eines Halbleiterkörpers mit angebrachten Schichten während einer Stufe der Herstellung
einer Anordnung mit einem Feldeffekttransistor mit isolierter Gate-Elektrode durch ein.Verfahren nach der Erfindung, und
509849/0900
FiG* 3c einen Quersclmitt durch den genamiten'HalbleiterkSrper
in einer s.päteren Herstellungsstuf e,
Figuren k<i und hb einen Querschnitt durch einen
Halbleiterkörper mit angebrachten Schichten während verschiedener
Herstellungsstuf en einer weiteren Aus fülirungs form des
Verfahrens gemäss der Erfindung,
Figuren 5a und 5b eine Draufsicht auf bzw. einen
Querschnitt durch einen Teil eines Halbleiterkörpers mit angebrachten Schichten einer bekannten integrierten "Silicium—
gate"-Schaltung, in der ein Feldeffekttransistor mit isolierte)
Gate-Elektrode, deren Gate-Elektrode mit dem Draih-Gebiet kurzgeschlossen ist, als Belastungsimpedanz verwendet wird,
Fig. 6 eine Schaltung eines Teiles einer Speicherzelle, wie sie in einer integriexten Schaltung bekannten Typs
verwendet werden kann, wobei die Speicherzelle ein kreuzweise gekoppeltes Paar von Feldeffekttransistoren mit isolierter
Gate-Elektrode enthält, die je in Reihe mit seinem Drain-Gebiet eine Belastungsiinpedanz enthalten, die durch einen Feldeffekttransistor mit isolierter Gate-Elektrode gebildet wird d
dessen Gate-Elektrode mit dem Drain-Gebiet kurzgeschlossen ist,
Fig. 7 eine Draufsicht auf einen Teil eines HaIb-
leiterkSrpers, in dem sich in integrierter Form die Belastungstransistoren nach der Schaltung der Fig. 6 befinden und durch
ein Verfahren nach der' Erfindung erhalten sind,
Figuren 8, 9 und 10 Querschnitte längs der Linien
VIII-VIII, IX-IX bzw. X-X der Fig. 7,
Fig. 11 eine Draufsicht auf einen Halbleiterkörper
einer weiteren integrierten Schaltung mit einer Anzahl
509849/0900
von Feldeffekttransistoren mit isolierter Gate—Elektrode, und
Figuren 12 und 13 Querschnitte längs der Linien XII-XII bzw. XIII-XIII der Fig. 11.
Eine Ausführungsform des Verfahrens nach der Erfindung wird nun im allgemeinen·Sinne an Hand der Fig. 1
beschrieben. Auf der Oberfläche eines n-leitenden Siliclumsubsüats
1 mit einer Dicke von 250 /um und einem spezifischen
Widerstand von 'ί-Ω-.cm wird thermisch eine Siliciumoxidschicht
2 mit einer Dicke von 0, 1 λιιπ durch ein allgemein übliches
Verfahren angewachsen. Auf der Oberfläche der Siliciumoxidschicht wird eine Schicht aus polykristallinem Silicium 3
mit einem hohen spezifischen Widerstand in einer Dicke von 0,6 /um niedergeschlagen, welche Schicht durch ein allgemein
übliches Verfahren angebracht wird. Auf der Oberflache der
polykristallinen Siliciumschicht 3 wird eine Siliciumnitridraaskiei-ungsschicht
h mit einer Dicke von 0,2 ,um niedergeschlagen.
Indem zunächst eine weitere nicht dax-gestellte Slliclumoxidmaskierungsschlcht niedergeschlagen und dann ein
Photoinaskierungs- und Ätzschritt durchgeführt wird, wird eine
Öffnung mit einer Breite von 10 /um in der Siliciumnitridmaskieruiigsschicht
4 gebildet. Anschliessend wird die weitere Siliciumoxidmaskierungsschicht entfernt und der Teil der polykristallinen
Siliciumschicht 3» der unter der in dex- Siliciumnitridschicht
k gebildeten Öffnung liegt, wird ebenfalls entfernt. Dadurch wird in der Öffnung ein Randteil 5 der
polykristallinen Schicht 3 freigelegt. Nun wird ein Bordiffusionsschritt
in dex" Schicht 3 über den freigelegten Rand
509849/0900
5 bei einer Temperatur von 10750C während 10 Minuten unter
Verwendung einer Bornitridquelle durchgeführt. Die Silicium—
nitridmaskierungsschiclit 4 maskiert qqqp.ii direkte Diffusion
von Bor in sofort darunter liegende Teile der Schicht 3 und die Sillciumoxidschicht 2 in der Öffnung maskiert QBQen
Diffusion von Bor in den unterliegenden Teil des Silicium— körpers 1. Bor wird lateral in die Schicht unter der Siliciumnitridmaskiex-uiigsschicht
4 eindiffundiert, um in der polykristallinen Schicht 3 in der Nähe des Randes der Öffnung
ein leitendes Gebiet 6 mit verhältnismässig niedrigem spezifischem
Widerstand in Form eiiiei· schmalen diffundierten
ρ —Zone mit einer praktisch gleichmässigen Breite von etwa
1 /um zu bilden. Der Messwert des Schichtwiderstandes des Teiles 6 ist 100.il/pj. Die Grenze zwischen dem ρ -Teil 6
und dem verbleibenden Teil der Schicht 3 wird als die Stelle
-3 betrachtet, an der die diffundierte Borkonzentration 10 mal
der Wert der diffundierten Borkonzentration an der Oberfläche
ist, durch die die Diffusion stattgefunden hat.
Nach dem Bordiffusionsschritt wird der verbleibende Teil der Siliciumnitridmaskierungsschicht 4 durch Losen
in heisser Phosphorsäure entfernt und dann wird die polykris— talline Siliciumschicht 3,6 einer selektiven Ätzbehandlung
unterworfen, um die undiffundierten Teile 3 zu entfernen und
dadurch den diffundierten Zonenteil 6 mit verhältnismässig niedrigem spezifischem Widerstand mit einer ununterbrochenen
Konfiguration, der sich in der Nähe des Randes der zuvor gebildeten öffnung 5 befindet, beizubehalten. Dieser Schritt
wird, durch Ätzen mit einer aus 180 cm3 Äthylendiamin, 30 S
509849/0900
Pyrokatechol und 80 cm3 Wasser bestehenden Flüssigkeit durchgeführt
. Die Ätzung1 erfolgL bei einer Temperatur in der Nähe
der Siedetemperatur der Ätzflüssigkeit, und zwar bei etwa 1100C
Der nächste Bearbeitungsschritt besteht in der Entfernung nur eines Teiles der dotierten Zone 6 der polykristallinen
Schicht. Dieser Schritt wird dadurch durchgeführt,
dass zunächst eine dünne Siliciumoxidmaskierimgsschiclit auf
der ganzen Oberfläche, einschliesslich der Zone 6, niedergeschlagen wird. Dann wird mittels eines Photomaskierungs- und
Ätzschrittes diese Sillciumoxidinaskierungsschlcht entfernt,
ausgenommen von dem Gebiet, in dem die Zone 6 beibehalten werden soll. Die freigelegten Teile der Zone 6 werden anschliessend
in einer Lösung aus 50 cm3 konzentrierter Salpetersäure,
20 cm3 Wasser und 1 cm3 kO ^iger Fluorwasserstoffsäure gelöst.
Es verbleibt ein diffundierter Streifenteil 7 der polykristallinen
Siliciumschicht in Form eines linearen Teiles mit einer Breite von 1 /um und einer Länge von 20 /um. Fig. i(e) zeigt den
verbleibenden Zonenteil 7 mit dem Verbleibenden Teil der dünnen Siliciumoxidmaskierungsschicht auf diesem Teil. Der Zonenteil 7
kann z.B. die Gate-Elektrode eines Feldeffekttransistors mit
isolierter Gate-Elektrode bilden.
Es leuchtet ein, dass die verwendete Maskierungsschicht 4 aus einem anderen Material als Siliciumnitrid, z.B.
aus Siliciumoxid; bestehen kann.
Bei der Ausführungsforin nach den Figuren 2a - 2c
werden das Halbleitersubstrat 1, die Siliciumoxidschicht 2, die polykristalline Siliciumschicht 3 und die Siliciumnitridmaskierungsschicht
h auf die beim vorhergehenden Ausführungs-
509849/0900
~ AS-
belspiel bereits beschriebene Weise angebracht. In der
Silio.iinnnitridmaskierungsschieht h wird eine Öffnung gebildet,
ohne dass der unterliegende Teil der polykristallinen Schicht 3 entfernt vird, so dass die verbleibende Maskiertmgsschicht
eine kleinere Oberfläche als die polykristalline Schicht aufweist, auf der sie sich befindet, und neben dem entlang
der Öffnung gebildeten Kand der Maskierungsschicht die obere
Fläche der polykristallinen Siliciuinschicht 3 freigelegt wird.
Dann wird zur Bildung eines η —Gebietes mit einem verhältnis— massig niedrigen spezifischen Widerstand ein Phosphordiffusionsschi'itt
unter Verwendung einer Phosphoroxychloridquelle durchgeführt, indem Phosphor 10 Minuten lang bei 1050°C in
den freigelegten Oberflächenteil der Schicht 3 derart eindif—
fundiert wlx'd, dass in der Schicht 3 unter der Maskierungsschicht
h im wesentlichen laterale Diffusion von Phosphor auftritt. Danach wird eine etwa zurückgebliebene Oxidschicht,
die während des Phosphordiffusionsschrittes gebildet worden ist, mit einem geeigneten Ätzmittel entfernt, und wird ein Bordiffusionsschritt
unter den gleichen Bedingungen wie bei dem vorhergehenden Ausführungsbeispiel durchgeführt, um Bor in
die freigelegte Oberfläche der Schicht 3 in einer höheren Konzentration als der.zuvor diffundierte Phosphor, aber über
einen kleineren Abstand lateral in die Schicht einzudiffundieren.
Fig. 2b zeigt die auf diese Weise erhaltene Struktur mit einem η -diffundierten Gebiet in Form einer schmalen Zone
8 mit einer praktisch gleichmässigen Breite von 1 ,um, die
unter dom Rand der Maskierungsschicht h liegt und an ein
P -diffundiertes Gebiet 9 in der Öffnung grenzt, wobei sich
509843/0900
ein pn-Uberg-arjfj zwischen dex^ Zone 8 und dom diffundierten Gebi
9 über die Dicke der Schicht 3 und unter der Maskiorimgsschjd1.'.
h erstreckt. Auch in diesem Ausführungsbeispiel wird die Grenze zwischen der η -Zone 8 und dem luidiffuudiej'tcn Teil
dcx1 Schicht als die Stelle betrachtet, an der die diffundiert«;
_3
Phosphorkonzentratioii 1O ~ mal der Wert dieser Konzentration
an der Oberfläche ist, über die die Phosphordiffusion stattgefunden
hat.
Der verbleibende Teil der Siliciuiunltridinas—
kierungsscliicht k wird durch Lösen in heisser Phosphorsäure
entfernt und danach wird die polykristalline Siliciuinschicht
einer selektiven Atzbehandlung unterworfen, um nur die verhältnismassig scliniale η -dlffundierte Zone 8 zu entfernen
und dadurch in der polykristallinen Siliciumschicht eine
streifenförmige Öffnung 11 mit ununterbrochener Konfiguration
mit einer Breite von 1 #uni zu bilden. Das verwendete Ätzmittel
enthält Fluorwasserstoffsäure, Salpetersäure und Essigsäure..
An Hand derFiguren 3a - 3c wird nun kurz die
Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gate-Elektrode unter„Verwendung
einer Ausführungsform des Verfahrens nach der Erfindung
beschrieben. 'Auf einem n-leitenden Siliciumsubstrat 12 mit
einem spezifischen Widerstand von h-Q-.cm und einer Dicke von
250 /um wird thermisch eine verhaltnismässlg dicke Siliciumoxidschicht
13 mit einer Dicke von 1 /um angewachsen. In der dicken Oxidschicht 13 wird durch einen Phοtomaskierungs- und
Atζschritt eine Öffnung gebildet, wobei die Ausdehnung dieser
509843/0900
Öffnung In Fig. 3^ durch eine gestrichelte Linie angegeben ist.
Eine Verbaltnismässig dünne Siliciunioxidschicht i'l mit einer
ο
Dicke von 1200 A wird thermisch auf der SiIiciumoberflache
Dicke von 1200 A wird thermisch auf der SiIiciumoberflache
angewachsen, die in der Öffnung freigelegt ist.
Auf der ganzen oberen Flfiche des Körpers wird eine polykristalline Siliciumschicht niedergeschlagen. Auf
der ganzen Oberfläche der polykristallinen Siliciumschicht wird eine Siliciumnitridmaskierungsschicht niedergeschlagen
und auf der Siliciumnitridsohicht wird eine weitere Siliciumoxid maskierungsschicht niedergeschlagen. Durch einen Photo—'
maskierungs— und Ätsschritt wird in der oberen Siliciumoxidmaskierungsschicht
eine Öffnung gebildet vind der Teil der Siliciumni tridmaskierungss chicht, der über die genannte
Öffnung freigelegt ist, wird selektiv, gleich wie der unterliegende
Teil der polykristallinen Siliciumschicht, entfernt. Dann wird der verbleibende Teil der oberen Siliciumoxidschicht
entfernt. Die polykris.t alline Siliciumschicht ist auf diese Weise in eine Anzahl diskreter Teile unterteilt, worunter
den Teil 15» der in den Figuren 3a und ya dargestellt ist,
welche Teile mit je einem Teil i6 der Siliciumnitridmaskierunge
schicht überzogen sind. Die Ausdehnung des polykristallinen
Siliciumschichtteils 15 ist in Fig. Ja. durch eine kreuzstrich—
lierte Linie angegeben.
Dann wird ein Bordiffusionsschritt auf die an
Hand der Fig. 1 beschriebene Weise durchgeführt, um Bor
lateral in den polykristallinen Siliciumschichtteil 15 über
dessen freigelegte Ränder einzudiffundieren. Diese Diffusion
führt zu einer schmalen ρ -Zone 17 am Rande des Schichtteiles
509849/0900
15 unter der SiliciiinmltridmaskierungiSKchicht 16. Die ρ -Zone
17 weist eine Bx-eite von etwa 1 /um auf.
Die verbleibenden Teile der· Siliciumnitrid-
maskierungs s chicht, einschliesslicli des Teiles 16, werden
durch Lösen in heisser PhosphorsäuiO entfernt. Anschliessend
wird die polykristalline Siliciumschicht einer selektiven Ätzbehandlung unterworfen, wobei das Ätzmittel der an Hand
der Fig. I beschriebenen Ausführungsforra verwendet wird,
damit die undiffundlerton Teile der polykristallinen Siliciumschicht
entfernt werden und die ρ -diffundierte Zone 17 übrigbehalten wird.
Nun kann ein weiterer Schritt durchgeführt wexxlen ,
um einen Teil der ρ -Zone 17 zu entfernen, welcher Schritt
darin besteht, dass eine weitere Maskierungsschicht niedergeschlagen
wird; ein Photomaskierungs- und Ätzschritt durchgeführt
wiz^d, um nur den Teil der Zone 17 > den man beizubehalten
wünscht, durch die weitere Maskierungsschicht bedeckt zu lassen; ein Ätzschritt durchgeführt wird, um den freigelegten
Teil der Zone 17 zu entfernen, und schliesslich der verbleibende Teil der weiteren Maskierungsschicht entfernt
wird.
Wie in Fig. .3c dax-gestellt ist, ble:.bt eine
langgestreckte Zone 18 aus ρ -diffundiertem polykristallinem
Silicium auf der dünnen Oxidschicht ~\h zxirück. Diese bildet
die Gate-Elektrode eines Feldeffekttransistors mit isolierter Gate-Elektrode, wobei p+-Source- und Drain-Gebiete 19 bzw.
durch Implantation von Borionen in den Halbleiterkörper über die freigelegten Teile der· dünnen Oxidschicht 14 unter· Verwendung
des maskierenden Effekts der Gate-Elektrode 18 für
509849/0900
eljie aelbs Li-egistricreiide Struktur gebildet werden. Dann wird
aiii' au sich bekaimt-e Weise eine elektrische Verbindung mit
den Source- und Drain-Gebieten und mit den Gate-Elektroden hergestellt, weJ.eher Vorgang umfasst: das Ätzen von Kontakti'cnstern,
das Niederschi agen einer Metallisierungsschicht und dann die Definition durch Photomaskierungs— und Ätztechniken.
Es 1st einleuchtend, dass es sich hier um eine allgemeine Ausfühj'ungsform handelt, die zur Illustrieruiig des
Verfahrens zur Bildung einer Gate-Elektrode mit einer geringer.
Breite in einein Feldeffekttransistor mit isolierter Gate-Elektrode
dient, un.fi wenn ein derartiger Transistor einen Teil einer integrierten Schaltung bildet, wird die weitere
Verbindung der verschiedenen Gebiete des Transistors betrachtet werden müssen. Insbesondere die Kontaktierung der schmalen
Gate-Zone kann besondere Massnahmen mit sich bringen, die bei der Herstellung getroffen wei'den müssen. Dieser Vorgang
kann durchgeführt werden, indem stellenweise das polycristalline Silicium in Kontakt mit der SiIi cluinoberflache angebracht
wix-d, wo ein implantiertes Gebiet gebildet werden muss, oder· indem das Ende des Gate-Gebietes mit einer angebrachten
Metallkontaktschicht auf einem Gebiet auf der dicken Oxydschicht überlappt wird oder indem ein zusätzlicher Diffusionsschritt
vor der Anbringung dor SiIi ciumnitridinaskxerungsschicht
durchgeführt wird, der darin besteht, dass Bor
in einen Randteil der polykristallinen Siliciumschicht eindiffundiert
wird, die sich der Gate-Zone anschliessen wird, wenn diese in dieser Schicht' gebildet ist.
Eine weitere Aus.führungsform des erfindungs-
509849/0900
gemüseen Verfahrens wird nun an Hand der Figuren 4a und 4b beschrieben.
Das Ausgang.sina teivxal und dlo anfänglich aiigebracliieii
Schi cliI.eii sind dieselben wie in dein au Hand der Fig. 1
beschriebenen Ausfxihrimgsbelspi el, und zwar d.as n—leitende
Siliciumsubstrat 1, die Silicxumoxidmaskierungssehxcht 2, die
niedergeschlagene iiolykristallino Siliciumsehicht 3 mit
höherem spezifischem Widerstand und die Siliciumnitridmas—
kie rungs schicht 4. Durch Anbringung einer- weiteren Slliciumoxidmaskierungsscliicht
und Durchführung eines Photomaskieruugs-
und Ätüschriites wird ein Teil der Sillciumnitr-idschicht 4
durch Lösen in heisscr Phospborsäux-e entfei^nt, so dass nur
ein mittlerer Teil mit einer praktisch rechteckigen Konfiguration
verbleibt. Der Teil der polykristallinen Siliciumschicht 3 mit hohem spezifischem Widerstand, der auf diese
Welse freigelegt worden ist, wix*d dann durch Ätzen mit einer
Lösung von Salpetersäure und Pluorwasserstοffsäure entfernt,
wie an Hand des Ausführungsbeispiels nach Fig. 1 beschrieben
ist. Danach wird ein Bordiffusionsschritt durchgeführt, um
Bor lateral in den Rand des Teiles der polykristallinen
Schicht mit hohem spezifischem Widerstand unter der Siliciumnitridmaskierungsschicht
4 einzudiffundieren. Die Boi-diffusion
erfolgt bei 1050°C während 20 Minuten in der Weise, dass Bor
seitlich unterhalb der Siliciuinnitridschicht h bis zu einem
— 3
Abstand von 1 ,uin für eine 10 -Reduktion in der Konzentration an diffundiertem Bor diffundiex't. Dann wird ein weiterer Diffusionsschritt durchgeführt, wobei Phosphor verwendet wird, welche Diffusion seitlich über· den Rand des Teiles der polykristallinen Schicht, in den zuvor Bor seitlich eindiffundiert
Abstand von 1 ,uin für eine 10 -Reduktion in der Konzentration an diffundiertem Bor diffundiex't. Dann wird ein weiterer Diffusionsschritt durchgeführt, wobei Phosphor verwendet wird, welche Diffusion seitlich über· den Rand des Teiles der polykristallinen Schicht, in den zuvor Bor seitlich eindiffundiert
50 98 4 9/09 00
2522A48
wurde, stattfindet. Phosphor wird bei 1050°C während 5 Minuten
diffundiert, wobei eine Phosphoroxychloridquelle verwendet
wird. Auf diese Weise ist Phosphor seitlich mit einer höheren Konzentration, aber über· einen kleineren Abstand in die Randteile
der polykristallinen Schicht eindiffundiert. Die Sili— ciumoxidschicht 2 maskiert gegen die. Eiiifuhmmg von Bor oder
Phosphor in den TeLl des Siliciunikörpers, der' unter der polykristallinen
Schicht liegt, während der genannten Diffusionen in die Randteile der polyki-istallinen Schicht. Die äusseren
durch die Phosphordiffusion gebildeten η -Gebiete bilden mit den weiter nach innen liegenden p-leitenden Zonenteilen
pn-TJbergänge in einem seitlichen Abstand von etwa 0, ^ Min
von den * Rändern. Diese Ubergtlnge erstrecken sich praktisch
senkrecht zu der Ebene der Siliciumschicht 2 auf dem Siliciuinkörper. Dies ergibt die Definition innerer p-leitender
Zonenteile in Form schmaler Streifen mit'einer Breite von
0, 5 /um.
Der verbleibende Teil da- Silicxumnitridmaskxe-
rungsschicht k wird entfernt und die freigelegte polykristalline
Siliciumschicht wird einer selektiven Ätzbehandlurig
unterworfen, so dass nur die schmalen p-leitenden Zonenteile verbleiben, wie in Fig. 4b dargestellt ist. Das verwendete
Ätzmittel besteht aus 180 cm3 Äthylendiarain, 30 g Pyrokatechol
und 80 cm3 Wasser. Die auf diese Weise gebildeten p-leltenden
Zonenteile mit einer praktisch gLeichmässigen Breite von 0t5,
sind derart, dass die Ränder der Zonen gut definiert und praktxsch frei von Unregelmässigkeiten sind. Die in dem
Querschnitt nach Fig. kb gezeigten p-leitenden Zonenteile
509849/0900
bilden tatsächlich einen Toil einer ununterbrochenen einfacher.
schmalen Zone, die sich auf der Siliciumoxidschicht 2 an
einer Stelle befindet, die durch den Umfang des Teiles der polykristallinen Siliciumschicht bestimmt wird, der durch
die Siliciumixitridschicht nach der ersten Entfernung eines
Teiles' der Siliciumnitrid.schicht h und der unterliegenden
polykristallinen Siliciumschicht 3 maskiert war. Ei-wünschtenfalls
können weitere Behandlungen durchgeführt werden, um wenigstens einen Teil dieser schmalen Zone selektiv zu
entfernen,,
An Hand der Figuren 5a und ^h wird nun eine
bekannte Ausfu.hxu.mgsform einer integrierten Schaltung mit
"Silicium-Gate "-Elektx^oden beschrieben, in der eine Belastungs
impedanz, die mit einem Feldeffekttransistor mit. isolierter
Gate-Elektrode verbunden 1st, durch einen zweiten Feldeffekttransistor mit isolierter Gate-Elektrode gebildet wird,
dessen Gäte-Elektx^ode mit dem Drain-Gebiet kurzgeschlossen
ist. Der Deutlichkeit halber ist in den Figuren 5a und 5b
nur derjenige Teil dex" Schaltung dargestellt, in dem der
zweite Feldeffekttransistor mit isolierter Gate-Elektrqde
vorhanden ist, und diese Figuren zeigen diesen Teil in einer Stufe der Herstellung, ehe ein Muster leitender Verbindungen
angebracht ist. Die integrierte Schaltung enthält ein Siliciumsubstrat 31 mit darauf einer Isolierschicht aus
Siliciumoxid, die aus einem verhältnismässig dicken Teil und einem verhältnismässig dünnen Teil 33 besteht. In Fig. 5a
ist die ursprüngliche Grenze zwischen dem dicken Oxid 32 und
dem dünnen Oxid 33, das der Stelle einer Öffnung entsparicht,
509849/0900
— Ζ 7 —
die anfänglich in dein dicken Oxid "}2. gebildet wt*r, ehe darin
das dünne Oxid 33 angebracht wurde, mit gestrichelten Linien
angedeutet. Eine unuuterbrocheiK! gestrichelte Linie 3^* i»
Fig. 5a gibt das niehtmaskiex^te Gebiet an, das einer kurzzeitigen
Ätzbehandlung uiiterv.'ori'eii wurde, um den Teil des
dünnen Oxids 33 ^" entfernen, der innerhalb der Grenze der
genannten Linie 'Jk lag, wobei ein nichtkritischer Maskicrimg^-
und Auslichtschritt verwendet wurde. Diese ort Ii ehe Eiitfex^inui/:
der dünnen Oxidschicht erfolgte vor dem Niedei'schlagen einer
polykristallinen SiI iclunischicht mit hohem spezifischem
Widerstand auf der ganzen Oberfläche und der darauffolgenden Definition in einer .Anzahl diskreter Teile. Ein derartiger
Teil ist der Teil 35, der die Gate-Elektrode des Feldeffekttransistors
bildet. .Tn Fig. 5a ist die Begrenzung des Teiles
35 mit einer kreuzstrichlierten Linie angegeben. Aus Fig. 5*>
ist ersichtlich, dass sich der Teil 35 dex^ai-t weit erstreckt,
dass die Gate-Elektrode mit der Oberfläche des Siliciumkürpox*s
an der Stelle in Kontakt gex'ät, an dc3" die dünne
Oxldschicht 33 örtlich entfernt wurde, ehe die polykristalline
Schicht niedergeschlagen vurde, Der Transistor enthält ρ -diffundierte Source- und Dx'ain-Gebiete 36 bzw. 37· Diese
sind durch Diffusion von Bor in Teile der Obex-fläche des
Siliciumkörpers gebildet, die durch Entfernung dez-jenigeii
Teile der dünnen Oxidschicht 33 fx-eigelegt sind, die nicht
durch die diskreten Teile der polykristallinen Siliciumschiclit
nach der Definition dor genannten diskreten Teile bedeckt sind. Während dieser Diffusion wlx-d die Gate-Elektrode 35 mit Bor
dotiert, aber die Diffusion von Bor tritt nicht in dem unter—
509349/0900
liegenden Kanalgebiet des Transistors auf. Aus Fig. 5b geht
hervor, dass, wo sich die Gate-Elektrode 35 in Kontakt mit
der Oberfläche dos Siliciumkörpers erstreckt, die Diffusion von Bor an dieser Stelle des Körpei's, die über diesen Teil
der polykristallinen Siliciumschicht stattgefunden hat, sich bis zu einer kleineren Tiefe in dem Körper erstreckt. Dieser Teil des Drain-Gebietes 37 bildet abei" ein ununterbrochenes Ganzes mit den angrenzenden tiefer diffundierten ρ -Teilen
des Drain-Gebietes ausserhalb des auf diese Weise dotierten polykristallinen Siliciumschichtteiles 35· In diesem.Transistor ist also die Gate-Elektrode 35 mit dem Drain-Gebiet 37 kurzgeschlossen. Es ist einleuchtend, dass, um einen,derartigen Widerstandsbelastungstransistor mit einem hohen Widerstandswert zu erhalten, es für einen festen spezifischen Widerstand des Kanalgebietes notwendig ist, ein grosses Verhältnis der Kanallänge 1 zu der Kanalbreite b zu haben, und bisher hat
sich das Problem ergeben, dass dem Wert, bis auf den b herabgesetzt werden kann, eine Grenze gesetzt ist, was eine sehr grosse Kanallänge 1 notwendig machte, um das gewünschte
Verhältnis zur Erzielung eines hohen Widerstandswertes zu
erhalten.
der Oberfläche dos Siliciumkörpers erstreckt, die Diffusion von Bor an dieser Stelle des Körpei's, die über diesen Teil
der polykristallinen Siliciumschicht stattgefunden hat, sich bis zu einer kleineren Tiefe in dem Körper erstreckt. Dieser Teil des Drain-Gebietes 37 bildet abei" ein ununterbrochenes Ganzes mit den angrenzenden tiefer diffundierten ρ -Teilen
des Drain-Gebietes ausserhalb des auf diese Weise dotierten polykristallinen Siliciumschichtteiles 35· In diesem.Transistor ist also die Gate-Elektrode 35 mit dem Drain-Gebiet 37 kurzgeschlossen. Es ist einleuchtend, dass, um einen,derartigen Widerstandsbelastungstransistor mit einem hohen Widerstandswert zu erhalten, es für einen festen spezifischen Widerstand des Kanalgebietes notwendig ist, ein grosses Verhältnis der Kanallänge 1 zu der Kanalbreite b zu haben, und bisher hat
sich das Problem ergeben, dass dem Wert, bis auf den b herabgesetzt werden kann, eine Grenze gesetzt ist, was eine sehr grosse Kanallänge 1 notwendig machte, um das gewünschte
Verhältnis zur Erzielung eines hohen Widerstandswertes zu
erhalten.
Fig. 6 zeigt ein Schaltbild eines Teiles einer Speicherzelle einer, integrierten Schaltung mit einer Anzahl
von Feldeffekttransistoren mit isolierter Gate-Elektrode.
Ein kreuzweise gekoppeltes Transistorenpaar T1 und T„
besitzt Belastungsimpedanzen in Reihe mit ihren Drain-Elektroden, die durch Feldeffekttransistoren T1, bzw. T^
gebildet werden. Die Gate-Elektroden der Transistoren T~
Ein kreuzweise gekoppeltes Transistorenpaar T1 und T„
besitzt Belastungsimpedanzen in Reihe mit ihren Drain-Elektroden, die durch Feldeffekttransistoren T1, bzw. T^
gebildet werden. Die Gate-Elektroden der Transistoren T~
509849/0900
und T. , die ein gemeinsames Drain-Gebiet aufweisen, sind miteinander
verbunden und mit dem gemeinsamen Dx-aln-Gebiet kurzgeschlossen. Eine integrierte Form des innerhalb der
gestrichelten Linie 39 angegebenen Teiles der in Fig. 6 gezeigten Schaltung wird nun an Hand der Figuren 7 - 10
zusammen mit einem Verfahren zur Herstellung einer derartigen •integrierten Schaltung unter Verwendung einer Ausführungsform des erfindungsgemässen Verfahz'ens beschrieben.
In Fig. .7 haben die punktierte Linie, die
gestrichelte Linie und die kreuzstrichliex'te Linie die gleiche
Bedeutung wie in der in Fig. 5a dargestellten Struktur. Der
dargestellte Teil der integrierten Schaltung enthält ein η-leitendes Siliciumsubstrat 51 mit einem spezifischen Widerstand
von fyXi-cm und einer Dicke von 275/umf auf dem sich
ein verhiiltnismässig dicker Siliciumoxidschichtteil 52 mit
exner Dicke von 1,0 /um und ein verhältnismässig dünner
Siliciumoxidschichteil 53 mit einer Dicke von 1200 A befinden.
Die punktierte Linie %h gibt das Gebiet an, über das die dünne
Oxidschicht stellenweise durch. Ätzung nach einem Maskierungsschritt,
der einen nichtkritischen Maskenausrichtschritt umfasste, entfernt wurde. Ein gesonderter Teil 55 einer
niedergeschlagenen Schicht aus polykristallinem Silicium mit hohem spezifischem Widerstand ist vorhanden und die
Grenze des genannten Teiles ist durch die kreuzstrichlierte Linie in Fig. 7 angegeben. Die schräge Schraffierung in
Fig. 7 gibt die Gebiete an, in die Bor eindiffundiert ist.
Die dichteren schrägen Schraffierungsliliien innerhalb der
gestrichelten Linie, die die Grenze der dicken Oxidschicht 52
509849/0900
angibt, stellen ρ -diffundierte Oberf läclieiigcbiete dar, die
duroli Diffusion in den Siliciiamkörper 51 an Stellen, an denen
die dünne Oxidschicht 53 entfernt worden ist, gebildet sind. Sie enthalten die Source-Gebiete 57 und 58 der Transistoren
T_ bzw. Tj und das gemeinsame Drain-Gebiet 59 dieser
Transistoren. Die Gate-Elekta-oden dieser Transistoren werden
durch lateral diffundierte Streifenteile öl bzw. 62 mit
niedrigem spezifischem Widerstand an einander gegenüber1 liegenden Rändern des polykristallinen Schichtteiles 55 mit
hohem spezifischem Widerstand gebildet.
Die obei-e Fläche der integrierten Anordnung ist
mit einer niedergeschlagenen Schicht 63 aus Siliciumoxid überzognn und innerhalb dieser Schicht befinden sich Offn\.mger.
64, 65 und 66, über die das gemeinsame Drain-Gebiet 59 der Transistoren T und T; , das Drain-Gebiet 57 des Transistors
T bzw. das Source-Gebiet 58 des Transistors T. kontaktiert
sind. Die Draufsicht nach Fig. 7 auf die integrierte
Schaltung bezieht sich auf ein Versuchsmodell und daher sind zur Durchführung von Messungen Kontaktöffnungen 64, 65
und 66 angebracht, deren Umfang in Fig. 7 mit strichpunktierten
Linien angegeben ist. In einer vollständigen integrierten Schaltung besteht der Unterschied darin, dass derartige
gesonderte Öffnungen nicht vorhanden sind, weil die betreffenden diffundierten Gebiete 57 und 58 einen Teil anderer
Schaltungselemente, und zwar die Drain-Gebiete des kreuzweise gekoppelten Feldeffekttransistorenpaares T1,Tp in der
Speicherzelle nach Fig. 6 bilden, während das diffundier-te
Gebiet 59 eine Verbindung mit anderen Speicherzellen bilden
509849/0900
w i ixl.
Bei der Herstellung der integrierten Anordnung
nach den Figuren 7 - 10 wird mich dem Niederschlagen der polykristallinen
Siliciumschicht über die ganze obere Fläche des Körpers eine Maskierungsschicht aus Siliciumoxid auf der ganze;
Oberfläche cior polykristallinen Siliciumschicht angebracht·.
Teile dieser Maskierung werden dann selektiv zusammen mit,
unterliegenden Teilen der polykristallinen SiliciiunMchicht
entfernt, so dass eine Anzahl diskretex" polykristallinen Siliciumteile verbleiben,■die Je an ihrer Oberfläche mit der
Siliciuinoxi dinaskierungsschicht überzogen sind. Dies entspricht
an sich bekannten Bearbeitungen bei tier Herste]lung von
Strukturen mit Silicium-Gate-Elektroden. Bei derartigen
bekannten Bearbeitungen wird die genannte Siliciunioxidmas—
kierungsschicht in der nächsten Stufe der Bearbeitung durch Ätzen zusammen mit den Teilen der dünnen Oxidschicht 53
entfernt, die bei der selektiven Entfernung des polykrista3.-linen
Siliciums freigelegt sind. Die Herstellung der integrierten Anordnung nach den Figuren 7 - 10 unterscheidet sich
in dieser Stufe von üblichen Bearbeitungen darin, dass für die genannte Ätzbehandlung eine zusätzliche Maskierung der
Siliciuiiioxidschicht unter Verwendung eines Photoresists angebracht
wird, der selektiv belichtet und entwickelt wird, so dass über ein rechteckiges Gebiet 68, das mit einer ununterbrochenen
Kreuzchenlinie angegeben ist, eine zusätzliche Maskiei'ungsschicht aus Photoresist angebracht wird. Dann wird
die genannte Ätzbehandlung der freigelegten Siilciumoxidmaskierungsschicht
auf der polykristallinen Siliciumschicht
509849/0900
zusammen mit der Ätzung der freigelegten Teile der dünnen
Oxidschicht, 53 durchgeführt. In dieser Stufe weist der Teil
des polykristallinen Schichtteiles 55 j der innerhalb des
Rechtecks 68 liegt, Siliciuinoxidschichtcn mit darauf Photoresist
auf. Der verbleibende Teil, der Photoresistschicht vird
nun entfernt. Der Siliciumoxidschichtteil 71 bleibt auf
demjenigen Teil des polykristallinen Siliciumschichtteiles 55 zurück, der si ch innerhalb des Gebietes des durch eine Kreuz—
chen-linie angegebenen Rechtecks befindet. In der nächsten
Stufe der Bearbeitung wird ein Bordiffusionsschritt durchgeführt.
Zum Erhalten der Gate-Elektroden für die Transistoren T„ und T, erfolgt die Bordiffusion in das polykristalline
Silicium, um die Gate~E.lektrodentei.le stärker leitend zu machen, seitlich unter dem Siliclumoxidmaskierungsteil 71
und über die Randteile des Schicht teiles 35· Dies ergibt
schmale dotierte Zonenteile 61 und 62 auf einander gegenüber
liegenden Seiten des polykristallinen Siliciumteiles 55 mit
hohem spezifischem Widerstand, wobei diese Zonenteile 1 Aim
bx^eit und 30/um lang sind. Sie sind in Figuren 7» 8 und 9 mit
gekreuzten Schraffierungslinien angedeutet. Die Bo!"diffusion
wird auch in freigelegte Teile der polykristallinen Siliciumschicht
an den beiden anderen einander gegenüberliegenden Enden des polykristallinen Siliciumschichtteiles 33 durchgeführt,
die sich ausserhalb der Siliciumoxidmaskierung 71 befinden,
die sich innerhalb des Gebietes des Rechtecks 68 befindet. Das Bor wird auch in freigelegte Teile der Oberfläche
des Siliciunikörpers diffundiert, um die Source- und
Drain-Gebiete der Feldeffekttransistoren T„ und Tj zu bilden.
5095A9/0900
2522U8
Bordiffusion wird ebenfalls in den freigelegten Teil 69 der
polykristallinen Schicht durchgeführt, der in direktem
Kontakt mit der Oberfläche des Teiles des Siliclunikörpers innerhalb des rechteckigen Gebietes $h steht, wo das dünne
Oxid stellenweise entfernt wii-d,.bevor die polykristalline
Schicht niedergeschlagen ist. Der auf diese Weise gebildete Siliciumkoiitakt stellt die gewünschte Verbindung zwischen
den Gate-Elektroden 61, 62 und dem gemeinsamen Drain-Gebiet 59 her.
Auf diese Weise bilden die lateral diffundierten schmalen Zonen 61 und 62 Gate-Elektroden der Transistoren
T und Τ· und durch ihre geringe Breite von 1 /um und die
Selbstregistrierung dex\ Source- und Drain-Gebiete weisen
die Kanäle dieser Transistoren ein — - Verhältnis von etwa JO
auf. Dies ergibt Belastungstransistoren mit einem hohen Reihenwiderstand in der Grössenordnung von 1,0 . 10 _i2 bei
einer Spannung von 8 V an den Gate-Elektroden und der gemeinsamen Drain-Elektrode.
In dieser Ausführungsform werden die Gate—Elektroden
durch die lateral diffundierten schmalen Zonenteile 61
und 62 gebildet, die von dem verbleibenden imdiffundierten
Mittelteil des polykristallinen Schichtteils 55 mit hohem
spezifischem Widerstand begrenzt werden. In gewissen Fällen kann diese, verbleibende Verbindung zwischen den Gate-Elektroden
unerwünscht sein, und zwar wegen der Schwierigkeit, auf reproduzierbare Weise einen genügend hohen spezifischen
Widerstand der polykristallinen Siliciumschicht zwischen
den schmalen dotierten Zonenteilen zu erhalten, was für eine
509849/0900
konzentrierte effektive Breite der Gate-Elektroden 61 und 62
erwünscht ist. In derartigen Fällen können Boiirbeitungen
dalier auf geeignete Weise derart abgeflndert werden, dass der
undiffundierte Mittelteil entfernt werden kann. Eine derartige·
Abänderung der obonboschriobenen Bearbeitungen wird nun
beschrieben. Die Abänderung fängt mit der Unterteilung* der
polykristallinen Siliciunischicht mit hohem spezifischem
Widerstand in eine Anzahl diskreter Teile an. Nach dem Niederschlagen der polykristallinen Sillciumscliicht mit hohem
spezifischem Widerstand wii^d eine Siliciumiiitridschicht mit
einer Dicke von 0,1/Um auf der ganzen oberen Fläche der polykristallinen Siliciumschicht niedergeschlagen, wonach eine
Siliciumoxidmasklerungsschicht mit einer Dicke von 0,2 ,um
niedergeschlagen wird. Durch einen Photoiiiaskierungs- und.
Ätzschritt wird die obere Siliciumoxidmaskierungsschicht gemäss demselben Masklerungsmuster entfernt wie es lur die
Definition der polykx-istallinen Siliciumschicht in einer Anzahl diskretex" Teile bei der nicht abgeänderten Bearbeitung
verwendet wurde. Die Teile der Siliciurruiitx"idschicht, die auf
diese Weise freigelegt worden sind, werden dann entfernt. Danach werden alle verbleibenden Teile der oberen Siliciumoxidmaskierungsschicht,
die sich auf den verbleibenden Siliciumnitridschichtteilen befinden, entfernt. Dann folgt
die Entfernung durch Ätzen der Teile der polykristallinen
Siliciumschicht, die an den Stellen freigelegt sind, an denen die Siliciumnitx'idschicht entfernt worden ist. In dieser* Stufe
ist die polykx'istalline Siliciumschicht in eine Anzahl diskreter Teile, wie nach üblichen Bearbeitungnn, unterteilt, mit
509849/0900
der AusiialiHie, dass jedex* gosondcrte Teil der polykri stall Inen
Si.iJf.iuiaschicht mit eines* Siliciuinnitridschicht statt mit einer
Siliciurnoxidschieht überzogen ist. Die SiI iciunniitridschicht-teile
werden nacliher selektiv durch ein übliches Plasmaätzverfahren
entfernt. Vor der Durchführung dieses Plasmaatzvei'falirens
wii^d aber ein weiterer Phοtomaskiertuigsschritt
unter Verwendung eines niclitkri ti schon Maskenausrichtsclii'ittei?
durchgeführt, um eine Photoresistschicht auf dom Teil der
oberen Flächen dor vo3^scliiedeiaen Schichten innerhalb des mit
der Kreussllnle in Fig. 7 angegebenen Rechtecks 68 beizubehalten.
Dann wird das Plasmaätzverfuhren durchgeführt, um die
verb! eibciiden freigelegten Siliciuinni trldscliichtteile zu
entfernen. Wahrend sich die zusätzliche Pbotoresistscliicht
noch an ihrer Stelle befindet, wird nun die dünne Oxidschicht 53 &" denjenigen Stellen weggeätzt, an denen sie durcli die
vorherige Entfernung der oberliegenden £>olykristallinen
Siliciumschlcht "freigelegt worden ist. Wo sich also die
dünne Oxidschicht 53 innerhalb des Rechteckes 68 befindet,
ist sie von der Photox^esistschicht geschützt und bleibt daher
während der genannten Ätssbehandlung vorhanden. Danach wird
der Photoresist entfernt und der Bordiffusionsscliritt auf die
xm vorhergehenden Beispiel beschriebene Weise zur Bildung
der schmalen Gate-Elektroden 61, 62 mit niedrigem spezifischeiit
Widerstand, der Source- und Drain-Gebiete des Transistors und zum Erhalten einer stärkeren Leitfähigkeit der freigelegten
Oberflächenteile der polykristallinen Siliciumschicht durchgeführt.
Dieser Vorgang unterscheidet sich von dem Diffusionsvorgang nach dem vorhergehenden Beispiel nur darin, dass die
509-8A9/0900
Maskierung auf dein polykristallinen Silieiumteil 55 innerhalb
dos Gebietes 68 aus Siliciumniti'id statt aus Siliciumoxid
bestellt.
Nach der Bordiffusion wix'd der verbleibende Teil
der Siliciumriitridschicht auf dem. polykristallinen Slliciumte.il
55 entfernt und dann wird eine selektive Ätzbehandlung durchgeführt, um den undiffundierten Mittelteil des polykristallinen
Siliciumteiles 55 vxi entfernen, dei" sich zwischen
deai diffundierten schmalen Zonenteilen 61 und 62 mit niedriger::
sjjezifischem Widerstand befindet.
Der nächst folgende Bearbeitungsnchritt umfasst das Niederschlagen einer'aus Siliciumoxidglas bestehenden
Passivierungsschicht 63, die Herstellung von Kon tak !.öffnungen,
das Niederschlagen einer Verbindungsmetiillschicht, die
Definition der genannten Schicht, die Montage und die Unterbringung in einer Umhüllung nach üblichen Verfahren,
Eine weitere Ausführungsform des Verfahrens nach
der Erfindung wird nun an Hand der Figuren 11 - 13 beschrieben
In dieser Ausführungsform ist die Halbleiteranordnung sine
integriex'te Schaltung mit einer Anzahl von Feldeffekttransistoren
mit isolierter Gate-Elektrode, welche Gate-Elektroden aus dotiertem polykx-istallinem Silicium hergestellt sind,
wobei die Schaltung durch ein dem Verfahren nach den Figuren 7-10 ähnliches Verfahren erhalten wird. In der nun zu
beschreibenden Ausführungsform wird das Verfahren, das zur
Bildung der Gate-Elektroden 61 und 62 durch laterale Diffusion in den polykristallinen Slliciumschichtteil verwendet wurde,
zur Bildung einer kreuzenden Verbindung auf einfache Weise,
509849/0900
- 2522U8
nur unter Hinzufügung eines nichtkr.i.tisclion Maskenausrichtschrittes
und eines Diffusionsschr.ittes verwendet. Die
kreuzende Verbindung ist zwischen einem dotierten polykristallinen
Scliichtteil 73 und einer diffundierten Verbindungszone
vorhanden, welche Verbindungszolle ρ -Gebiete 7h und 75 auf
einander gegenüber liegenden Seiten des Gebietes, in dem die Kreuzung erfolgt, und weitere p-leitendo Gebiete 79, 80 im·
81 enthält. Die p+-Gebiete 7k und 75 sind als diffundierte
Gebiete ausgebildet, die von der dicken Oxidschicht 52
begrenzt sind, und diese Gebiete können sich Elektrodengebiete" zweier Feldeffekttransistoren mit Isolierter Gate—Elektrode
anschliessen. Der polykristalline Silioiunischichtteil 73
weist die Form eines Streifens mit einer Breite von 10 /um auf, der sich auf der dickeren Oxidschicht 52 befindet, mit
Ausnahme des Gebietes der Kreuzung, an dem er sich auf der dünneren Oxidschicht 53 befindet. Innerhalb des Rechteckes 76,
das in Fig. 11 durch eine Kreuzchenlinie dargestellt ist, ist der polykristalline Siliciumschichtteil, der einen Teil des
Streifens 73 bildet, mit einer Maskierungsschicht aus Siliciumoxid
an der Oberfläche in einer Stufe eben von der Bordiffusio?
bedeckt gelassen. Dies ist mit Hilfe eines nichtkritischen Kaskenausrichtschrittes erreicht. Weiter ist in dieser Stufe
an den einander gegenüber liegenden Rändern des Streifens die dünne Oxidschicht 53 innerhalb des Rechteclc$s 7<5 erhalten
geblieben. Die Bordiffusion wird auf die in der vorhergehenden Ausführungsform beschriebene Weise durchgeführt, um lateral
Bor unterhalb der Siliciumox.idmaskierungsschicht auf dem Streifen 73 innerhalb des Gebietes 76 zu diffundieren, wobei
509849/0900
an den einander gegenüber liegenden Rändern des Streifens
schmale leitende Zonenteile 77 und 78 gebildet werden, die je
eine Länge von 1 5/um und eine Breite von 1 /um aufweisen. Die
Bordiffusion wird auch durchgeführt, um die freigelegten TeI1G
des Streifens 73» die sich auf der dicken Oxidschicht 52
ausserhalb des Rechtecks 76 befinden besser leitend zu machen.
Da die Sillciumoberflache an der Stelle freigelegt worden :Lstr
an der die dünne Oxidschicht 53 entfernt ist (mit Ausnahme des Teiles innerhalb des Rechtecks 76), wird weiter· Bor in
diese Gebiete eindiffundiert zur Bildung der ρ -Gebiete, einschllesslich der Gebiete "^h und 75» die Teile .der Verbindungszone
bilden.
Der nächste Schritt besteht in der Entfernung
des verbleibenden Teiles der Siliciuraoxidmaskierungsschicht,
der sich auf dem Streifen 73 innerhalb des Rechtecks 76
befindet, und in der Entfernung der Teile der dünnen Oxidschicht 53 auf einander· gegenüber liegenden Seiten des
Streifens 73» ebenfalls innei'lmlb des Rechtecks 76. Der
undotierte Teil des polykristallinen Siliciumstreifens 73
zwischen den diffundierten schmalen Zonenteilen 77 und 78
wird dann selektiv unter Verwendung einer Vorzugsätzbehandlung entfernt. Anschliessend wird ein weiterer Bordiffusionsschritt
durchgeführt zur Bildung diffundierter Oberflächengebiete 79
und 80, die neben dem-Streifen 73 liegen an der Stelle, an der die dünne Oxidschicht 52 entfernt ist. Diese zweite Diffusion
wird auch durchgeführt, um Bor durch die dünne Oxidschicht 53 hinduiOh zu diffundieren, wo diese durch die
selektive Entfernung des undotierten Teiles des polykristal-
1 j iKMi SIl ieixuiistrei fens 73 freigelegt ist, zur Bildung eines
ρ —Gebiet«« 81 mit zu beiden Seiten den Ji-.leitenden Gebieten
79 und 8<>. Durch die laterale Diffusion von Bor in den
Si liciumkörper bei der Bildung der Gebiete 79» 8O und 81
bleiben die Gebiete 79 und 8O je in einem Abstand von etwa 0,5 ,um von dein Gebiet 81. Diese Gebiete 79, 80 und 81 Ixildc-n
mit den Gebieten 1Jh und 75 eine p-diffundierte Verbindungszone,
Mit einem ii—leitenden Substrat 51 mit einem spezifischen
Widerstand von h Q.. cm ist der Abstand (Of.rJ/UHi) des Gebietes
81 von den Gebieten 79 und 80 genügend klein, damit die zwi scheiiliegenden Erschöpfuugsschichten sich einander anschliessen
und so die Verbindung vervollständigen werden, sogar wenn keine Vorspannung über den Übergängen zwischen dem
Substrat %1 und den Gebieten 79 β 80 und 81 angelegt ist.
Auf diese Weise ist eine einfache Kreuzung einer polykristallinen Siliciumbahn 73 und einer unterliegenden
diffundierten Verbindungszone erhalten, deren einander
gegenüber liegende Enden durch die Gebiete 7'+ und 75 gebildet
werden, weil a) die lateral diffundierten Streifenteile 77 und
78 mit niedrigem spezifischem Widerstand den Leitungsweg in
der Bahn zwischen dotierten Teilen der polykristallinen Siliciumbahn 73 auf der dicken Oxidschicht 52 auf einander
gegenüber liegenden Seiten der Kreuzung vervollständigen und b) die zu den übergängen zwischen den p-leitenden Gebieten
79» 80, 81 und dem n-loitenden Substrat 51 gehörigen Erschtjpfungsschichten
den Leitungsweg in der Verbindung zwischen den Teilen JU und 75 über die diffundierten p-leitenden Gebiet!
79, 80 und 81 vervollständigen.
•609.8 Ä θ/0900
Es ist einleuchtend, dass im Rahmen der ISx'fiiidung
für den Fachmann viele Abarten möglich sind. So kann z.B. der Halbleiterkörper aus einem anderen. Material als Silicium
bestehen; die polykristalline Ilalbleiterschicht kann aus einem
anderen Halbleitermaterial eils Silicium bestehen und andere
Materialien als Siliciumoxid und Siliciumnitrid, können für die Maskierung verwendet werden. Die Ausführungsform, in der
das ex'f J ndungsgemässe Verfahren zur !Bildung einer kreuzenden
Verbindung in einer integrierten Schaltung verwendet wird, kann bei der Herstellung anderer integrierter Schaltungen
als die genannten "Silicium-Gate"-Schaltungen, z.B. in
bipolaren integrieaj'teii Schaltungen, verwendet werden.
509849/0900
Claims (1)
1J Verfahren zur Herstellung einer Halbleiteranordnung,
bei dem eine Maskierimgsschicht auf einem Toil der
Oberfläche einer Schicht aus polykristallinem Halbleitermaterial
gebildet wird, die sich auf einer Isollex'schicht befindet, die auf der Oberfläche eines Halbleiterkörpers
oder eines Körperteiles aus Halbleitermaterial angebracht ist, dadurch gekennzeichnet, dass eine schmale leitende Zone
mit einem verhältnismässig niedrigen spezifischen Widerstand in der polykristallinen Halbleiterschicht dadurch gebildet
wird, dass ein Dotierungselement in einen Teil der polykristallinen Halbleiterschicht untex~halb eines Iiandteiles der
Maskierungs schicht wenigstens im Aires ent liehen in lateraler
Richtung eingeführt wird, und dass eine laterale Begrenzung dieser Zone auf der Seite des Randes der Maskierungsschicht
gebildet wird."
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet
dass das Dotierungselement in polykristallines Halbleitermaterial
mit einem verhältnismässig hohen spezifischen Widerstand eingeführt wird.
3· Verfahren nach Anspruch 1 oder.2, dadurch
gekennzeichnet, dass das Dotierungselement in den unter dem
Randteil der Maskierungsschicht liegenden Teil der polykristallinen
Halbleiterschicht eindiffundiert wird.
h. . Verfahren nach mindestens einem der vorstehenden
Ansprüche, dadurch gekennzeichnet, dass die laterale
Begrenzung der Zone auf der Seite des Randes der Maskierungsschicht durch Entfernung·des angrenzenden nichtmaskierten
509849/0900
Teiles der polykristallinen, llalbleiterschicht · über deren
ganzen Dicke erhalten wird.
5· Verfahren nach Anspruch h, dadurch gekennzeichnet
dass nach Entfernung des an die mi bildende dotierte schmale
Zone grenzenden iiiclitmaskierten Teiles der polykristallinen Ilalblclterschicht das Dotierungselement über den auf diese
Weise gebildeten freigelegten Rand der polykristallinen
Halbleiterschicht eingeführt wird.
6. Verfahren nach Anspruch h oder 5» dadurch
gekennzeichnet, dass nach-Einführung des Dotierungselements
die Maskierungsschicht entfernt und die polycristalline
Schicht einer Ätzbehandlung unterworfen wird, um die nicht mit dem Dotienmgselement dotierten Teile selektiv zu entfernen
und dadurch nur die schmale dotierte Zone mit verhältnismässig niedrigem spezifischem Widerstand übrigzubehalten,
7· Verfahren nach einem der vorstehenden Ansprüche,
bei dem das Dotierungselenient für einen bestimmten Leitfähigkeitstyp
charakteristisch ist und durch Diffusion eingeführt wird, dadurch gekennzeichnet, dass die laterale Begrenzung
der schmalen leitenden Zone auf der Seite des Randes der Maskierungsschicht durch Diffusion eines Dotierungselements
erhalten wird, das für den entgegengesetzten Leitfähigkeitstyp charakteristisch ist und in höheren Konzentration, aber
über einen kleineren lateralen Abstand eingeführt wird, so dass ein pn-<Ubergang gebildet wird, der sich über die Dicke
der Schicht erstreckt.
8. Verfallenen nach Anspruch 7» dadurch gekennzeiclinyi
dass nach den Diffusionen die Maskierungsscliicht entfernt
509849/0900
und tli ο polyk.ristril.1i.no Halblei terschi ch t einer Ätzbehandl.uii<
<, unicrvori'en wird, die selektiv das Gebiet, das durch Diffusion
des Dotieruiigsei.eincnts, das für den entgeßoii^esetzton Le itfähigkei
tstvp charakteristisch ist, gebildet wird, und die
nicht bei diesen Diffusionen dotierten Teile der polykristallinen Schicht entfernt.
9. Vex'falircn nach Anspruch 7>
dadurch gekeiinzeichnoi
dass nach den Diffusionen die Maskierungsschi cht entfernt und
die polykristallin« Hai bl<>i terscliicht einer Ätzbehandlung
unterwürfen wird, die selektiv nur die gebildete schmale Zone
vom einen Leitfähigkcit styp entfernt, wodurch in der polykristallinen
Ilalbi ei terschi cht eine schmale Öffnung gebildet wird.
10. Verfahren nach einem der Ansprüche 1—8, bei dem die herzustellende Halbleiteranordnung mindestens eine
Feldeffektanoidmmg mit mindestens einer isolierten Gate-Elektrode
enthalt, dadurch gekennzeichnet, dass wenigstens ein Teil der schmalen dotierten Zone der polykristallinen Halblei-r
torscliichi, wenigstens einen Teil einer solchen Gate—Eiektz'ode
der FeldeffektanOrdnung bildet.
11. * Verfahren nach Anspruch !φ sofern es vom Ansprucli
6 abhängig ist, bei dem die Feldeffektanordnung mindestens
einen Feldeffekttransistor enthält, dadurch gekennzeichnet,
dass nach der selektiven JLtssbehandlung wenigstens Teile der
Source- und Drain-Gebiete des Transistors durch Einführung von Verunreinigungen in den Halbleiterkörper oder den Körperteil
aus Halbleitermaterial zu beiden Seiten der dotierten Zone der polykristallinen Schicht gebildet werden, wobei die
genannte dotierte Zone ße^an Einfilhrung von Verunreinigungen
509849/0900
in den sich unter dor genannten doticj'ten Zone befindenden
Toll des Halbleiterkörpern, bzw. Körx>erteiles, maskiert.
12. Verfahren nach Anspruch 10, "dadurch {jokennzeich-
net, dass die Halblei teranoixlmmg e.i *ie integriex-te Schaltung
ist, die eine Anzahl von FeldelTcktiransistoren mit isoliertür
Gate-Elektrode enthält, welche Gate-Elektrodon durch dotierte
Gebiete der polykristallinen Hai bleiterschieht gebildet
werden, wobei der genannte Feldeffekttransistor mit isoliertor
Gate-Elektrode, in dom mindestens ein Teil der schmalen
dotierten Zone wenigstens einen Teil der Gate-Elektrode
bildfit, als ein Bolas tungs transit tor ausgebildet ist, wobei
die Gate-Elektrode mit dem Drain-Gebiet verbunden ist. 13· Verfaliren nach Anspruch 12, dadurch gekennzeichnet,
dass die integrierte Schaltung zwei der genannten
Transistoren enthält, die als Belastungen ausgebildet sind und deren Gate-Elektroden mit einem gemeinsamen Drain-Gebiet
verbunden sind, wobei die Gate—Elektroden der genannten zwei
Transistoren latea^al dotierte Zonentoile der polykristallinen
Schicht mit einer praktisch gleichmässigen Bi'eite enthalten,
welche Zonenteile sich*an einander gegenüber liegenden
Rändern eines Teiles der polykristallinen Halbloitersehicht
mit praktisch isolierenden Eigenschaften befinden. Ik. Verfahren nach Anspruch 13» dadurch gekennzeichnet,
dass die Einführung der Dotierung ssui" Bildung der für
die Gate-Elekti'oden bestimmten dotierten Zonenteile der
polykristallinen ,Schicht durch Diffusion in Gegenvart einer
Maskicrungsschicht erhalten wird, die sich örtlich auf dem
509849/0900
genannten Teil der polykristallinen Schient befindet, wobei
die genannte Diffusion zugleich mit dei- Diffusion durchgeführt
wird, durch die mindestens ein Teil dar Source- und Drain-Gebiete des Transistors gebiluet wii'd, und gegebeneiifHli
auch andere frei gelegte Teile dei- polykristallinen Schicht stärker idtend gemacht werden.
15» Verfahren nach Anspruch Λ^, dadurch gekennzeichnet, dass die MaskLerungsschicht wenigstens ein verbleibender
Teil einer Schicht ist, der als Ätzmaske auf der Oberfläche der polykristallinen Halbleiterschicht für eine
zuvor durchgeführte Verteilung der polykristallinen Schicht in eine Anzahl diskreter Teile angebracht ist.
16. Verfalircn nach einem der Ansprüche 1—8 und
10 - 11, dadurch gekennzeichnet, dass die Halbleiteranordnung eine integx'ierte Schaltung ist und wenigstens ein Teil der
polykristallinen Halbleiterschicht eine Leitex-bahn bildet,
die gegen eine unterliegende dotierte Verbindungszone im Halbleiterkörper oder im Körperteil aus Halbleitermaterial
isoliert ist, während die Bahn diese Verbindungszone kreuzt, wobei zu beiden Seiten der Bahn liegende Randteile dieser
Bahn an der Stelle der Kreuzung in Teile der dotierten"
schmalen Zone mit niedrigem spezifischem Widerstand umgewandelt sind, dadurch, dass das Dotierungselement in im
wesentlichen lateraler Richtung in Gegenwart der Maskierungsschicht auf der Bahn an der Stelle der Kreuzung auf die
beschriebene Weise eingeführt wird.
17· Verfahren nach Anspruch 16, sofern es vom
Anspruch 10 abhängig ist, dadurch gekennzeichnet, dass die
509849/0900
2522AA8
integrierte Schaltung eine Anzahl von Feldeff ekfctraiisi storen
mib isolierter Gate-Elektrode enthäLt,·deren Gate-Elektroden
durch Teile der schmalen dotierten Zone der polykristallinen
Halblei terschi.cht gebildet werden, wobei die genannte Einführung des Dotierungselemonts auch zur Bildxmg
von mindestens Teilen der Source- und Dx'ain-Gebiete von Feldeffekttransistoren
und gegebenenfalls zur Dotierung unmaskierter Teile der polyki'lstallinen Halbleiterschicht
stattfindet.
18. Verfahren nach Anspruch 10 oder 17>
dadurch
gekennzeichnet, dass nach der DU dung der schnuilen dotierteji
Zonenteile mit niedrigüin spezifischem Widerst sind an den
•einandear gegenüber Liegenden Randteilen der Bahn an der Stelle der Kreuzung der undotierte Mittelteil der Bahn an der
Stelle der Kreuzung selektiv entfernt und eine weitere Dotierungsbehandlung durchgeführt wird, um an der Stelle der
Kreuzung ein dotiertes Gebiet in dem Halbleiterkörper oder Körperteil aus Halbleitermaterial in Form eines Streifens
anzubringen, der sich in der Mitte zwischen den Teilen des Körpers, bzw. des Körperteiles, befindet, über dem die
dotierten Zonenteile mit niedrigem spezifischem Widerstand o_er Bahn vorhanden sind, wobei das genannte dotierte Gebiet
im Halbleiterkörper, bzw. im Körperteil einen Teil der dotierten Verbindungszone bildet.
19· Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die weitere Dotiermigslieliaucllung durch Diffusiar
durchgeführt wird, um an der Stelle der Kreuzung diffundierte Gebiete in dem Halbleiterkörper oder in dem Körperteil
509849/09
au:s Halbleitermaterial zu bilden, din sieb neben und nnlcr
den yeiKumion uinander {yefyenüber J.iog'findcii Iv.'indorii dv Bahn
CJ'fitrocken, wo die 'JoU oi ton Zonen teil« mil niedrigem
spe^ifi .solieni Widerstand gebildet sind, wol'cl die
difJ'iuidicrl.ou GebJ.ete Teile der dotierten Verbi^
biltleii.
??.C). Ilalblea.ten-aiKjrdmaii/';j die durch Anwendung eines
Verfahrens naeh einem der vors teliejiden Ansprüche hergestellt
ist.
509849/0900
-Vf-
Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB2258374A GB1477511A (en) | 1974-05-21 | 1974-05-21 | Methods of manufacturing semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2522448A1 true DE2522448A1 (de) | 1975-12-04 |
Family
ID=10181779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752522448 Withdrawn DE2522448A1 (de) | 1974-05-21 | 1975-05-21 | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS5617826B2 (de) |
| CA (1) | CA1040749A (de) |
| DE (1) | DE2522448A1 (de) |
| FR (1) | FR2272486B1 (de) |
| GB (1) | GB1477511A (de) |
| NL (1) | NL7505698A (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4013489A (en) * | 1976-02-10 | 1977-03-22 | Intel Corporation | Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit |
| JPS598855Y2 (ja) * | 1978-09-01 | 1984-03-19 | 大阪電気株式会社 | ワイヤ送給装置 |
| JPS5546570A (en) * | 1978-09-30 | 1980-04-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of fabricating mos semiconductor device |
| US4298402A (en) * | 1980-02-04 | 1981-11-03 | Fairchild Camera & Instrument Corp. | Method of fabricating self-aligned lateral bipolar transistor utilizing special masking techniques |
| JPS6070401U (ja) * | 1983-10-24 | 1985-05-18 | 株式会社月星製作所 | 車輪用スポ−ク |
| CN105824160B (zh) * | 2015-01-08 | 2020-06-16 | 群创光电股份有限公司 | 显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5542501B2 (de) * | 1974-01-29 | 1980-10-31 |
-
1974
- 1974-05-21 GB GB2258374A patent/GB1477511A/en not_active Expired
-
1975
- 1975-05-15 CA CA227,266A patent/CA1040749A/en not_active Expired
- 1975-05-15 NL NL7505698A patent/NL7505698A/xx not_active Application Discontinuation
- 1975-05-21 DE DE19752522448 patent/DE2522448A1/de not_active Withdrawn
- 1975-05-21 FR FR7515787A patent/FR2272486B1/fr not_active Expired
- 1975-05-21 JP JP5979875A patent/JPS5617826B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB1477511A (en) | 1977-06-22 |
| FR2272486A1 (de) | 1975-12-19 |
| JPS5617826B2 (de) | 1981-04-24 |
| JPS51282A (de) | 1976-01-05 |
| CA1040749A (en) | 1978-10-17 |
| NL7505698A (nl) | 1975-11-25 |
| FR2272486B1 (de) | 1979-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2745857C2 (de) | ||
| DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
| DE3150222C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE2814973C2 (de) | Verfahren zur Herstellung eines Speicher-Feldeffekttransistors | |
| DE69029618T2 (de) | Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher | |
| DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
| DE2060333C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode | |
| DE2004576A1 (de) | Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung | |
| EP0239652A1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
| DE2718779A1 (de) | Mis-halbleiter-bauelement und verfahren zu dessen herstellung | |
| DE2716691A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2824419C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
| DE2453279C3 (de) | Halbleiteranordnung | |
| DE1803024C3 (de) | Verfahren zum Herstellen von Feldeffekttransistorbauelementen | |
| DE2615438A1 (de) | Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat | |
| DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
| DE1614383B2 (de) | Verfahren zum herstellen eines halbleiterbauelementes | |
| DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
| DE1564829A1 (de) | Verfahren zur Herstellung eines Feldwirkungstransistors | |
| DE2723374A1 (de) | Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung | |
| DE69009196T2 (de) | EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben. | |
| DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
| DE2522448A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung | |
| DE2752335A1 (de) | Verfahren zur herstellung eines sperrschicht-feldeffekttransistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |