DE2752335A1 - Verfahren zur herstellung eines sperrschicht-feldeffekttransistors - Google Patents

Verfahren zur herstellung eines sperrschicht-feldeffekttransistors

Info

Publication number
DE2752335A1
DE2752335A1 DE19772752335 DE2752335A DE2752335A1 DE 2752335 A1 DE2752335 A1 DE 2752335A1 DE 19772752335 DE19772752335 DE 19772752335 DE 2752335 A DE2752335 A DE 2752335A DE 2752335 A1 DE2752335 A1 DE 2752335A1
Authority
DE
Germany
Prior art keywords
area
semiconductor layer
insulating film
stage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772752335
Other languages
English (en)
Other versions
DE2752335C3 (de
DE2752335B2 (de
Inventor
Kiyoshi Aoki
Hisao Kamo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2752335A1 publication Critical patent/DE2752335A1/de
Publication of DE2752335B2 publication Critical patent/DE2752335B2/de
Application granted granted Critical
Publication of DE2752335C3 publication Critical patent/DE2752335C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66893Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909Vertical transistors, e.g. tecnetrons
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

-A-
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Sperrschicht-Feldoffekttransistors (Kanal-FET) mit einem länglichen Kanal.
Dekannte Transistoren dieser Art werden hergestellt, wie dies beispielhaft in den Fig. 1A bis 1E dargestellt ist. Diese Herstellungsweise wird nachstehend kurz erläutert.
Zuerst wird eine n-Siliciumschicht 12 mit niedriger Stör-Stellenkonzentration auf einem η -Siliciumsubstrat 11 unter Ausbildung eines Senkenbereichs mittels des Aufwachsverfahrens gebildet. Danach wird die Oberfläche der Schicht 12 unter Bildung eines Siliciumoxidfilms 13 oxidiert, wie dies aus Fig. 1A ersichtlich ist. Danach wird ein Teil des Films 13 selektiv entfernt, um die n-Siliciumschicht 12 netzartig freizusetzen. Danach werden b-Störstoffe, wie Bor, eindiffundieren gelassen, um in der Siliciumschicht 12 eine ρ -Schicht 14 mit hoher Störstellenkonzentration unter Bildung eines Torbereichs zu erhalten. Dies ist aus Fig. 1B ersichtlich. Nach der vollständigen Entfernung der Maske aus dem Siliciumoxidfilm 13 von der Oberfläche der Siliciumschicht 12 wird ein anderer Siliciumoxidfilm 15 neu auf der Schicht 12 ausgebildet. Danach werden Teile des Siliciumoxidfilms 15, die von den Torbereichen umgeben sind, jeweils in Form eines Streifens entfernt und n-Störstoffe, wie Arsen, werden durch die entfernten Teile eindiffundjeren gelassen, wobei der Siliciumoxidf ilm 15 als Maske verwendet wird. Dadurch bildet sich auf der Oberfläche der n-Siliciumschicht 12 eine η -Schicht 16 mit hoher Störstellenkonzentration und ergibt einen Quellenbereich. Dies ist aus Fig. 1C ersichtlich. Ein Teil des Siliciumoxidfilms 15 vom Torbereich 14
809822/0795
wird dann selektiv geätzt und entfernt. Danach werden Torelektroden 14a und Quellenelektroden 16a im Torbereich und Quellenbereich 16 ausgebildet. Dies ist aus Fig. 1D ersichtlich. Dies erfolgt durch die entfernten Teile oder öffnungen zur Bildung des Quellenbereichs. Bei solchermaßen hergestellten Halbleitereinrichtungen sind, wie aus Fig. 1.E ersichtlich ist, die eine Draufsicht zeigt, die Torelektroden 14a und die Quellennlektroden 16a in Form von ineinandergreifenden Kämmen ausgebildet. Ferner ist im Senkenbereich 11 auch eine Elektrode 11a ausgebildet, wie dies aus Fig. 1D ersichtlich ist.
Bei der vorstehend beschriebenen Methode zur Herstellung eines Kanal-FET ist bezüglich der Bildung des Quellenbereichs 16 eine öffnung im Oxidfilm für die Diffusion gleich groß wie eine zur Entnahme mittels der Elektroden, so daß deren Breite auf die Minimalgröße für die Bohrung reduziert werden kann. Bezüglich des Torbereichs 14 muß der Oxidfilm 15 jedoch nach der Diffusion der Störstoffe zur Bildung des Bereichs 14 neu ausgebildet werden. Dies erfordert die Bildung einer öffnung für die Entnahme mittels der Elektroden im Oxidfilm durch ein Photoätzverfahren. Das bedeutet, daß die öffnung des Oxidfilms zur Bildung des Bereichs 14 eine andere ist als jene öffnung, die zur Entnahme mittels der Elektroden vorgesehen ist. Aus diesem Grund muß die erste öffnung für die Diffusion um einen Betrag größer gewählt werden, der dem Fehler bei der Lokalisierung der öffnungen (Maskenausrichtungsfehlcr) entspricht. Ist beispielsweise die Minimalgröße für die Bohrung 1,5 um und der Maskenausrichtungsfehler _+ 1,0 um, kann die öffnung im Quellenbereich 16 1,5 um betragen, während die öffnung im Torbereich 14 wenigstens 3,5 um betragen sollte. Aus diesem Grund wird die Fläche des Torbereichs 14 vergrößert
809822/0795
wodurch die Tor-Senken-Kapazität erhöht wird und dadurch die Hochfrequenzeigenschaften verschlechtert werden. Ferner ist es im Hinblick auf eine kompakte Gestaltung und eine höhere Integration nicht erwünscht, daß der Torbereich 14 unnötigerweise ausgeweitet wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors zu schaffen, bei dem keine unnötig großen Flächen für den Torbereich erforderlich sind, wodurch die Kapazität zwischen Tor und Senke verringert wird und die Hochfrequenzeigenschaften verbessert werden.
Die Erfindung wird nachstehend in Form von Beispielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen :
Fig. 1A bis 1E Verfahrensdiagramme zur Illustration eines bekannten Verfahrens zur Herstellung eines Kanal-FET, wobei Fig. 1E eine
Draufsicht auf die in Fig. 1D gezeigte Ausführungsform darstellt;
Fig. 2A bis 21 Verfahrensdiagramme zur Illustrierung des erfindungsgemäßen Verfahrens zur Herstellung von Feldeffekttransistoren gemäß einer Ausführungsform der Erfindung, wobei die Fig. 2C, 2E, 2G und 21 Draufsichten bezüglich der Fig. 2n, 2D, 2F und 2H darstellen; und
Fig. 3A bis 3G Verfahrensdiagramme zur Illustrierung einer alternativen Ausführungsform des er-
809822/0795
findungsgemäßen Verfahrens in Form von hintereinan<lerfolqenden Verfahrensstufen.
Nachstehend wird die Herstellung eines Kanal-FET gemäß der Erfindung anhand der in Fig. 2A bis 21 dargestellten Ausführungsform erläutert.
Eine n-Siliciumschicht 22 mit einer Stärke von etwa 5 um und einer niedrigen Störstellenkonzentration (beispielsweise so niedrig wie 1x10 cm ) wird auf einem n+-Siliciumsubstrat 21 mit einer Stärke von etwa 200 um und einer hohen Störstellenkonzentration, die den Senkenbereich darstellt, mittels des Aufwachsverfahrens ausgebildet. Die Oberfläche der Siliciumschicht 22 wird unter Bildung eines
Siliciumdioxidfilms 23 mit einer Dicke von etwa 3000 A oxidiert. Dies ist in Fig. 2A dargestellt. Anschließend wurde ein Teil des Films 23 seitlich entfernt, und zwar in Form eines Streifens unter Bildung einer öffnung 23a und Freisetzung eines Teils der Siliciumschicht 22. Unter Verwendung des Films 23 als Maske wurde ein p-Störstoff, wie Bor, in die Siliciumschicht 22 unter Bildung einer ρ -Schicht 24a mit hoher Störstoffkonzentration eindiffundieren gelassen, die einen Teil eines Torbereichs bildet, wie dies aus Fig. 2B und 2C ersichtlich ist. Die ρ -Schicht 24a kreuzt eine Quellenelektrodenschicht, die anschließend mittels einer Isolationsschicht (Siliciumdioxidschicht) gebildet wird. Anschließend wird der Otidfilm 23 ganz von der Oberfläche der Siliciumschicht 22 entfernt und ein anderer Siliciumdioxidfilm neu auf der freigelegten Oberfläche der Siliciumschicht 22 ausgebildet. Ein Teil des Oxidfilms 25 wird selektiv geätzt und in Form eines umgedrehten Buchstabons E ent-
809822/0795
275233Ü
fernt, dessen Enden über oder nahe der ρ -Schicht 24a liegen, wodurch ein Teil der Siliciumschicht 22 freigelegt wird. Auf dem Oxidfilm 25 sowie auf d<>m freigelegten Teil der Siliciumschicht 22 wird ein mit Bor qedopter Siliciumoxidfilm (BSG) 20 ausgebildet, der erhitzt wird, damit das Bor des gedopten Films 20 in die Siliciumschicht 22 durch die entfernten Teile des Oxidfilms 25 diffundiert und auf diese Weise eine ρ -Schicht 24b in Form eines umgedrehten Buchstabens E bildet, dessen Endteile die ρ -Schicht 24a überlappen. Dies ist in Fig. 2D und 2E illustriert. Diese ρ -Schicht 24b und die vorgenannte ρ -Schicht 24a bilden einen gitterförmigen Torbereich 24. Danach werden Teile beider Oxidfilme 20 und 25, die vom Torbereich 24 umgeben sind, jeweils selektiv in Form eines Streifens entfernt, um die Siliciumschicht 22 freizulegen. Ein n-Störstoff, wie Arsen, wird durch diese entfernten Teile in die Siliciumschicht 22 eindiffundieren gelassen, wodurch sich n-Schichten 26 mit hoher Stör-
19 -3
stoffkonzentration (10 cm und darüber) unter Bildung eines Quellenbereichs ergeben. Dies ist in Fig. 2F und 2G gezeigt. Die Endschicht 26 ist von dem Torbereich 24 über einen Teil der Siliciumschicht 22 umgeben. Anschliessend wird die BSG-Schicht 20 von der Oberfläche des Oxidfilms 25 und der ρ -Schicht 24b entfernt und Quellenelektroden 27 und Torelektroden 20 werden auf der gesamten Oberfläche des Quellenbereichs 26 und des Teils 24b des Torbereichs ausgebildet. Dies ist nu; Fig. 2H und 21 ersichtlich. Die Quellenelektroden 27 erstrecken sich über den Teil 24a des Torbereichs durch den Oxidfilm 25 und sind zu einer gemeinsamen Elektrodenbahn 27a verbunden.
Die Torelektroden 28 erstrecken sich in umgekehrter Richtung als die Quellenelektroden und sind zu einer gemoin-
809822/0795
samen Elektrodenbahn 28a verbunden. In Fig. 2H bezeichnet 29 eine Senkenelektrode, die auf der Unterseite des Senkenbereichs 21 vorgesehen ist.
Bei der vorbeschriebenen Herstellungsweise wird eine öffnung zur Bildung des Teils 24b des Torbereichs auch zur Bildung der Torelektroden 28 verwendet, so daß die Diffusionsbreite des größeren Teils 24b des Torbereichs im wesentlichen auf dieselbe Breite als die des Quellenbereichs reduziert werden kann. Eine Halbleitereinrichtung mit einem so schmalen Torbereich weist eine verringerte Kapazität und bessere Hochfrequenzeigenschaften auf.
Nachstehend wird eine andere Ausführungsform des erfindungsgemäßen Verfahrens unter Bezugnahme auf Fig. 3Λ bis 3G beschrieben.
In gleicher Weise wie bei der vorgenannten Ausführungsform wird eine n-Siliciumschicht 32 mit niedriger Störstoffkonzentration auf einem η -Siliciumsubstrat 31, das einen Senkenbereich darstellt, mittels Aufwachsmethode ausgebildet. Anschließend wird die Oberfläche der Siliciumschicht 32 unter Bildung eines Siliciumoxidfilms 33 mit einer Dicke von
etwa 3000 A ausgebildet. Dies ist in Fig. 3A gezeigt. Ein Teil des Oxidfilms 33 wird in Form eines Streifens entfernt, um einen korrespondierenden Teil auf der Siliciumschicht 32 freizulegen. Unter Verwendung des Oxidfilms 33 als Maske werden p-Störstoffe, wie Bor, in die Siliciumschicht 32 unter Bildung einer p+-Schicht 34a eindiffundieren gelassen, wodurch ein Teil des Torbereichs gebildet wird. Dies ist in Fig. 3B gezeigt. Danach wird der OxidfLIm 33 insgesamt von der Oberfläche der Siliciumschicht 32 ent-
- 10 -
809822/0795
ferrit und ein Siliciumnitrid Γ ilm (Si-.N.-Film) 35 auf die gesamte Oberfläche der Schicht 32 aufgedampft. Anschliessend werden die Teile des Si ,M.-Films 35 außer auf den Teilen des Quellenbereichs und einer zweiten ρ -Schicht zur Bildung eines Torberr ich.c zusammen mit der ersten ρ -Schicht 34a geätzt und vot der Oberfläche der Siliciumschicht 32 entfernt, wie dies in Fig. 3C gezeigt ist. Unter Verwendung des SL N.-Films 35 als Maske wird die freiliegende Oberfläche der Siliciumschicht 32 einschließlich der Oberseito der ersten ρ -Schicht 34a bis zu einer Tiefe von etwa 0,3 um geätzt, wie dies aus Fig. 3D ersichtlich ist. Anschließend wird der abgeätzte Teil oxidiert, um einen selektiven Sio_-Film 36 oberhalb der Siliciumschicht 32 zu bilden. Anschließend wird der Teil des Si_.N.-Films 35 oberhalb jenen Teilen außer jenem, der nachher den Quellenbereich bildet, geätzt und entfernt. Folglich ist die Siliciumschicht 32 in Form eines Buchstabens E freigelegt, in der die zweite ρ -Schicht nachträglich gebildet wird. Auf die Isolierfilme 35 und 36 sowie auf den freigelegten Teil der Siliciumschicht 32 wird ein mit Bor gedopter Siliciumoxidfilm (BSG-FiIm) 37 aufgedampft, der erhitzt wird, damit das im BSG-FiIm 37 enthaltene Bor in die Siliciumschicht 32 diffundiert und auf diese Weise die zweite ρ -Schicht 34b bildet.
Dies ist in Fig. 3E dargestellt. Die zweite p+-Schicht 34b hat die Form des Buchstabens E und bildet den Torbereich in geschlossener Form zusammen mit der streifenförmigen ersten ρ -Schicht 34a. Anschließend werden Teile der Isolierfilme 35 und 3 7, die vom Torbereich umgeben werden, in Form eines Streifen;; entfernt, um die Siliciumschicht 32 teilweise freizulegen. Ein n-Störstoff, wie Arsen, wird durch diese entfernten Toile in die Siliciumschicht 32 diffundioren gelassen, wo-
- 1 1 -
809822/0795
durch sich eine η -Schicht 38 unter Bildung des Quellenbereiches ausformt. Dies isi. in Fig. 3F gezeigt. Ferner wird die BSG-Schicht 37 auf der zweiten ρ -Schicht 34b des Torbereichs entfernt, um die Schicht 34b freizulegen und Torelektroden 39 und Quollenelektroden 40 werden, wie dies aus Fig. 3G ersichtlich ist, auf der Schicht 34b des Torbereichs bzw. des Quellenbereichs 38 ausgebildet. Eine Senkenelektrode 41 wird auf der Unterseite des Substrates 31 vor oder nach der Ausbildung der Quellen- und Torelektroden vorgesehen und auf diese Weise der Kanal-FET vervollständigt.
Bei der vorgenannten Herstellungsmethode wird ein Torbereich erhalten, der aus einom ersten Teil besteht, der sich über und quer zu den Qviellenelektroden erstreckt, und einem zweiten Teil, der praktisch als Tor wirkt. Diese Teile werden in unterschiedlichen Verfahrensstufen gebildet. Der erste Teil bewirkt nur die Verhinderung des Einfliessens eines uikontrollierten Stroms von der Seite.
Deshalb müssen die Diffusionsverfahren zur Ausbildung der respektiven Teile nicht unter gleichen Bedingungen durchgeführt werden und es können unterschiedliche Diffusionsarbeitsweisen, Störstoffe, Konzentrationen und Diffusionstiefen angewandt werden. Beispielsweise liegt die Störstoff- konzentration des Torbereichs im allgemeinen bei einem ziemlich hohen Wert (etwa 1x10 cm ), obwohl eine sehr hohe Konzentration für die erste Diffusion, d.h. für den ersten Teil, nicht erforderlich ist. Bei dem zweiten beschriebenen Verfahren wird, wenn eine hoho Konzentration bei der ersten Diffusion angewandt wird und das Silicium mittels einer oft angewandten Lösungsmischung aus Flußsäure, Salpetersäure und Essiqsäure, geätzt wird, die Ätzgeschwindigkeit in den Di Πusionsteilen allein erhöht,
- 12 -
809822/0795
was zu einer Niveaudifferenz zwischen diesen Diffusionsteilen und der Siliciumschicht führt. Dies führt zu unerwünschten Ergebnissen. Folglich sollte die Störstoffkonzentration des ersten Teils des Torbereichs vorzugsweise niedriger sein als jene für den zweiten Teil. Bei einem Hochfrequenzelement wird der Spalt zwischen Tor und Senke oftmals so weit wie möglich verringert, um die erforderliche Widerstandsspannung zu erhalten. Wird die erste Diffusion im Vergleich zur zweiten zu tief durchgeführt, wird der Abstand zwischen Tor und Senke in unerwünschter Weise unter Verringerung der Widerstandsspannung reduziert. Aus diesem Grund sollte die erste Diffusion vorzugsweise etwas weniger tief als die zweite Diffusion ausgeführt werden.
Obwohl bei beiden vorgenannten Ausführungsformen des Verfahrens ein BSG-FiIm als Diffusionsquelle für das zweite Tor verwendet wurde, kann jedoch auch Bornitrid (BN) oder das Ioneneinbauverfahren für diesen Zweck angewandt werden. In diesen Fällen sollte jedoch die Oberfläche des Torbereichs vorzugsweise mit BSG oder einer anderen Substanz bedeckt werden, die durch Ätzen ohne Beschädigung des Oxidfilms entfernt werden kann, damit nicht die Störstoffe beim späteren Diffusionsprozeß zur Bildung des Quellenbereichs auch in den Torbereich diffundieren. Da die Quellendiffusion wesentlich weniger tief als die Tordiffusion durchgeführt wird, wird jedoch kein wesentlicher nachteiliger Effekt verursacht, wenn die n-Störstoffe mehr oder weniger aufgrund eines unvollständigen Maskierungseffektes in einen Teil des Torbereichs eindiffundieren. Die Störstoffe für das Tor sind nicht auf Bor beschränkt, rs können auch Gallium und andere geeignete Substanzen eingesetzt werden.
- 13 -
809822/0795
Bei dem Verfahren gemäß der zweiten Ausführungsform ist es wünschenswert, daß ein SiO0-FiIm mit sehr geringer
O *
Dicke von 500 bis 1000 A zwischen dem Si3N4-FiIm und der Siliciumschicht ausgebildet wird, um zu verhindern, daß die Siliciumschicht durch den Unterschied der Koeffizienten der thermischen Ausdehnung zwischen Film und Schicht zerstört wird. Bei dieser Ausführungsform ist es nicht erforderlich, daß die Oberfläche der Siliciumschicht geätzt wird.
Obwohl das erfindungsgemäße Verfahren hier im Detail nur unter Bezugnahme auf n-Kanal-FETs beschrieben wurde, ist es offensichtlich, daß auch Feldeffekttransistoren mit p-Kanälen hergestellt werden können und umfaßt werden.
In diesem Fall sind phosphorgedopte Oxide oder arsengedopte Oxide als Diffusionsquelle für das Tor geeignet.
809822/079 5

Claims (6)

  1. PATENTANWÄLTE DR. KADOR & DR. KLUNKER
    K 12 108/3S
    TOKYO SHIBAURA ELECTRIC CO., LTD. 72 Horikawa-cho, Saiwai-ku
    Kawasaki-shi, Japan
    Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors
    Patentansprüche
    / 1.;Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors, dadurch gekennzeichnet , daß in einer ersten Stufe ein Halbleitersubstrat mit hoher Störstoffkonzentration und einer Leitungsart hergestellt wird, in einer zweiten Stufe auf dem Substrat eine Halbleiterschicht mit niedriger Störstoffkonzentration und gleicher Leitungsart wie jene des Substrats ausgebildet wird, in einer dritten Stufe auf einer Seite der Halbleiterschicht ein Teil eines Torbereichs mit im Vergleich zum Substrat entgegengesetzter Leitungsart ausgebildet wird, in einer vierten Stufe auf einer Seite der Halbleiterschicht ein Isolierfilm mit einer teilweisen Öffnung ausgebildet wird, in einer fünften Stufe auf der Seite der Halbleiterschicht ein anderer Teil des Torbereichs mit gegenüber dem Substrat entgegengesetzter Leitungsart ausgebildet wird, indem ein Störstoff durch die Öffnung in die Halbleiterschicht eingeführt wird, und wobei der Torbereich einen Teil der Halbleiterschicht umgibt, in einer sechsten Stufe der Isolierfilm, der über dem Teil der Halbleiterschicht, die vom Torbereich umgeben wird,
    809822/0795
    5233S
    teilweise entfernt wird, in einer siebten Stufe auf der Oberfläche des Teils der Halbleiterschicht, die vom Torbereich umqeben ist, ein Quellenbereich mit gegenüber dem Torbereich entgegengesetzter Leitungsart ausgebildet wird, indem ein Störstoff in die Halbleiterschicht durch die entfernten Teile des Isolierfilms eingeführt wird, und in einer achten Stufe Torelektroden und Quellenelektroden, die mit den anderen Teilen des Torbereichs und des Quellenbereichs in Verbindung stehen, ausgebildet werden, uobe_ die Quellenelektroden sich quer über einen Teil des Torbereichs auf dem Isolierfilm erstrecken.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Torbereich in Form eines rechteckigen Rahmens ausgebildet wird, wobei eine Seite den einen Teil und die drei restlichen Seiten die anderen Teile bilden, und der Quellenbereich in Form eines Streifens ausgebildet wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß in der fünften Stufe der andere Teil des Torbereichs ausgebildet wird, indem auf dem Isolierfilm ein anderer mit dem Störstoff gedopter Isolierfilm ausgebildet wird und der andere Isolierfilm erhitzt wird, so daß die Störstoffe in die Halbleiterschicht diffundieren.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß Ln der sechsten Stufe ferner der andere Isolierfilm entfernt wird und in der siebten Stufe der Quellenbereich durch Maskierung des anderen Teils des Torbereichs mit einem anderen Isolierfilm und Eindif-
    809822/0795
    fundieren der Störstoffe gebildet wird.
  5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß in der vierten Stufe ferner ein erster Isolierfilm auf Teilen der Halbleiterschicht, wo der Quellenbereich und andere Teile des Torbereichs später gebildet werden, ausgebildet wird, ein Teil der Oberfläche der Halbleiterschicht unter Verwendung des Isolierfilms als Maske durch Ätzen entfernt wird, der entfernte Teil mit einem zweiten Isolierfilm bedeckt wird und die Öffnung durch Entfernen eines Teils des ersten Isolierfilms auf dem Teil der Halbleiterschicht, wo der andere Teil des Torbereichs nachträglich gebildet wird, vorgesehen wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet , daß als erste Isolierschicht ein Siliciumnitridfilm und als zweite Isolierschicht ein Siliciumoxidfilm eirgesetzt werden.
    0 9 8 2 2/0795 °RIQINAL INSPECTED
DE2752335A 1976-11-24 1977-11-23 Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal Expired DE2752335C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14021476A JPS5365078A (en) 1976-11-24 1976-11-24 Production of junction type field effect transistor

Publications (3)

Publication Number Publication Date
DE2752335A1 true DE2752335A1 (de) 1978-06-01
DE2752335B2 DE2752335B2 (de) 1980-06-19
DE2752335C3 DE2752335C3 (de) 1981-02-26

Family

ID=15263563

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2752335A Expired DE2752335C3 (de) 1976-11-24 1977-11-23 Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal

Country Status (3)

Country Link
US (1) US4175317A (de)
JP (1) JPS5365078A (de)
DE (1) DE2752335C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2472838A1 (fr) * 1979-12-26 1981-07-03 Radiotechnique Compelec Transistor a effet de champ du type a jonction et son procede de realisation

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2049273B (en) * 1979-05-02 1983-05-25 Philips Electronic Associated Method for short-circuting igfet source regions to a substrate
US4477963A (en) * 1980-12-23 1984-10-23 Gte Laboratories Incorporated Method of fabrication of a low capacitance self-aligned semiconductor electrode structure
JPS5910274A (ja) * 1982-07-09 1984-01-19 Nec Corp Mis型半導体装置
US4512076A (en) * 1982-12-20 1985-04-23 Raytheon Company Semiconductor device fabrication process
US4566176A (en) * 1984-05-23 1986-01-28 U.S. Philips Corporation Method of manufacturing transistors
JPH01123417A (ja) * 1987-11-07 1989-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US5597758A (en) * 1994-08-01 1997-01-28 Motorola, Inc. Method for forming an electrostatic discharge protection device
KR0167271B1 (ko) * 1995-11-30 1998-12-15 문정환 비균등 도우프 채널 구조를 갖는 반도체소자의 제조방법
KR100966479B1 (ko) * 2005-09-27 2010-06-29 가부시키가이샤 어드밴티스트 관리 방법 및 관리 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041517A (en) * 1974-09-04 1977-08-09 Tokyo Shibaura Electric Co., Ltd. Vertical type junction field effect semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2472838A1 (fr) * 1979-12-26 1981-07-03 Radiotechnique Compelec Transistor a effet de champ du type a jonction et son procede de realisation

Also Published As

Publication number Publication date
JPS5365078A (en) 1978-06-10
JPS5733872B2 (de) 1982-07-20
DE2752335C3 (de) 1981-02-26
DE2752335B2 (de) 1980-06-19
US4175317A (en) 1979-11-27

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE2916364C2 (de)
DE3000847A1 (de) Verfahren zur ausbildung dotierter zonen in einem substrat
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2646308B2 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2453279C3 (de) Halbleiteranordnung
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE4341516A1 (de) Verfahren zum Herstellen eines Transistors
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3142448A1 (de) Mos-halbleitervorrichtung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: KADOR, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

8320 Willingness to grant licences declared (paragraph 23)
8322 Nonbinding interest in granting licences declared
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP