JPS5910274A - Ｍｉｓ型半導体装置 - Google Patents
Ｍｉｓ型半導体装置Info
- Publication number
- JPS5910274A JPS5910274A JP11930482A JP11930482A JPS5910274A JP S5910274 A JPS5910274 A JP S5910274A JP 11930482 A JP11930482 A JP 11930482A JP 11930482 A JP11930482 A JP 11930482A JP S5910274 A JPS5910274 A JP S5910274A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- adhered
- oxide film
- diffused layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ゲート電極が半導体基板に埋め込まれｆｃ構
造を持つＭｌＳ型半導体装置に関する。
造を持つＭｌＳ型半導体装置に関する。
従来のＭＩＳ型半導体装置は、ゲート電極が半導体基板
に埋め込１れた構造を有しないため、ゲート電極上を横
切る配線が段差で断想しないように、この段差をリンガ
ラス膜等で平坦化する必要がある。また、ＭＩＳ型半導
体装置の動作速度を向上させるための短チャンネル化を
考えると、ソースドレイン間のパンチスルー防止及び、
短チャンネル効果の低減の為に、拡散層深さを浅くする
必要がある。しかし、拡散層深さを浅くすると、拡散層
形成方法によらず、拡散層々抵抗の上昇は避は難い。こ
の拡散層々抵抗の上昇はＭＩＳ型半導体装置の動作速度
低下の原因となるため好ましくない。
に埋め込１れた構造を有しないため、ゲート電極上を横
切る配線が段差で断想しないように、この段差をリンガ
ラス膜等で平坦化する必要がある。また、ＭＩＳ型半導
体装置の動作速度を向上させるための短チャンネル化を
考えると、ソースドレイン間のパンチスルー防止及び、
短チャンネル効果の低減の為に、拡散層深さを浅くする
必要がある。しかし、拡散層深さを浅くすると、拡散層
形成方法によらず、拡散層々抵抗の上昇は避は難い。こ
の拡散層々抵抗の上昇はＭＩＳ型半導体装置の動作速度
低下の原因となるため好ましくない。
本発明は、従来のＭＩＳ型半導体装置における前記欠点
を除い′ｆｃＭＩＳ型半導体装置を提供するものである
。
を除い′ｆｃＭＩＳ型半導体装置を提供するものである
。
本発明は、半導体基板の一主表面に素子分離領域と共に
形成された活性領域において少くともゲート電極、ゲー
ト絶縁膜及び該ゲート電極に自己整合に形成された拡散
層から構成され該ゲート電極の最上面及び該拡散層の最
上面がほぼ同一平面にあること全特徴とするＭＩＳ型半
導体装置である０ 本発明のＭＩＳ型半導体装置の実施例について説明する
。第１図ないし第２６図は本発明の一実施例の製造工程
を説明する工程 断面図である。第１図の如く、シリコ
ン基板１上に、薄い酸化膜２を形成後耐酸化性のシリコ
ン窒化膜３を被着バタン化する。次に第２図の如く選択
酸化によシ厚い酸化膜４を形成し、（ロ）の部分のシリ
コン窒化膜３を除去後、薄い酸化膜２も除去し、シリコ
ン基板１を露出させる。更に（イ）及び（ロ）の部分に
適当な深さの溝を形成後、第３図の如くシリコン基板１
表面にゲート酸化膜５を形成する。その後ゲート電極材
料６を被着しその上に段差平坦化効果のあるホトレジス
）７′？ｃ被着する。次にホトレジストとゲート電極材
料のエツチング速度比がほぼ１となる条件下で全面をス
パッタエツチングする事により第４図の如くなる。この
時、ゲート電極を除いた（口）の部分でシリコン基板１
が露出する事が肝要である。更に第５図の如くゲート電
極に自己整合に熱拡散もしくはイオン打込みにより、シ
リコン基板１と逆導電型の拡散層７を形成し、全面に層
間絶縁用の気相成長膜８を被着する。次に拡散層７上の
気相成長膜８を一部除去し、配線金属（アルミニウム等
）９を被着バタン化することにより第６図（ｂ）の如く
形成される。
形成された活性領域において少くともゲート電極、ゲー
ト絶縁膜及び該ゲート電極に自己整合に形成された拡散
層から構成され該ゲート電極の最上面及び該拡散層の最
上面がほぼ同一平面にあること全特徴とするＭＩＳ型半
導体装置である０ 本発明のＭＩＳ型半導体装置の実施例について説明する
。第１図ないし第２６図は本発明の一実施例の製造工程
を説明する工程 断面図である。第１図の如く、シリコ
ン基板１上に、薄い酸化膜２を形成後耐酸化性のシリコ
ン窒化膜３を被着バタン化する。次に第２図の如く選択
酸化によシ厚い酸化膜４を形成し、（ロ）の部分のシリ
コン窒化膜３を除去後、薄い酸化膜２も除去し、シリコ
ン基板１を露出させる。更に（イ）及び（ロ）の部分に
適当な深さの溝を形成後、第３図の如くシリコン基板１
表面にゲート酸化膜５を形成する。その後ゲート電極材
料６を被着しその上に段差平坦化効果のあるホトレジス
）７′？ｃ被着する。次にホトレジストとゲート電極材
料のエツチング速度比がほぼ１となる条件下で全面をス
パッタエツチングする事により第４図の如くなる。この
時、ゲート電極を除いた（口）の部分でシリコン基板１
が露出する事が肝要である。更に第５図の如くゲート電
極に自己整合に熱拡散もしくはイオン打込みにより、シ
リコン基板１と逆導電型の拡散層７を形成し、全面に層
間絶縁用の気相成長膜８を被着する。次に拡散層７上の
気相成長膜８を一部除去し、配線金属（アルミニウム等
）９を被着バタン化することにより第６図（ｂ）の如く
形成される。
以上のように本発明は、ゲート電極が半導体基板内に埋
め込まれた構造を有し平坦となるためゲート電極上を横
切る配線が断線する必要は皆無である。また本発明にお
ける拡散層深さから、ゲート電極の膜厚及びゲート絶縁
膜厚を引いた部分が従来装置における拡散層深さに対応
する為、同じチャンネル長の素子を形成した時、本発明
は従来装置よりはるかに拡散層々抵抗を低くする事が可
能であシ、また短チャンネル化も容易である。
め込まれた構造を有し平坦となるためゲート電極上を横
切る配線が断線する必要は皆無である。また本発明にお
ける拡散層深さから、ゲート電極の膜厚及びゲート絶縁
膜厚を引いた部分が従来装置における拡散層深さに対応
する為、同じチャンネル長の素子を形成した時、本発明
は従来装置よりはるかに拡散層々抵抗を低くする事が可
能であシ、また短チャンネル化も容易である。
第１図ないし第５図は、本発明の一実施例の製造工程途
中の断面図であり、第６図（ａ） 、 （ｂ）は第５図
の工程に続く工程を説明するための平面図とそのＡ−Ａ
’断面図である。 なお図において、１・・・・・・シリコン基板、２・・
・・・薄い酸化膜、３・・・・・・シリコン窒化膜、４
・・厚い酸化膜、５・・・・・・ゲート酸化膜、６・
・・・・・ゲート電極材、７ ・・・ホトレジスト、８
・・・・・気相成長膜、９・・・・・配線金属、である
。 第１図 （イ） （ロ）第３
図 榮５図 （８）
中の断面図であり、第６図（ａ） 、 （ｂ）は第５図
の工程に続く工程を説明するための平面図とそのＡ−Ａ
’断面図である。 なお図において、１・・・・・・シリコン基板、２・・
・・・薄い酸化膜、３・・・・・・シリコン窒化膜、４
・・厚い酸化膜、５・・・・・・ゲート酸化膜、６・
・・・・・ゲート電極材、７ ・・・ホトレジスト、８
・・・・・気相成長膜、９・・・・・配線金属、である
。 第１図 （イ） （ロ）第３
図 榮５図 （８）
Claims (1)
- 半導体基板の一主表面に素子分離領域と共に活性領域が
設けられ、該活性領域は少くともゲート電極、ゲート絶
縁膜及び該ゲート電極に自己整合に形成された拡散層を
含んで構成され、該ゲート電極の最上面及び該拡散層の
最上面がほぼ同一平面にあることを特徴とするＭＩＳ型
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11930482A JPS5910274A (ja) | 1982-07-09 | 1982-07-09 | Ｍｉｓ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11930482A JPS5910274A (ja) | 1982-07-09 | 1982-07-09 | Ｍｉｓ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5910274A true JPS5910274A (ja) | 1984-01-19 |
Family
ID=14758104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11930482A Pending JPS5910274A (ja) | 1982-07-09 | 1982-07-09 | Ｍｉｓ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910274A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5995972A (ja) * | 1983-10-28 | 1984-06-02 | Hashimoto Forming Co Ltd | モ−ルデイングの製造方法 |
| JPS60227475A (ja) * | 1984-04-25 | 1985-11-12 | Mitsubishi Electric Corp | Ｍｏｓ形半導体装置の製造方法 |
| JPH02148734A (ja) * | 1988-11-29 | 1990-06-07 | Sony Corp | 配線方法及びそれを用いた半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365078A (en) * | 1976-11-24 | 1978-06-10 | Toshiba Corp | Production of junction type field effect transistor |
| JPS53115183A (en) * | 1977-03-18 | 1978-10-07 | Toshiba Corp | Production of semiconductor device |
| JPS54104783A (en) * | 1978-02-03 | 1979-08-17 | Matsushita Electric Ind Co Ltd | Manufacture for mos type semiconductor device |
-
1982
- 1982-07-09 JP JP11930482A patent/JPS5910274A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365078A (en) * | 1976-11-24 | 1978-06-10 | Toshiba Corp | Production of junction type field effect transistor |
| JPS53115183A (en) * | 1977-03-18 | 1978-10-07 | Toshiba Corp | Production of semiconductor device |
| JPS54104783A (en) * | 1978-02-03 | 1979-08-17 | Matsushita Electric Ind Co Ltd | Manufacture for mos type semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5995972A (ja) * | 1983-10-28 | 1984-06-02 | Hashimoto Forming Co Ltd | モ−ルデイングの製造方法 |
| JPH0243551B2 (ja) * | 1983-10-28 | 1990-09-28 | ||
| JPS60227475A (ja) * | 1984-04-25 | 1985-11-12 | Mitsubishi Electric Corp | Ｍｏｓ形半導体装置の製造方法 |
| JPH02148734A (ja) * | 1988-11-29 | 1990-06-07 | Sony Corp | 配線方法及びそれを用いた半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4102733A (en) | Two and three mask process for IGFET fabrication | |
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0586673B2 (ja) | ||
| US3926694A (en) | Double diffused metal oxide semiconductor structure with isolated source and drain and method | |
| JPS5910274A (ja) | Ｍｉｓ型半導体装置 | |
| JPH03138930A (ja) | ポリシリコン・ウィンドーパッドを有する電界効果トランジスタ | |
| JPH07183248A (ja) | 半導体装置の製造方法 | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| JPS59168675A (ja) | 半導体装置の製法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPS6230494B2 (ja) | ||
| JPH0358485A (ja) | 縦型ｍｏｓｆｅｔ装置の製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPS6173371A (ja) | 半導体装置およびその製造方法 | |
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| JP3252385B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH04113627A (ja) | バイポーラトランジスタの製造方法 | |
| JP2550728B2 (ja) | 半導体装置の製造方法 | |
| JPS62298170A (ja) | 半導体装置の製造方法 | |
| JPS6331938B2 (ja) | ||
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPS58169929A (ja) | 半導体装置の製造方法 | |
| JPS5980968A (ja) | 半導体集積回路装置の製造方法 |