FR2472838A1 - Transistor a effet de champ du type a jonction et son procede de realisation - Google Patents

Transistor a effet de champ du type a jonction et son procede de realisation Download PDF

Info

Publication number
FR2472838A1
FR2472838A1 FR7931682A FR7931682A FR2472838A1 FR 2472838 A1 FR2472838 A1 FR 2472838A1 FR 7931682 A FR7931682 A FR 7931682A FR 7931682 A FR7931682 A FR 7931682A FR 2472838 A1 FR2472838 A1 FR 2472838A1
Authority
FR
France
Prior art keywords
region
effect transistor
type
field effect
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR7931682A
Other languages
English (en)
Inventor
Jacques Thire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Radiotechnique Compelec RTC SA
Original Assignee
Radiotechnique Compelec RTC SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Radiotechnique Compelec RTC SA filed Critical Radiotechnique Compelec RTC SA
Priority to FR7931682A priority Critical patent/FR2472838A1/fr
Priority to DE19803046855 priority patent/DE3046855A1/de
Priority to GB8040887A priority patent/GB2066571A/en
Priority to NL8006949A priority patent/NL8006949A/nl
Priority to JP18217480A priority patent/JPS5698878A/ja
Publication of FR2472838A1 publication Critical patent/FR2472838A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

TRANSISTOR A EFFET DE CHAMP DU TYPE A JONCTION. LA REGION DE PORTE SUPERIEURE 14 EST COUVERTE, SUR TOUTE SON AIRE SUPERFICIELLE, PAR UNE PLAGE CONDUCTRICE 141 QUI EST SOIT ISOLEE DE LADITE REGION, SOIT EN CONTACT AU MOINS LOCAL AVEC ELLE. APPLICATION AUX TRANSISTORS A EFFET DE CHAMP A FAIBLE TENSION DE SEUIL REALISES PAR IMPLANTATION IONIQUE.

Description

-1-
TRANSISTOR A EFFET DE CHAMP DU TYPE A JONCTION
ET SON PROCEDE DE REALISATION
La présente invention concerne un transistor à effet de champ du type à jonction comportant essentiellement,
élaborées au voisinage de la surface d'une couche semicon-
ductrice du premier type de conductivité, une première ré-
gion, dite région de source, du deuxième type de conducti- vité et fortement dopée, une deuxième région, dite région d'évacuation, séparée de la précédente, mais également du
deuxième type de conductivité et fortement dopée, une troi-
sième région, superficielle, dite région supérieure de porte, du premier type de conductivité, située, au moins en partie, entre les première et deuxième régions précitées
et s'étendant jusqu'à celles-ci, troisième région que sur-
monte une plage conductrice en contact par ailleurs avec ladite couche semiconductrice, une quatrième région, dite
région de canal, du deuxième type de conductivité, faible-
ment dopée, disposée sous la troisième région et s'étendant
aussi jusqu'aux première et deuxième régions précitées.
Il y a lieu de préciser que le qualificatif "fortement dopé" s'applique à des parties du transistor présentant une concentration d'impuretés de dopage supérieure à 5.1017 atomes/cm3. Le qualificatif "faiblement dopé" s'applique dans le cas d'une concentration inférieure à 5.1017 atomes/ cm L'invention se rapporte plus particulièrement, mais non exclusivement cependant, aux transistors à effet de champ
très sensibles, fonctionnant sous des tensions d'alimenta-
tion faibles avec de faibles tensions de seuil, utilisés en particulier comme éléments d'entrée d'amplificateurs à niveau de bruit peu élevé, par exemple les amplificateurs
équipant les étages d'entrée des récepteurs radioélectriques.
L'expérience montre que de tels transistors très sensi-
bles ne peuvent être réalisés, au moins en partie c'est-à-
-2- dire en ce qui concerne les régions de canal et de porte, que par la technique d'implantation d'ions. Pour obtenir une excellente sensibilité il faut, en effet, que lesdites
régions de canal et de porte aient une très petite épais-
seur; c'est chose pratiquement impossible à faire, de fa-
çon reproductible, autrement que par implantation.
La structure habituelle d'un transistor à effet de champ du type à jonction "double implanté", incorporable dans un circuit intégré comportant par ailleurs d'autres transistors similaires et d'autres de type bipolaire, répond à celle
décrite au-premier paragraphe du présent mémoire. La troi-
sième région, ou région supérieure de porte, est le plus
souvent reliée à la couche semiconductrice qui, par sa par-
tie profonde située sous la région de canal, forme une au-
tre région de commande, ou région inférieure de porte. Pour réaliser la liaison entre lesdites régions inférieure et supérieure,cette dernière est prolongée latéralement, par rapport à la région de canal qu'elle surplombe, jusque dans une zone de liaison fortement dopée créée spécialement dans la couche semiconductrice. C'est sur cette zone de liaison
que repose le dépôt métallique du contact de porte.
Dans un tel transistor se pose le problème de la résis-
tance d'accès à la région supérieure de porte. Cette région
est très mince (épaisseur de l'ordre de 0,2 pm). Sa résis-
tance ohmique suivant une direction parallèle à son plan est naturellement élevée et augmente avec la distance par
rapport à ladite zone de liaison. Aussi, le contrôle élec-
trique de la région supérieure de porte sur la région de
canal n'est-il pas uniforme en tout point de cette der-
nière. D'autre part, une résistance d'accès élevée est res-
ponsable d'une forte constante de temps de charge de porte, qui limite la montée en fréquence du transistor alors que
la nature de la conduction, par porteurs majoritaires, de-
vrait autoriser des fréquences de fonctionnement élevées.
Une disposition judicieuse, pour remédier à ce problème de la résistance d'accès à la région de porte supérieure, -3-
est décrite dans la demande de brevet française ne 2 020851.
Elle consiste à prévoir une pluralité de "puits de liaison",
régulièrement répartis,entre les bandes de matériau semicon-
ducteur qui forment la région de porte supérieure et le sub-
strat sous-jacent qui forme la région de porte inférieure et sur la surface duquel est placé le contact métallique
de porte.
Une telle disposition entraîne malheureusement une di-
minution du volume de la région de canal, sans que l'on puisse obtenir que la région supérieure de porte ait une
égale efficacité en tous les points de sa surface.
- L'invention fournit une structure perfectionnée-d'un transistor à effet de champ du type à jonction du genre décrit dans lequel les inconvénients précités sont réduits
dans une grande mesure.
L'invention repose sur l'idée qu'en établissant une seconde branche d'accès à la région de porte supérieure et, par là, à la jonction entre cette région et la région
de canal, à partir du contact établi sur la couche semi-
conductrice formant la région de porte inférieure, on peut obtenir une meilleure répartition du contrôle électrique sur la région de canal et améliorer notamment la réponse
en fréquence du transistor.
Selon l'invention, un transistor à effet de champ tel que défini dans le premier paragraphe du présent mémoire
est notamment remarquable en ce que ladite plage conduc-
trice couvre au moins la totalité de l'aire superficielle
de la troisième région, qui est étalée entre lesdites pre-
mière et deuxième régions.
La disposition que prévoit l'invention aboutit à créer une capacité aussi importante que possible entre la plage conductrice et la région de porte supérieure que sépare, normalement, une fine couche isolante. La réactance de cette capacité décroît au fur et à mesure que la fréquence
du signal appliqué aux régions de porte augmente et, à par-
tir d'une certaine fréquence, la tension transmise à la jonction grille supérieure-canal par la seconde branche
247283-8
-4-
d'accès que constitue ladite plage conductrice et la capa-
cité y associée devient progressivement seule opérante.
La tension transmise à ladite jonction via la première branche d'accès, c'est-à-dire la région de porte supérieure elle-même, tend alors vers zéro, les parties les plus éloi- gnées de la zone de contact auquelle cette région est reliée
devenant les premières inopérantes.
Ladite plage conductrice couvrant la totalité de l'aire
superficielle de la région supérieure de porte agit unifor-
mément sur l'ensemble de ladite région et de la jonction porte-canal et corrige la perte de sensibilité due à la résistance de cette région. Elle permet, par la capacité liée à son étendue, d'augmenter la valeur de la fréquence
de coupure du transistor par rapport à ce qu'est cette va-
leur en l'absence d'une telle plage ou avec une plage étroite.
Toutefois, il faut observer que la capacité plage con-
ductrice-porte supérieure est placée en série avec la capa-
cité de la jonction porte supérieure-région de canal, et, à ce titre, a un effet atténuateur sur le rapport entre la
tension présente aux bornes de ladite jonction et la ten-
sion d'entrée appliquée sur la porte supérieure.
Avantageusement, pour remédier à cet inconvénient, on fait que ladite plage conductrice soit en contact direct,
au moins localement, avec la troisième région (région supé-
rieure de porte).
Afin de conférer à ce contact une qualité ohmique suf-
fisante, la troisième région est prévue fortement dopée, au moins en surface. L'expérience a montré qu'un niveau de dopage de 5.10 atomes/cm3 dans du silicium de type N, le contact étant obtenu par dépôt d'un alliage d'aluminium 99% et de silicium 1%, la température de recuit étant voisine de 420 C et-au moins égale à cette valeur,
était d'un niveau correct. Un tel niveau de dopage est aisé-
ment atteint par implantation ionique de phosphore, tandis qu'à la température de 4200 C, la région de porte supérieure,
même très mince, ne risque aucun dommage.
-5 -
Le contact obtenu dans ces conditions, sans être stric-
tement ohmique -il faudrait pour cela, comme on sait, que le niveau de dopage soit de 3 à 4.1019 atomes/cm - présente une faible impédance comparée à la résistance de la région de porte supérieure prise parallèlement à son plan. C'est un contact que l'on pourrait qualifier de'tontact SCHOTTKY dégénéré" qui, à l'usage, s'est avéré convenir parfaitement dans le cas précis d'un transistor à effet de champ double implanté.
La plage conductrice étant en contact direct de la ré-
gion de porte supérieure, l'effet atténuateur précédemment
indiqué est pratiquement éliminé.
Avantageusement, ledit contact est prévu sur la presque totalité de l'aire superficielle de la troisième région, ceci dans un souci d'uniformisation de l'action de toutes les parties de cette troisième région et d'une efficacité
maximum de cette dernière.
La description qui va suivre en regard des dessins an-
nexés fera bien comprendre en quoi consiste l'invention.
La figure 1 est une vue en plan d'une partie d'un tran-
sistor à effet de champ selon l'invention.
La figure 2 est une vue en coupe selon la ligne II-II
de la figure 1.
La figure 3 est une vue en coupe selon la ligne III-III
de la figure 1.
Ces figures sont schématiques et les rapport dimension-
nels entre éléments et dans ces éléments ne sont pas con-
formes à la réalité, ceci dans le but que ces figures soient claires. Par ailleurs et toujours dans un souci de clarté,
les parties semiconductrices ayant un même type de conduc-
tivité ont été hachurées suivant une même direction.
Le transistor à effet de champ qu'illustrent partiel-
lement les figures 1, 2 et 3, est, par sa géométrie, d'un type classique interdigité. Pour la simplification de la numérotation, il a été affecté un seul et même repère chiffré à chacune des sous-régions composant une région
déterminée de ce transistor.
-6-
Ledit transistor a été formé dans une couche semiconduc-
trice 10, du premier type de conductivité, reposant sur un substrat 11 du deuxième type de conductivité. Le substrat 11 et la couche 10 représentent une petite fraction de la plaquette semiconductrice sur laquelle ont été créés par
ailleurs d'autres composants -entre autres, d'autres tran-
sistors tels que celui selon l'invention et aussi des tran-
sistors bipolaires- l'ensemble de ces composants formant un
circuit intégré.
Dans le transistor concerné, on distingue -une première région 12, dite région de source, du deuxième type de conductivité et fortement dopée. Un réseau
de contactsmétalliques 121 établi à travers la couche iso-
lante 20, permet d'effectuer la liaison électrique avec
cette région.
-une deuxième région 13, dite région d'évacuation,
séparée de la région 12 précédente, mais également du deu-
xième type de conductivité et fortement dopée. La liaison avec cette région est obtenue par un deuxième réseau de
contacts métalliques 131.
-une troisième région 14, superficielle, dite région supérieure de porte, du premier type de conductivité, située
entre les première et deuxième régions précitées et s'éten-
dant jusqu'à celles-ci. Dans l'exemple illustré (voir fi-
gures 1 et 3) les plages rectangulaires définissant la ré-
gion 14 détendent en longueur jusque dans deux zones semi-
conductrices 16A et 16B du premier type de conductivité et fortement dopées, disposées dans la couche il latéralement
et symétriquement par rapport aux régions 12 et 13 et pré-
vues pour établir une liaison électrique entre ladite région supérieure de porte 14 et ladite couche 10 dont des parties
profondes 1OA forment la région inférieure de porte. La ré-
gion 14 est surmontée par une plage conductrice 141 qui
entre en contact avec la couche 10 sur les zones 16A et 16B.
- une quatrième région 15, dite région de canal, du deuxième type de conductivité, faiblement dopée, disposée
sous la troisième région 14 et s'étendant, comme elle, jus-
-7-
qu'aux première et deuxième régions 12 et 13 précitées.
Selon l'invention, le transistor précédemment décrit
"est notamment remarquable en ce que ladite plage conduc-
trice 141 couvre au moins la totalité de l'aire superfi-
cielle de la troisième région 14, qui est étalée entre les-
dites première et deuxième régions 12 et 13".
Avantageusement,"la plage conductrice 141 est en contact
direct, au moins localement, avec la troisième région 14".
Sur l'exemple des figures 2 et 3, il apparaît que ce con-
tact a été prévu sur la quasi totalité de la surface d'accès de la région 14, ce qui constitue la meilleure forme de réalisation.
Dans un transistor selon l'invention et comme il appa-
raît sur les figures, on a deux branches d'accès à la région
supérieure de porte 14. Un première branche emprunte la ré-
gion 14 elle-même et conduit les signaux depuis les zones-
16A et 16B jusque dans la partie active de ladite région
14, située entre les régions 12 et 13. C'est une voie élec-
triquement résistante, la région 14 ayant une très faible épaisseur; de plus, les résistances d'accès aux différents domaines de la région 14 diffèrent avec l'éloignement de ces domaines par rapport aux zones 16A et 16B, le domaine médian étant le plus défavorisé dans le cas du transistor décrit. Une deuxième branche d'accès à la partie active de la région 14 est fournie par la plage conductrice 141, soit 7 que cette plage soit isolée de ladite partie active, soit qu'elle entre directement en contact avec cette partie comme il est prévu sur les figures. Cette deuxième branche est incomparablement plus conductrice que la précédente et elle a l'avantage, du fait qu'elle couvre la totalité de ladite partie active, de permettre un contrôle uniforme et total
de toute la région 15 du canal.
La réalisation d'un transistor selon l'invention s'in-
sère sans difficulté particulière dans le cycle d'élabora-
tion d'un circuit intégré comportant,par ailleurs, d'autres
composants semiconducteurs. Cette réalisation est avanta-
- -8-
geusement conduite de la manière suivante Dans un premier temps, on constitue simultanément les régions de source 12 et d'évacuation 13, par diffusion, soit
au cours d'une séquence opératoire spéciale, soit à la fa-
veur de la création d'une région semiconductrice appartenant à un autre composant du circuit intégré. Ensuite, on forme les zones 16A et 16B, par diffusion également, ceci en même
temps, par exemple, que les régions d'émetteurs de transis-
tors bipolaires dudit circuit intégré. C'est alors que, par implantation ionique, on créé les régions 15 et 14 (on sait
que dans l'élaboration d'un circuit intégré les implanta-
tions ont lieu généralement après les diffusions.), pré-
férentiellement dans cet ordre. Les ouvertures des masques d'implantation sont prévues telles que les implants mordent dans les volumes des régions 12 et 13 et aussi dans la zone 16 pour la région 14 ceci afin d'éviter des discontinuités; les régions 12 et 13 et la zone 16 sont fortement dopées et on ne court aucun risque d'altérer leur conductivité par le
jeu des implants. Les conditions de recuit de post-implanta-
tion sont étroitement dépendantes des conditions d'implanta-
tion; souvent, ce recuit a lieu sous atmosphère d'azote et/ou d'oxygène à une température se situant à environ 850-900 C. Après le recuit, la réalisation du transistor ainsi que celle du circuit intégré, se termine par le dépôt
des plages métalliques de contact et des lamelles des inter-
connexions.
A titre d'exemple pratique, il est donné ci-après quel-
ques caractéristiques physiques et dimensionnelles concer-
nant un transistor pour circuit intégré selon l'invention, ainsi que les conditions principales opératoires conduisant
à sa réalisation.
Le substrat 11 est de type P, peu dopé; sa résistance
est de l'ordre de 10.bim. La couche 10, de type N, est ob-
tenue par épitaxie; son taux de dopage est de l'ordre de
1015 at/cm3 et son épaisseur est de 15 à 20 pm.
Les régions 12 et 13, de source et d'évacuation, de type P, obtenues par diffusion de bore, présentent un taux -9- de dopage élevé, voisin de 1018 at/cm3 en surface; leur
épaisseur est de 2 à 3 pm.
Les zones 16A et 16B, de type N, obtenues par diffusion de phosphore, ont un taux de dopage de 3 à 4.1019 at/cm3 en surface; leur épaisseur se situe entre 0,5 et 1 pm. La région de canal 15, de type P, est engendrée par l'implantation d'ions bore sous une énergie avoisinant 150
12 3
keV et à une dose se situant, er moyenne, à 1,6.1012 at/cm3.
Après le recuit final, la concentration moyenne y est com-
prise entre 5.1014 et 10.15 at/cm3. Cette région a une épais-
seur de 0,2 pm; son niveau supérieur est à une profondeur
de 0,2 pm de la surface.
La région supérieure de porte 14, de type N, est engen-
drée par l'implantation d'ions phosphore sous une énergie voisine de 90 keV à une dose se situant, en moyenne, à 1014 at/cm3; la concentration ensurface y est de 5.1018 at/cm3 (1019 avant recuit). Cette région a une épaisseur
de 0,2 pm.
Lesréseatudes plages conductrices et des conducteurs de liaison sont faits d'aluminium (99%)-silicium (1%) recuit à 420 C sous atmosphère d'azote, ce recuit durant entre
dix et quinze minutes.
A. cette température, on obtient une liaison ohmique satisfaisante sur le silicium P des régions de source 12
et d'évacuation 13 et sur le silicium N des zones de liai-
son 16. Sur le silicium N de la région de porte supérieure 14, le contact, sans être strictement ohmique, présente cependant une faible impédance et permet, grâce notamment à sa surface importante, un accès direct et uniforme sur
toute la surface utile de ladite région.
La plage 141 débordede 0,2 pm environ, sur la couche isolante 20, les lignes J1 et J2 des jonctions entre la
région supérieure de porte 14 et, respectivement, les ré-
gions 12 et 13 de source et d'évacuation.
-10-

Claims (6)

- REVENDICATIONS -
1.- Transistor à effet de champ du type à jonction com-
portant essentiellement, élaborées au voisinage de la sur-
face d'une couche semiconductrice.(10) du premier type de conductivité, une première région, dite région de source (12), du deuxième type de conductivité et fortement dopée, une deuxième région, dite région d'évacuation (13), séparée
de la précédente, mais également du deuxième type de conduc-
tivité et fortement dopée, une troisième région (14), super-
ficielle, dite région supérieure de porte, du premier type
de conductivité, située, au moins en partie, entre les pre-
mière et deuxième régions précitées et s'étendant jusqu'à
celles-ci, troisième région que surmonte une plage conduc-
trice (141) en contact par ailleurs avec ladite couche semi-
conductrice, une quatrième région (15), dite région de cana% du deuxième type de conductivité, faiblement dopée, disposée
sous la troisième région et s'étendant aussi jusqu'aux pre-
mière et deuxième régions précitées, caractérisé en ce que ladite plage conductrice (141) couvre au moins la totalité de l'aire superficielle de la troisième région (14), qui est étalée entre lesdites première et deuxième régions (12
et 13).
2.--Transistor à effet de champ selon la revendication 1, caractérisé en ce que ladite plage conductrice est en
contact direct, au moins localement, avec la troisième ré-
gion.
3.- Transistor à effet de champ selon la revendication 2, caractérisé en ce que ledit contact est prévu sur la presque totalité de l'aire superficielle de la troisième région.
4.- Transistor à effet de champ selon l'une dès revendi-
cations 1 à 3, caractérisé en ce que ladite troisième ré-
gion est prévue fortement dopée, au moins en surface.
5.- Transistor à effet de champ selon la revendication
4 et réalisé par double implantation des troisième et qua-
trième régions, caractérisé en ce que la troisième région -11- faite de silicium de type de conductivité N, est dopée en
surface à un niveau de 5.1018 atomes/cm3.
6.- Procédé de réalisation d'un transistor à effet de champ par double implantation selon la revendication 5, dans lequel une plage conductrice <141) est formée en un alliage d'aluminium (99%) et de silicium (1%), caractérisé en ce que le contact entre cette plage et la surface de la
troisième région (14) est obtenu par un recuit à une tempé-
rature voisine de 4200 C au moins égale à cette valeur, sous une atmosphère d'azote, poursuivi pendant dix à quinze minutes.
FR7931682A 1979-12-26 1979-12-26 Transistor a effet de champ du type a jonction et son procede de realisation Withdrawn FR2472838A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR7931682A FR2472838A1 (fr) 1979-12-26 1979-12-26 Transistor a effet de champ du type a jonction et son procede de realisation
DE19803046855 DE3046855A1 (de) 1979-12-26 1980-12-12 Grenzschichtfeldeffekttransistor und verfahren zu dessen herstellung
GB8040887A GB2066571A (en) 1979-12-26 1980-12-19 Junction field effect transistor
NL8006949A NL8006949A (nl) 1979-12-26 1980-12-22 Lagenveldeffekttransistor en werkwijze voor het vervaardigen ervan.
JP18217480A JPS5698878A (en) 1979-12-26 1980-12-24 Junction type field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7931682A FR2472838A1 (fr) 1979-12-26 1979-12-26 Transistor a effet de champ du type a jonction et son procede de realisation

Publications (1)

Publication Number Publication Date
FR2472838A1 true FR2472838A1 (fr) 1981-07-03

Family

ID=9233163

Family Applications (1)

Application Number Title Priority Date Filing Date
FR7931682A Withdrawn FR2472838A1 (fr) 1979-12-26 1979-12-26 Transistor a effet de champ du type a jonction et son procede de realisation

Country Status (5)

Country Link
JP (1) JPS5698878A (fr)
DE (1) DE3046855A1 (fr)
FR (1) FR2472838A1 (fr)
GB (1) GB2066571A (fr)
NL (1) NL8006949A (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62500343A (ja) * 1984-10-05 1987-02-05 アナログ　デバイセス　インコ−ポレ−テツド 低漏洩接合型電界効果トランジスタ
JPS62243369A (ja) * 1986-04-15 1987-10-23 Matsushita Electric Ind Co Ltd ＧａＡｓ半導体装置の製造方法
DE102004051081A1 (de) * 2004-10-19 2006-04-27 Austriamicrosystems Ag JFET und Herstellungsverfahren
US7642617B2 (en) * 2005-09-28 2010-01-05 Agere Systems Inc. Integrated circuit with depletion mode JFET
US7557393B2 (en) * 2006-08-10 2009-07-07 Dsm Solutions, Inc. JFET with built in back gate in either SOI or bulk silicon
US20110084318A1 (en) * 2009-10-08 2011-04-14 Aaron Gibby Depleted top gate junction field effect transistor (dtgjfet)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2020851A1 (fr) * 1968-10-16 1970-07-17 Philips Nv
DE2630079A1 (de) * 1976-07-03 1978-01-05 Licentia Gmbh Sperrschicht-feldeffekttransistor
DE2752335A1 (de) * 1976-11-24 1978-06-01 Tokyo Shibaura Electric Co Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE2702282A1 (de) * 1977-01-20 1978-07-27 Siemens Ag Verfahren zur herstellung von elektrodenkontakten und/oder leiterbahnen an halbleiterbauelementen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2020851A1 (fr) * 1968-10-16 1970-07-17 Philips Nv
DE2630079A1 (de) * 1976-07-03 1978-01-05 Licentia Gmbh Sperrschicht-feldeffekttransistor
DE2752335A1 (de) * 1976-11-24 1978-06-01 Tokyo Shibaura Electric Co Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE2702282A1 (de) * 1977-01-20 1978-07-27 Siemens Ag Verfahren zur herstellung von elektrodenkontakten und/oder leiterbahnen an halbleiterbauelementen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EXBK/73 *
EXBK/77 *

Also Published As

Publication number Publication date
NL8006949A (nl) 1981-07-16
JPS5698878A (en) 1981-08-08
DE3046855A1 (de) 1981-08-27
GB2066571A (en) 1981-07-08

Similar Documents

Publication Publication Date Title
FR2744835A1 (fr) Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique
FR2973159A1 (fr) Procede de fabrication d&#39;un substrat de base pour un substrat de type semi-conducteur sur isolant
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
FR2593640A1 (fr) Dispositif semi-conducteur monolithique integre comportant des transistors a jonction bipolaire, des transistors cmos et dmos, des diodes a faible fuite et procede pour sa fabrication
EP1073110A1 (fr) Procédé de fabrication de composants unipolaires
FR2484707A1 (fr) Transistor lateral a effet de cham
FR2663464A1 (fr) Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.
FR2776837A1 (fr) Architecture de bus a transistor mosfet de puissance a couplage de champ, utilisant la technologie a tranchees
FR2616966A1 (fr) Structure de transistors mos de puissance
FR2663466A1 (fr) Composant semiconducteur a jonction schottky pour amplification hyperfrequence et circuits logiques rapides, et procede de realisation d&#39;un tel composant.
FR2869457A1 (fr) Dispositif a semiconducteur du type a separation dielectrique
EP0006474A1 (fr) Procédé de correction du coefficient en tension de résistances semi-conductrices diffusées ou implantées
FR2692402A1 (fr) Dispositif à semiconducteurs comportant des couches semiconductrices de différents types de conductivité et procédé de fabrication.
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d&#39;une région riche en pièges, et procédé de fabrication
FR2481518A1 (fr) Procede de realisation d&#39;un dispositif semiconducteur comportant des transistors a effet de champ complementaires
EP0581625B1 (fr) Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant
EP1153435A1 (fr) Transistor mos a tension de seuil dynamique equipe d&#39;un limiteur de courant, et procede de realisation d&#39;un tel transistor
FR2472838A1 (fr) Transistor a effet de champ du type a jonction et son procede de realisation
WO2016135206A1 (fr) Capteur d&#39;humidite avec module thermique
FR2911005A1 (fr) Transistor mos adapte a la tenue de forts courants
FR2575601A1 (fr) Procede et dispositif de determination de parametres electriques d&#39;une couche semi-conductrice en fonction de la profondeur
EP0797252B1 (fr) Substrat de type silicium sur isolant pour la fabrication de transistors et procédé de préparation d&#39;un tel substrat
EP1483793A2 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d&#39;une telle diode
FR2496990A1 (fr) Transistor a effet de champ a barriere schottky

Legal Events

Date Code Title Description
ST Notification of lapse