FR2911005A1 - Transistor mos adapte a la tenue de forts courants - Google Patents

Transistor mos adapte a la tenue de forts courants Download PDF

Info

Publication number
FR2911005A1
FR2911005A1 FR0655981A FR0655981A FR2911005A1 FR 2911005 A1 FR2911005 A1 FR 2911005A1 FR 0655981 A FR0655981 A FR 0655981A FR 0655981 A FR0655981 A FR 0655981A FR 2911005 A1 FR2911005 A1 FR 2911005A1
Authority
FR
France
Prior art keywords
fingers
transistor
metal
doped
conductive elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0655981A
Other languages
English (en)
Other versions
FR2911005B1 (fr
Inventor
Sandrine Majcherczak
Carlo Tinella
Olivier Richard
Andrea Cathelin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0655981A priority Critical patent/FR2911005B1/fr
Priority to US11/964,438 priority patent/US7829958B2/en
Publication of FR2911005A1 publication Critical patent/FR2911005A1/fr
Application granted granted Critical
Publication of FR2911005B1 publication Critical patent/FR2911005B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne un transistor MOS (32, 34) adapté à la tenue de forts courants, comprenant des zones dopées correspondant à des premières et secondes bornes principales de transistors MOS élémentaires et ayant, vues de dessus, la forme de bandes parallèles séparées par des régions de grille ; des premiers éléments conducteurs (54, 56, 62, 64) ne s'étendant pas sur les zones dopées correspondant aux secondes bornes principales et se divisant en des premiers doigts s'étendant au moins en partie sur les zones dopées correspondant aux premières bornes principales et connectés à celles-ci ; et des seconds éléments conducteurs (58, 60) ne s'étendant pas sur les zones dopées correspondant aux premières bornes principales et se divisant en des seconds doigts s'étendant au moins en partie sur les zones dopées correspondant aux secondes bornes principales et connectés à celles-ci, les seconds doigts étant au moins en partie intercalés avec les premiers doigts.

Description

B7538 - 05-GR1-533 1 TRANSISTOR MOS ADAPTE A LA TENUE DE FORTS COURANTS
Domaine de l'invention La présente invention concerne une structure particulière de transistor à effet de champ à semiconducteur métal-oxyde (MOSFET) adapté à la tenue de forts courants.
Exposé de l'art antérieur Les transistors MOS adaptés à la tenue de forts courants sont, par exemple, utilisés pour la commutation d'antennes, notamment pour la transmission de signaux selon le système mondial de communication avec les téléphones mobiles (Global System for Mobile communications ou GSM). Un tel transistor MOS doit satisfaire de nombreuses contraintes : il doit permettre la transmission de courants dont l'intensité peut dépasser plusieurs centaines de milliampères ; la résistance série à l'état passant du transistor doit être la plus faible possible ; les pertes du transistor MOS vers le substrat et les pertes des pistes métalliques, assurant la connexion du transis- tor MOS, vers le substrat, notamment en raison des couplages capacitifs parasites, doivent être les plus faibles possibles en particulier pour des applications pour lesquelles le transistor B7538 - 05-GR1-533
2 MOS peut être amené à fonctionner à des fréquences supérieures aux gigahertz ; et le procédé de fabrication du transistor doit être compatible avec les techniques classiques de fabrication de 5 transistors MOS. Résumé de l'invention La présente invention vise une structure particulière de transistor MOS qui permet de satisfaire, au moins en partie, les contraintes mentionnées précédemment. 10 Pour atteindre cet objet ainsi que d'autres, il est prévu un transistor MOS adapté à la tenue de forts courants, comprenant des zones dopées correspondant à des premières et secondes bornes principales de transistors MOS élémentaires et ayant, vues de dessus, la forme de bandes parallèles séparées 15 par des régions de grille ; des premiers éléments conducteurs ne s'étendant pas sur les zones dopées correspondant aux secondes bornes principales et se divisant en des premiers doigts s'étendant au moins en partie sur les zones dopées correspondant aux premières bornes principales et connectés à celles-ci ; et 20 des seconds éléments conducteurs ne s'étendant pas sur les zones dopées correspondant aux premières bornes principales et se divisant en des seconds doigts s'étendant au moins en partie sur les zones dopées correspondant aux secondes bornes principales et connectés à celles-ci, les seconds doigts étant au moins en 25 partie intercalés avec les premiers doigts. Selon un exemple de réalisation, le transistor comprend, en outre, une première piste conductrice reliant les premiers éléments conducteurs et une seconde piste conductrice reliant les seconds éléments conducteurs. 30 Selon un exemple de réalisation, la longueur des zones dopées est supérieure, d'au moins un facteur 1,5, à la longueur des régions de grille. Selon un exemple de réalisation, chaque zone dopée est reliée à l'un des premiers ou seconds doigts par deux rangées de 35 nias.
B7538 - 05-GR1-533
3 Selon un exemple de réalisation, le transistor est formé au niveau d'un circuit comprenant un substrat semiconduteur et des pistes métalliques d'au moins un premier et un second niveaux de métallisation, les pistes métalliques du premier niveau de métallisation étant les plus proches du substrat. Chaque premier ou second élément conducteur comprend au moins des premières pistes métalliques parallèles du premier niveau de métallisation, chaque première piste métallique correspondant à une première bande s'étendant sur la totalité de l'une des zones dopées et comprend des secondes pistes métalliques du second niveau de métallisation, chaque seconde piste métallique correspondant au moins en partie à une bande s'étendant sur moins des trois quarts de l'une des premières pistes métalliques. Selon un exemple de réalisation, chaque premier ou second élément conducteur comprend une troisième piste métallique du second niveau de métallisation ayant la forme d'une bande qui se divise, au moins à une extrémité, en lesdites secondes pistes métalliques. Selon un exemple de réalisation, le substrat semi-20 conducteur est une couche semiconductrice recouvrant une couche isolante. Selon un exemple de réalisation, le substrat semi-conducteur correspond à une tranche semiconductrice de faible résistivité ou de forte résistivité. 25 Il est également prévu un transistor correspondant à la mise en série d'au moins deux transistors tels que définis précédemment. Brève description des dessins Cet objet, ces caractéristiques et avantages, ainsi 30 que d'autres de la présente invention seront exposés en détail dans la description suivante d'un exemple de réalisation particulier faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue de dessus schématique d'un 35 transistor MOS classique adapté à la tenue de forts courants ; B7538 -05-GR1-533
4 la figure 2 est une vue de dessus schématique d'un exemple de réalisation selon l'invention d'un transistor MOS adapté à la tenue de forts courants ; les figures 3, 4 et 5 sont des vues de dessus 5 schématiques d'éléments particuliers du transistor MOS de la figure 2 ; et la figure 6 est une coupe partielle et schématique du transistor MOS de la figure 2. Description détaillée 10 Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. 15 La figure 1 est une vue schématique de dessus d'un transistor MOS 10 classique, réalisé de façon intégré, adapté à la tenue de forts courants. Le transistor MOS 10 est constitué de la mise en parallèle de transistors MOS élémentaires. En figure 1, on a représenté les contours de zones dopées de 20 silicium réalisées dans un substrat de silicium monocristallin, des régions de silicium polycristallin recouvrant le substrat et des pistes métalliques. Les traits en pointillé délimitent le contour de zones dopées ou de régions de silicium polycristallin situées sous des pistes métalliques. En outre, des croix repré- 25 sentent des nias connectant des pistes métalliques à des zones dopées. Le transistor MOS 10 comprend des zones dopées ayant la forme de bandes parallèles 12A à 12E qui sont séparées deux à deux par des régions de grille 14A à 14D. On a donc représenté 30 quatre transistors MOS élémentaires 16A à 16D. Les moyens de commande des grilles des transistors MOS élémentaires 16A à 16D ne sont pas représentés. La connexion des sources et drains des transistors MOS élémentaires 16A à 16D est réalisée par des pistes métalliques 35 20, 22 parallèles qui s'étendent perpendiculairement à la B7538 - 05-GR1-533
direction longitudinale des zones dopées 12A à 12E. Seules deux pistes 20, 22 sont représentées en figure 1, mais plus de deux pistes métalliques peuvent être prévues. La piste 20 est, par exemple, connectée aux drains 12A, 12C et 12E des transistors 5 MOS élémentaires 16A à 16D, par l'intermédiaire de vias 24. La piste 22 est, par exemple, connectée aux sources 12B et 12D des transistors MOS élémentaires 16A à 16D par l'intermédiaire de vias 26. On obtient ainsi un montage en parallèle des transis-tors MOS élémentaires 16A à 16D. En désignant la largeur de grille d'un transistor MOS élémentaire par la référence Wel, la largeur de grille Wtot équivalente du transistor MOS 10 correspond à N fois Wel, où N correspond au nombre de transistors MOS élémentaires constituant le transistor MOS 10. Lorsque les transistors MOS élémentaires 16A à 16D sont passants, un courant est, par exemple, amené par la piste métallique 20, se répartit au niveau des transistors 16A à 16D et est évacué par la piste métallique 22. La structure du transistor MOS 10 décrite précédemment est adaptée à la tenue de courants de forte intensité. Toute-20 fois, elle présente certains inconvénients. En effet, une telle structure de transistor MOS ne permet pas de distribuer en part égale le courant entre les transistors MOS élémentaires, ce qui est souhaitable pour éviter que certains transistors MOS élémentaires soient plus sollicités 25 que d'autres. En particulier, le courant qui est acheminé par la piste métallique 20 suit des chemins de résistance croissante pour parvenir respectivement aux drains 12A, 12C et 12E. Une portion plus importante du courant risque donc de se propager par le transistor 16A par rapport aux transistors 16B, 16C et 30 16D. Il en résulte un risque de claquage du transistor MOS élémentaire 16A ou des vias 24, 26 connectant les pistes métalliques 20, 22 au transistor MOS 16A. Un autre inconvénient est que le transistor MOS 10 présente des pertes élevées, notamment lorsqu'il est utilisé à 35 des fréquences pouvant dépasser le gigahertz. En effet, la piste B7538 - 05-GR1-533
6 métallique 20, connectée aux drains 12A, 12C et 12E, passe au-dessus des sources 12B et 12D. On observe donc des pertes par couplage capacitif entre la piste 20 et les sources 12B et 12D. De façon analogue, la piste métallique 22, connectée aux sources 12B et 12D, passe au-dessus des drains 12A, 12C et 12E. On observe donc des pertes par couplage capacitif entre la piste 22 et les drains 12A, 12C et 12E. La présente invention prévoit une structure particulière de transistor MOS qui ne présente pas ces inconvénients.
Pour ce faire, les pistes métalliques qui assurent la connexion des drains des transistors MOS élémentaires comprennent à une extrémité des doigts, connectés aux drains, qui ne passent pas au-dessus des sources des transistors MOS élémentaires. De plus, les pistes métalliques qui assurent la connexion des sources des transistors MOS élémentaires comprennent à une extrémité des doigts, connectés aux sources, qui ne passent pas au-dessus des drains des transistors MOS élémentaires. Les doigts associés aux drains sont donc intercalés avec les doigts associés aux sources. Ceci permet de réduire les pertes dues aux couplages parasites. En outre, la forme en peigne des pistes métalliques connectées aux drains ou aux sources des transistors MOS élémentaires assure que le chemin emprunté par le courant pour parvenir aux drains des transistors MOS élémentaires a sensible-ment la même résistance quel que soit le transistor MOS élémentaire. Ceci assure une équipartition du courant entre les transistors MOS élémentaires. La figure 2 représente un exemple de réalisation d'un transistor MOS 30 selon l'invention. Dans le présent exemple, le transistor MOS 30 est réalisé au niveau d'un substrat de type SOI. Un substrat SOI est constitué d'une fine couche de silicium monocristallin isolée d'une tranche de silicium par une couche isolante, par exemple de l'oxyde de silicium. Les composants électroniques sont formés dans la couche de silicium mono- cristallin. Dans le présent exemple de réalisation, la connexion B7538 - 05-GR1-533
7 du transistor MOS est obtenue par des pistes métalliques de six niveaux de métallisation. Le transistor 30 MOS est constitué, dans le présent exemple, de la mise en série de deux transistors MOS 32, 34 correspondant chacun à plusieurs transistors MOS élémentaires en parallèle. Bien entendu, le transistor MOS 30 pourrait correspondre à la mise en série de plus de deux transistors MOS, correspondant chacun à plusieurs transistors MOS élémentaires en parallèle ou ne comprendre qu'un seul transistor MOS correspon- dant à plusieurs transistors MOS élémentaires en parallèle. Les conventions de dessin utilisées pour la figure 2 sont les mêmes que pour la figure 1, les nias n'étant toutefois pas représentés en figure 2. Les figures 3, 4 et 5 sont des vues de dessus du transistor 30 de la figure 2 pour lesquelles, en figure 3, seules les zones dopées et les régions de silicium polycristallin associées à des transistors MOS élémentaires ont été représentées, en figure 4, seules les pistes métalliques du premier niveau de métallisation ont été représentées et, en figure 5, seules les pistes métalliques du troisième niveau de métallisation ont été représentées. La figure 6 est une coupe partielle et schématique de la figure 2 selon la ligne A-A. Comme cela apparaît sur cette figure, le transistor MOS 30 est réalisé au niveau d'un substrat 40 de type silicium sur isolant ou SOI (Substrate On Insulator). Le substrat 40 correspond, par exemple, à une couche 40 de silicium monocristallin recouvrant une couche isolante 42, par exemple une couche d'oxyde de silicium, elle-même recouvrant une tranche de silicium 44 de résistivité forte ou faible. Un empi- lement de couches isolantes 45 recouvre le substrat 40, des pistes métalliques de six niveaux de métallisation étant prévues au niveau de l'empilement. Le transistor MOS 32 comprend des zones dopées ayant la forme de bandes parallèles 46A à 46L qui sont séparées deux à deux par des régions de grille 48A à 48K. Plus précisément, la B7538 - 05-GR1-533
8 région de grille 48A est interposée entre les zones dopées 46A et 46B, la région de grille 48B est interposée entre les zones dopées 46B et 46C, etc. On obtient donc, dans le présent exemple, onze transistors élémentaires 49A à 49K. Plus précisé- ment, les zones dopées 46A et 46B correspondent au drain et à la source du transistor 49A, appelés par la suite bornes principales du transistor, les zones dopées 46B et 46C correspondent aux bornes principales du transistor 49B, les zones dopées 46C et 46D correspondent aux bornes principales du transistor 46C, etc.
De façon analogue, le transistor 34 comprend des zones dopées ayant la forme de bandes parallèles 50A à 50L qui sont séparées deux à deux par des régions de grille 52A à 52K définissant onze transistors MOS élémentaires 53A à 53K. De façon générale, chacun des transistors MOS 32, 34 peut comprendre plusieurs dizaines de transistors MOS élémentaires en parallèle. La largeur de grille Wel d'un transistor MOS élémentaire est, par exemple, de l'ordre d'une dizaine de micromètres. La longueur Lel d'une région de grille est, par exemple, de l'ordre de quelques dixièmes de micromètres et la longueur lei d'une zone dopée est, par exemple, de l'ordre du double de la longueur Lel d'une région de grille. Comme cela apparaît en figure 6, chaque région de grille 48A à 48K et 52A à 52K correspond à l'empile-ment d'une portion isolante 54, correspondant à l'oxyde de grille, et d'une portion de silicium polycristallin 56 carres-pondant à la commande de grille. Dans la suite de la description, à des fins d'explica- tion, on considère que les bornes principales 46A, 46C, 46E, 46G, 461, 46K, 50A, 50C, 50E, 50G, 501, 50K correspondent à des sources de transistors MOS élémentaires et que les autres bornes principales correspondent à des drains de transistors MOS élémentaires. La connexion entre une source de fourniture de courant et les drains 46B, 46D et 46F est réalisée par un élément conducteur 54 et la connexion entre la source de fourni- ture de courant et les drains 46H, 46J et 46L est réalisée par un élément conducteur 56. La connexion entre les sources 46A, B7538 - 05-GR1-533
9 46C et 46E et les drains 50B, 50D et 50F est réalisée par un élément conducteur 58 et la connexion entre les sources 46G, 461 et 46K et les drains 50H, 50J et 50L est réalisée par un élément conducteur 60. La connexion entre les sources 50A, 50C et 50E et une charge, non représentée, est réalisée par un élément conducteur 62 et la connexion entre les sources 50G, 501 et 50K et la charge est réalisée par un élément conducteur 64. Chaque élément conducteur correspond à l'empilement de pistes métalliques, au moins en partie identiques, du premier au cinquième niveau de métallisation, disposées les unes au-dessus des autres et connectées entre elles par des nias. Par la suite, on ajoute à la référence d'un élément conducteur le suffixe "-1" à "-5" pour désigner respectivement une piste métallique du premier au cinquième niveau de métallisation associée à cet élément conducteur. La figure 4 représente les pistes métalliques du premier niveau de métallisation qui sont associées aux éléments conducteurs 54, 56, 58, 60, 62, 64. Les pistes du deuxième niveau de métallisation, associées aux éléments conducteurs 54, 56, 58, 60, 62, 64, sont identiques aux pistes du premier niveau de métallisation et sont superposées à celles-ci. Les pistes métalliques 541 correspondent à trois bandes métalliques parallèles qui s'étendent respectivement sur toute la largeur Wel des drains 46B, 46D et 46F et sont connectées à ceux-ci. Les pistes métalliques 56-1 correspondent à trois bandes métalliques parallèles qui s'étendent respectivement sur toute la largeur Wel des drains 46H, 46J et 46L et sont connectées à ceux-ci. Les pistes métalliques 58-1 correspondent à trois bandes métalliques parallèles qui s'étendent respectivement sur toute la largeur Wel des sources 46A, 46C et 46E et sont connectées à celles-ci et à trois bandes métalliques parallèles qui s'étendent respectivement sur toute la largeur Wel des drains 50B, 50D et 50F et sont connectées à ceux-ci. Les pistes métalliques 60-1 correspondent à trois bandes métalliques parallèles qui s'étendent respectivement sur toute la largeur Wel des sources 46G, 461 et B7538 - 05-GR1-533
10 46K et sont connectées à celles-ci et à trois bandes métalliques parallèles qui s'étendent respectivement sur toute la largeur Wel des drains 50H, 50J et 50L et sont connectées à ceux-ci. Les pistes métalliques 62-1 correspondent à trois bandes métalliques parallèles qui s'étendent respectivement sur toute la largeur Wel des sources 50A, 50C et 50E et sont connectées à celles-ci. Les pistes métalliques 64-1 correspondent à trois bandes métalliques parallèles qui s'étendent respectivement sur toute la largeur Wel des sources 50G, 501 et 50K et sont connectées à celles-ci. Comme cela apparaît en figure 6, les bandes parallèles 62-1 sont connectées aux régions de source 50A et 50C et les bandes parallèles 58-1 sont connectées aux drains 50B et 50D par deux rangées de vias 65, 66, ayant chacun, par exemple une base carrée ou rectangulaire. Une telle disposition des vias 65, 66 peut être identique pour toutes les bandes parallèles 54-1, 56-1, 58-1, 60-1, 62-1 et 64-1. La figure 5 représente les pistes métalliques du troisième niveau de métallisation qui sont associées aux éléments conducteurs 54, 56, 58, 60, 62, 64. Les pistes des quatrième et cinquième niveaux de métallisation, associées aux éléments conducteurs 54, 56, 58, 60, 62, 64, sont identiques aux pistes du troisième niveau de métallisation et sont superposées à celles-ci. La piste 54-3 comprend une branche principale 67-3 qui se prolonge par trois doigts 68-3 parallèles. Les trois doigts 68-3 s'étendent respectivement sur la moitié de la largeur Wel des bandes parallèles 54-1 associées aux drains 46B, 46D et 46F. La piste 56-3 est identique à la piste 54-3 et est associée aux drains 46H, 46J et 46L. La piste 58-3 comprend une région centrale 70-3 qui se prolonge d'un côté par trois doigts 72-3 parallèles qui s'étendent sur la moitié de la largeur Wel des bandes parallèles 58-1 associées aux sources 46A, 46C et 46E, la région centrale 70-3 se prolongeant, du côté opposé, par trois doigts 743 parallèles qui s'étendent sur la moitié de la largeur Wel des bandes parallèles 58-1 associées aux drains 50B, B7538 - 05-GR1-533
11 50D et 50F. La piste 60-3 est identique à la piste 58-3 et est associée aux sources 46G, 461 et 46K et aux drains 50H, 50J et 50L. La piste 62-3 comprend une branche principale 76-3 qui se prolonge par trois doigts 78-3 parallèles. Les trois doigts 78-3 s'étendent respectivement sur la moitié de la largeur Wel des bandes parallèles 62-1 associées aux sources 50A, 50C et 50E. La piste 64-3 est identique à la piste 62-3 et est associée aux sources 50G, 501 et 50K. On a représenté, en figure 6, les nias 79 qui relient les pistes d'un même élément conducteur les unes aux autres. Comme cela apparaît en figure 2, des pistes parallèles 80, 82, 84 du sixième niveau de métallisation s'étendent sensiblement perpendiculairement à la direction longitudinale des zones dopées 46A à 46L et 50A à 50L. La piste 80 est connectée aux pistes du cinquième niveau de métallisation des éléments conducteurs 54 et 56. La piste 82 est connectée aux pistes du cinquième niveau de métallisation des éléments conducteurs 58 et 60 et la piste 84 est connectée aux pistes du cinquième niveau de métallisation des éléments conducteurs 62 et 64. Les pistes 80, 82, 84 permettent de maintenir les éléments conducteurs 54, 56, 58, 60, 62, 64 auxquels elles sont connectées au même potentiel. La présente invention comporte de nombreux avantages. Premièrement, les bandes parallèles 54-1, 56-1, 58-1, 60-1 et les doigts 68-3, 74-3 des pistes métalliques des éléments conducteurs 54, 56, 58, 60 associés à des drains de transistors MOS élémentaires ne passent pas au-dessus de sources de transistors MOS élémentaires. De même, les bandes parallèles 58-1, 60-1, 62-1, 64-1 et les doigts 72-3, 78-3 des pistes métalliques des éléments conducteurs 58, 60, 62, 64 associés à des sources de transistors MOS élémentaires ne passent pas au-dessus de drains de transistors MOS élémentaires. On réduit ainsi les pertes parasites par couplage capacitif entre les pistes métalliques et les zones dopées. En outre, les doigts des pistes des troisième, quatrième et cinquième niveaux de B7538 - 05-GR1- 533
12 métallisation sont moins longs que les bandes parallèles des pistes des premier et deuxième niveaux de métallisation qu'ils recouvrent et auxquelles ils sont connectés. Ceci permet de réduire encore davantage les capacités parasites entre les pistes métalliques. Deuxièmement, la forme en peigne des extrémités des éléments conducteurs reliés aux bornes principales des transis-tors MOS élémentaires assure que le chemin suivi par le courant jusqu'à une borne principale d'un transistor MOS élémentaire a sensiblement la même résistance quel que soit le transistor MOS élémentaire. On obtient ainsi une équipartition du courant au niveau des transistors MOS élémentaires. Troisièmement, le fait que les zones dopées 46A à 46L et 50A à 50L ont une longueur lei de l'ordre du double de la longueur Lel des régions de grille 48A à 48L et 52A à 52L permet de disposer deux rangées de vias 65, 66 qui connectent chaque zone dopée à une bande parallèle 52-1, 54-1, 56-1, 58-1, 60-1, 62-1. Ceci permet d'augmenter le nombre de vias associés à chaque zone de source/drain des transistors MOS élémentaires.
Sur une structure de transistor MOS classique, la longueur lei des zones de source/drain est généralement de l'ordre de la longueur Lel de la région de grille de sorte qu'une seule rangée de vias peut être prévue par zone de source/drain. Une augmenta- tion du nombre de vias associés à chaque zone de source/drain des transistors MOS élémentaires permet de diminuer l'intensité du courant transitant par chacun de ces vias 65, 66. En outre, le présent exemple de réalisation permet d'augmenter le nombre de vias associés à chaque zone de source/drain sans augmenter la largeur de grille Wel. L'augmentation du nombre de vias peut donc être avantageusement obtenue en conservant la largeur de grille Wtot équivalente du transistor MOS 32, 34 et le nombre de transistors élémentaires MOS par transistor 32, 34. Dans le cas où le substrat est du type substrat sur isolant, l'augmentation de la longueur lei des zones dopées n'entraîne pas une augmenta- B7538 - 05-GR1-533
13 tion importante des pertes par couplage parasite avec le substrat 40. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, le nombre de niveaux de métallisation mis en oeuvre pour assurer la connexion des transistors MOS élémentaires peut être différent de ce qui a été décrit précédemment. De façon générale, ce nombre sera adapté en fonction de l'intensité du courant à faire passer dans les transistors MOS élémentaires.

Claims (9)

REVENDICATIONS
1. Transistor MOS (32, 34) adapté à la tenue de forts courants, comprenant : des zones dopées (46A à 46K, 50A à 50K) correspondant à des premières et secondes bornes principales de transistors MOS élémentaires et ayant, vues de dessus, la forme de bandes parallèles séparées par des régions de grille (48A à 48L, 52A à 52L) ; des premiers éléments conducteurs (54, 56, 62, 64) ne s'étendant pas sur les zones dopées correspondant aux secondes bornes principales et se divisant en des premiers doigts (54-1, 56-1, 62-1, 64-1, 68-3, 78-3) s'étendant au moins en partie sur les zones dopées correspondant aux premières bornes principales et connectés à celles-ci ; et des seconds éléments conducteurs (58, 60) ne s'étendant pas sur les zones dopées correspondant aux premières bornes principales et se divisant en des seconds doigts (58-1, 60-1, 72-3, 74-3) s'étendant au moins en partie sur les zones dopées correspondant aux secondes bornes principales et connectés à celles-ci, les seconds doigts étant au moins en partie intercalés avec les premiers doigts.
2. Transistor selon la revendication 1, comprenant, en outre, une première piste conductrice (80, 84) reliant les premiers éléments conducteurs (54, 56, 62, 64) et une seconde piste conductrice (82) reliant les seconds éléments conducteurs (58, 60).
3. Transistor selon la revendication 1, dans lequel la longueur (lel) des zones dopées (46A à 46K, 50A à 50K) est supérieure, d'au moins un facteur 1,5, à la longueur (Lel) des régions de grille (48A à 48L, 52A à 52L).
4. Transistor selon la revendication 1, dans lequel chaque zone dopée (46A à 46K, 50A à 50K) est reliée à l'un des premiers ou seconds doigts (54-1, 56-1, 58-1, 60-1, 62-1, 64-1) par deux rangées de nias (65, 66).B7538 -05-GR1-533 15
5. Transistor selon la revendication 1, formé au niveau d'un circuit comprenant un substrat semiconduteur (40) et des pistes métalliques d'au moins un premier et un second niveaux de métallisation, les pistes métalliques du premier niveau de métallisation étant les plus proches du substrat, et dans lequel chaque premier ou second élément conducteur (54, 56, 58, 60, 62, 64) comprend au moins des premières pistes métalliques parallèles (54-1, 56-1, 58-1, 60-1, 62-1, 64-1) du premier niveau de métallisation, chaque première piste métallique correspondant à une première bande s'étendant sur la totalité de l'une des zones dopées et comprend des secondes pistes métalliques (68-3, 72-3, 74-3, 78-3) du second niveau de métallisation, chaque seconde piste métallique correspondant au moins en partie à une bande s'étendant sur moins des trois quarts de l'une des premières pistes métalliques.
6. Transistor selon la revendication 5, dans lequel chaque premier ou second élément conducteur (54, 56, 58, 60, 62, 64) comprend une troisième piste métallique (67-3, 70-3, 76-3) du second niveau de métallisation ayant la forme d'une bande qui se divise, au moins à une extrémité, en lesdites secondes pistes métalliques (68-3, 72-3, 74-3, 78-3).
7. Transistor selon la revendication 5, dans lequel le substrat semiconducteur (40) est une couche semiconductrice recouvrant une couche isolante (42).
8. Transistor selon la revendication 5, dans lequel le substrat semiconducteur (40) correspond à une tranche semi-conductrice de faible résistivité ou de forte résistivité.
9. Transistor (30) correspondant à la mise en série d'au moins deux transistors (32, 34) selon la revendication 1.
FR0655981A 2006-12-27 2006-12-27 Transistor mos adapte a la tenue de forts courants Expired - Fee Related FR2911005B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0655981A FR2911005B1 (fr) 2006-12-27 2006-12-27 Transistor mos adapte a la tenue de forts courants
US11/964,438 US7829958B2 (en) 2006-12-27 2007-12-26 MOS transistor capable of withstanding significant currents

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0655981A FR2911005B1 (fr) 2006-12-27 2006-12-27 Transistor mos adapte a la tenue de forts courants

Publications (2)

Publication Number Publication Date
FR2911005A1 true FR2911005A1 (fr) 2008-07-04
FR2911005B1 FR2911005B1 (fr) 2009-06-12

Family

ID=38523223

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0655981A Expired - Fee Related FR2911005B1 (fr) 2006-12-27 2006-12-27 Transistor mos adapte a la tenue de forts courants

Country Status (2)

Country Link
US (1) US7829958B2 (fr)
FR (1) FR2911005B1 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
EP2400552A1 (fr) 2010-06-24 2011-12-28 Dialog Semiconductor GmbH Structure de transistor MOS dotée d'un accès facile à tous les noeuds
EP2738807A3 (fr) * 2012-11-30 2017-01-11 Enpirion, Inc. Appareil comprenant un dispositif à semi-conducteur couplé à un dispositif de découplage
US20220013415A1 (en) * 2013-11-12 2022-01-13 Skyworks Solutions, Inc. Radio-frequency switching devices having improved voltage handling capability
US9620424B2 (en) 2013-11-12 2017-04-11 Skyworks Solutions, Inc. Linearity performance for radio-frequency switches
US9673192B1 (en) 2013-11-27 2017-06-06 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US10020739B2 (en) 2014-03-27 2018-07-10 Altera Corporation Integrated current replicator and method of operating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298879A (en) * 1979-02-09 1981-11-03 Fujitsu Limited Field effect transistor
JPS61104674A (ja) * 1984-10-29 1986-05-22 Fujitsu Ltd 半導体装置
US5283452A (en) * 1992-02-14 1994-02-01 Hughes Aircraft Company Distributed cell monolithic mircowave integrated circuit (MMIC) field-effect transistor (FET) amplifier
US5614762A (en) * 1995-01-30 1997-03-25 Nec Corporation Field effect transistors having comb-shaped electrode assemblies
US20040048463A1 (en) * 2001-05-31 2004-03-11 Hitoshi Haematsu Semiconductor device and manufacturing method thereof
JP2004096118A (ja) * 2003-09-12 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP3976089B2 (ja) * 2002-08-09 2007-09-12 株式会社リコー 半導体集積回路装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298879A (en) * 1979-02-09 1981-11-03 Fujitsu Limited Field effect transistor
JPS61104674A (ja) * 1984-10-29 1986-05-22 Fujitsu Ltd 半導体装置
US5283452A (en) * 1992-02-14 1994-02-01 Hughes Aircraft Company Distributed cell monolithic mircowave integrated circuit (MMIC) field-effect transistor (FET) amplifier
US5614762A (en) * 1995-01-30 1997-03-25 Nec Corporation Field effect transistors having comb-shaped electrode assemblies
US20040048463A1 (en) * 2001-05-31 2004-03-11 Hitoshi Haematsu Semiconductor device and manufacturing method thereof
JP2004096118A (ja) * 2003-09-12 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20080157226A1 (en) 2008-07-03
US7829958B2 (en) 2010-11-09
FR2911005B1 (fr) 2009-06-12

Similar Documents

Publication Publication Date Title
FR2911005A1 (fr) Transistor mos adapte a la tenue de forts courants
FR2616966A1 (fr) Structure de transistors mos de puissance
FR2767606A1 (fr) Dispositif a semiconducteurs comportant une structure d'isolation par tranchees et procede de fabrication
FR2825834A1 (fr) Procede de fabrication d'un disositif a semi-conducteur
FR2663466A1 (fr) Composant semiconducteur a jonction schottky pour amplification hyperfrequence et circuits logiques rapides, et procede de realisation d'un tel composant.
FR2597262A1 (fr) Circuit integre a semi-conducteur avec condensateur de derivation associe a son cablage
FR2957193A1 (fr) Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2704357A1 (fr) Eléments électroniques intégrés à caractéristiques électriques variables, en particulier pour hyperfréquences.
WO2018096245A1 (fr) Circuit integre forme d'un empilement de deux puces connectees en serie
FR2625368A1 (fr) Circuit integre monolithique micro-onde et procede de fabrication correspondant
FR2640445A1 (fr) Circuit de commutation d'un element inductif pour circuit de dephasage
FR2515875A1 (fr) Circuit de chaine de transistors a effet de champ
FR2738953A1 (fr) Resistance diffusee definie par du silicium polycristallin
FR2668855A1 (fr) Dispositif a semiconducteurs comportant deux groupes de transistors elementaires disposes face a face.
EP0133101A1 (fr) Dispositif d'interconnexion entre les cellules d'un circuit intégré hyperfréquences pré-implanté
EP0138637B1 (fr) Matrice de commutation de signaux électriques hyperfréquences
EP1231615A1 (fr) Structure d'inductance intégrée
FR3005787A1 (fr) Montage cascode de transistors pour l'amplification de signaux hautes frequences
WO2014057112A1 (fr) Circuit integre comportant des transistors avec des tensions de seuil differentes
FR2815774A1 (fr) Resonateur electrique
FR2512589A1 (fr) Resistance variable reglee par une tension pour circuit electronique
EP3588556B1 (fr) Composant électronique discret comprenant un transistor
EP1017101B1 (fr) Circuit intégré incluant un réseau capacitif à faible dispersion
FR2472838A1 (fr) Transistor a effet de champ du type a jonction et son procede de realisation
FR2987938A1 (fr) Dispositif electronique de protection contre les decharges electrostatiques, a structure concentrique

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20130830