FR2597262A1 - Circuit integre a semi-conducteur avec condensateur de derivation associe a son cablage - Google Patents
Circuit integre a semi-conducteur avec condensateur de derivation associe a son cablage Download PDFInfo
- Publication number
- FR2597262A1 FR2597262A1 FR8705373A FR8705373A FR2597262A1 FR 2597262 A1 FR2597262 A1 FR 2597262A1 FR 8705373 A FR8705373 A FR 8705373A FR 8705373 A FR8705373 A FR 8705373A FR 2597262 A1 FR2597262 A1 FR 2597262A1
- Authority
- FR
- France
- Prior art keywords
- wiring
- node
- circuit
- conductive film
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
L'INVENTION CONCERNE LES CIRCUITS INTEGRES AYANT DES CABLAGES PRESENTANT DES CAPACITES PARASITES. L'INVENTION CONCERNE UN CIRCUIT INTEGRE FORME DANS UN SUBSTRAT SEMI-CONDUCTEUR, DANS LEQUEL LA CAPACITE PARASITE DES CABLAGES TRANSMETTANT LES SIGNAUX PEUT ETRE REDUITE PAR FORMATION D'UN CABLAGE 5 CONSTITUE D'UN EMPILEMENT DE TROIS COUCHES, UN FILM CONDUCTEUR SUPERIEUR, UN FILM ISOLANT ET UN FILM CONDUCTEUR INFERIEUR. DE CETTE MANIERE, LE CABLAGE FORME LUI-MEME UNE CAPACITE EN DERIVATION DONT LA VALEUR DEPEND DE SA LONGUEUR ET QUI PERMET AINSI LA COMPENSATION DES EFFETS DE LA CAPACITE PAR RAPPORT A LA MASSE. APPLICATION AUX CIRCUITS A SEMI-CONDUCTEURS A GAAS.
Description
La présente invention concerne un circuit intégré à semi-conducteur et
plus précisément un tel circuit
intégré ayant un dessin de câblage couvrant une grande distance de connexion.
Récemment, on a mis au point des circuits intégrés à semi-conducteur ayant des densités d'intégration de plus en plus grandes. Actuellement, on fabrique des circuits intégrés à semi-conducteur ayant des centaines de milliers
d'éléments semi-conducteurs formés dans une seule paillette 10 semiconductrice. Cependant, une telle intégration à grande échelle pose plusieurs problèmes concernant les performances du circuit intégré.
L'un des problèmes est dû au fait que le câblage de signalisation, connectant les éléments semi-conducteurs, 15 est habituellement très long et provoque une augmentation du temps de propagation des signaux. Par exemple, dans le cas d'un circuit logique intégré comprenant par exemple un grand nombre de milliers de portes logiques, la longueur moyenne du câblage peut atteindre 2 à 3 mm, bien que la longueur réelle dépende de la nature, de la configuration et du procedé de fabrication du circuit intégré. Des câblages de grande longueur provoquent une augmentation de la capacité parasite attribuée au câblage, c'est-à-dire de la capacité du câblage vis-à-vis de la masse, si bien que le temps de montée et le f temps de retombée d'un signal sont allongés et l'obtention
d'un fonctionnement à grande vitesse devient difficile.
La figure 1 qui représente une partie d'un circuit intégré à base de GaAs, est destinée à l'explication du problème indiqué précédemment. Comme le représente la figure, 30 le circuit comporte des transistors à effet de champ Q1 à Q3 du type métal-semi-conducteur (MES-FET). Le transistor Q1 est d'un type qui conduit normalement, c'est-à-dire du type D-FET, et le transistor Q2 est d'un type qui ne conduit pas normalement, c'est-à-dire du type E-FET, si bien qu'il
constitue un dispositif inverseur, le transistor Q1 constituant une charge et le transistor Q2 un organe de pilotage.
L'utilisation de transistors à effet de champ de type MIS-
FET est impossible pour la formation du circuit d'inversion, car la réalisation d'un film satisfaisant d'isolement de grille dans le cas de l'utilisation d'un substrat de GaAs est difficile. Le transistor Q3 est du type D-FET et joue le rôle d'une source de courant. Le circuit comporte aussi une diode D à barrière de Schottky, jouant le r8le d'un organe de décalage de niveau. La diode D et le transistor Q3 sont destinés à permettre le réglage de la tension de sortie du circuit d'inversion, appliquée à une grille sui10 vante à partir d'un noeud Ni, en-deçà d'un niveau prédéterminé. La construction particulière du dispositif de réglage de niveau, qui est propre à un circuit logique à GaAs, est tirée du fait qu'un transistor du type MES-FET est utilisé comme transistor Q2 (E-FET) constituant le 15 circuit pilote du dispositif d'inversion. Ii faut noter que, dans le cas d'un transistor MES-FET, un courant de fuite risque probablement de circuler dans la jonction de Schottky, avec une augmentation de la tension d'entrée. Le réglage du signal de sortie provenant du noeud N1, c'est20 à-dire du signal d'entrée appliqué à la porte logique de
l'étage suivant doit être réalisé dans une plage prédéterminée afin que ce problème soit évité.
Lorsque le câblage partant du noeud de sortie N1 et rejoignant la grille de l'étage suivant est très long 25 dans la porte logique de la construction particulière décrite précédemment, la capacité du câblage par rapport à la masse devient très importante, comme si un condensateur de charge CL de grande capacité était connecté au noeud N1, comme représenté par le trait interrompu sur le dessin. En 30 conséquence, la charge et la décharge du condensateur CL sont nécessaire dans l'opération logique réelle, et donnent ainsi une faible vitesse de réponse au dispositif. L'augmentation de la vitesse de réponse nécessite une augmentation suffisante de la conductance du transistor de charge 35 Q1 du type D-FET par lequel circule le courant de charge, et de la source de courant Q3 de type D-FET par laquelle circule le courant de décharge. Cependant, l'augmentation
de la conductance indiquée précédemment pose un autre problème, celui de l'augmentation de la consommation d'énergie.
On connaît déjà un circuit, tel que représenté sur la figure 2, permettant la résolution du problème pré5 cité. Dans le circuit de la figure 2, un condensateur de dérivation CF est monté entre le noeud N1 et un noeud N2 du côté de l'anode de la diode D de Schottky, représentée
sur la figure 1. Dans ce cas, le courant de charge est appliqué au condensateur de charge CL par l'intermédiaire de 10 la diode D de Schottky et du condensateur de dérivation CF.
En outre, le courant de décharge du condensateur de charge CL circule dans le transistor Q3 du type D-FET agissant comme source de courant et dans le condensateur de dérivation CF vers le transistor Q2 du type E-FET constituant un circuit pilote du dispositif d'inversion. En conséquence, il est possible que le courant continu de la source de courant Q3 soit réglé à une faible valeur,. suffisante pour la seule détermination du point de polarisation de l'étage suivant, par réglage de l'impédance du condensateur de déri20 vation CF par rapport au courant transitoire, à une valeur suffisamment faible. En conséquence, la consommation d'énergie peut être plutôt minimum et l'action logique peut être effectuée à une vitesse suffisamment élevée. En fait, la page 11 du compte rendu des conférences de GaAs IC Symposium 25 1984 indique que, lorsque la capacité du condensateur CF de
dérivation est réglée à une valeur égale à 3 à 10 fois celle du condensateur CL de charge formé par le câblage, un fonctionnement stable à grande vitesse peut être obtenu.
Le condensateur de dérivation CF représenté sur 30 la figure 2 peut être d'un premier type, mettant en oeuvre une diode de Schottky, et d'un second type utilisant un condensateur ayant une structure feuilletée métal-isolantmétal. Le premier type met en oeuvre la capacité créée lorsqu'une polarisation en sens inverse est appliquée à la 35 diode de Schottky. Lorsque le câblage est long, et donne une capacité de charge C de valeur élevée cependant, il faut une grande surface pour la formation du condensateur faut une grande surface pour la formation du condensateur de dérivation CF correspondant à la capacité du condensateur de charge CL, dans chacun des deux types. Naturellement, la nécessité d'utilisation d'une grande surface rend difficile l'augmentation de la densité d'intégration du circuit intégré. En outre, lorsqu'un certain nombre de câblages ayant des longueurs différentes est incorporé dans un circuit logique disposé au hasard, nécessitant un certain nombre de condensateurs de charge CL de capacités différentes, un certain nombre de condensateurs de déri10 vation C correspondant aux condensateurs CL de charge est nécessaire. Dans ce cas, la conception du dessin du
circuit de manière convenable est très difficile.
Comme décrit précédemment, un câblage important de transmission des signaux a un effet nuisible sur les performances du circuit intégré à grande échelle. Lorsqu'un
condensateur de dérivation est utilisé afin que ce défaut soit éliminé, il faut une grande surface pour la réalisation du condensateur de dérivation. En outre, la conception de la disposition est extrêmement difficile.
La présente invention concerne un circuit intégré à semi-conducteur ayant un condensateur de dérivation qui supprime l'effet nuisible dû à un câblage de grande
longueur, destiné à transmettre les signaux, dans un circuit intégré à grande échelle. Le dispositif selon l'in25 vention rend possible la suppression des défauts accompagnant la formation du condensateur de dérivation, c'est-àdire la réduction de la densité d'intégration et la difficulté de la conception du dessin du circuit.
Plus précisément, l'invention concerne un cir30 cuit intégré à semiconducteur qui comporte un circuit électrique formé dans un substrat semiconducteur, ce circuit comprenant un premier et un second noeud entre lesquels est appliquée une différence de potentiel, un câblage ayant une capacité élevée vis-à-vis de la masse et reliée au premier noeud, et un condensateur de dérivation relié au second noeud, le câblage et le condensateur de dérivation étant formés par une structure unitaire préparée par disposition d'un dessin supérieur formé d'un film conducteur, relié au second noeud, par l'intermédiaire d'un film iso5 lant, sur un dessin inférieur d'un film conducteur relié
au premier noeud.
Une structure MIM (métal-isolant-métal) dans laquelle un câblage et un condensateur de dérivation sont formés de manière solidaire, est utilisée dans le circuit 10 intégré à semi-conducteur selon l'invention, et rend possible l'élimination de la grande surface nécessaire dans le dispositif classique pour la formation du condensateur indépendant de dérivation. Naturellement, la réduction du rendement d'utilisation de la surface du circuit paillette 15 est évitée selon l'invention, malgré la formation du condensateur indépendant de dérivation. En outre, le rapport de la capacité du câblage par rapport à la masse à la capacité du condensateur de dérivation est constant, quelle que soit la variation de longueur du câblage. En outre, la capacité du condensateur de dérivation peut être réglée par sélection convenable du matériau et de l'épaisseur du film isolant. En conséquence, la détermination automatique du rapport optimal de la capacité du condensateur de
dérivation à la capacité du câblage par rapport à la masse 25 est possible, quelles que soient la dimension et la configuration du câblage, si bien que la difficulté de la conception du dessin du circuit est supprimée.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la descrip30 tion qui va suivre d'exemples de réalisation, faite en référence aux dessins annexés sur lesquels: la figure 1 représente un exemple de porte logique à GaAs; la figure 2 représente une variante de la porte 35 logique à GaAs de la figure 1; la figure 3 représente le dessin d'un circuit
intégré à base de GaAs, selon un premier mode de réalisa-
tion de l'invention; la figure 4 est une coupe suivant la ligne A-A' de la figure 3; la figure 5 est un schéma d'un circuit équiva5 lent du mode de réalisation des figures 3 et 4; et la figure 6 représente le dessin d'un circuit d'une porte logique classique de GaAs, représentée d'une
manière qui correspond au dessin de la figure 3.
Les figures 3 et 4 représentent une porte logi10 que à base de GaAs, selon un premier mode de réalisation de l'invention. Les dessins représentent la partie de porte logique représentée sur la figure 2 et la partie de porte logique de l'étage suivant, recevant le signal de sortie de la porte logique précédente. Les parties de por15 tes logiques ont la même construction. Les transistors à effet de champ Q1 à Q3 et une diode D de Schottky représentés sur la figure 3 correspondent aux éléments correspondants de la figure 1. On doit noter qu'un câblage 5 partant d'un noeud N1 du côté de la cathode de la diode D 20 de Schottky à la borne d'entrée de l'étage suivant est formée par un câblage de type MIM qui est solidaire d'un
condensateur de dérivation.
Lors de la formation de cette structure particulière, une couche active 2 de type n est formée dans une région superficielle d'un substrat semiisolant 1 de GaAs comme indiqué sur la figure 4, par une opération d'implantation sélective d'ions Si, par exemple avec une énergie d'accélération de 50 keV, et avec une dose de 12 2 ilTetd,511 2 2,5. 1012/cm2, dans la partie de type E-FET et de 3,5.1011/cm 30 dans la partie de type D-FET. Des électrodes ohmiques 41, 42, -.. constituées de AuGe/Au sont alors formées, et cette formation est suivie de la réalisation des électrodes 31, 32... de grille de Schottky, constituées de nitrure de tungstène. Après la formation de ces électrodes, 35 des couches n+ 91, 92' sont formées par implantation d'ions Si avec une concentration élevée afin que des régions de source et de drain de type D- FET et E-FET soient formées et que la résistance de la cathode de diode de Schottky soit réduite, l'opération étant suivie de la formation d'un câblage 5 à structure MIM reliant un noeud N2 du côté de la cathode de la diode D de Schottky à la grille de l'étage suivant. Le câblage MIM 5 a une struc5 ture feuilletée comprenant un film 51 de Al, c'est-àdire un film conducteur inférieur, un film isolant 52 de SiO2, et un film conducteur supérieur 53 de Al. Lors de la formation du câblage MIM 5, un film de Al, un film de SiO2 et un film de Al sont déposés par pulvérisation ca10 thodique, successivement, afin qu'ils forment une structure feuilletée, et un dessin d'une réserve photographique est ensuite formé sur le film supérieur d'aluminium. La structure feuilletée subit alors une attaque sélective par des ions réactifs, le dessin de réserve photographi15 que constituant un masque. Le câblage MIM 5 a,par exemple, o une largeur de 2 microns, une épaisseur de 3000 A pour les O couches d'aluminium 51, 53 et de 1000 A pour l'épaisseur
du film 52 de SiO2.
Une première extrémité du film conducteur in20 férieur 51 d'aluminium du câblage MIM 5 est au contact d'une cathode 44 de la diode D de Schottky, cette électrode constituant aussi le drain de la source de courant Q3 de type D-FET, l'autre extrémité du film étant au contact de l'électrode 34 de grille de la porte logique de l'étage 25 suivant. Ainsi, le câblage MIM 5 joue pratiquement le rôle d'un câblage de transmission de signaux. En outre, le câblage MIM 5 qui a une structure feuilletée constituée du film 51 d'aluminium, du film 52 de SiO2 et du film 53
d'aluminium, joue le rôle d'un condensateur équivalent au 30 condensateur de dérivation CF représenté sur la figure 2.
Après formation du câblage MIM 5, un film isolant 81 formant une couche intermédiaire est déposé, et des trous de contact sont formés dans le film isolant 8 puis des câblages d'aluminium sont formés, ces câblages 35 comprenant le câblage VDD 61, le câblage de masse 62, le câblage Vs 63, etc. Les câblages d'aluminium comportent aussi un câblage 65 destiné à relier le film conducteur supérieur 53 d'aluminium du câblage MIM 5 au nceud N2 du côté de l'anode de la diode D de Schottky, c'est-à-dire de la grille 33 du transistor D-FET. Ensuite, un film isolant 82 formant une couche intermédiaire est déposé et des trous de contact sont formés dans le film isolant 82, et des câblages d'aluminium 71, 72... sont ensuite formés afin qu'ils assurent la connexion de la source du transistor D-FET formant la source de courant au câblage VSS 63, si bien que le circuit intégré voulu est formé. 10 La figure 5 représente un circuit équivalent du circuit intégré à GaAs décrit précédemment. Comme l'indique la figure, un condensateur CF de dérivation est formé par le câblage MIM 5 lui-même dont le rôle est de relier deux portes logiques adjacentes. Dans ce mode de 15 réalisation, la capacité CF entre les couches, par mm de câblage MIM 5, est d'environ 600 fF, et la capacité CL par rapport à la masse est d'environ 80 fF par mm de câblage MIM 5. En conséquence, le rapport CF/CL est à peu près égal à 7,5. On a constaté que le circuit logique à 20 GaAs pouvait fonctionner à une vitesse égale à 1,6 fois la vitesse de fonctionnement du circuit logique classique à GaAs ne comprenant pas le condensateur CF de dérivation, pour une même consommation d'énergie (VDD = 1,5 V; VSS = -1,0 V, consommation d'énergie d'environ 0,8 mW/porte). 25 Il est souhaitable que le rapport CF/CL soit réglé à une valeur supérieure ou égale à 5 et de préférence supérieure ou égale à 6 afin qu'un fonctionnement à vitesse élevée de
ce type soit obtenu.
Un circuit intégré à GaAs est particulièrement 30 avantageux en ce qui concerne le rapport des capacités indiquées précédemment. Plus précisément, un substrat semiisolant est utilisé dans un circuit intégré à GaAs, et donne une faible capacité CL du câblage vis-à-vis de la masse. Ainsi, la valeur voulue du rapport des capacités 35 CF/CL comme indiqué précédemment peut être obtenue sans augmentation notable de la capacité CF. En conséquence, le film isolant 52 du câblage MIM 5 peut être facilement réalisé avec une épaisseur utilisable en pratique. Dans le cas d'un circuit intégré de Si, ayant un substrat conducteur, par exemple un substrat de type p ou de type n, le câblage a une capacité élevée CL visà-vis de la masse, et l'augmentation importante de la capacité CF est nécessaire afin que le rapport CF/CL ait le rapport voulu. Il faut cependant noter qu'il est nécessaire que le film isolant 52du câblage MIM 5 soit extrêmement mince afin que la valeur de CF soit augmentée de la manière 10 voulue. Dans ce cas, la fabrication du circuit intégré est très difficile. Par ailleurs, un circuit intégré à base de silicium sur du silicium ou du silicium sur un isolant, dans lequel le câblage a une faible capacité CF par rapport à la masse, donne aussi les avantages parti15 culiers décrits précédemment pour le circuit intégré à GaAs. Dans le mode de réalisation décrit précédemment, le condensateur de dérivation CF n'occupe pas une surface particulière, comme l'indique la figure 3. A titre compa20 ratif, la figure 6 représente le dessin d'un circuit intégré classique à GaAs représenté d'une manière qui correspond à la figure 3. Le dessin de la figure 6 est exactement le même que celui de la figure 3, mis à part, sur la figure 6, un câblage A ordinaire 69 jouant le rôle d'un câblage de transmission de signaux, formé dans la partie du câblage MIM 5 représenté sur la figure 3. Naturellement, un condensateur de dérivation n'est pas incorporé au dispositif de la figure 6. Comme l'indique la comparaison des figures 3 et 6, l'invention rend possible l'utilisation d'un des30 sin classique pour la formation d'un condensateur de dérivation sans augmentation de la surface occupée sur le
circuit paillette.
Il faut aussi noter que, lorsqu'un condensateur de dérivation est disposé de manière indépendante, selon 35 la technique antérieure, la dimension du condensateur de dérivation doit être déterminée en fonction de la longueur du câblage individuel, et ce phénomène pose le problème de la capacité par rapport à la masse. Cependant, l'invention remédie à cet inconvénient car la capacité du condensateur de dérivation augmente proportionnellement à l'augmentation de longueur du câblage MIM 5, selon l'invention. Naturel5 lement, la réalisation du circuit est très facilitée selon l'invention. L'invention n'est pas limitée au mode de réalisation décrit précédemment. Par exemple, le câblage MIM a une structure feuilletée Al/SiO2/Al dans le mode de réa10 lisation décrit précédemment. Cependant, on peut utiliser d'autres matériaux pour la formation du câblage MIM. En outre, le câblage MIM peut être formé par un procédé autre que celui qui a été décrit précédemment. Par exemple, le dessin du film conducteur inférieur peut être réalisé 15 d'abord, et le dessin du film conducteur supérieur est ensuite réalisé avec un film isolant entre eux, si bien que le film conducteur supérieur est superposé au film
conducteur inférieur.
Le mode de réalisation décrit précédemment concerne un circuit inverseur. Cependant, les caractéristiques de l'invention peuvent être appliquées à d'autres types de circuit intégré à GaAs, par exemple aux circuits logiques BFL (circuits logiques à transistors à effet de champ et circuits tampons), SCFL (circuits logiques à transistors à effet de champ et couplage de source), SDFL (circuits logiques à transistors à effet de champ et diodes de Schottky) et DCFL (circuits logiques à transistors à effet de champ à couplage direct), avec pratiquement les mêmes effets. De plus, bien que le circuit intégré du mo30 de de réalisation décrit précédemment s'applique à GaAs, l'invention s'applique aussi aux circuits intégrés mettant en oeuvre d'autres matériaux semi-conducteurs, par exemple
le silicium.
Bien entendu, diverses modifications peuvent 35 être apportées par l'homme de l'art aux circuits qui viennent. d'être décrits uniquement à titre d'exemples
non limitatifs sans sortir du cadre de l'invention.
ll
Claims (8)
1. Circuit intégré à semi-conducteur, du type qui comprend un circuit électrique formé dans un substrat semi-conducteur et comprenant un premier et un second noeud (N1, N2) entre lesquels est appliquée une différence de potentiel, un câblage (5) ayant une capacité élevée par rapport à la masse et connecté au premier noeud, et un condensateur (CF) de dérivation connecté au second noeud, caractérisé en ce que le câblage (5) et le condensateur de dérivation (CF) ont une structure unitaire préparée par association d'un dessin formant un film conducteur supérieur 15 (53) connecté au second noeud par l'intermédiaire d'un
film isolant (52) à un dessin d'un film conducteur inférieur (51) connecté au premier noeud.
2. Circuit selon la revendication 1, caractérisé en ce que le substrat semi-conducteur est un substrat 20 semi-isolant de GaAs.
3. Circuit selon l'une des revendications 1 et
2, caractérisé en ce que le circuit électrique formé dans le substrat est un circuit logique, et le câblage (5) ayant une capacité élevée par rapport à la masse, est un câblage 25 de transmission de signaux destiné à transmettre le signal de sortie d'une porte logique à la porte logique d'un étage suivant.
4. Circuit selon'la revendication 3, caractérisé en ce que l'autre extrémité du dessin formant le film 30 conducteur inférieur (51) connecté au premier noeud, est connectée à la borne d'entrée de la porte logique de l'étage suivant.
5. Circuit selon la revendication 4, caractérisé en ce que le dessin du film conducteur supérieur (53) 35 est formé de manière qu'il recouvre toute la région du
dessin du film conducteur inférieur (51).
6. Circuit selon la revendication 2, caracté-
risé en ce que le premier et le second noeud (NI, N2) constituent la cathode ou l'anode d'une diode D de Schottky
destinée à assurer un décalage de niveau.
7. Circuit selon la revendication 6, caracté5 risé en ce que le circuit électrique comprend des transistors formés dans le substrat et de type MES-FET.
8. Circuit selon l'une des revendications 1 et
2, caractérisé en ce que la capacité du condensateur de dérivation (CF) connecté au second noeud est au moins égale 10 à 5 fois la capacité par rapport à la masse du câblage (5)
connecté au premier noeud.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086606A JPS62243345A (ja) | 1986-04-15 | 1986-04-15 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2597262A1 true FR2597262A1 (fr) | 1987-10-16 |
| FR2597262B1 FR2597262B1 (fr) | 1994-08-05 |
Family
ID=13891669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR878705373A Expired - Lifetime FR2597262B1 (fr) | 1986-04-15 | 1987-04-15 | Circuit integre a semi-conducteur avec condensateur de derivation associe a son cablage |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4785202A (fr) |
| JP (1) | JPS62243345A (fr) |
| FR (1) | FR2597262B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751033A (en) * | 1994-03-15 | 1998-05-12 | Nec Corporation | Frequency converter circuit structure having two sources |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8701997A (nl) * | 1987-08-26 | 1989-03-16 | Philips Nv | Geintegreerde halfgeleiderschakeling met ontkoppelde dc bedrading. |
| CA1294333C (fr) * | 1987-10-12 | 1992-01-14 | Marie-Christine Rolland | Systeme anti-vol de recepteur radio utilise notamment dans un vehicule automobile |
| US5162258A (en) * | 1988-10-17 | 1992-11-10 | Lemnios Zachary J | Three metal personalization of application specific monolithic microwave integrated circuit |
| US4959705A (en) * | 1988-10-17 | 1990-09-25 | Ford Microelectronics, Inc. | Three metal personalization of application specific monolithic microwave integrated circuit |
| US5182223A (en) * | 1990-12-19 | 1993-01-26 | Texas Instruments Incorporated | Method of making an integrated circuit with capacitor |
| JPH0567933A (ja) * | 1991-09-06 | 1993-03-19 | Toshiba Corp | レベルシフト回路 |
| US5479316A (en) * | 1993-08-24 | 1995-12-26 | Analog Devices, Inc. | Integrated circuit metal-oxide-metal capacitor and method of making same |
| US5508881A (en) * | 1994-02-01 | 1996-04-16 | Quality Microcircuits Corporation | Capacitors and interconnect lines for use with integrated circuits |
| US5534830A (en) * | 1995-01-03 | 1996-07-09 | R F Prime Corporation | Thick film balanced line structure, and microwave baluns, resonators, mixers, splitters, and filters constructed therefrom |
| US5745017A (en) * | 1995-01-03 | 1998-04-28 | Rf Prime Corporation | Thick film construct for quadrature translation of RF signals |
| JPH10284605A (ja) * | 1997-04-08 | 1998-10-23 | Mitsubishi Electric Corp | 半導体集積回路およびセルベース方式によりレイアウト設計された半導体集積回路 |
| US6081006A (en) * | 1998-08-13 | 2000-06-27 | Cisco Systems, Inc. | Reduced size field effect transistor |
| US6507476B1 (en) * | 1999-11-01 | 2003-01-14 | International Business Machines Corporation | Tuneable ferroelectric decoupling capacitor |
| US6303456B1 (en) | 2000-02-25 | 2001-10-16 | International Business Machines Corporation | Method for making a finger capacitor with tuneable dielectric constant |
| US6475838B1 (en) | 2000-03-14 | 2002-11-05 | International Business Machines Corporation | Methods for forming decoupling capacitors |
| US6632686B1 (en) * | 2000-09-29 | 2003-10-14 | Intel Corporation | Silicon on insulator device design having improved floating body effect |
| US20040038201A1 (en) * | 2002-01-22 | 2004-02-26 | Whitehead Institute For Biomedical Research | Diagnostic and therapeutic applications for biomarkers of infection |
| JP5404678B2 (ja) * | 2011-03-10 | 2014-02-05 | 株式会社東芝 | 電源制御装置 |
| JP2013026540A (ja) * | 2011-07-25 | 2013-02-04 | Renesas Electronics Corp | 半導体集積回路装置 |
| US9270002B2 (en) * | 2013-07-22 | 2016-02-23 | Raytheon Company | Differential-to-single-ended transmission line interface |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2440618A1 (fr) * | 1978-11-03 | 1980-05-30 | Lignes Telegraph Telephon | Circuit integre resistance - capacite a couches minces |
| FR2493045A1 (fr) * | 1980-10-23 | 1982-04-30 | Thomson Csf | Structure de capacite dans un circuit integre a deux niveaux de metallisation et procede de fabrication |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3784937A (en) * | 1972-10-25 | 1974-01-08 | Hewlett Packard Co | Blocking capacitor for a thin-film rf transmission line |
| US4114120A (en) * | 1976-11-23 | 1978-09-12 | Dielectric Laboratories, Inc. | Stripline capacitor |
| US4210885A (en) * | 1978-06-30 | 1980-07-01 | International Business Machines Corporation | Thin film lossy line for preventing reflections in microcircuit chip package interconnections |
| JPS5864048A (ja) * | 1981-10-13 | 1983-04-16 | Fujitsu Ltd | 半導体集積回路装置 |
| US4558235A (en) * | 1983-08-31 | 1985-12-10 | Texas Instruments Incorporated | MESFET logic gate having both DC and AC level shift coupling to the output |
| JPS6051323A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | Ｃｍｏｓ伝送回路 |
| JPS60109259A (ja) * | 1983-11-18 | 1985-06-14 | Hitachi Ltd | 電子装置 |
| JPS60134440A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体集積回路装置 |
| JPS60192359A (ja) * | 1984-03-14 | 1985-09-30 | Nec Corp | 半導体メモリ装置 |
| JPS60211866A (ja) * | 1984-04-05 | 1985-10-24 | Mitsubishi Electric Corp | 半導体集積回路 |
| US4663543A (en) * | 1985-09-19 | 1987-05-05 | Northern Telecom Limited | Voltage level shifting depletion mode FET logical circuit |
-
1986
- 1986-04-15 JP JP61086606A patent/JPS62243345A/ja active Pending
-
1987
- 1987-04-06 US US07/034,948 patent/US4785202A/en not_active Expired - Lifetime
- 1987-04-15 FR FR878705373A patent/FR2597262B1/fr not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2440618A1 (fr) * | 1978-11-03 | 1980-05-30 | Lignes Telegraph Telephon | Circuit integre resistance - capacite a couches minces |
| FR2493045A1 (fr) * | 1980-10-23 | 1982-04-30 | Thomson Csf | Structure de capacite dans un circuit integre a deux niveaux de metallisation et procede de fabrication |
Non-Patent Citations (1)
| Title |
|---|
| IEEE GALLIUM ARSENIDE INTEGRATED CIRCUIT SYMPOSIUM, Boston, MA, 23-25 octobre 1984, pages 11-14; R.C. EDEN: "Capacitor diode fet logi (CDFL) circuit approach for GaAs D-MESFET IC's" * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751033A (en) * | 1994-03-15 | 1998-05-12 | Nec Corporation | Frequency converter circuit structure having two sources |
Also Published As
| Publication number | Publication date |
|---|---|
| US4785202A (en) | 1988-11-15 |
| JPS62243345A (ja) | 1987-10-23 |
| FR2597262B1 (fr) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2597262A1 (fr) | Circuit integre a semi-conducteur avec condensateur de derivation associe a son cablage | |
| EP0296997B1 (fr) | Structure de transistors MOS de puissance | |
| FR2916574A1 (fr) | Dispositif a semi-conducteur | |
| EP0543742B1 (fr) | Diode de protection monolithique basse tension à faible capacité | |
| FR2524714A1 (fr) | Transistor a couche mince | |
| EP0006474A1 (fr) | Procédé de correction du coefficient en tension de résistances semi-conductrices diffusées ou implantées | |
| CH631287A5 (fr) | Element de memoire non-volatile, electriquement reprogrammable. | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| EP0581625B1 (fr) | Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant | |
| FR2689683A1 (fr) | Dispositif semiconducteur à transistors complémentaires. | |
| FR2515875A1 (fr) | Circuit de chaine de transistors a effet de champ | |
| EP0237094A1 (fr) | Dispositif semi-conducteur du type réseau de portes prédiffusé pour circuits à la demande | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2514589A1 (fr) | Circuit porte logique bipolaire | |
| FR2512589A1 (fr) | Resistance variable reglee par une tension pour circuit electronique | |
| WO2014057112A1 (fr) | Circuit integre comportant des transistors avec des tensions de seuil differentes | |
| FR2561822A1 (fr) | Dispositif semi-conducteur a effet de champ a faible tension de dechet | |
| EP0626728B1 (fr) | Circuit integré du type à résistance, capacité et transistor, procédé de fabrication d'un tel circuit intégré et application à un oscillateur | |
| EP0704903A1 (fr) | Composant semiconducteur d'alimentation, de recirculation et de démagnétisation d'une charge selfique | |
| EP0298829B1 (fr) | Procédé de commande de l'état de conduction d'un transistor MOS | |
| EP0148065A2 (fr) | Composant semiconducteur rapide, notamment diode pin haute tension | |
| EP0019560B1 (fr) | Perfectionnements aux portes logiques à transistors MOS multidrains | |
| EP0186567B1 (fr) | Diac à électrodes coplanaires | |
| FR3091004A1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences | |
| EP0259207A1 (fr) | Source de courant de type charge active, et son procédé de réalisation |