JPS60211866A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS60211866A JPS60211866A JP59069423A JP6942384A JPS60211866A JP S60211866 A JPS60211866 A JP S60211866A JP 59069423 A JP59069423 A JP 59069423A JP 6942384 A JP6942384 A JP 6942384A JP S60211866 A JPS60211866 A JP S60211866A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor integrated
- integrated circuit
- output
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000004020 conductor Substances 0.000 claims abstract description 76
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 238000000605 extraction Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
この発明は半導体集積回路にかかり、特に、容量結合回
路の出力側におりる浮遊容量を低減づることができる半
導体gJA積回路にlllするものである。
路の出力側におりる浮遊容量を低減づることができる半
導体gJA積回路にlllするものである。
[従来技術]
一般に容量素子を通じC信号伝搬を行なう回路としては
以下に説明するようなものがあった。第1図は等価回路
図であり、第2図は第1図の回路の一実施例を示すレイ
アウト図である。図において、1は第1の導体、2は第
2の導体であり、これらによって容量素子3が構成され
ている。第1の導体1は入力端5に、第2の導体2は出
力端6にそれぞれ接続している。4は第2の導体に発生
する浮遊容量を示している。
以下に説明するようなものがあった。第1図は等価回路
図であり、第2図は第1図の回路の一実施例を示すレイ
アウト図である。図において、1は第1の導体、2は第
2の導体であり、これらによって容量素子3が構成され
ている。第1の導体1は入力端5に、第2の導体2は出
力端6にそれぞれ接続している。4は第2の導体に発生
する浮遊容量を示している。
このような構成の回路において、入力端5に印加された
入力信号電圧をV、とし、容量3をCc。
入力信号電圧をV、とし、容量3をCc。
浮遊容量4を05.出力端6に伝搬される出力信号電圧
を■2とすると、このときの入力電圧■。
を■2とすると、このときの入力電圧■。
と出力電圧V2との関係式は次式(a)のごとくあるの
で、出力電圧を大きく取出そうとするとCcを大きくす
るか、C9を小さくすることが必要であるが、Ccを大
きくするためには第2の導体2の面積を大きくする必要
があり、その場合Csも増加するのでこれらの関係にお
いて矛盾が生じ、微小信号を正確に伝搬することが困難
である欠点があった。
で、出力電圧を大きく取出そうとするとCcを大きくす
るか、C9を小さくすることが必要であるが、Ccを大
きくするためには第2の導体2の面積を大きくする必要
があり、その場合Csも増加するのでこれらの関係にお
いて矛盾が生じ、微小信号を正確に伝搬することが困難
である欠点があった。
し発明の概要]
この発明は上述のごとき問題点に鑑みこれを有効に解決
すべく創案されたものであり、出力側となる第2の導体
をその表裏両面全面にわたって第1の導体と第3の導体
とで覆い、第2の導体の信号取出部を除く周縁部を囲繞
するように第1の導体と第3の導体との接続部を配置す
ることによって、第2の導体に発生する浮遊容量を小さ
く抑え、微小な信号も正確に伝搬する半導体集積回路を
提供することを目的としている。
すべく創案されたものであり、出力側となる第2の導体
をその表裏両面全面にわたって第1の導体と第3の導体
とで覆い、第2の導体の信号取出部を除く周縁部を囲繞
するように第1の導体と第3の導体との接続部を配置す
ることによって、第2の導体に発生する浮遊容量を小さ
く抑え、微小な信号も正確に伝搬する半導体集積回路を
提供することを目的としている。
「発明の実施例」
以下に本発明の好適一実施例について添付図面に従って
説明する。
説明する。
第3図は本発明にかかる半導体集積回路の一実施例を示
すレイアウト図であり、第4図は第3図のIV−IVの
線に沿った断面図である。なお、従来技術と同様の構成
部分については同一′1tI月を付づことによって重複
する説明を省略する。
すレイアウト図であり、第4図は第3図のIV−IVの
線に沿った断面図である。なお、従来技術と同様の構成
部分については同一′1tI月を付づことによって重複
する説明を省略する。
図示するように、第1の導体1の上には第2の導体2が
風ねられるように設けられており、さらに第2の導体2
の上には第3の導体7が重ねられ第2の導体2の全面を
覆うように設けられている。
風ねられるように設けられており、さらに第2の導体2
の上には第3の導体7が重ねられ第2の導体2の全面を
覆うように設けられている。
第1の導体と第3の導体はコンタクト窓8によつ−(互
いに接続されており、そのコンタクト窓8は第2の導体
2の出力取出部9を除い【その周縁部を囲繞するように
配置さ゛れ(゛いる。
いに接続されており、そのコンタクト窓8は第2の導体
2の出力取出部9を除い【その周縁部を囲繞するように
配置さ゛れ(゛いる。
入出力関係は従来同様(a)式で表わじるが、第3の導
体7は第2の導体2の出力取出部9をのぞいてその周縁
部全周にわたって第1の導体1と接続しCいるので、容
量C9は増大し、浮遊容量C9は大きく減することにな
る。したがって微小信号を伝搬することが可能になり、
面積の増大も僅かで済むことになる。
体7は第2の導体2の出力取出部9をのぞいてその周縁
部全周にわたって第1の導体1と接続しCいるので、容
量C9は増大し、浮遊容量C9は大きく減することにな
る。したがって微小信号を伝搬することが可能になり、
面積の増大も僅かで済むことになる。
なお、第4図の10は3i 02の絶縁膜ぐ凸る。
なJ3、本実施例ではコンタクト窓8は小さく分割され
たものを第2の導体の周縁部を囲繞するように出力取出
部9を除いてそのほぼ全周にわたって配置したが、第5
図に示すごとく、第3の棚体7の一辺あたりの長さにほ
ぼ等しいコンタクト窓8で構成してもよい。
たものを第2の導体の周縁部を囲繞するように出力取出
部9を除いてそのほぼ全周にわたって配置したが、第5
図に示すごとく、第3の棚体7の一辺あたりの長さにほ
ぼ等しいコンタクト窓8で構成してもよい。
「発明の効果」
以上の説明より明らかなように本発明によれば次のごと
き優れた効果が発揮される。
き優れた効果が発揮される。
すなわち、出力端につながる第2の導体をその表裏両面
全面にわたつ−(第1の導体と第3の導体とで覆い、第
2の導体の出力取出部を除いC第2の導体の周縁部を囲
繞するように第1の導体と第3の導体とを接続したので
、浮遊容量を減じ、微小信号を正確に伝搬することがで
きる。
全面にわたつ−(第1の導体と第3の導体とで覆い、第
2の導体の出力取出部を除いC第2の導体の周縁部を囲
繞するように第1の導体と第3の導体とを接続したので
、浮遊容量を減じ、微小信号を正確に伝搬することがで
きる。
第1図は従来の半導体集積回路を示す等価回路図、第2
図は第1図の一実施例を示すレイアウト図、第3図は本
発明にかかる半導体集積回路の一実施例を示すレイアウ
ト図、第4図は第3図の■−■線に沿う断面図、第5図
は本発明にかかる半導体集積回路の他の実施例を示すレ
イアウト図である。 なお、図中1は第1の導体、2は第2の導体、3は容旦
素子、7は第3の導体、9は出力取出部である。 代理人 大 岩 増 雄 第1 図 3 : 第2図 第4図 第5図
図は第1図の一実施例を示すレイアウト図、第3図は本
発明にかかる半導体集積回路の一実施例を示すレイアウ
ト図、第4図は第3図の■−■線に沿う断面図、第5図
は本発明にかかる半導体集積回路の他の実施例を示すレ
イアウト図である。 なお、図中1は第1の導体、2は第2の導体、3は容旦
素子、7は第3の導体、9は出力取出部である。 代理人 大 岩 増 雄 第1 図 3 : 第2図 第4図 第5図
Claims (1)
- 【特許請求の範囲】 第1の導体と第2の導体どからなる容量素子を通じて、
信号伝搬を行なう回路Cあつ−(、前記第1の導体に接
続される第3の導体を、該第3の導体と前記第1の導体
との間に前記第2の導体を挾むとともにこれら第3の導
体と第1の導体とによって前記第2の導体をその表裏両
面全面にわたって覆うように構成し、 前記第1の導体と第3の導体との接続部が、第2の導体
の信号取出部を除く周縁部を囲繞して配置されているこ
とを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59069423A JPS60211866A (ja) | 1984-04-05 | 1984-04-05 | 半導体集積回路 |
US06/701,218 US4654690A (en) | 1984-04-05 | 1985-02-13 | Capacitive elements with reduced stray capacitance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59069423A JPS60211866A (ja) | 1984-04-05 | 1984-04-05 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60211866A true JPS60211866A (ja) | 1985-10-24 |
Family
ID=13402191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59069423A Pending JPS60211866A (ja) | 1984-04-05 | 1984-04-05 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4654690A (ja) |
JP (1) | JPS60211866A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62243345A (ja) * | 1986-04-15 | 1987-10-23 | Toshiba Corp | 半導体集積回路装置 |
US4737838A (en) * | 1985-01-30 | 1988-04-12 | Nec Corporation | Capacitor built-in semiconductor integrated circuit and process of fabrication thereof |
JP2010140972A (ja) * | 2008-12-09 | 2010-06-24 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6124625A (en) * | 1988-05-31 | 2000-09-26 | Micron Technology, Inc. | Chip decoupling capacitor |
US5687109A (en) * | 1988-05-31 | 1997-11-11 | Micron Technology, Inc. | Integrated circuit module having on-chip surge capacitors |
JPH0383381A (ja) * | 1989-08-28 | 1991-04-09 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2799028B2 (ja) * | 1990-02-07 | 1998-09-17 | 株式会社東芝 | キャパシタ―を備えた半導体装置 |
US5220483A (en) * | 1992-01-16 | 1993-06-15 | Crystal Semiconductor | Tri-level capacitor structure in switched-capacitor filter |
KR19990072936A (ko) | 1998-02-27 | 1999-09-27 | 가나이 쓰도무 | 아이솔레이터및그것을사용하는모뎀장치 |
US6114756A (en) * | 1998-04-01 | 2000-09-05 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit leadframes |
US6414391B1 (en) * | 1998-06-30 | 2002-07-02 | Micron Technology, Inc. | Module assembly for stacked BGA packages with a common bus bar in the assembly |
JP3678212B2 (ja) * | 2002-05-20 | 2005-08-03 | ウシオ電機株式会社 | 超高圧水銀ランプ |
US6755700B2 (en) * | 2002-11-12 | 2004-06-29 | Modevation Enterprises Inc. | Reset speed control for watercraft |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5640495A (en) * | 1979-09-13 | 1981-04-16 | Sankyo Yuki Kk | Treatment of night soil |
JPS5658253A (en) * | 1979-10-17 | 1981-05-21 | Oki Electric Ind Co Ltd | Capacitor for integrated circuit |
JPS5890755A (ja) * | 1981-11-25 | 1983-05-30 | Nec Corp | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4475118A (en) * | 1978-12-21 | 1984-10-02 | National Semiconductor Corporation | Dynamic MOS RAM with storage cells having a mainly insulated first plate |
FR2469828A2 (fr) * | 1979-11-09 | 1981-05-22 | Thomson Csf | Amplificateur a capacites commutees, filtre a capacites commutees et filtre a transfert de charges comportant un tel amplificateur |
JPS5674954A (en) * | 1979-11-21 | 1981-06-20 | Mitsubishi Electric Corp | Semiconductor device |
JPS577970A (en) * | 1980-06-18 | 1982-01-16 | Nec Corp | Semiconductor device |
US4409608A (en) * | 1981-04-28 | 1983-10-11 | The United States Of America As Represented By The Secretary Of The Navy | Recessed interdigitated integrated capacitor |
JPS57211272A (en) * | 1981-06-23 | 1982-12-25 | Toshiba Corp | Semiconductor device |
JPS58213450A (ja) * | 1982-06-04 | 1983-12-12 | Toshiba Corp | 半導体装置の多層配線構造 |
-
1984
- 1984-04-05 JP JP59069423A patent/JPS60211866A/ja active Pending
-
1985
- 1985-02-13 US US06/701,218 patent/US4654690A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5640495A (en) * | 1979-09-13 | 1981-04-16 | Sankyo Yuki Kk | Treatment of night soil |
JPS5658253A (en) * | 1979-10-17 | 1981-05-21 | Oki Electric Ind Co Ltd | Capacitor for integrated circuit |
JPS5890755A (ja) * | 1981-11-25 | 1983-05-30 | Nec Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4737838A (en) * | 1985-01-30 | 1988-04-12 | Nec Corporation | Capacitor built-in semiconductor integrated circuit and process of fabrication thereof |
JPS62243345A (ja) * | 1986-04-15 | 1987-10-23 | Toshiba Corp | 半導体集積回路装置 |
JP2010140972A (ja) * | 2008-12-09 | 2010-06-24 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US4654690A (en) | 1987-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60211866A (ja) | 半導体集積回路 | |
JPH0572744B2 (ja) | ||
EP0070104A3 (en) | Circuit matching elements | |
KR920006894A (ko) | 액티브 매트릭스 표시장치 | |
JPH0365016B2 (ja) | ||
JP3031966B2 (ja) | 集積回路装置 | |
JPH05243472A (ja) | 半導体集積回路 | |
US4344049A (en) | Surface wave component | |
GB1255292A (en) | Improvements in or relating to piezoelectric transducers | |
US5856687A (en) | Semiconductor device with connected source electrode pads at diagonal corners | |
JPS6224928Y2 (ja) | ||
JPS604306A (ja) | 結合線路 | |
JPH07135407A (ja) | 高周波線路 | |
JPS5892243A (ja) | 電界効果トランジスタ用パツケ−ジ | |
JPS61187278A (ja) | 半導体装置 | |
JPS58110056A (ja) | 半導体装置 | |
JPS59152649A (ja) | 高周波半導体容器 | |
JPH03278608A (ja) | 多段縦続接続型弾性表面波フィルタ及びそれを用いた通信装置 | |
JPH02256207A (ja) | Lc複合部品 | |
EP0070991A3 (en) | A merge element for bubble devices | |
JPH1117411A (ja) | マイクロ波回路 | |
JPS63266901A (ja) | 半導体装置 | |
JPS63184358A (ja) | 半導体集積回路 | |
JPS58142576A (ja) | デユアルゲ−トmos−fet | |
JPS5978566A (ja) | アクテイブマトリツクス基板 |