JPS59152649A - 高周波半導体容器 - Google Patents

高周波半導体容器

Info

Publication number
JPS59152649A
JPS59152649A JP2717483A JP2717483A JPS59152649A JP S59152649 A JPS59152649 A JP S59152649A JP 2717483 A JP2717483 A JP 2717483A JP 2717483 A JP2717483 A JP 2717483A JP S59152649 A JPS59152649 A JP S59152649A
Authority
JP
Japan
Prior art keywords
metal
input
impedance
output
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2717483A
Other languages
English (en)
Inventor
Shuichiro Aku
安久　脩一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP2717483A priority Critical patent/JPS59152649A/ja
Publication of JPS59152649A publication Critical patent/JPS59152649A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は高周波帯で用いられる半導体容器に関する。
近年Ｇ　ａ　Ａ　ｓ半導体の技術が開発されてきたため
、マイクロ波モノリシック集積回路も現実のものとなっ
てきた。このように島い８波数では容器の開発が重要昧
題となる。容器の封入部の入出力リードの特性インピー
ダンスが外部回路インピーダンスあるいは容器に封入さ
れる半導体素子の入出力インピーダンスと少しでも整合
しないと反射現象が生じ、仮シに半導体素子自体の一周
波特性が優れたものであっても半導体装置として所望の
一周波特性を得ることができない。従来はこの点につき
厳密なインピーダンス整合を行なった容器はみあたらな
い。
本発明の目的は上記の欠点を除去し、高周波帯において
容器の入出力封入部の特性インピーダンスを半導体素子
の入出力インピーダンスと整合させた半導体容器を提供
することにある。
本発明による高周波半導体容器は、人出力リードの容器
封入部がシート状全編リードとこれに平行する面を有す
る二つの金属部材と前記全編リードと金属部材との間を
光横するアルミナ部材とからなるトリプレート構成をな
し、該トリプレートの特性インピーダンスを半導体素子
のそれぞれの入出力インピーダンスと整付させたことを
特徴とする。
本発明について図面を参照して詳しく説明する。
第１図は本発明の一実施例であるマイゲロ波モノリシッ
ク集積回路の容器の平面断面図である。第２図は該容器
の正面断面図である。図面で、１は入出力用金塊リード
、２はバイアス用金桐リード、３は板状の金属部材であ
る。第２図に示すように金属部材３の周縁は切欠いた段
をなし、段の下面にアルミナ部材５をろ゛う付などの方
法で融着する。
このアルミナ部材５の上に入出力用のシート状の金塊リ
ード１、バイアス用金属リード２がと９つけられる。さ
らにその上に固定用アルミナ部材４をとシつけ、金塊キ
ャップ６で気密封止をする。
金属キャップ６の下面とシート状金属リート１と金塊部
材３の切欠は面とは平行しておシ、その間をアルミナ部
材４，５が充填している各器封入部の構造は分布回路の
°゛トリプレート″構成なっている。このトリプレート
の特性インピーダンスを半導体素子の入出力インピーダ
ンスとそれぞれ合わせばインピーダンス整合ができる。
マイクロ−ダンスを５０Ωに設計するのが一般でるるか
ら、アルミナ部材４．５の厚みの合計をｔとし、金属リ
ード１の幅をＷとすればｗ／ｌを０．１５にすればよい
。ここでアルミナの比誘電率は９としている。例えば金
塊リードの幅Ｗを０．２ｔｔｍ、アルミナ部材４．５の
厚みをそれぞれ０．７ｍ　、　０．６ｔｒｒｍととる。
以上説明したように、本発明による半導体容器は、入出
力リードのインピーダンスが容器に収納される半導体素
子二マイクロ波モノリシック集積回路あるいはマイクロ
波トランジスタの特性に整合し、前記半導体素子の高周
波特性を劣６ず封止することができる。
【図面の簡単な説明】
第１図、第２図は本発明による半導体容器の一実施例で
、それぞれ平ｄ２よび正面断ノ生める。 １・・・・・・入出力用金塊リード、２・・・・・・バ
イアス用全編リード、３・・・・・・金属部材、４，５
・・・・・・アルばｆｍｌｓ−，６・・・・・・金員キ
ャップ。 Ｚ　／　図

Claims (1)

    【特許請求の範囲】
  1. 入出力リードの容器、封入部が、シート状金属リードと
    これに平行する面金有する二つの金属部材と前記金属リ
    ードと金属部材の間を充填するアルミナ部材とからなる
    トリプレート構成をなし、該トリプレートの特性インピ
    ーダンスを半導体素子のそれぞれの入出力インピーダン
    スと整合させたことを特徴とする高周波半導体容器。
JP2717483A 1983-02-21 1983-02-21 高周波半導体容器 Pending JPS59152649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2717483A JPS59152649A (ja) 1983-02-21 1983-02-21 高周波半導体容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2717483A JPS59152649A (ja) 1983-02-21 1983-02-21 高周波半導体容器

Publications (1)

Publication Number Publication Date
JPS59152649A true JPS59152649A (ja) 1984-08-31

Family

ID=12213696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2717483A Pending JPS59152649A (ja) 1983-02-21 1983-02-21 高周波半導体容器

Country Status (1)

Country Link
JP (1) JPS59152649A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123156A (ja) * 1984-11-15 1986-06-11 Fujitsu Ltd 半導体装置
JP2010009906A (ja) * 2008-06-26 2010-01-14 Fuji Electric Fa Components & Systems Co Ltd サーマルリレー

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123156A (ja) * 1984-11-15 1986-06-11 Fujitsu Ltd 半導体装置
JP2010009906A (ja) * 2008-06-26 2010-01-14 Fuji Electric Fa Components & Systems Co Ltd サーマルリレー

Similar Documents

Publication Publication Date Title
US6114635A (en) Chip-scale electronic component package
JPH0812887B2 (ja) 高速集積回路パツケ−ジ
USRE31470E (en) Stripline filter device
TW512587B (en) Surface acoustic wave device and communication apparatus
JPS59152649A (ja) 高周波半導体容器
US4410906A (en) Very high speed large system integration chip package and structure
US2689942A (en) Impedance-matched t junction
JPH05343904A (ja) 超高周波用パッケージ
JPH05121913A (ja) 高周波素子用パツケージ
JPH0716427U (ja) 弾性表面波フィルタ共用器
EP0213864A3 (en) Balun circuits
JPH01273404A (ja) 高周波半導体デバイス
JPH03192801A (ja) モノリシック・マイクロ波集積回路
JPH02291140A (ja) 超高周波帯実装構造
JPH05183310A (ja) 半導体装置
JPS6079751A (ja) マイクロ波半導体装置用パツケ−ジ
JPH06104641A (ja) 表面実装型発振器
JPS61242101A (ja) 厚膜混成集積回路
JPH026644Y2 (ja)
JPS60247304A (ja) 方向性結合器
JP3297604B2 (ja) 高周波回路用パッケージ
JPH01215048A (ja) 半導体装置
JPH01151804A (ja) 半導体チップの実装構造
JPH02107001A (ja) 高周波回路装置
JPS594146A (ja) 半導体装置用パツケ−ジ