JPH02107001A - 高周波回路装置 - Google Patents
高周波回路装置Info
- Publication number
- JPH02107001A JPH02107001A JP63260812A JP26081288A JPH02107001A JP H02107001 A JPH02107001 A JP H02107001A JP 63260812 A JP63260812 A JP 63260812A JP 26081288 A JP26081288 A JP 26081288A JP H02107001 A JPH02107001 A JP H02107001A
- Authority
- JP
- Japan
- Prior art keywords
- ground conductor
- same
- electrode part
- electrode
- pedestal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract description 15
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロ波帯あるいはミリ波帯の通信機やレ
ーダー等に用いられる高周波回路装置に関するものであ
る。
ーダー等に用いられる高周波回路装置に関するものであ
る。
従来の技術
図面を参照しながら従来における高周波回路装置の一例
について説明する。第４図は、従来の高周波回路装置の
斜視図を示すものである。
について説明する。第４図は、従来の高周波回路装置の
斜視図を示すものである。
第４図において、１は高周波回路装置を載置する台であ
る金属筐体、２ａ 、２ｂは所定の間隙を有し、対向配
置された入力側誘電体基板と出力側誘電体基板である。
る金属筐体、２ａ 、２ｂは所定の間隙を有し、対向配
置された入力側誘電体基板と出力側誘電体基板である。
３は入出力側誘電体基板２ａ。
２ｂの間に配置されたペデスタル（接地導体）、４はペ
デスタ／Ｌ’３の上面に載置されたＦＥＴ（半導体）チ
ップであり、ＦＩＴチップ４のソース電極６と入出力側
誘電体基板２ａ、２ｂのマイクロストＩＪツブ線路６と
ペデスタル３の電極部とがポンディングワイヤー７によ
シ接続されている。
デスタ／Ｌ’３の上面に載置されたＦＥＴ（半導体）チ
ップであり、ＦＩＴチップ４のソース電極６と入出力側
誘電体基板２ａ、２ｂのマイクロストＩＪツブ線路６と
ペデスタル３の電極部とがポンディングワイヤー７によ
シ接続されている。
発明が解決しようとする課題
しかしながら、上記の様な構成では、ＦＥＴチップ４の
ソース電極５とペデスタ／Ｌ／３の電極部は同一平面上
になく段差があるため、ＦＥＴチップ４のソース電極６
とペデスタル３の電極部とを接続するポンディングワイ
ヤー７の長さが長くなり、そこで発生する寄生インピー
ダンスが高周波特性に悪影響を与えるという課題を有し
ていた。
ソース電極５とペデスタ／Ｌ／３の電極部は同一平面上
になく段差があるため、ＦＥＴチップ４のソース電極６
とペデスタル３の電極部とを接続するポンディングワイ
ヤー７の長さが長くなり、そこで発生する寄生インピー
ダンスが高周波特性に悪影響を与えるという課題を有し
ていた。
本発明は上記従来の課題を解決するもので、半導体チッ
プの電極部と接地導体の電極部とを接続するリード線の
長さをできる限シ短くして、リード線による寄生インピ
ーダンスを小さく抑えることができる高周波回路装置を
提供することを目的とする。
プの電極部と接地導体の電極部とを接続するリード線の
長さをできる限シ短くして、リード線による寄生インピ
ーダンスを小さく抑えることができる高周波回路装置を
提供することを目的とする。
課題を解決するための手段
上記目的を達成するために本発明の高周波回路装置は、
対向配置された第１．第２の基板間に配置された接地導
体と、前記接地導体の凹部に、電極部が前記接地導体の
電極部と同一もしくは略々同一平面となるように載置さ
れた半導体チップとを備え、前記半導体チップの電極部
と前記第１゜第２の基板の電極部と前記接地導体の電極
部とがリード線で接続されてなる構成を有している。
対向配置された第１．第２の基板間に配置された接地導
体と、前記接地導体の凹部に、電極部が前記接地導体の
電極部と同一もしくは略々同一平面となるように載置さ
れた半導体チップとを備え、前記半導体チップの電極部
と前記第１゜第２の基板の電極部と前記接地導体の電極
部とがリード線で接続されてなる構成を有している。
作 用
上記構成によって、半導体チップの電極部と接地導体の
電極部とが同一もしくは略々同一平面となるため、半導
体チップと接地導体の電極間を結ぶリード線の長さを短
くすることができ、この部分で発生する寄生インピーダ
ンスを小さく抑えることができる。
電極部とが同一もしくは略々同一平面となるため、半導
体チップと接地導体の電極間を結ぶリード線の長さを短
くすることができ、この部分で発生する寄生インピーダ
ンスを小さく抑えることができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は、本発明の一実施例における高周波回路装置の
斜視図であり、第２図は、同実施例のペデスタル部分の
みを拡大した斜視図、第３図は、同実施例のペデスタル
にＦＥＴチップを実装した時の斜視図である。
斜視図であり、第２図は、同実施例のペデスタル部分の
みを拡大した斜視図、第３図は、同実施例のペデスタル
にＦＥＴチップを実装した時の斜視図である。
第１図〜第３図において、３ａは接地導体のペデスタル
であり、第２図の拡大斜視図に示すようにＦＥＴチップ
を載置した時、ペデスタル及びＦＥＴチップの上面電極
部が同一もしくは略々同一平面となるように設けられた
凹部を有している。
であり、第２図の拡大斜視図に示すようにＦＥＴチップ
を載置した時、ペデスタル及びＦＥＴチップの上面電極
部が同一もしくは略々同一平面となるように設けられた
凹部を有している。
他の構成要素は第４図に示した従来の装置と同様なもの
であり、それらの要素には同一の符号を付して示す。
であり、それらの要素には同一の符号を付して示す。
上記構成によシ、第３図に示すようにＦＥＴチップ４の
ソース電極部６とベデスタ／１ｚ３ａの電極部とが同一
もしくは略々同一平面となるので、この間を接続するポ
ンディングワイヤー７の長さを短くできる。
ソース電極部６とベデスタ／１ｚ３ａの電極部とが同一
もしくは略々同一平面となるので、この間を接続するポ
ンディングワイヤー７の長さを短くできる。
なお、本発明の一実施例において、ＦＥＴ％ツブ４のド
レイン、ゲート電極部の高さ寸法が入出力側誘電体基板
２ａ 、２ｂのマイクロストリップ線路８の高さ寸法と
同一もしくは略々同一であれは、ＦＥＴチップ４のドレ
イン、ゲート電極部とマイクロストリップ線路６を接続
するポンディングワイヤー７の長さも短くでき、このポ
ンディングワイヤー７で発生する寄生インピーダンスを
小さく抑えることができる。
レイン、ゲート電極部の高さ寸法が入出力側誘電体基板
２ａ 、２ｂのマイクロストリップ線路８の高さ寸法と
同一もしくは略々同一であれは、ＦＥＴチップ４のドレ
イン、ゲート電極部とマイクロストリップ線路６を接続
するポンディングワイヤー７の長さも短くでき、このポ
ンディングワイヤー７で発生する寄生インピーダンスを
小さく抑えることができる。
発明の効果
以上のように本発明の高周波回路装置は、半導体チップ
の電極部と基板の電極部と接地導体の電極部を接続する
リード線の長さを短くすることができるため、リード線
の影響で発生する寄生インピーダンスを小さく抑えるこ
とができ、安定した高周波特性を得ることのできる。
の電極部と基板の電極部と接地導体の電極部を接続する
リード線の長さを短くすることができるため、リード線
の影響で発生する寄生インピーダンスを小さく抑えるこ
とができ、安定した高周波特性を得ることのできる。
第１図は本発明の一実施例における高周波回路装置の斜
視図、第２図は同実施例のペデスタル部分のみを拡大し
た斜視図、第３図は同実施例のペデスタルにＦＥＴチッ
プを実装した時の斜視図、第４図は従来の高周波回路装
置の斜視図である。 １・・・・・・金属筐体、２ａ・・・・・・入力側誘電
体基板、２ｂ・・・・・・出力側誘電体基板、３・・・
・・・ペデスタル、４・・・・・・ＦＥＴチップ、６・
・・・・・ソース電極、６・・・・・・マイクロストリ
ップ線路、７・・・・・・ポンディングワイヤー 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 第 図
視図、第２図は同実施例のペデスタル部分のみを拡大し
た斜視図、第３図は同実施例のペデスタルにＦＥＴチッ
プを実装した時の斜視図、第４図は従来の高周波回路装
置の斜視図である。 １・・・・・・金属筐体、２ａ・・・・・・入力側誘電
体基板、２ｂ・・・・・・出力側誘電体基板、３・・・
・・・ペデスタル、４・・・・・・ＦＥＴチップ、６・
・・・・・ソース電極、６・・・・・・マイクロストリ
ップ線路、７・・・・・・ポンディングワイヤー 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 第 図
Claims (3)
- （１）所定の間隙を有し、対向配置された第１，第２の
基板と、前記第１，第２の基板間に配置された接地導体
と、前記接地導体の凹部に、電極部が前記接地導体の電
極部と同一もしくは略々同一平面となるように載置され
た半導体チップとを備え、前記半導体チップの電極部と
前記第１，第２の基板の電極部と前記接地導体の電極部
とがリード線で接続されてなる高周波回路装置。 - （２）半導体チップの電極部の高さ寸法が第１，第２の
基板の電極部の高さ寸法と略々同じであることを特徴と
する特許請求の範囲第１項記載の高周波回路装置。 - （３）接地導体の凹部に、電極部が前記接地導体の電極
部と同一もしくは略々同一平面となるように載置された
半導体チップを備えてなる高周波回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63260812A JPH02107001A (ja) | 1988-10-17 | 1988-10-17 | 高周波回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63260812A JPH02107001A (ja) | 1988-10-17 | 1988-10-17 | 高周波回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02107001A true JPH02107001A (ja) | 1990-04-19 |
Family
ID=17353098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63260812A Pending JPH02107001A (ja) | 1988-10-17 | 1988-10-17 | 高周波回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02107001A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414387B1 (en) | 1999-09-20 | 2002-07-02 | Sharp Kabushiki Kaisha | Semiconductor device including a chip having high-frequency circuit blocks |
| US6492667B2 (en) | 1999-04-23 | 2002-12-10 | Sharp Kabushiki Kaisha | Radio frequency semiconductor apparatus |
-
1988
- 1988-10-17 JP JP63260812A patent/JPH02107001A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492667B2 (en) | 1999-04-23 | 2002-12-10 | Sharp Kabushiki Kaisha | Radio frequency semiconductor apparatus |
| US6414387B1 (en) | 1999-09-20 | 2002-07-02 | Sharp Kabushiki Kaisha | Semiconductor device including a chip having high-frequency circuit blocks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5376909A (en) | Device packaging | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| JPH0786460A (ja) | 半導体装置 | |
| US6023080A (en) | Input/output connection structure of a semiconductor device | |
| US6414387B1 (en) | Semiconductor device including a chip having high-frequency circuit blocks | |
| US5530285A (en) | Low-impedance surface-mount device | |
| JPS59143406A (ja) | 混成マイクロ波サブシステム | |
| JPH02107001A (ja) | 高周波回路装置 | |
| JP3034672B2 (ja) | 半導体装置実装体 | |
| JPS59112701A (ja) | マイクロ波集積回路 | |
| JP2570638B2 (ja) | 半導体用パッケージ | |
| JP2565283B2 (ja) | モノリシックマイクロ波集積回路 | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPH03175805A (ja) | 高周波半導体装置 | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ | |
| JPH066512Y2 (ja) | 集積回路パツケ−ジ | |
| JPS60113955A (ja) | シングル・ゲート型ＧａＡｓＦＥＴ | |
| JPS61123156A (ja) | 半導体装置 | |
| JPS6256684B2 (ja) | ||
| JPS5861652A (ja) | 半導体装置 | |
| JPH0340951B2 (ja) | ||
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPS59172271A (ja) | 半導体装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH02100344A (ja) | マイクロ波用半導体装置 |