JP2001044717A - マイクロ波用半導体装置 - Google Patents
マイクロ波用半導体装置Info
- Publication number
- JP2001044717A JP2001044717A JP21531799A JP21531799A JP2001044717A JP 2001044717 A JP2001044717 A JP 2001044717A JP 21531799 A JP21531799 A JP 21531799A JP 21531799 A JP21531799 A JP 21531799A JP 2001044717 A JP2001044717 A JP 2001044717A
- Authority
- JP
- Japan
- Prior art keywords
- strip line
- matching circuit
- semiconductor device
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電気的特性がよく、小型化が容易なマイクロ
波用半導体装置を提供すること。 【解決手段】 基板１９の表面に第１導体膜２０を形成
し、裏面に第２導体膜を形成して構成された整合回路１
６と、この整合回路１６を構成する第１導体膜２０の一
方の側の端部と複数の金属ワイヤＷで接続されたストリ
ップ線路１５とを具備したマイクロ波用半導体装置にお
いて、第１導体膜２０は、一方の側の端部と他方の側の
端部とで幅が相違している。
波用半導体装置を提供すること。 【解決手段】 基板１９の表面に第１導体膜２０を形成
し、裏面に第２導体膜を形成して構成された整合回路１
６と、この整合回路１６を構成する第１導体膜２０の一
方の側の端部と複数の金属ワイヤＷで接続されたストリ
ップ線路１５とを具備したマイクロ波用半導体装置にお
いて、第１導体膜２０は、一方の側の端部と他方の側の
端部とで幅が相違している。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯増幅
器などに使用されるマイクロ波用半導体装置に関する。
器などに使用されるマイクロ波用半導体装置に関する。
【０００２】
【従来の技術】マイクロ波用半導体装置、たとえばマイ
クロ波帯増幅器では、電力増幅素子としてＧａＡｓＦＥ
Ｔやバイポーラトランジスタが多く使用されている。そ
して、ＧａＡｓＦＥＴを使用したマイクロ波帯増幅器の
場合、増幅回路などを収納するパッケージ内部でインピ
ーダンス整合をとる内部整合型がよく用いられる。
クロ波帯増幅器では、電力増幅素子としてＧａＡｓＦＥ
Ｔやバイポーラトランジスタが多く使用されている。そ
して、ＧａＡｓＦＥＴを使用したマイクロ波帯増幅器の
場合、増幅回路などを収納するパッケージ内部でインピ
ーダンス整合をとる内部整合型がよく用いられる。
【０００３】ここで、従来のマイクロ波用半導体装置に
ついて図３を参照して説明する。符号３１はマイクロ波
帯増幅器を構成するパッケージで、パッケージ３１に
は、パッケージ３１を取り付けるための貫通孔３２が設
けられている。パッケージ３１の中央部には、所定高さ
の壁３３が矩形状に設けられ、図の上側に位置する壁部
分３３ａを貫通して入力用ストリップ線路３４が設けら
れている。入力用ストリップ線路３４は入力側ストリッ
プ線路３５に接続され、入力側ストリップ線路３５は、
整合回路を構成するコンデンサ３６に接続されている。
コンデンサ３６はＧａＡｓＦＥＴ３７の入力電極に接続
されている。
ついて図３を参照して説明する。符号３１はマイクロ波
帯増幅器を構成するパッケージで、パッケージ３１に
は、パッケージ３１を取り付けるための貫通孔３２が設
けられている。パッケージ３１の中央部には、所定高さ
の壁３３が矩形状に設けられ、図の上側に位置する壁部
分３３ａを貫通して入力用ストリップ線路３４が設けら
れている。入力用ストリップ線路３４は入力側ストリッ
プ線路３５に接続され、入力側ストリップ線路３５は、
整合回路を構成するコンデンサ３６に接続されている。
コンデンサ３６はＧａＡｓＦＥＴ３７の入力電極に接続
されている。
【０００４】上記の入力側ストリップ線路３５は、裏面
に接地電極が設けられた基板３８上に形成されている。
また、コンデンサ３６は、基板３９の表面に第１導電膜
４０を設け、裏面に第２導電膜（図示せず）を設けて構
成されている。
に接地電極が設けられた基板３８上に形成されている。
また、コンデンサ３６は、基板３９の表面に第１導電膜
４０を設け、裏面に第２導電膜（図示せず）を設けて構
成されている。
【０００５】また、ＧａＡｓＦＥＴ３７の出力電極は、
整合回路を構成するコンデンサ４１に接続され、コンデ
ンサ４１は出力側ストリップ線路４２に接続されてい
る。出力側ストリップ線路４２は出力用ストリップ線路
４３に接続され、出力用ストリップ線路４３は、図の下
側に位置する壁部分３３ｂを貫通している。
整合回路を構成するコンデンサ４１に接続され、コンデ
ンサ４１は出力側ストリップ線路４２に接続されてい
る。出力側ストリップ線路４２は出力用ストリップ線路
４３に接続され、出力用ストリップ線路４３は、図の下
側に位置する壁部分３３ｂを貫通している。
【０００６】上記のコンデンサ４１は、基板４４の表面
に第１導電膜４５を設け、裏面に第２導電膜（図示せ
ず）を設けて構成されている。また、出力側ストリップ
線路４２は裏面に接地電極（図示せず）が設けられた基
板４６上に形成されている。
に第１導電膜４５を設け、裏面に第２導電膜（図示せ
ず）を設けて構成されている。また、出力側ストリップ
線路４２は裏面に接地電極（図示せず）が設けられた基
板４６上に形成されている。
【０００７】なお、入力用ストリップ線路３４と入力側
ストリップ線路３５間、入力側ストリップ線路３５とコ
ンデンサ３６間、コンデンサ３６とＧａＡｓＦＥＴ３７
の入力電極間、ＧａＡｓＦＥＴ３７の出力電極とコンデ
ンサ４１間、コンデンサ４１と出力側ストリップ線路４
２間、出力側ストリップ線路４２と出力用ストリップ線
路４３間は、いずれも複数のボンディングワイヤＷで接
続されている。
ストリップ線路３５間、入力側ストリップ線路３５とコ
ンデンサ３６間、コンデンサ３６とＧａＡｓＦＥＴ３７
の入力電極間、ＧａＡｓＦＥＴ３７の出力電極とコンデ
ンサ４１間、コンデンサ４１と出力側ストリップ線路４
２間、出力側ストリップ線路４２と出力用ストリップ線
路４３間は、いずれも複数のボンディングワイヤＷで接
続されている。
【０００８】
【発明が解決しようとする課題】従来のマイクロ波用半
導体装置は、ＧａＡｓＦＥＴ３７の入力電極や出力電極
が１つの方向、たとえば図の場合は横方向に長い横長の
構成になっている。そして、コンデンサ３６、４１の幅
もそれぞれ、ＧａＡｓＦＥＴ３７との間を接続する複数
のボンディングワイヤＷの長さが一様になるように、Ｇ
ａＡｓＦＥＴ３７の入力電極や出力電極の幅に合わせた
大きさになっている。入力側ストリップ線路３５や出力
側ストリップ線路４２の幅も、同じ理由で、コンデンサ
３６、４１に接続する側がコンデンサ３６、４１の幅に
合わせた大きさになっている。
導体装置は、ＧａＡｓＦＥＴ３７の入力電極や出力電極
が１つの方向、たとえば図の場合は横方向に長い横長の
構成になっている。そして、コンデンサ３６、４１の幅
もそれぞれ、ＧａＡｓＦＥＴ３７との間を接続する複数
のボンディングワイヤＷの長さが一様になるように、Ｇ
ａＡｓＦＥＴ３７の入力電極や出力電極の幅に合わせた
大きさになっている。入力側ストリップ線路３５や出力
側ストリップ線路４２の幅も、同じ理由で、コンデンサ
３６、４１に接続する側がコンデンサ３６、４１の幅に
合わせた大きさになっている。
【０００９】一方、入力用ストリップ線路３４や出力用
ストリップ線路４３の幅は、その線路インピーダンスの
関係から、通常、ＧａＡｓＦＥＴ３７の入力電極や出力
電極の幅よりも狭くなっている。
ストリップ線路４３の幅は、その線路インピーダンスの
関係から、通常、ＧａＡｓＦＥＴ３７の入力電極や出力
電極の幅よりも狭くなっている。
【００１０】このため、入力側ストリップ線路３５や出
力側ストリップ線路４２はそれぞれ、コンデンサ３６、
４１の側で広く、入力用ストリップ線路３４や出力用ス
トリップ線路４３の側で狭くなっている。このような場
合、入力側ストリップ線路３５や出力側ストリップ線路
４２の線路幅が広い方から狭い方へと急激に変化する
と、伝送する信号に反射や放射が発生し、また、電磁界
分布が変化して、電圧定在波比などの電気的特性が悪化
してしまう。そのため、線路幅ができるだけ緩やかに変
化するように、入力側ストリップ線路３５や出力側スト
リップ線路４２は、ある距離をかけて線路幅を徐々に変
化させている。この場合、入力側ストリップ線路３５や
出力側ストリップ線路４２の長さが長くなり、それに伴
い、これらを設ける基板３８、４６も大きくなる。基板
４１、４２が大きくなると、熱歪みによって破損しやす
くなり、あるいは、マイクロ波用半導体装置の小型化が
困難になる。
力側ストリップ線路４２はそれぞれ、コンデンサ３６、
４１の側で広く、入力用ストリップ線路３４や出力用ス
トリップ線路４３の側で狭くなっている。このような場
合、入力側ストリップ線路３５や出力側ストリップ線路
４２の線路幅が広い方から狭い方へと急激に変化する
と、伝送する信号に反射や放射が発生し、また、電磁界
分布が変化して、電圧定在波比などの電気的特性が悪化
してしまう。そのため、線路幅ができるだけ緩やかに変
化するように、入力側ストリップ線路３５や出力側スト
リップ線路４２は、ある距離をかけて線路幅を徐々に変
化させている。この場合、入力側ストリップ線路３５や
出力側ストリップ線路４２の長さが長くなり、それに伴
い、これらを設ける基板３８、４６も大きくなる。基板
４１、４２が大きくなると、熱歪みによって破損しやす
くなり、あるいは、マイクロ波用半導体装置の小型化が
困難になる。
【００１１】また、全体を小型化するために、入力側ス
トリップ線路３５や出力側ストリップ線路４２の線路幅
の変化を急にすると、上記したような電気的特性が悪化
する場合がある。
トリップ線路３５や出力側ストリップ線路４２の線路幅
の変化を急にすると、上記したような電気的特性が悪化
する場合がある。
【００１２】本発明は、上記した欠点を解決するもの
で、電気的特性がよく、小型化が容易なマイクロ波用半
導体装置を提供することを目的としている。
で、電気的特性がよく、小型化が容易なマイクロ波用半
導体装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】本発明によれば、基板の
表面に第１導体膜を形成し、裏面に第２導体膜を形成し
て構成された整合回路と、この整合回路を構成する前記
第１導体膜の一方の側の端部と複数の金属ワイヤで接続
されたストリップ線路とを具備したマイクロ波用半導体
装置において、前記第１導体膜は、前記一方の側の端部
と他方の側の端部とで幅が相違している。
表面に第１導体膜を形成し、裏面に第２導体膜を形成し
て構成された整合回路と、この整合回路を構成する前記
第１導体膜の一方の側の端部と複数の金属ワイヤで接続
されたストリップ線路とを具備したマイクロ波用半導体
装置において、前記第１導体膜は、前記一方の側の端部
と他方の側の端部とで幅が相違している。
【００１４】
【発明の実施の形態】本発明の実施形態について、内部
整合型のマイクロ波帯増幅器を例にとり図１を参照して
説明する。符号１１はマイクロ波帯増幅器を構成するパ
ッケージで、パッケージ１１には、パッケージ１１を取
り付けるための貫通孔１２が設けられている。パッケー
ジ１１の中央部には、所定高さの壁１３が矩形状に形成
され、図の上側に位置する壁部分１３ａを貫通して入力
用ストリップ線路１４が設けられている。入力用ストリ
ップ線路１４は入力側ストリップ線路１５に接続され、
入力側ストリップ線路１５は、整合回路を構成するコン
デンサ１６に接続されている。また、コンデンサ１６は
ＧａＡｓＦＥＴ１７の入力電極に接続されている。
整合型のマイクロ波帯増幅器を例にとり図１を参照して
説明する。符号１１はマイクロ波帯増幅器を構成するパ
ッケージで、パッケージ１１には、パッケージ１１を取
り付けるための貫通孔１２が設けられている。パッケー
ジ１１の中央部には、所定高さの壁１３が矩形状に形成
され、図の上側に位置する壁部分１３ａを貫通して入力
用ストリップ線路１４が設けられている。入力用ストリ
ップ線路１４は入力側ストリップ線路１５に接続され、
入力側ストリップ線路１５は、整合回路を構成するコン
デンサ１６に接続されている。また、コンデンサ１６は
ＧａＡｓＦＥＴ１７の入力電極に接続されている。
【００１５】上記の入力側ストリップ線路１５は裏面に
接地電極が設けられた誘電体基板１８上に形成されてい
る。また、コンデンサ１６は、誘電体基板１９の表面に
第１導電膜２０を設け、裏面に第２導電膜（図示せず）
を設けて構成されている。この場合、第１導電膜２０の
部分が入力側ストリップ線路１５やＧａＡｓＦＥＴ１７
に接続されている。また、第１導電膜２０は、入力側ス
トリップ線路１５側に位置する一方の側の端部およびＧ
ａＡｓＦＥＴ１７側に位置する他方の側の端部が、それ
ぞれ信号の伝送方向に対して垂直方向に設けられ、か
つ、互いに平行に形成され、また、入力側ストリップ線
路１５側の端部がＧａＡｓＦＥＴ１７側の端部よりも短
い台形状に形成されている。
接地電極が設けられた誘電体基板１８上に形成されてい
る。また、コンデンサ１６は、誘電体基板１９の表面に
第１導電膜２０を設け、裏面に第２導電膜（図示せず）
を設けて構成されている。この場合、第１導電膜２０の
部分が入力側ストリップ線路１５やＧａＡｓＦＥＴ１７
に接続されている。また、第１導電膜２０は、入力側ス
トリップ線路１５側に位置する一方の側の端部およびＧ
ａＡｓＦＥＴ１７側に位置する他方の側の端部が、それ
ぞれ信号の伝送方向に対して垂直方向に設けられ、か
つ、互いに平行に形成され、また、入力側ストリップ線
路１５側の端部がＧａＡｓＦＥＴ１７側の端部よりも短
い台形状に形成されている。
【００１６】ＧａＡｓＦＥＴ１７の出力電極は整合回路
を構成するコンデンサ２１に接続され、コンデンサ２１
は出力側ストリップ線路２２に接続されている。出力側
ストリップ線路２２は出力用ストリップ線路２３に接続
され、出力用ストリップ線路２３は、図の下側に位置す
る壁部分１３ｂを貫通している。
を構成するコンデンサ２１に接続され、コンデンサ２１
は出力側ストリップ線路２２に接続されている。出力側
ストリップ線路２２は出力用ストリップ線路２３に接続
され、出力用ストリップ線路２３は、図の下側に位置す
る壁部分１３ｂを貫通している。
【００１７】上記のコンデンサ２１は、誘電体基板２４
の表面に第１導電膜２５を設け、裏面に第２導電膜（図
示せず）を設けて構成されている。この場合、第１導電
膜２５の部分がＧａＡｓＦＥＴ１７や出力側ストリップ
線路２２に接続されている。また、第１導電膜２５は、
ＧａＡｓＦＥＴ１７側に位置する一方の側の端部および
出力側ストリップ線路２２側に位置する他方の側の端部
が、それぞれ信号の伝送方向に対して垂直方向に設けら
れ、かつ、互いに平行に形成され、また、ＧａＡｓＦＥ
Ｔ１７側に位置する一方の側の端部が出力側ストリップ
線路２２側に位置する他方の側の端部よりも長い５角形
状に形成されている。出力側ストリップ線路２２は裏面
に接地電極が設けられた誘電体基板２６上に形成されて
いる。
の表面に第１導電膜２５を設け、裏面に第２導電膜（図
示せず）を設けて構成されている。この場合、第１導電
膜２５の部分がＧａＡｓＦＥＴ１７や出力側ストリップ
線路２２に接続されている。また、第１導電膜２５は、
ＧａＡｓＦＥＴ１７側に位置する一方の側の端部および
出力側ストリップ線路２２側に位置する他方の側の端部
が、それぞれ信号の伝送方向に対して垂直方向に設けら
れ、かつ、互いに平行に形成され、また、ＧａＡｓＦＥ
Ｔ１７側に位置する一方の側の端部が出力側ストリップ
線路２２側に位置する他方の側の端部よりも長い５角形
状に形成されている。出力側ストリップ線路２２は裏面
に接地電極が設けられた誘電体基板２６上に形成されて
いる。
【００１８】なお、入力側ストリップ線路１５やコンデ
ンサ１６、ＧａＡｓＦＥＴ１７、コンデンサ２１、出力
側ストリップ線路２２はいずれも、壁１３で囲まれた空
間内に設けられている。また、壁１３上部の開口は図示
しない蓋などによって封止される。
ンサ１６、ＧａＡｓＦＥＴ１７、コンデンサ２１、出力
側ストリップ線路２２はいずれも、壁１３で囲まれた空
間内に設けられている。また、壁１３上部の開口は図示
しない蓋などによって封止される。
【００１９】また、入力用ストリップ線路１４と入力側
ストリップ線路１５間、入力側ストリップ線路１５とコ
ンデンサ１６間、コンデンサ１６とＧａＡｓＦＥＴ１７
の入力電極間、ＧａＡｓＦＥＴ１７の出力電極とコンデ
ンサ２１間、コンデンサ２１と出力側ストリップ線路２
２間、出力側ストリップ線路２２と出力用ストリップ線
路２３間は、いずれも複数のボンディングワイヤＷで接
続されている。
ストリップ線路１５間、入力側ストリップ線路１５とコ
ンデンサ１６間、コンデンサ１６とＧａＡｓＦＥＴ１７
の入力電極間、ＧａＡｓＦＥＴ１７の出力電極とコンデ
ンサ２１間、コンデンサ２１と出力側ストリップ線路２
２間、出力側ストリップ線路２２と出力用ストリップ線
路２３間は、いずれも複数のボンディングワイヤＷで接
続されている。
【００２０】上記した構成において、たとえば、入力用
ストリップ線路１４から信号が入力する。入力した信号
は、入力側ストリップ線路１５およびコンデンサ１６を
経てＧａＡｓＦＥＴ１７で増幅される。そして、増幅さ
れた信号は、コンデンサ２１や出力側ストリップ線路２
２を経て、出力用ストリップ線路２３から出力される。
ストリップ線路１４から信号が入力する。入力した信号
は、入力側ストリップ線路１５およびコンデンサ１６を
経てＧａＡｓＦＥＴ１７で増幅される。そして、増幅さ
れた信号は、コンデンサ２１や出力側ストリップ線路２
２を経て、出力用ストリップ線路２３から出力される。
【００２１】上記した構成によれば、コンデンサ１６、
２１を構成するそれぞれの第１導体膜２０、２５の形状
が、ＧａＡｓＦＥＴ１７側の端部が長く、入力側ストリ
ップ線路１５や出力側ストリップ線路２２側の端部が短
くなっている。
２１を構成するそれぞれの第１導体膜２０、２５の形状
が、ＧａＡｓＦＥＴ１７側の端部が長く、入力側ストリ
ップ線路１５や出力側ストリップ線路２２側の端部が短
くなっている。
【００２２】この場合、入力側ストリップ線路１５はコ
ンデンサ１６側の辺を短くでき、コンデンサ１６側から
入力用ストリップ線路１４側への線路幅の変化を小さく
できる。そのため、線路幅の急激な変化がなくなり、電
気的特性が改善する。また、入力側ストリップ線路１５
の長さが短くなって基板１８も小さくなる。
ンデンサ１６側の辺を短くでき、コンデンサ１６側から
入力用ストリップ線路１４側への線路幅の変化を小さく
できる。そのため、線路幅の急激な変化がなくなり、電
気的特性が改善する。また、入力側ストリップ線路１５
の長さが短くなって基板１８も小さくなる。
【００２３】更に、出力側ストリップ線路２２はコンデ
ンサ２１側の辺を短くでき、コンデンサ２１側から出力
用ストリップ線路２３側への線路幅の変化を小さくでき
る。そのため、線路幅の急激な変化がなくなり、電気的
特性が改善する。また、出力側ストリップ線路２２の長
さが短くなって基板２６も小さくなる。
ンサ２１側の辺を短くでき、コンデンサ２１側から出力
用ストリップ線路２３側への線路幅の変化を小さくでき
る。そのため、線路幅の急激な変化がなくなり、電気的
特性が改善する。また、出力側ストリップ線路２２の長
さが短くなって基板２６も小さくなる。
【００２４】上記したように、本発明によれば、入力側
ストリップ線路１５や出力側ストリップ線路２２を構成
する基板１８、２６が小さくなり、熱歪みによる破損が
なくなる。また、線路幅の急激な変化が必要でないた
め、伝送する信号の電気的特性も改善する。
ストリップ線路１５や出力側ストリップ線路２２を構成
する基板１８、２６が小さくなり、熱歪みによる破損が
なくなる。また、線路幅の急激な変化が必要でないた
め、伝送する信号の電気的特性も改善する。
【００２５】次に、本発明の他の実施形態について図２
を参照して説明する。図２も、内部整合型のマイクロ波
帯増幅器の例で、図１に対応する部分には同じ符号を付
し、重複する説明を一部省略する。
を参照して説明する。図２も、内部整合型のマイクロ波
帯増幅器の例で、図１に対応する部分には同じ符号を付
し、重複する説明を一部省略する。
【００２６】符号１５は入力側ストリップ線路で、この
入力側ストリップ線路１５の両側、すなわち信号の伝送
方向に対してその左右両側に、入力側の整合回路を構成
する所定長Ｌｉの終端開放の２つのスタブＳｉが設けら
れている。なお、入力側ストリップ線路１５および２つ
のスタブＳｉは共通の誘電体基板２０１上に形成され、
誘電体基板２０１の裏面には接地電極（図示せず）が設
けられている。また、符号２２は出力側ストリップ線路
で、この出力側ストリップ線路２２の両側、すなわち信
号の伝送方向に対してその左右両側に、出力側の整合回
路を構成する所定長Ｌｏの終端開放の２つのスタブＳｏ
が設けられている。なお、出力側ストリップ線路２２お
よび２つのスタブＳｏは共通の誘電体基板２０２上に形
成され、誘電体基板２０２の裏面には接地電極（図示せ
ず）が設けられている。
入力側ストリップ線路１５の両側、すなわち信号の伝送
方向に対してその左右両側に、入力側の整合回路を構成
する所定長Ｌｉの終端開放の２つのスタブＳｉが設けら
れている。なお、入力側ストリップ線路１５および２つ
のスタブＳｉは共通の誘電体基板２０１上に形成され、
誘電体基板２０１の裏面には接地電極（図示せず）が設
けられている。また、符号２２は出力側ストリップ線路
で、この出力側ストリップ線路２２の両側、すなわち信
号の伝送方向に対してその左右両側に、出力側の整合回
路を構成する所定長Ｌｏの終端開放の２つのスタブＳｏ
が設けられている。なお、出力側ストリップ線路２２お
よび２つのスタブＳｏは共通の誘電体基板２０２上に形
成され、誘電体基板２０２の裏面には接地電極（図示せ
ず）が設けられている。
【００２７】また、入力側ストリップ線路１５およびス
タブＳｉ、そして、出力側ストリップ線路２２およびス
タブＳｏそれぞれのＧａＡｓＦＥＴ１７側に位置する一
方の側の端部は、信号の伝送方向に対して垂直方向に設
けられている。また、入力側ストリップ線路１５および
出力側ストリップ線路２２の他方の側の端部も、信号の
伝送方向に対して垂直方向に設けられ、かつ、一方の側
の端部よりも幅が狭くなっている。
タブＳｉ、そして、出力側ストリップ線路２２およびス
タブＳｏそれぞれのＧａＡｓＦＥＴ１７側に位置する一
方の側の端部は、信号の伝送方向に対して垂直方向に設
けられている。また、入力側ストリップ線路１５および
出力側ストリップ線路２２の他方の側の端部も、信号の
伝送方向に対して垂直方向に設けられ、かつ、一方の側
の端部よりも幅が狭くなっている。
【００２８】上記した構成によれば、入力側ストリップ
線路１５のＧａＡｓＦＥＴ１７側は、整合回路を構成す
るスタブＳｉを含め、ＧａＡｓＦＥＴ１７の入力電極と
平行して長く構成されている。したがって、入力側スト
リップ線路１５とＧａＡｓＦＥＴ１７との接続は、スタ
ブＳｉを利用して、一様な長さの複数のワイヤＷで接続
できる。この場合、入力側ストリップ線路１５のＧａＡ
ｓＦＥＴ１７側の幅を狭くできる。そのため、入力側ス
トリップ線路１５の線路幅の急激な変化がなくなり、電
気的特性が改善する。また、入力側ストリップ線路１５
と整合回路を構成するスタブＳｉが共通の誘電体基板２
０１上に形成されているため、両者を接続するワイヤＷ
のボンディングも不要となり、製造作業が簡略化する。
線路１５のＧａＡｓＦＥＴ１７側は、整合回路を構成す
るスタブＳｉを含め、ＧａＡｓＦＥＴ１７の入力電極と
平行して長く構成されている。したがって、入力側スト
リップ線路１５とＧａＡｓＦＥＴ１７との接続は、スタ
ブＳｉを利用して、一様な長さの複数のワイヤＷで接続
できる。この場合、入力側ストリップ線路１５のＧａＡ
ｓＦＥＴ１７側の幅を狭くできる。そのため、入力側ス
トリップ線路１５の線路幅の急激な変化がなくなり、電
気的特性が改善する。また、入力側ストリップ線路１５
と整合回路を構成するスタブＳｉが共通の誘電体基板２
０１上に形成されているため、両者を接続するワイヤＷ
のボンディングも不要となり、製造作業が簡略化する。
【００２９】また、出力側ストリップ線路２２のＧａＡ
ｓＦＥＴ１７側は、整合回路を構成するスタブＳｏを含
め、ＧａＡｓＦＥＴ１７のの出力電極と平行して長く構
成されている。したがって、出力側ストリップ線路２２
とＧａＡｓＦＥＴ１７との接続は、スタブＳｏを利用し
て、一様な長さの複数のワイヤＷで接続できる。この場
合、出力側ストリップ線路２２のＧａＡｓＦＥＴ１７側
の幅を狭くできる。したがって、出力側ストリップ線路
２２の線路幅の急激な変化がなくなり、電気的特性が改
善する。また、出力側ストリップ線路２２と整合回路を
構成するスタブＳｏが共通の誘電体基板２０２上に形成
されているため、両者を接続するワイヤＷのボンディン
グも不要となり、製造作業が簡略化する。
ｓＦＥＴ１７側は、整合回路を構成するスタブＳｏを含
め、ＧａＡｓＦＥＴ１７のの出力電極と平行して長く構
成されている。したがって、出力側ストリップ線路２２
とＧａＡｓＦＥＴ１７との接続は、スタブＳｏを利用し
て、一様な長さの複数のワイヤＷで接続できる。この場
合、出力側ストリップ線路２２のＧａＡｓＦＥＴ１７側
の幅を狭くできる。したがって、出力側ストリップ線路
２２の線路幅の急激な変化がなくなり、電気的特性が改
善する。また、出力側ストリップ線路２２と整合回路を
構成するスタブＳｏが共通の誘電体基板２０２上に形成
されているため、両者を接続するワイヤＷのボンディン
グも不要となり、製造作業が簡略化する。
【００３０】上記した各実施形態では、入力側ストリッ
プ線路および出力側ストリップ線路の両方について、Ｇ
ａＡｓＦＥＴ側の幅を狭くし、線路幅の急激な変化をな
くしている。しかし、線路幅の急激な変化をなくす構造
は、入力側ストリップ線路および出力側ストリップ線路
の一方だけにすることもできる。
プ線路および出力側ストリップ線路の両方について、Ｇ
ａＡｓＦＥＴ側の幅を狭くし、線路幅の急激な変化をな
くしている。しかし、線路幅の急激な変化をなくす構造
は、入力側ストリップ線路および出力側ストリップ線路
の一方だけにすることもできる。
【００３１】上記したように、本発明によれば、誘電体
基板の熱歪みによる破損が少なくなり、また、伝送する
信号の電気的特性が改善し、小型化が容易で、信頼性が
向上した内部整合型マイクロ波用半導体装置を提供でき
る。
基板の熱歪みによる破損が少なくなり、また、伝送する
信号の電気的特性が改善し、小型化が容易で、信頼性が
向上した内部整合型マイクロ波用半導体装置を提供でき
る。
【００３２】
【発明の効果】本発明によれば、電気的特性がよく、小
型化できるマイクロ波用半導体装置を実現できる。
型化できるマイクロ波用半導体装置を実現できる。
【図１】本発明の実施形態を説明するための平面図であ
る。
る。
【図２】本発明の他の実施形態を説明するための平面図
である。
である。
【図３】従来例を説明するための平面図である。
１１…パッケージ １２…貫通孔 １３…壁 １４…入力用ストリップ線路 １５…入力側ストリップ線路 １６…コンデンサ １７…ＧａＡｓＦＥＴ １８…基板 １９…基板 ２０…第１導電膜 ２１…コンデンサ ２２…出力側ストリップ線路 ２３…出力用ストリップ線路 ２４…基板 ２５…第１導電膜 ２６…基板 Ｗ…ボンディングワイヤ
Claims (7)
- 【請求項１】 基板の表面に第１導体膜を形成し、裏面
に第２導体膜を形成して構成された整合回路と、この整
合回路を構成する前記第１導体膜の一方の側の端部と複
数の金属ワイヤで接続されたストリップ線路とを具備し
たマイクロ波用半導体装置において、前記第１導体膜
は、前記一方の側の端部と他方の側の端部とで幅が相違
するマイクロ波用半導体装置。 - 【請求項２】 第１導体膜の他方の側の端部と複数の金
属ワイヤで増幅素子が接続された請求項１記載のマイク
ロ波用半導体装置。 - 【請求項３】 基板の表面に第１導体膜を形成し、裏面
に第２導体膜を形成して構成された整合回路と、この整
合回路を構成する前記第１導体膜の一方の側の端部と複
数の金属ワイヤで接続された第１ストリップ線路と、第
１導体膜の他方の側の端部と複数の金属ワイヤで接続さ
れた増幅素子と、前記整合回路および前記第１ストリッ
プ線路、前記増幅素子をそれぞれ収納する空間を形成す
る壁部分が設けられたパッケージと、前記第１ストリッ
プ線路と複数の金属ワイヤで接続され、前記パッケージ
の壁部分を貫通する第２ストリップ線路とを具備したマ
イクロ波用半導体装置において、前記第１導体膜は、前
記一方の側の端部と前記他方の側の端部とで幅が相違す
るマイクロ波用半導体装置。 - 【請求項４】 基板の表面に形成された所定線路長のス
タブで構成された整合回路と、この整合回路に接続され
る一方の側の端部が他方の側の端部よりも線路幅が大き
い第１ストリップ線路と、この第１ストリップ線路の前
記他方の側の端部と複数の金属ワイヤで接続された第２
ストリップ線路とを具備したマイクロ波用半導体装置。 - 【請求項５】 スタブおよび第１ストリップ線路の一方
の側の端部それぞれと複数のワイヤで増幅素子が接続さ
れた請求項４記載のマイクロ波用半導体装置。 - 【請求項６】 基板の裏面に接地電極が設けられ、スタ
ブおよび第１ストリップ線路が共通の基板上に設けられ
た請求項４記載のマイクロ波用半導体装置。 - 【請求項７】 基板の表面に形成された所定線路長のス
タブで構成された整合回路と、この整合回路に接続され
る一方の側の端部が他方の側の端部よりも線路幅が大き
く、前記整合回路と共通の基板上に設けられた第１スト
リップ線路と、前記スタブおよび前記第１ストリップ線
路の一方の側の端部それぞれと複数の金属ワイヤで接続
された増幅素子と、前記整合回路および前記第１ストリ
ップ線路、前記増幅素子をそれぞれ収納する空間を形成
する壁部分が設けられたパッケージと、前記第１ストリ
ップ線路の他方の側の端部と複数の金属ワイヤで接続さ
れ、前記パッケージの壁部分を貫通する第２ストリップ
線路とを具備したマイクロ波用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21531799A JP2001044717A (ja) | 1999-07-29 | 1999-07-29 | マイクロ波用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21531799A JP2001044717A (ja) | 1999-07-29 | 1999-07-29 | マイクロ波用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044717A true JP2001044717A (ja) | 2001-02-16 |
Family
ID=16670318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21531799A Abandoned JP2001044717A (ja) | 1999-07-29 | 1999-07-29 | マイクロ波用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001044717A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007066406A1 (ja) * | 2005-12-08 | 2007-06-14 | The University Of Tokyo | 通信装置 |
| JP2007208671A (ja) * | 2006-02-02 | 2007-08-16 | Mitsubishi Electric Corp | マイクロ波モジュール用パッケージ |
| JP2009159591A (ja) * | 2007-12-06 | 2009-07-16 | Mitsubishi Electric Corp | 高周波増幅器 |
| JP7163524B1 (ja) | 2022-03-28 | 2022-10-31 | 株式会社フジクラ | デジタル移相回路及びデジタル移相器 |
-
1999
- 1999-07-29 JP JP21531799A patent/JP2001044717A/ja not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007066406A1 (ja) * | 2005-12-08 | 2007-06-14 | The University Of Tokyo | 通信装置 |
| JP2007208671A (ja) * | 2006-02-02 | 2007-08-16 | Mitsubishi Electric Corp | マイクロ波モジュール用パッケージ |
| JP2009159591A (ja) * | 2007-12-06 | 2009-07-16 | Mitsubishi Electric Corp | 高周波増幅器 |
| JP7163524B1 (ja) | 2022-03-28 | 2022-10-31 | 株式会社フジクラ | デジタル移相回路及びデジタル移相器 |
| WO2023188654A1 (ja) * | 2022-03-28 | 2023-10-05 | 株式会社フジクラ | デジタル移相回路及びデジタル移相器 |
| JP2023144860A (ja) * | 2022-03-28 | 2023-10-11 | 株式会社フジクラ | デジタル移相回路及びデジタル移相器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521431A (en) | Semiconductor device with lead frame of molded container | |
| JPS6349402B2 (ja) | ||
| JPH11238851A (ja) | 集積回路装置およびそれを用いた通信機 | |
| US6762493B2 (en) | Microwave integrated circuit | |
| JPS59143406A (ja) | 混成マイクロ波サブシステム | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JP2755250B2 (ja) | 半導体集積回路 | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JP3514610B2 (ja) | マイクロ波装置用パッケージ | |
| JP2534841B2 (ja) | マイクロ波集積回路用外囲器 | |
| JP3051430B2 (ja) | マイクロ波集積回路 | |
| JP3311279B2 (ja) | 超高周波用パッケージ | |
| WO2022260141A1 (ja) | 受動素子及び電子装置 | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JP3317123B2 (ja) | マイクロ波回路装置 | |
| JP2878900B2 (ja) | 高出力半導体増幅器 | |
| JP3916988B2 (ja) | 高周波モジュール | |
| JPH0763121B2 (ja) | モノリシツクマイクロ波集積回路 | |
| JPH05136607A (ja) | 電力増幅用マイクロ波トランジスタ | |
| JP3667136B2 (ja) | 高周波電力増幅器モジュール | |
| JP3981506B2 (ja) | 高周波パッケージ | |
| JP2839023B2 (ja) | 半導体パッケージ及びそれを用いた増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040120 |