JPS6349402B2 - - Google Patents
Info
- Publication number
- JPS6349402B2 JPS6349402B2 JP1049784A JP1049784A JPS6349402B2 JP S6349402 B2 JPS6349402 B2 JP S6349402B2 JP 1049784 A JP1049784 A JP 1049784A JP 1049784 A JP1049784 A JP 1049784A JP S6349402 B2 JPS6349402 B2 JP S6349402B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- slot
- coplanar
- conductor
- coplanar line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
- H01P5/1015—Coplanar line transitions to Slotline or finline
Landscapes
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明はマイクロ波・ミリ波集積回路におい
て用いられ、コプレーナ線路とスロツト線路とを
結合する変換回路に関するものである。
て用いられ、コプレーナ線路とスロツト線路とを
結合する変換回路に関するものである。
＜従来技術＞
マイクロ波・ミリ波集積回路を構成する伝送線
路としては、不平衡線路としてマイクロストリツ
プ線路、コプレーナ線路があり、平衡線路として
スロツト線路等がある。このうちスロツト線路は
逆相分配回路が容易に構成できる利点をもつため
周波数変換回路、変調回路等に多用されるが、こ
の際不平衡形の他の線路との変換（結合）が必要
となる。
路としては、不平衡線路としてマイクロストリツ
プ線路、コプレーナ線路があり、平衡線路として
スロツト線路等がある。このうちスロツト線路は
逆相分配回路が容易に構成できる利点をもつため
周波数変換回路、変調回路等に多用されるが、こ
の際不平衡形の他の線路との変換（結合）が必要
となる。
第１図及び第２図にコプレーナ線路とスロツト
線路との変換回路の従来例を示す。誘電体基板１
１上にコプレーナ線路１２が形成され、コプレー
ナ線路１２は外側導体１３，１４と中心導体１５
とよりなる。外側導体１３及び中心導体１５間の
スロツトが延長されてスロツト線路１６が誘電体
基板１１上に形成され、外側導体１４及び中心導
体１５間のスロツトが延長されてスロツト線路１
７が形成される。コプレーナ線路１２とスロツト
線路１６，１７との接続点で外側導体１３及び１
４が短絡線１８で接続される。スロツト線路１７
は４分の１波長の長さで短絡してあるため短絡線
１８の接続点では開放条件を与える。
線路との変換回路の従来例を示す。誘電体基板１
１上にコプレーナ線路１２が形成され、コプレー
ナ線路１２は外側導体１３，１４と中心導体１５
とよりなる。外側導体１３及び中心導体１５間の
スロツトが延長されてスロツト線路１６が誘電体
基板１１上に形成され、外側導体１４及び中心導
体１５間のスロツトが延長されてスロツト線路１
７が形成される。コプレーナ線路１２とスロツト
線路１６，１７との接続点で外側導体１３及び１
４が短絡線１８で接続される。スロツト線路１７
は４分の１波長の長さで短絡してあるため短絡線
１８の接続点では開放条件を与える。
したがつてこの従来の回路の等価回路は第２図
に示すように表わすことができ、コプレーナ線路
１２とスロツト線路１６との変換が行なわれる。
しかしこの従来の回路は相反回路であるため、入
出力の分離がれておらず、例えば線路１６に接続
された回路から反射がある場合は、その反射波は
そのままコプレーナ線路１２へ現れる。この反射
波が望ましくない場合には更にアイソレータを設
けてこの反射波を除去する必要があるという欠点
があつた。また４分の１波長線路１７を用いるた
め、全体の回路が大きくなりがちであつた。これ
らは歩留まり向上のため回路面積の小形化が要求
されるとともにアイソレータの実現が困難なモノ
リシツク集積回路への適用に際しては特に著しい
欠点となる。
に示すように表わすことができ、コプレーナ線路
１２とスロツト線路１６との変換が行なわれる。
しかしこの従来の回路は相反回路であるため、入
出力の分離がれておらず、例えば線路１６に接続
された回路から反射がある場合は、その反射波は
そのままコプレーナ線路１２へ現れる。この反射
波が望ましくない場合には更にアイソレータを設
けてこの反射波を除去する必要があるという欠点
があつた。また４分の１波長線路１７を用いるた
め、全体の回路が大きくなりがちであつた。これ
らは歩留まり向上のため回路面積の小形化が要求
されるとともにアイソレータの実現が困難なモノ
リシツク集積回路への適用に際しては特に著しい
欠点となる。
＜発明の目的＞
この発明はこれらの欠点を除去するため、電界
効果トランジスタ（FET）を変換部分に用いる
ことにより、小形で入出力の分離のよいコプレー
ナ線路・スロツト線路変換回路を提供することを
目的とするものである。
効果トランジスタ（FET）を変換部分に用いる
ことにより、小形で入出力の分離のよいコプレー
ナ線路・スロツト線路変換回路を提供することを
目的とするものである。
＜第１実施例＞
第４図はこの発明の第１実施例を示し、第１図
と対応する部分に同一符号を付けてある。コプレ
ーナ線路１２及びスロツト線路１６の接続部にお
いて誘電体基板１１上にパツケージ入りFET１
９が設けられる。スロツト線路１６を構成する一
方の導体はコプレーナ線路１２の一方の外側導体
１４と接続され、他方の導体２１は外側導体１３
と分離される。FET１９のソース端子２２，２
３はそれぞれ導体１３，１４に接続され、ゲート
端子２４は中心導体１５に接続され、ドレイン端
子２５は導体２１に接続される。導体１５，２１
にそれぞれバイアス供給端子２６，２７がそれぞ
れ接続される。
と対応する部分に同一符号を付けてある。コプレ
ーナ線路１２及びスロツト線路１６の接続部にお
いて誘電体基板１１上にパツケージ入りFET１
９が設けられる。スロツト線路１６を構成する一
方の導体はコプレーナ線路１２の一方の外側導体
１４と接続され、他方の導体２１は外側導体１３
と分離される。FET１９のソース端子２２，２
３はそれぞれ導体１３，１４に接続され、ゲート
端子２４は中心導体１５に接続され、ドレイン端
子２５は導体２１に接続される。導体１５，２１
にそれぞれバイアス供給端子２６，２７がそれぞ
れ接続される。
この構成によればコプレーナ線路１２が入力線
路、スロツト線路１６が出力線路となり、その等
価回路は第５図のようになる。同図に示すように
コプレーナ線路１２よりFET１９のゲート・ソ
ース間に印加された信号ｖが増幅され、電流gmv
（gmはFETの相互コンダクタンス）としてドレ
イン・ソース間に出力されてスロツト線路１６に
加えられる。このためコプレーナ線路１２とスロ
ツト線路１６との間の変換が行われるとともに
FET１９により増幅作用があり、またFET１９
により入出力の分離が良好である。
路、スロツト線路１６が出力線路となり、その等
価回路は第５図のようになる。同図に示すように
コプレーナ線路１２よりFET１９のゲート・ソ
ース間に印加された信号ｖが増幅され、電流gmv
（gmはFETの相互コンダクタンス）としてドレ
イン・ソース間に出力されてスロツト線路１６に
加えられる。このためコプレーナ線路１２とスロ
ツト線路１６との間の変換が行われるとともに
FET１９により増幅作用があり、またFET１９
により入出力の分離が良好である。
ゲート端子２４、ドレイン端子２５をそれぞれ
導体２１，１５に接続してもよい。この場合には
スロツト線路１６が入力線路、コプレーナ線路１
２が出力線路となり、等価回路は第６図に示すよ
うになる。同様にスロツト線路１６からの信号は
FET１９のゲート・ソース間に印加され、その
増幅出力はコプレーナ線路１２に印加される。
導体２１，１５に接続してもよい。この場合には
スロツト線路１６が入力線路、コプレーナ線路１
２が出力線路となり、等価回路は第６図に示すよ
うになる。同様にスロツト線路１６からの信号は
FET１９のゲート・ソース間に印加され、その
増幅出力はコプレーナ線路１２に印加される。
＜第２実施例＞
第７図は第２の実施例を示し、回路全体を半導
体基板上に形成し、モノリシツク集積回路とした
例である。半導体基板２８上に第４図と同様にコ
プレーナ線路１２、スロツト線路１６が形成さ
れ、更にこれら線路１２，１６の接続部において
半導体基板２８にFET２９が形成される。FET
２９のソース電極３１、ゲート電極３２、ドレイ
ン電極３３はそれぞれ導体１３，１４、中心導体
１５、導体２１にそれぞれ接続される。導体１
３，１４はソース電極３１を通じて接続され、そ
の接続部と中心導体１５及びゲート電極の接続部
とは互に絶縁される。第１の実施例と同様にコプ
レーナ線路１２により入力された信号は増幅され
てスロツト線路１６へ出力される。
体基板上に形成し、モノリシツク集積回路とした
例である。半導体基板２８上に第４図と同様にコ
プレーナ線路１２、スロツト線路１６が形成さ
れ、更にこれら線路１２，１６の接続部において
半導体基板２８にFET２９が形成される。FET
２９のソース電極３１、ゲート電極３２、ドレイ
ン電極３３はそれぞれ導体１３，１４、中心導体
１５、導体２１にそれぞれ接続される。導体１
３，１４はソース電極３１を通じて接続され、そ
の接続部と中心導体１５及びゲート電極の接続部
とは互に絶縁される。第１の実施例と同様にコプ
レーナ線路１２により入力された信号は増幅され
てスロツト線路１６へ出力される。
＜第３実施例＞
第８図はこの発明の第３の実施例を示し、スロ
ツト線路１６を入力線路とした例である。FET
２９のソース電極３１、ゲート電極３２、ドレイ
ン電極３３はそれぞれ導体１３，１４、導体２
１、中心導体３３に接続される。これらの例にお
いても入出力の分離が良好であるとともに極めて
小形にでき、モノシリツク集積回路に適してい
る。
ツト線路１６を入力線路とした例である。FET
２９のソース電極３１、ゲート電極３２、ドレイ
ン電極３３はそれぞれ導体１３，１４、導体２
１、中心導体３３に接続される。これらの例にお
いても入出力の分離が良好であるとともに極めて
小形にでき、モノシリツク集積回路に適してい
る。
＜効果＞
以上説明したようにこの発明によれば、入出力
の分離がよく、増幅作用をもつコプレーナ線路・
スロツト線路変換回路を実現できる。この発明の
回路は入力と出力とのアイソレータの機能をあわ
せもち、かつ極めて小形にできるため、特に平衡
形周波数変換器、平衡形変調器等、スロツト線路
を用いた各種モノリシツク、マイクロ波・ミリ波
集積回路への応用に際して有効である。
の分離がよく、増幅作用をもつコプレーナ線路・
スロツト線路変換回路を実現できる。この発明の
回路は入力と出力とのアイソレータの機能をあわ
せもち、かつ極めて小形にできるため、特に平衡
形周波数変換器、平衡形変調器等、スロツト線路
を用いた各種モノリシツク、マイクロ波・ミリ波
集積回路への応用に際して有効である。
第１図は従来のコプレーナ線路・スロツト線路
変換回路を示す平面図、第２図は第１図のAA′線
断面図、第３図はその等価回路図、第４図はこの
発明の第１の実施例を示す平面図、第５図はその
等価回路図、第６図は第４図においてゲート端子
２４とドレイン端子２５とを接続換えした場合の
等価回路図、第７図はこの発明の第２の実施例を
示す平面図、第８図はこの発明の第３の実施例を
示す平面図である。 １１：誘電体基板、１２：コプレーナ線路、１
３，１４：コプレーナ線路外側導体、１５：コプ
レーナ線路中心導体、１６：スロツト線路、１
８：短絡線、１９：パツケージ入り電界効果トラ
ンジスタ（FET）、２２，２３：ソース端子、２
４：ゲート端子、２５：ドレイン端子、２６，２
７：バイアス印加端子、２８：半導体基板、２
９：半導体基板２８に形成されたFET、３１：
ソース電極、３２：ゲート電極、３３：ドレイン
電極。
変換回路を示す平面図、第２図は第１図のAA′線
断面図、第３図はその等価回路図、第４図はこの
発明の第１の実施例を示す平面図、第５図はその
等価回路図、第６図は第４図においてゲート端子
２４とドレイン端子２５とを接続換えした場合の
等価回路図、第７図はこの発明の第２の実施例を
示す平面図、第８図はこの発明の第３の実施例を
示す平面図である。 １１：誘電体基板、１２：コプレーナ線路、１
３，１４：コプレーナ線路外側導体、１５：コプ
レーナ線路中心導体、１６：スロツト線路、１
８：短絡線、１９：パツケージ入り電界効果トラ
ンジスタ（FET）、２２，２３：ソース端子、２
４：ゲート端子、２５：ドレイン端子、２６，２
７：バイアス印加端子、２８：半導体基板、２
９：半導体基板２８に形成されたFET、３１：
ソース電極、３２：ゲート電極、３３：ドレイン
電極。
Claims (1)
- １ 基板上にコプレーナ線路及びスロツト線路が
それぞれその一端を互に近接して形成され、その
コプレーナ線路の外側２導体と上記スロツト線路
を構成する２導体のうちの一方の導体とが互に接
続され、上記コプレーナ線路及びスロツト線路の
近接点に電界効果トランジスタが設けられ、その
電界効果トランジスタのソース電極が上記外側２
導体に接続され、ゲート電極が上記コプレーナ線
路の中心導体又は上記スロツト線路を構成する２
導体の他方の導体に接続され、ドレイン電極が上
記スロツト線路を構成する２導体の他方の導体又
は上記コプレーナ線路の中心導体に接続されて成
るコプレーナ線路・スロツト線路変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1049784A JPS60153602A (ja) | 1984-01-23 | 1984-01-23 | コプレ−ナ線路・スロツト線路変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1049784A JPS60153602A (ja) | 1984-01-23 | 1984-01-23 | コプレ−ナ線路・スロツト線路変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153602A JPS60153602A (ja) | 1985-08-13 |
| JPS6349402B2 true JPS6349402B2 (ja) | 1988-10-04 |
Family
ID=11751826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1049784A Granted JPS60153602A (ja) | 1984-01-23 | 1984-01-23 | コプレ−ナ線路・スロツト線路変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153602A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07217868A (ja) * | 1994-01-28 | 1995-08-18 | Takemori Toyonaga | 自動式ガスコンロ調節システム |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164504A (ja) * | 1986-12-25 | 1988-07-07 | A T R Koudenpa Tsushin Kenkyusho:Kk | 半導体装置 |
| JPS63240102A (ja) * | 1987-03-26 | 1988-10-05 | A T R Koudenpa Tsushin Kenkyusho:Kk | マイクロ波線路変換装置 |
| JPS63309001A (ja) * | 1987-06-10 | 1988-12-16 | A T R Koudenpa Tsushin Kenkyusho:Kk | マイクロ波集積回路装置 |
| US5610563A (en) * | 1994-09-26 | 1997-03-11 | Endgate Corporation | Slot line to CPW circuit structure |
| US5978666A (en) * | 1994-09-26 | 1999-11-02 | Endgate Corporation | Slotline-mounted flip chip structures |
| US6094114A (en) * | 1994-09-26 | 2000-07-25 | Endgate Corporation | Slotline-to-slotline mounted flip chip |
| US5983089A (en) * | 1994-09-26 | 1999-11-09 | Endgate Corporation | Slotline-mounted flip chip |
| US5550518A (en) * | 1995-06-12 | 1996-08-27 | Endgate Corporation | Miniature active conversion between microstrip and coplanar wave guide |
| US5821815A (en) * | 1996-09-25 | 1998-10-13 | Endgate Corporation | Miniature active conversion between slotline and coplanar waveguide |
| JP3067675B2 (ja) | 1997-02-27 | 2000-07-17 | 株式会社村田製作所 | 平面誘電体集積回路 |
| JP3119191B2 (ja) * | 1997-02-27 | 2000-12-18 | 株式会社村田製作所 | 平面誘電体集積回路 |
| EP0880194A1 (en) * | 1997-05-21 | 1998-11-25 | Ulrich D. Dr. Keil | Stripline transition device |
| JP3622732B2 (ja) * | 2002-02-27 | 2005-02-23 | 株式会社村田製作所 | 電界効果トランジスタ素子 |
-
1984
- 1984-01-23 JP JP1049784A patent/JPS60153602A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07217868A (ja) * | 1994-01-28 | 1995-08-18 | Takemori Toyonaga | 自動式ガスコンロ調節システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60153602A (ja) | 1985-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU681050B2 (en) | Coplanar waveguide-mounted flip chip | |
| JP2605502B2 (ja) | パッケージ | |
| JPS6349402B2 (ja) | ||
| JPH0452642B2 (ja) | ||
| JP2001501066A (ja) | スロットラインとコプレーナ導波路との間の小型能動変換器 | |
| US5075645A (en) | Matching circuit for high frequency transistor | |
| US4857869A (en) | High frequency push-pull transformer | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| EP0817275B1 (en) | High-frequency FET | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| JP2669066B2 (ja) | インピーダンス変換回路 | |
| JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
| JP2737874B2 (ja) | 半導体線路変換装置 | |
| JP2594558B2 (ja) | 電界効果型トランジスタ | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPH0528811Y2 (ja) | ||
| JPS6349922B2 (ja) | ||
| JP2514377B2 (ja) | 方向性結合器 | |
| JP2534841B2 (ja) | マイクロ波集積回路用外囲器 | |
| JPS63187701A (ja) | マイクロ波線路変換装置 | |
| JPS5849042B2 (ja) | マイクロ波トランジスタ回路装置 | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JPH0817291B2 (ja) | マイクロ波回路 | |
| JPS6399604A (ja) | 高周波半導体装置 | |
| JPS60106205A (ja) | モノリシツクｆｅｔ発振器 |