JPS63240102A - マイクロ波線路変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、マイクロストリップ線路と共平面線路を接続
するマイクロ波線路変換装置に関する。

以下、マイクロ波線路とは概ねＩＧＨｚ以上の周波数の
信号を伝送するための線路であって、コプレナー線路、
又はスロット線路等の共平面線路、並びにマイクロスト
リップ線路等をいう。

［従来の技術］ 第７図（Ａ）、（Ｂ）および（Ｃ）は、マイクロストリ
ップ線路４とスロット線路７の線路変換回路の第１の従
来例を示す図であって、■は半導体基板、２は半導体基
板ｌの上表面上に形成されたマイクロストリップ線路の
ストリップ導体、３は半導体基板１の下表面上に形成さ
れたマイクロストリップ線路の接地導体、４はストリッ
プ導体２および接地導体３により構成されるマイクロス
トリップ線路、５及び６は半導体基板ｌ上に互いに共平
面関係でかつストリップ導体２と共平面関係で形成され
た導体、７は導体５および６により構成されるスロット
線路、８は導体５と接地導体３を接続するためのスルー
ホールである。導体２が線路変換部５０において導体６
に接続され、また、導体５がスルーホール８の内周面に
形成された導体８ａを介して接地導体３に接続されて接
地される。

以上のように構成された線路変換回路において、マイク
ロストリップ線路４にマイクロ波信号を人力すると、マ
イクロストリップ線路４のストリップ導体２と接地導体
３の間に生じる電磁界はスルーホールの導体８ａを介し
て、導体５と導体６で構成されるスロット線路７に伝送
されるため、マイクロストリップ線路４とスロット線路
７との線路変換を実現できる。

第８図（Ａ）および（Ｂ）は、マイクロストリップ線路
４とコプレナー線路１２間の線路変換回路を示す第２の
従来例を示す図である。第８図（Ａ）および（Ｂ）にお
いて、上述の図面と同一のものについては闇−の符号を
付ｊ７ている８ この第ンの従来例が第１の従来例と異なるのは、（＋）
半導体基板ｌの図面右側部分が中心導体９と外側導体１
０．１１から構成されるコプレナー線路１２に置き換え
られたこと、並びに、（２）上記（１）に伴って、線路
変換部５０近傍の外側導体ｔｏ、ｔｔの形成位置の半導
体基板ｌにそれぞれスルーホール８，１３が形成され、
該スルーホール８，１３の内周面に導体が形成されるこ
とである。なお、導体２は線路変換部５０において導体
９に接続される。

以上のように構成することにより、外側導体１０．１１
がそれぞれスルーホール８．１３の導体８ａ、１３ａを
介して接地導体３に接続されて接地され、ここで、この
マイクロストリップ線路４にマイクロ波信号を入力する
と、マイクロストリップ線路４のストリップ導体２と接
地導体３の間に生じる電磁界はスルーホール８，１３の
導体８ａ、１３ａを介して外側導体ｔｏ、ｔｔと中心導
体９で構成されるコプレナー線路１２に伝送されるため
、マイクロストリップ線路４とコプレナー線路１２二」 との線路変換が可能である。

［発明が解決しようとする問題点］ しかしながら、これらの従来回路は相反回路であるため
入出力の電気的分離がとれておらず、例えばマイクロ波
信号がマイクロストリップ線路４からスロット線路７又
はコプレナー線路１２等の共平面線路に伝送される場合
、該共平面線路に接続された回路から反射があれば、そ
の反射波がそのまま入力側のマイクロストリップ線路４
へ現れることになる。この反射波が望ましくない場合に
は、更にアイソレータを設けてこの反射波を除去する必
要があるという問題点があった。

本発明の目的は以上の問題点を解決し、アイソレータを
用いず、簡単な回路で入出力線路間の電気的分離を良好
に行うことができるマイクロ波線路変換装置を提供する
ことにある。

［問題点を解決するための手段］ 本発明は、第１と第３の端子間に所定の入力インピーダ
ンスを有し、第２と第３の端子間に所定の出力インピー
ダンスを有するトランジスタと、上記トランジスタの第
１と第３の端子間に接続されるマイクロストリップ線路
と、上記トランジスタの第２と第３の端子間に接続され
る共平面線路とを備えたことを特徴とする。

また、本発明は、第１と第３の端子間に所定の人力イン
ピーダンスを有し、第２と第３の端子間に所定の出力イ
ンピーダンスを有するトランジスタと、上記トランジス
タの第１と第３の端子間に接続される共平面線路と、上
記トランジスタの第２と第３の端子間に接続されるマイ
クロストリップ線路とを備えたことを特徴とする。

［作用］ 前者のように構成することにより、マイクロストリップ
線路に人力されたマイクロ波信号が、上記トランジスタ
において、上記入力インピーダンスから上記出力インピ
ーダンスにインピーダンス変換された後、上記共平面線
路に出力される。　−また、後者のように構成すること
により、共平面線路に入力されたマイクロ波信号が、上
記トランジスタにおいて、上記入力インピーダンスから
上記出力インピーダンスにインピーダンス変換された後
、上記マイクロストリップ線路に出力される。

［実施例］ 第１の実施例 第１図（Ａ）は、本発明の第１の実施例であるストリッ
プ導体２と接地導体３から成るマイクロストリップ線路
４とコプレナー線路１２間の線路変換回路の平面図、第
１図（Ｂ）は第１図（Ａ）の回路のＤ−Ｄ’線について
の縦断面図、第１図（Ｃ）は第１図（Ａ）の回路のＥ−
Ｅ′線についての縦断面図である。第１図（Ａ）ないし
くＣ）において、上述の図面と同一のものについては同
一の符号を付している。この線路変換回路は、線路変換
部にゲート接地のショットキーゲートの電界効果トラン
ジスタ２０（以下、ＭＥＳＦＥＴという。）を備え、入
出力線路４，１２間の電気的分離を行うことを特徴とし
ている。

下表面全面に接地導体３が形成された半絶締性のＧａＡ
ｓ半導体半導体基板中央位置の上表面から不純物イオン
を注入して動作層２４を形成した後、２個のゲート電極
２１ａ及び２１ｂが、ソース電極２２が形成される上記
動作層２４の略中央位置からそれぞれ所定間隔離れて、
上記動作層２４上にそれぞれ導体１０．１１と一体的に
形成される。

ここで、該ゲート電極２＋ａ、２１ｂの各平面形状は、
長手のゲート幅Ｗの辺とゲート長ｇの辺を有する長方形
状であって、該ゲート電極２１ａ、２１ｂのゲート幅Ｗ
の辺は出力コプレナー線路１２の中心導体９の長手方向
の辺と平行しており、各ゲート電極２１ａ、２１ｂのゲ
ート長ｇ方向の各−辺が導体１０．１１と接続される。

さらに、ソース電極２２が、上記両ゲート電極２１ａ、
２１ｂを間にはさんでかつ所定間隔だけ離れて上記動作
層２４上に導体９と一体的に形成される。該ソース電極
２２の平面形状は長方形状であって、該ソース電極２２
の長手方向の辺が上記ゲート電極２１ａと２１ｂのゲー
ト幅Ｗ方向の辺と平行している。また、２個のドレイン
電極２３ａ及び２３ｂが、ソース電極２２が形成された
側の反対側である上記両ゲート電極２１ａと２１ｂの外
側に、それぞれ上記ゲート電極２１ａと２１ｂと所定間
隔離れて上記動作層２４上に、それぞれ導体２と一体的
に形成される。該ドレイン電極２３ａ。

２３ｂの平面形状は長方形状であって、該ドレイン電極
２３ａ、２３ｂの長手方向の辺が上記ゲート電極２１ａ
、２１ｂの長手のゲート幅Ｗ方向の辺と平行している。

以上のように半導体基板１上に、ソース電極２２とゲー
ト電極２１ａ、２１ｂ間に所定の入力インピーダンスを
有するとともにドレイン電極２３ａ。

２３ｂとゲート電極２１ａ、２１ｂ間に所定の出力イン
ピーダンスを有するデュアルゲート型ゲート接地ＭＥＳ
ＦＥＴ２０が形成される。

上記ＭＥＳＦＥＴ２Ｑの形成位装置の図上右側の半導体
基板ｌ上に中心導体９及び外側導体１０゜２を有するコ
プレナー線路１２が形成される。

該中心導体９の平面形状はＭＥＳＦＥＴ２０のゲート長
ｇ方向の幅Ｑ、と長手の辺を有する長方形状であって、
該中心導体９のＭＥＳＦ”ＥＴ２０側の幅Ｑ、の一辺が
ＭＥＳＦ’ＥＴ２０のソース電極２２のゲート長ｇ方向
の一辺と接続される。また、該中心導体９の両側に所定
間隔乙だけ離れて外側導体１０．１１が中心導体９と共
平面関係で形成される。この外側導体１０．１１の平面
形状は略長方形状であって、外側導体１０．１１のゲー
ト長ｇ方向の各−辺がそれぞれＭＥＳＦＥＴ２０のゲー
ト電極２１ａ、２１ｂのゲート長ｇの各−辺と接続され
る。

また、ＭＥＳＦＥＴ２０近傍の外側導体１０゜２が形成
された半導体基板ｌに、それぞれ上述の従来例と同様に
略円柱形状のスルーホール８゜１３が形成され、該スル
ーホール８．１３の内周面に導体８ａ、１３ｇが形成さ
れる。これによって、外側導体１０．１１がそれぞれス
ルーホールの導体８ａ、１３ａを介して接地導体３に接
続されて接地される。

さらに、上記ＭＥＳＦＥＴ２０の形成位置の図上左側の
半導体基板１上にマイクロストリップ線路４のストリッ
プ導体２がＭＥＳＦＥＴ２０のドレイン電極２３ａ、２
３ｂと一体的に形成される。

該導体２の平面形状はＭＥＳＦ’ＥＴ２０のゲート長ｇ
方向の幅Ｉ２１と長手の辺を有する略長方形状であって
、導体２のＭＥＳＦＥＴ２０側の幅＆、ノー辺がドレイ
ン電極２３ａ、２３ｂのゲート長ｇ方向の各−辺と接続
される。

以上のように構成することにより、マイクロストリップ
線路４のストリップ導体２がＭＥＳＰＥＴ２０のドレイ
ン電極２３ａ、２３ｂに接続され、また、ＭＥＳＦＥＴ
２０のゲート電極２１ａ、２１ｂがそれぞれコプレナー
線路１２の外側導体１０゜１１に接続されるとともに、
スルーホール８．１３の導体８ａ、１３ａを介して接地
導体３に接続される。さらに、ＭＥＳＦＥＴ２０のソー
ス電極２２がコプレナー線路Ｉ２の中心導体９に接続さ
れる。

なお、接地導体３を半導体基板ｌの下表面全面に形成し
ているが、マイクロストリップ線路４のストリップ導体
２及びスルーホール８，１３が形成された半導体基板ｌ
の表面にのみ形成してもよい。すなわち、導体２が、マ
イクロストリップ線路４のストリップ導体として動作す
るように、かつコプレナー線路１２の外側導体１０，１
１７’ｌ＜スルーホールの導体８，１３を介して接地導
体３に接続できるように、接地導体３が形成されていれ
ば必要十分である。このことは、以下の実施例でも同様
である。

以上のように構成された線路変換回路において、例えば
、マイクロ波信号が、中心導体９と接地導体ｔｏ、ｔｔ
から構成されるコプレナー線路１２に公知の接続端子等
（図示せず）を介して人力されたとき、該マイクロ波信
号はゲート接地ＭＥＳＦＥＴ２０に入力され、上記入力
インピーダンスから上記出力インピーダンスへのインピ
ーダンス変換並びに増幅等の処理がなされた後、マイク
ロストリップ線路４に出力される。ＭＥＳＦＥＴ２０の
ソース電極２２とドレイン電極２３ａ、２３ｂ間には公
知の通り電気的分離作用があるので、入出力線路４．１
２間が電気的に分離され、マイクロストリップ線路４に
接続された回路から反射があつても、その反射波がその
ままコプレナー線路１２へ現れることはない。したがっ
て、反射波に対するアイソレータ等の上述の対策が不要
になる。また、上記のように構成されたゲート接地ＭＥ
ＳＦＥＴ２０を用いた線路変換回路は、ＭＥＳＦ’ＥＴ
２０のゲート電極２１ａ、２１ｂのゲート輪重を調整す
ることによって、ソース電極２２側から見た該回路の入
力インピーダンスをコプレナー線路１２の特性インピー
ダンスに整合させることができる。

さらに、上記線路変換回路において、入出力線路４．１
２とＭＥＳＦＥＴ２０が一体化されて構成されているの
で、該回路を小型に形成できる。従。

て、該線路変換回路をマイクロ波集積回路に適用するこ
とができるという利点がある。

以上の第１の実施例において、コプレナー線路１２を人
力線路として用い、マイクロストリップ線路４を出力線
路として用いるため、２２をソース電極とし、２３ａ及
び２３ｂをそれぞれドレイン電極として形成したが、こ
れに限らず、マイクロストリップ線路４を入力線路とし
て用い、コプレナー線路Ｉ２を出力線路として用いるた
め、２２をドレイン電極とし、２３ａ及び２３ｂをソー
ス電極として形成してもよい。以下、ドレイン電極２２
とソース電極２３ａ、２３ｂを有するゲート接地ＭＥＳ
ＦＥＴ２０を用いたこの線路変換回路を第■の実施例の
変形例という。この場合、ＭＥＳＦＥＴ２０のゲート電
極２１ｇ、２１ｂのゲート幅ｇを調整することによって
、ソース電極２３ａ、２３ｂ側から見た入力インピーダ
ンスをマイクロストリップ線路４の特性インピーダンス
に整合させることができるとともに、上述の第１の実施
例の効果を、　　有する。

第２の実施例 第２図は、本発明の第２実施例であるストリップ導体２
と接地導体３から成る入力マイクロストリップ線路４と
出力コプレナー線路１２間の線路変換回路の平面図であ
る。第２図において上述の図面と同一のものについては
同一の符号を付している。

この第２の実施例の線路変換回路が第１の実施例と異な
るのは、 （１）マイクロストリップ線路４のストリップ導体２が
ＭＥＳＦ’ＥＴ２０のゲート電極２１ａ、２１ｂと一体
的に形成されて接続されること、（２）コプレナー線路
１２の中心導体９がＭＥＳＦＥＴ２０のソース電極２２
と一体的に形成されて接続されること、 （３）コプレナー線路１２の外側導体ｔｏ、ｉｔがそれ
ぞれＭＥＳＦＥ丁２０のドレイン電極２３ａ。

２３ｂと一体的に形成されて接続されること、並びに （４）上記マイクロストリップ線路４とコプレナー線路
１２を接続するＭＥＳＦＥＴ２０がドレイン接地ＦＥＴ
回路として働くことである。以下、上記相違点について
詳細に説明する。

ＭＥＳＦＥＴ２０が第１の実施例と同様に半導体基板ｌ
の略中央位置に形成され、コプレナー線路１２の外側導
体ｔｏ、ｔｔがそれぞれＭＥＳＦＥＴ２０の図上上側、
右上側並びに下側、右下側の半導体基板１上に該線路１
２の中心導体９と所定間隔ｅ４だけ離れかつ中心導体９
と共平面関係で形成される。該外、側導体１０．１１の
平面形状はＭＥＳＦＥＴ２０（７）ゲート長ｇ方向の辺
とＭＥＳＦＥＴ２０の幅Ｗ方向の辺とを有する略長方形
状であって、該外側導体１０．１１の幅Ｗ方向の各−辺
がそれぞれＭＥＳＦＥＴ２０のドレイン電極２３ａ、２
３ｂの幅Ｗ方向の辺と一体的に接続される。

なお、中心導体９は第１の実施例と同様に、ＭＥＳＦＥ
Ｔ２０のソース電極２２と一体的に半導体基板ｌ上に形
成されて接続される。

また、ドレイン電極２３ａ、２３ｂ近傍の外側導体ｔｏ
、ｉｔが形成された半導体基板１に、それぞれ上述と同
様に、スルーホール８．１３が形成され、スルーホール
８．Ｉ３の各内周面に導体８ａ。

１３ａが形成される。これによって、外側導体ｌ０１１
１がそれぞれスルーホール導体８ａ、１３ａを介して接
地導体３に接続されて接地される。

さらに、上記ＭＥＳＦＥＴ２０の形成位置の図上左側の
半導体基板１上にマイクロストリップ線路４のストリッ
プ導体２がＭＥＳＦＥＴ２０のゲ−ト電極２１ａ、２１
ｂと一体的に形成される。該導体２の平面形状は第１の
実施例と同様の略長方形状であって、該ストリップ導体
２のＭＥＳＦＥＴ２０側の幅Ｉ２Ｉの一辺がゲート電極
２１ａ、２１ｂのゲート長ｇ方向の一辺と接続される。

以上のように構成され、ゲート電極２１ａ、２１ｂとド
レイン電極２３ａ、２３ｂ間に所定の人力インピーダン
スを有するとともにソース電極２２とドレイン電極２３
ａ、２３ｂ間に所定の出力インピーダンスを有するドレ
イン接地ＭＥＳＦＥＴ２０を用いた入力マイクロストリ
ップ線路４と出力コプレナー線路１２間の線路変換回路
においては、マイクロ波信号を、人力マイクロストリッ
プ線路４から、インピーダンス変換等の機能を有するド
レイン接地ＭＥＳＦＥＴ２０を介して、出力コプレナー
線路１２に伝送することができるとともに、第１の実施
例と同様に、入出力線路４．１２間が電気的に分離され
コプレナー線路１２に接続された回路から反射があって
も、該反射波がそのままマイクロストリップ線路４へ現
れることはない。

したがって、反射波に対するアイソレータ等の対策が不
要になる。また、上記のように構成されたドレイン接地
ＭＥＳＦＥＴ２０を用いた線路変換回路は、ＭＥＳＦＥ
Ｔ２０のゲート電極２１ａ、２１ｂのゲート幅Ｗを調整
することによって、ソース電極２２側から見た該回路の
出力インピーダンスをコプレナー線路１２の特性インピ
ーダンスに整合させることができる。さらに、上記線路
変換回路においては、入出力線路４．１２とＭＥＳＦＥ
Ｔ２０が一体化されているので、該回路を小型に形成で
きる。

以上の第２の実施例において、２２をソース電極とし、
２３ａ及び２３ｂをそれぞれドレイン電極として形成し
たが、これに限らず、２２をドレイン電極とし、２３ａ
及び２３ｂをソース電極として形成してもよい。以下、
ドレイン電極２２とソース電極２３ａ、２３ｂを有する
ＭＥＳＦＥＴ２０を用いたこの線路変換回路を第２の実
施例の変形例という。この第２の実施例の変形例におい
ては、ソース電極２３ａ、２３ｂがそれぞれ外側導体１
０゜１１、並びにスルーホールの導体８ａ、１３ａを介
して接地導体３に接続されて接地される。従って、人力
マイクロストリップ線路４と出力コプレナー線路Ｉ２に
接続され、ゲート電極２１ａ、２１ｂとソース電極２３
ａ、２３ｂ間に所定の入力インピーダンスを有するとと
もにドレイン電極２２とソース電＋ｆ＋２３ａ、２３ｂ
間に所定の出力インピーダンスを有するソース接地ＭＥ
ＳＦＥＴ２０を用いた線路変換回路を構成することがで
き、公知の通り、ソース接地ＭＥＳＦＥＴ２０を用いた
回路は大きな増幅度を有するので、上述の第２の実施例
の効果に加え、大きな増幅度の増幅機能を有するマイク
ロ波線路変換回路を提供できる。

匙ｌΔχ籠匹 第３図は、本発明の第３の実施例である入力コプレナー
線路１２と、ストリップ導体２及び接地導体３から成る
出力マイクロストリップ線路４間の線路変換回路の平面
図である。第３図において、上述の図面と同一のものに
ついては同一の符号を付している。

この第３実施例の線路変換回路が第２の実施例と異なる
のは、 （り人力コプレナー線路１２の中心導体９がＭＥＳＦＥ
Ｔ２０のゲート電極２１ａ、２１ｂと一体的に形成され
て接続されること、並びに （２）出力マイクロストリップ線路４のストリップ導体
２がＭＥＳＦＥＴ２０のソース電極２２と一体的に形成
されて接続されることである。以下、上記相違点につい
て詳細に説明する。

ＭＥＳＦＥＴ２０が上述と同様に半導体基板ｌの略中央
位置に形成され、入力コプレナー線路１２の外側導体ｔ
ｏ、ｔｔが上述の第２の実施例と同様に半導体基板ｌ上
に形成される。入力コプレナー線路１２の中心導体９は
ＭＥＳＦＥＴ２０のゲート電極２１ａ、２１ｂと一体的
に、外側導体１０．１１と所定間隔ｅ４だけ離れてかつ
外側導体ｌ０１１１と共平面関係で形成される。該中心
導体９の平面形状はＭＥＳＦＥＴ２０のゲート長ｇ方向
の幅σ３と長手の辺を有する略長方形状であって、該中
心導体９のＭＥＳＦＥＴ２０側の幅Ｑ３の−辺がＭＥＳ
ＦＥＴ２０のゲート電極２１ａ、２　ｌｂのゲート長ｇ
の各−辺と接続される。

また、上記ＭＥＳＦＥＴ２０の形成位置の図上左側の半
導体基板ｌ上に、マイクロストリップ線路４のストリッ
プ導体２がＭＥＳＦＥＴ２０のソース電極２２と一体的
に形成される。該導体２の平面形状は第２の実施例と同
様の略長方形状であって、導体２のＭＥＳＦＥＴ２０側
の輪重の一辺がソース電極２２のゲート長ｇ方向の一辺
と接続される。

以上のように構成されたドレイン接＠ＭＥＳＩＥＴ２０
を用いた線路変換回路においては、マイクロ波信号を入
力コプレナー線路１２からドレイン接地ＭＥＳＦ’ＥＴ
２０を介して出力マイクロストリップ線路４に伝送する
ことができるとともに、第２実施例と同様に入出力線路
１２．４間が電気的に分離され、マイクロストリップ線
路４に接続された回路から反射があっても、その反射波
がそのままコプレナー線路１２へ現れることはない。

したがって、反射波に対するアイソレータ等の対策が不
要になる。また、上記のように構成されたドレイン接地
ＭＥＳＦＥＴ２０を用いた線路変換回路においては、Ｍ
ＥＳＦＥＴ２０のゲート電極２１ａ、２１ｂのゲート幅
Ｗを調整することによって、ソース電極２２側から見た
該回路の出力インピーダンスをマイクロストリップ線路
４の特性インピーダンスに整合させることができる。さ
らに、上記線路変換回路において、入出力線路１２．４
とＭＥＳＦＥＴ２０が一体化されているので、該線路変
換回路を小型に形成できる。

以上の第３の実施例において、２２をソース電極とし、
２３ａ及び２３ｂをそれぞれドレイン電極として形成し
たが、これに限らず、２２をトレイン電極とし、２３ａ
及び２３ｂをソース電極として形成してもよい。以下に
、ドレイン電極２２とソース電極２３ａ、２３ｂを有す
るソース接地ＭＥＳＦＥＴ２０を用いたこの線路変換回
路を第３の実施例の変形例という。この第３の実施例の
変形例の線路変換回路は、上述の第３の実施例の効果を
有するともに、第２実施例の変形例と同様に太きな増幅
度を有する増幅機能を有する。

第３の実施例 第４図（Ａ）は本発明の第４の実施例であるストリップ
導体２と接地導体３から成る人力マイクロストリップ線
路４と出力スロット線路７間の線路変換回路の平面図で
あり、第４図（Ｂ）は第４図（Ａ）の回路のＦ−Ｆ’線
についての縦断面図である。

第４図（Ａ）及び（Ｂ）において、上述の図面と同一の
らのについては同一の符号を付している。

第４図（Ａ）及び（Ｂ）において、下表面全面に接地導
体３が形成された半絶縁性ＧａＡｓ半導体基板ｌの図上
略中央位置であってＭＥＳＦＥＴ２０ａが形成される位
置の全面上に、半導体基板１の上表面から不純物イオン
を注入して動作層２４ａを形成する。ＭＥＳＦＥＴ２０
ａのゲート電極２１が上記動作層２４ａの略中央位置に
出力スロット線路７の接地導体５と一体的に形成され、
ここで、該ゲート電極２１の平面形状は長手のゲート幅
Ｗとゲート長ｇの２辺を有する長方形状である。さらに
、ソース電極２２及びドレイン電極２３が。

上記ゲート電極２１を間にはさんで、それぞれゲート電
極２１と所定の間隔だけ離れて、上記動作層２４ａ上に
それぞれ入力マイクロストリップ線路４のストリップ導
体２及び出力スロット線路７の導体６と一体的に形成さ
れる。ここで、ソース電極２２及びドレイン電極２３の
各平面形状は長方形状であって、該電極２２及び２３の
長手方向の辺が上記ゲート電極２１のゲート幅Ｗ方向の
辺と平行している。

半導体基板ｌ内の動作層２４ａ上に、以上のように公知
の方法で形成されたゲート電極２１．ソース電極２２及
びドレイン電極２３によって、シングルゲート型ＭＥＳ
ＦＥＴ２０ａを構成している。

上記ＭＥＳＦＥＴ２０ａの形成位置の図上左側の半導体
基板ｌ上に、マイクロストリップ線路４のストリップ導
体２がＭＥＳＦＥＴ２０ａのソース電極２２と一体的に
形成される。該導体２の平面形状はＭＥＳＦＥＴ２０ａ
のゲート長ｇ方向の幅Ｉ２．と長手の辺を有する略長方
形状であって、導体２のＭＥＳＦＥＴ２０ａ側の幅Ｑｌ
の一辺がソース電極２２のゲート長ｇ方向の一辺と接続
される。

下表面全面に接地導体３が形成された半導体基板ｌ上に
、ストリップ導体２が形成されているので、ストリップ
導体２と接地導体３によって入力マイクロストリップ線
路４を構成している。ここで、接地導体３を上述のよう
に半導体基板ｌの下表面全面に形成しているが、これに
限らず、少なくとも、上記ストリップ導体２及び後述す
るスルーホール８が形成された半導体基板ｌの下表面に
のみ形成するようにしてもよい。このことは以下の実施
例においても同様である。

さらに、上記ＭＥＳＦＥＴ２０ａの形成位置の図上右下
側の半導体基板ｉ上に出力スロット線路７の接地導体５
がＭＥＳＦＥＴ２０ａのゲート電極２１と一体的にかつ
導体６と所定間隔ｅ５だけ離れて形成される。接地導体
５の平面形状はＭＥＳＦＥＴ２０ａのゲート長ｇ方向の
一辺とゲート幅Ｗ方向の一辺を有する略長方形状であっ
て、ストリップ導体２との静電容量結合を少なくし入出
力線路４．７間の分離を良好に行うために該接地導体５
の図上左下端部が一部カットされた形状となっており、
接地導体５のＭＥＳＦＥＴ２Ｏａ側のゲート長ｇ方向の
一辺がゲート電極２１のｇ方向の一辺と接続される。こ
こで、ＭＥＳＦＥＴ２０ａ近傍の接地導体５の形成位置
の半導体基板ｌに上述と同様にスルーホール８が形成さ
れ、該スルーホール８の内周面に導体８ａが形成される
。これによって、接地導体５がスルーホール８の導体８
ａを介して接地導体３に接続される。

またさらに、上記ＭＥＳＦＥＴ２０ａの形成位置の図上
上側及び右上側の半導体基板ｌ上に出力スロット線路７
の導体６がＭＥＳＦＥＴ２０ａのドレイン電極２３と一
体的にかつ接地導体５と所定間隔Ｑ、たけ離れて共平面
関係で形成される。導体６の平面形状はＭＥＳＦＥＴ２
０ａのゲート長ｇ方向の一辺と幅Ｗ方向の一辺を有する
略長方形状であって、ストリップ導体２との静電容量結
合を少なくしかつ入出力線路４．７間の分離を良好に行
うために該導体６の図上左上端部が一部カットされた形
状となっており、導体６のＭＥＳＦＥＴ２０ａ側の幅Ｗ
方向の一辺がドレイン電極２３の幅Ｗ方向の一辺と接続
される。従って、上記導体６と接地導体５によって、出
力スロット線路７を構成している。

以上のように構成することにより、ゲート接地ＭＥＳＦ
ＥＴ２０ａを用いた入力マイクロストリップ線路４と出
力スロット線路７間の線路変換回路を構成するこ、とが
でき、マイクロ波信号を入力マイクロストリップ線路４
からゲート接地ＭＥＳＦＥＴ２０ａを介して出力スロッ
ト線路７に伝送させることができる。

ＭＥＳＦＥＴ２０ａのソース電極２２とドレイン電極２
３間には電気的分離作用があるので、入出力線路４．７
間が電気的に分離され、スロット線路７に接続された回
路から反射があっても、その反射波がそのままマイクロ
ストリップ線路４へ現れることはない。したがって、反
射波に対するアイソレータ等の対策が不要になる。また
、上記のように構成された線路変換回路において、ＭＥ
ＳＦＥＴ２０ａのゲート電極２１のゲート幅Ｗを調整す
ることによってソース電極２２側から見た入力インピー
ダンスをマイクロストリップ線路４の特性インピーダン
スに整合させることができるという利点がある。さらに
、上記線路変換回路において人出力線路４．７とＭＥＳ
ＦＥＴ２０ａが一体化されているので該回路を小型に形
成できる。

この第４の実施例において、２２をソース電極とし、２
３をドレイン電極として形成したが、これに限らず、２
２をドレイン電極とし、２３をソース電極として形成し
てもよい。この場合、マイクロ波信号をコプレナー線路
７からＭＥＳＦ’ＥＴ２０ａを介してマイクロストリッ
プ線路４に伝送することができ、この線路変換回路も上
記第４の実施例と同様の効果を有する。

剃ｉへ笈嵐鯉 第５図は、本発明の第５の実施例であるストリップ導体
２と接地導体３から成る入力マイクロストリップ線路４
と、出力スロット線路７間の線路変換回路の平面図であ
り、第５図において上述の図面と同一のものについては
同一の符号を付している。

この第５の実施例の線路変換回路が第４の実施例と異な
るのは、ゲート接地ＭＥＳＦＥＴ２０ａがソース接地Ｍ
ＥＳＦＥＴ２０ａにとって代わり、入力マイクロストリ
ップ線路４のストリップ導体２がＭＥＳＦＥＴ２０ａの
ゲート電極２Ｉに接続され、さらに、出力スロット線路
７の導体５．６がそれぞれＭＥＳＦＥＴ２０ａのソース
電極２２゜ドレイン電極２３に接続されたことである。

以下、上記相違点について詳細に説明する。

第５図において、上述と同様に半導体基板ｌの図上略中
央位置にシングルゲート型ＭＥＳＦＥＴ２０ａが形成さ
れる。また、上記ＭＥＳＦＥＴ２０ａの形成位置の図上
左側の半導体基板１上にマイクロストリップ線路４のス
トリップ導体２がＭＥＳＦＥＴ２０ａのゲート電極２１
と一体的に形成される。該導体２の平面形状は上述と同
様の略長方形状であって、導体２のＭＥＳＦＥＴ２Ｏａ
側の幅ｅ１の一辺がゲート電極２１のゲート長ｇ方向の
一辺と接続される。上述と同様に、半導体基板ｌの下表
面に形成された接地導体３とストリップ導体２によって
、人力マイクロストリップ線路４を構成している。

また、上記ＭＥＳＦＥＴ２０ａの形成位置の図上下側及
び右下側の半導体基板ｌ上に出力スロット線路７の接地
導体５がＭＥＳＦＥＴ２０ａのゲート電極２１と一体的
にかつ導体６と所定間隔Ｑ。

たけ離れて形成される。接地導体の平面形状はＭＥＳＦ
ＥＴ２０ａのゲート幅Ｗ方向の一辺とゲート幅Ｗ方向の
一辺を有する略長方形状であって、上述と同様に、該接
地導体５の図上左下端部が一部カットされた形状となっ
ており、接地導体５のＭＥＳＦＥＴ２Ｏａ側のゲート長
ｇ方向の一辺がゲート電極２１のｇ方向の一辺と接続さ
れる。ここで、ＭＥＳＦＥＴ２０ａ近傍の接地導体５の
形成位置の半導体基板ｌに上述と同様にスルーホール８
が形成され、そのスルーホール８の内周面に導体８ａが
形成される。

さらに、上記ＭＥＳＦＥＴ２０ａの形成位置の図上上側
及び右上側の半導体基板ｌ上に出力スロット線路７の導
体６が第４の実施例（第４図（Ａ））と同様に形成され
る。

以上のように構成することにより、ソース接地ＭＥＳＦ
ＥＴ２０ａを用いた入力マイクロストリップ線路４と出
力スロット線路７間の線路変換回路を構成することがで
き、この線路変換回路は上述の第４の実施例と同様の効
果を有するとともに、第２の実施例の変形例と同様に大
きな増幅度を有するという利点がある。

この第５の実施例において２２をソース電極とし、２３
をドレイン電極として形成したが、これに限らず、２２
をドレイン電極とし、２３をソース電極として形成して
もよい。この場合、マイクロ波信号をスロット線路７か
らドレイン接地ＭＥＳＦＥＴ２　Ｑａを介してマイクロ
ストリップ線路４に伝送することができ、上記第２及び
第３の実施例と同様の効果を有する。

第６の実施例 第６図は、本発明の第６の実施例である入力スロット線
路７と、ストリップ導体２と接地導体３から成る出力マ
イクロストリップ線路４間の線路変換回路の平面図であ
り、第６図において上述の図面と同一のものについては
同一の符号を付している。

この第６の実施例の線路変換回路が第４の実施例と異な
るのは、ゲート接地ＭＥＳＰＥＴ２０ａがソース接地Ｍ
ＥＳＦＥＴ２０ａにとって代わったことであり、スロッ
ト線路７の導体５，６かそれぞれＭＥＳＰＥＴ２０ａの
ソース電極２２、ゲート電極２１に接続され、さらに、
マイクロストリップ線路４のストリップ導体２がＭＥＳ
ＦＥＴ２０ａのドレイン電極２３に接続されたことであ
る。以下上記相違点について詳細に説明する。

第６図において、上述と同様に半導体基板１の図上略中
央位置にシングルゲート型ＭＥＳＦＥＴ２０ａが形成さ
れる。また、上記ＭＥＳＦ’ＥＴ２０ａの形成位置の図
上左側の半導体基板ｌ上にマイクロストリップ線路４の
ストリップ導体２がＭＥＳＦＥＴ２０ａのドレイン電極
２３と一体的に形成される。該導体２の平面形状は上述
と同様の略長方形状であって、導体２のＭＥＳＦＥＴ２
Ｏａ側の幅１２１の一辺がドレイン電極２３のゲート長
ｇ方向の一辺と接続される。上述と同様に、半導体基板
ｌの下表面に形成された接地導体３と導体２によって出
力マイクロストリップ線路４を構成している。

さらに、上記ＭＥＳＰＥＴ２０ａの形成位置の図上下側
及び右下側の半導体基板ｌ上に入力スロット線路７の接
地導体５が第５の実施例（第５図）と同様に形成される
とともに、ＭＥＳＦＥＴ２０ａ近傍の該接地導体５の形
成位置の半導体基板ｌにスルーホール８及びその導体８
ａが第５の実施例と同様に形成される。

またさらに、上記ＭＥＳＦＥＴ、２０ａの形成位置の図
上右上側の半導体基板ｉ上に出力スロット線路７の導体
６がＭＥＳＦＥＴ２０ａのゲート電極２１と一体的にか
つ導体６と所定間隔ａ、たけ離れて形成される。接地導
体５の平面形状はＭＥＳＦＥＴ２０ａのゲート幅Ｗ方向
の一辺とゲート幅Ｗ方向の一辺を有する略長方形状であ
って、上述と同様に、該接地導体５の図上左上端部が一
部カットされた形状となっており、接地導体５のＭＥＳ
ＦＥＴ２Ｏａ側のゲート長ｇ方向の一辺がゲート電極２
１のｇ方向の一辺と接続される。

以上のように構成することにより、ソース接地ＭＥＳＦ
ＥＴ２０ａを用いた入力スロット線路７と出力マイクロ
ストリップ線路４間の線路変換回路を構成することがで
き、この線路変換回路は上述の第２の実施例の変形例及
び第３の実施例の変形例と同様の効果を有する。

この第６の実施例において、２２をソース電極とし、２
３をドレイン電極として形成したが、これに限らず、２
２をドレイン電極とし、２３をソース電極として形成し
てもよい。この場合、マイクロ波信号をマイクロストリ
ップ線路４からドレイン接地ＭＥＳＦＥＴ２０ａを介し
てスロット線路７に伝送することができ、ドレイン接地
ＭＥＳＦＥＴ２０ａを用いたこの線路変換回路は、上記
第２及び第３の実施例と同様の効果を有する。

他の実施例 以上の実施例において、入出力線路を接続する能動素子
としてＭＥＳＦＥＴを用いているが、これに限らず、そ
の池の種類のＦＥＴ並びにバイポーラトランジスタ等の
能動素子を用いてもよい。・また、共平面線路として、
スロット線路又はコプレナー線路を用いているが、これ
に限らず、その他の種類の共平面線路を用いてもよい。

さらに、以上の実施例においてスロット線路７又はコプ
レナー線路Ｉ２の各接地導体をスルーホール８．Ｉ３の
導体８ａ、１３ａを介して接地導体３に接続しているが
、これに限らず、スルーホールを用いず他の基板又は端
子を介して等の他の方法で接続するようにしてもよい。

［発明の効果］ 以上詳述したように本発明によれば、第１と第３の端子
間に所定の入力インピーダンスを有し、第２と第３の端
子間に出力インピーダンスを有するトランジスタを用い
て、マイクロストリップ線路と共平面線路を接続する線
路変換装置を実現できるので、従来例のようにアイソレ
ータを用いる必要がなく、しかも簡単な回路で入出力線
゛路間の電気的分離を良好に行うことができる。また、
上記トランジスタと上記入出力線路を一体化することが
できるので、該線路変換装置を小形化することができ、
従って、例えばマイクロ波集積回路等に容易に適用でき
るという利点がある。

【図面の簡単な説明】

第１図（Ａ）は本発明の第！の実施例であるマイクロス
トリップ線路とコプレナー線路間の線路変換回路の平面
図、 第１図（Ｂ）は第１図（Ａ、）のＤ−Ｄ’線の縦断面図
、 第１図（Ｃ）は第１図（Ａ）のＥ−Ｅ’線の縦断面図、 第２図及び第３図はそれぞれ本発明の第２及び第３の実
施例であるマイクロストリップ線路とコプレナー線路間
の線路変換回路の平面図、第４図（Ａ）は本発明の第４
の実施例であるマイクロストリップ線路とスロット線路
間の線路変換回路の平面図、 第４図（Ｂ）は第４図（Ａ）のＦ−Ｆ’線の縦断面図、 第５図及び第６図はそれぞれ本発明の第５及び第６の実
施例であるマイクロストリップ線路とスロット線路間の
線路変換回路の平面図、第７図（Ａ）は第１の従来例で
あるマイクロストリップ線路とスロット線路間の線路変
換回路の平面図、 第７図（Ｂ）は第７図（Ａ）のＡ−Ａ′線の縦断面図、 第７図（Ｃ）は第７図（Ａ）のＢ−Ｂ′線の縦断面図、 第８図（Ａ）は第２の従来例であるマイクロストリップ
線路とコプレナー線路間の線路変換回路の平面図、 第８図（Ｂ）は第８図（Ａ）のｃ−ｃ′線についての縦
断面図である。 ■・・・半導体基板、 ２．５．９・・・導体、 ３．６，１０．１１・・・接地導体、 ４・・・マイクロストリップ線路、 ７・・・スロット線路、 １２・・・コプレナー線路、 ２０．２０ａ・・・金属〜半導体電界効果トランジスタ
（ＭＥＳＦＥＴ）、 ２１．２１ａ、２　ｌｂ・・・ゲート電極、２２・・・
ソース電極、 ２３．２３ａ、２３ｂ・・・ドレイン電極。 特許出願人　株式会社エイ・ティ・アール光電波通信研
究所 代理人　弁理士　青　山　　葆ほか２名第４図（Ａ） ＬＦｊ 第４図（８） ＜４０ ルー”−一 町 第７図（Ａ） に」Ｌ８・ 第７図（８） 第７図（Ｃ） 第８図（Ａ） 第８図（６）

Claims (10)

【特許請求の範囲】
1. （１）第１と第３の端子間に所定の入力インピーダンス
   を有し、第２と第３の端子間に所定の出力インピーダン
   スを有するトランジスタと、 上記トランジスタの第１と第３の端子間に接続されるマ
   イクロストリップ線路と、 上記トランジスタの第２と第３の端子間に接続される共
   平面線路とを備えたことを特徴とするマイクロ波線路変
   換装置。
2. （２）第１と第３の端子間に所定の入力インピーダンス
   を有し、第２と第３の端子間に所定の出力インピーダン
   スを有するトランジスタと、 上記トランジスタの第１と第３の端子間に接続される共
   平面線路と、 上記トランジスタの第２と第３の端子間に接続されるマ
   イクロストリップ線路とを備えたことを特徴とするマイ
   クロ波線路変換装置。
3. （３）上記トランジスタが電界効果トランジスタであり
   、上記第１の端子がソース電極であり、上記第２の端子
   がドレイン電極であり、上記第３の電極がゲート電極で
   あることを特徴とする特許請求の範囲第１項又は第２項
   記載のマイクロ波線路変換装置。
4. （４）上記トランジスタが電界効果トランジスタであり
   、上記第１の端子がゲート電極であり、上記第２の端子
   がドレイン電極であり、上記第３の電極がソース電極で
   あることを特徴とする特許請求の範囲第１項又は第２項
   記載のマイクロ波線路変換装置。
5. （５）上記トランジスタが電界効果トランジスタであり
   、上記第１の端子がゲート電極であり、上記第２の端子
   がソース電極であり、上記第３の電極がドレイン電極で
   あることを特徴とする特許請求の範囲第１項又は第２項
   記載のマイクロ波線路変換装置。
6. （６）上記トランジスタがバイポーラトランジスタであ
   り、上記第１の端子がエミッタ電極であり、上記第２の
   端子がコレクタ電極であり、上記第３の電極がベース電
   極であることを特徴とする特許請求の範囲第１項又は第
   ２項記載のマイクロ波線路変換装置。
7. （７）上記トランジスタがバイポーラトランジスタであ
   り、上記第１の端子がベース電極であり、上記第２の端
   子がコレクタ電極であり、上記第３の電極がエミッタ電
   極であることを特徴とする特許請求の範囲第１項又は第
   ２項記載のマイクロ波線路変換装置。
8. （８）上記トランジスタがバイポーラトランジスタであ
   り、上記第１の端子がベース電極であり、上記第２の端
   子がエミッタ電極であり、上記第３の電極がコレクタ電
   極であることを特徴とする特許請求の範囲第１項又は第
   ２項記載のマイクロ波線路変換装置。
9. （９）上記共平面線路がコプレナー線路であることを特
   徴とする特許請求の範囲第１項ないし第８項記載のマイ
   クロ波線路変換装置。
10. （１０）上記共平面線路がスロット線路であることを特
    徴とする特許請求の範囲第１項ないし第８項記載のマイ
    クロ波線路変換装置。