JPS63164504A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は入出力共平面線路を備えた半導体装置に関する
。

［従来の技術］ 第５図（Ａ）は従来例の入出力マイクロストリップ線路
を備えたドレイン接地の金属−半導体電界効果トランジ
スタ（以下、ＭＥＳＦ’ＥＴという。）回路の平面図で
あり、第５図（Ｂ）は第５図（Ａ）のＡ−Ａ’線につい
ての縦断面図である。

第５図（Ａ）及び（Ｂ）において、下表面全面に接地導
体１０が形成された半導体基板】上に、入出力マイクロ
ストリップ線路２及び３が、半導体基板ｌの略中央部に
形成されたＭＥＳＦＥＴ４を間にはさんで互いに対向し
て形成される。また、入力マイクロストリップ線路２が
ＭＥＳＦＥＴ４のゲート電極５に接続され、一方、ＭＥ
ＳＦＥＴ４のソース電極７が出力マイクロストリップ線
路３に接続され、さらにＭＥＳＦＥＴ４のドレイン電極
６がドレイン電極６の略中央部に形成されたバイアホー
ル９の導体９ａを介して接地導体！０に接続される。

以上のように構成されたドレイン接地のＭＥＳＰＥＴ回
路は、入出力マイクロストリップ線路２及び３を介して
マイクａ波信号を入出力することができるとともに、Ｍ
ＥＳＦＥＴ４のゲート電極５のゲート幅Ｗを調整するこ
とによってソース電極７から見た出力インピーダンスを
出力マイクロストリップ線路３の特性インピーダンスに
整合させることができるという特徴を有する。

［発明が解決しようとする問題点］ しかしながら、上述の従来例のドレイン接地のＭＥＳＦ
ＥＴ回路において、ＭＥＳＦ’ＥＴ４のドレイン電極６
を直流的にかつ高周波的に接地するためには、上述のよ
うに、バイアホール９を形成することが必要となり、そ
の結果接地インダクタンスが無視できなくなり、特に例
えば１０ＧＨｚ以上の周波数帯において広帯域な周波数
特性を得難くなるという問題点があった。

また、入出力線路がマイクロストリップ線路である場合
、ウェハー」二において上記回路の各種高周波特性を測
定するためには、測定用アース端子を基板表面に取り出
す手段を設ける必要があり、製作が煩雑になるとともに
、正確な測定が困難となるという問題点があった。

本発明の目的は以上の問題点を解決し、コレクタ接地又
はドレイン接地のトランジスタ回路を備える半導体装置
において、ウェハー上で該回路の各種高周波特性を測定
することが可能であって広帯域な周波数特性を有する半
導体装置を提供することにある。

［問題点を解決するための手段］ 本発明は、半導体基板上に、ドレイン電極又はコレクタ
電極、ゲート電極又はベース電極、及びソース電極又は
エミッタ電極を並置したトランジスタと、上記半導体基
板上に形成され上記ドレイン電極又はコレクタ電極と接
続される第１の導体と上記第１の導体と共平面関係で上
記半導体基板上に形成され上記ゲート電極又はベース電
極と接続される第２の導体を有する入力共平面線路と、
上記第１の導体と共平面関係で上記半導体基板上に形成
され上記ソース電極又はエミッタ電極と接続される第３
の導体と上記第１の導体を有する出力共平面線路とを備
えたことを特徴とする。

［作用］ 以上のように構成することにより、上記トランジスタの
ドレイン電極又はコレクタ電極とゲート電極又はベース
電極がそれぞれ上記入力共平面線路に接続され、一方、
上記トランジスタのドレイン電極又はコレクタ電極とソ
ース電極又はエミッタ電極がそれぞれ上記出力共平面線
路に接続され、ドレイン接地又はコレクタ接地のトラン
ジスタ回路が構成される。

［実施例コ 第１の実施例 第１図（Ａ）は本発明の第１の実施例である入出カスロ
ット線路３１．３２を備えたドレイン接地のＭＥＳＦＥ
Ｔ回路の平面図であり、第１図（Ｂ）は第１図（Ａ）の
Ｂ−Ｂ’線についての縦断面図である。第１図（Ａ）及
び（Ｂ）において、第５図（Ａ）及び（Ｂ）と同一のも
のについては同一の符号を付している。

第１図（Ａ）及び（Ｂ）において、半絶縁性のＧａＡｓ
半導体基板Ｉの略中央位置であってＭＥＳＦＥＴ４が形
成される位置の全面上に、半導体基板ｌの上表面から例
えばＳｔ十等の不純物イオンを注入して動作層２０を形
成した後、さらに該動作層領域の中央部を除いて両側に
高濃度の不純物イオンを注入してオーム接触用の層を形
成する。その後、動作層２０が形成された半導体基板Ｉ
を所定の高温状態で熱処理して、半導体基板ｌに注入さ
れた不純物イオンを活性化する。次いで、Ａｕにてなる
ショットキー障壁接触のゲート電極５が、上記動作層２
０の略中央位置に導体１２と一体的に形成され、ここで
、該ゲート電極５の平面形状は長手のゲート幅Ｗとゲー
ト長ｇの２辺を有する長方形状であり、該ゲート電極５
のゲート幅Ｗの辺は入出カスロット線路３１及び３２の
長手方向と並行している。さらに、Ａｕと上記高濃度の
不純物層にてなるオーム接触のドレイン電極６及びソー
ス電極７が、上記ゲート電極５を間にはさんでそれぞれ
上記ゲート電極５と所定の間隔だけ離れて、上記動作層
２０上にそれぞれ導体１１及び１３と一体的に形成され
る。ここで、上記ドレイン電極６及びソース電極７の各
平面形状は上記ゲート電極５と略同−形状であって、該
電極６．７の長手方向の辺が上記ゲート電極５のゲート
幅Ｗ方向の辺と平行している。

半導体基板ｌ内の動作層２０上に以上のように公知の方
法で形成されたドレイン電極６、ゲート電極５及びソー
ス電極７によって、ＭＥＳＦＥＴ４を構成している。な
お、以下、第１図（Ａ）のＭＥＳＦＥＴ４の左側をＭＥ
ＳＦＥＴ４の入力側といい、また、ＭＥＳＦＥＴ４の右
側をＭＥＳＦＥＴ４の出力側といい、以下の第２図ない
し第４図の図面においても同様とする。

さらに、Ａｕにてなる接地導体１１が、上記ＭＥＳＦＥ
Ｔ４が形成された位置の第１図（Ａ）の平面図の下側全
面の上記半導体基板■上に公知の蒸着方法によりドレイ
ン電極６と一体的にかつ導体１２及び１３と共平面関係
で形成される。ここで、該接地導体１１の平面形状は、
間隔ａ、に比較して十分に広いゲート長ｇ方向の幅を有
する略長方形状であり、該接地導体１１の中央側のゲー
ト幅Ｗ方向の辺の中央部分がドレイン電極６のゲート幅
Ｗの辺と接続される。また、Ａｕにてなる導体Ｉ２が、
図上左上の半導体基板１上にゲート電極５と一体的にか
つ導体１１と共平面関係で公知の蒸着方法により形成さ
れる。ここで、該導体１２の平面形状は略三角形状であ
って、該導体１２のゲート幅Ｗ方向の一斜辺はＭＥＳＦ
ＥＴ４の入力側で接地導体１１と所定の間隔Ｉ２１だけ
離れて形成され、また、該三角形状のＭＥＳＦＥ：Ｔ４
側の頂点において該導体１２がＭＥＳＦＥＴ４のゲート
電極５のゲート長ｇの一辺と接続される。さらに、導体
１２において、導体１３との浮遊容量を最小限にするた
め導体１３と可能な限り離れるように、ゲート電極５と
接続される部分のゲート長ｇ方向の幅が最小とされ、か
つ導体１２の信号入力端側（第１図（Ａ）の半導体基板
ｌの左側）のゲート長ｇ方向の幅が接地導体ＩＩとの間
隔ρ１よりも十分に広くされている。

またさらに、Ａｕにてなる導体１３が、上記ＭＥＳＦＥ
Ｔ４が形成された位置の第１図（Ａ）の平面図の上側及
び右上側の上記半導体基板ｌ上に公知の蒸着方法により
ソース電極７と一体的にかつ導体１１と共平面関係で形
成される。ここで、該導体１３の平面形状は、上記導体
１２との浮遊容量を最小限にするため導体１２と可能な
限り離れるように導体１３の信号出力端側（第１図（Ａ
）の半導体基板ｌの右側）のゲート長ｇ方向の広い幅を
有し、かつ導体１２の近傍側のゲート長ｇ方向の幅が最
小となる形状であって、ＭＥＳＦＥＴ４の出力側で接地
導体１１と所定の間隔ａ、たけ離れて形成され、該導体
１３のゲート幅Ｗ方向の辺の一部がＭＥＳＦＥＴ４のソ
ース電極７のゲート幅Ｗ方向の辺と接続されている。

ここで、上記導体１２と接地導体１１によって入力スロ
ット線路３１を構成し、一方、上記導体１３と接地導体
１１によって出力スロット線路３２を構成している。な
お、公知の通り、このスロット線路３１及び３２の間隔
Ｑ１を変化させることによって各入出カスロット線路の
特性インピーダンスを変化させることができる。以上の
実施例において、入出カスロット線路３１及び３２の各
間隔色が等しい場合について述べたが、入出カスロット
線路の特性インピーダンスに応じて上記各間隔Ｑ１を異
なるようにしてもよい。

以上のように構成された入出カスロット線路３１及び３
２を有するドレイン接地のＭＥＳＦＥＴ回路において、
例えばトランスジューサ等を介して入力される信号が、
入力スロット線路３１を介して該ＭＥＳＦＥＴ４に入力
され、増幅等の処理がなされた後、出力スロット線路３
２に出力される。該ＭＥＳＦＥＴ回路において、入出力
のスロット線路３１．３２とＭＥＳＦＥＴ４が一体化さ
れて形成されているので回路の小型化が可能となるとと
もに、従来例のように接地のためにバイアポール９を形
成する必要がないので接地インダクタンスを極めて小さ
くすることができ、広帯域な周波数特性を得ることがで
きる。また、入出力線路として共平面線路であるスロッ
ト線路３Ｉ及び３２を備えているので、その線路の構成
導体が同一平面上にあり、従って、ウェハー上で該ＭＥ
ＳＦＥＴ回路の各種高周波特性を測定することができる
という利点がある。

第２の実施例 第２図（Ａ）は本発明の第２の実施例である入出力コプ
レナー線路３３及び３４を備えたドレイン接地のＭＥＳ
ＦＥＴ回路の平面図であり、第２図（Ｂ）は第２図（Ａ
）のｃ−ｃ’線についての縦断面図である。第２図（Ａ
）及び（Ｂ）において、第１図（Ａ）及び（Ｂ）と同一
のものについては同一の符号を付している。

第２図（Ａ）及び（Ｂ）において、半絶縁性のＧａＡｓ
半導体半導体基板中央位置であってＭＥＳＦＥＴ４ａが
形成される位置の全面上に、半導体基板ｌの上表面から
例えばＳＩ十等の不純物イオンを注入して動作層２０を
形成した後、さらに該動作層領域の中央部を除いて両側
に高濃度の不純物イオンを注入してオーム接触用の層を
形成する。

その後、動作層２０が形成された半導体基板１を所定の
高温状態で熱処理して半導体基板１に注入された不純物
イオンを活性化する。次いで、Ａｕにてなる２個のショ
ットキー障壁接触のゲート電極５ａ及び５ｂが、ソース
電極７が形成される上記動作層２０の略中央位置からそ
れぞれ所定間隔離れて、上記動作層２０上に導体１４と
一体的に形成される。ここで、該ゲート電極５　ａ、５
　ｂの各平面形状は、長手のゲート幅Ｗの辺とゲート長
ｇの辺を有する長方形状であって、該ゲート電極５ａ。

５ｂのゲート幅の辺は入出力線路のコプレナー線路３３
及び３４の長手方向と平行している。

さらに、Ａｕと上記高濃度の不純物層にてなるオーム接
触のソース電極７が、上記両ゲート電極５ａと５ｂを間
にはさんでかつ所定間隔だけ離れて」二記動作層２０上
に導体１５と一体的に形成される。該ソース電極７の平
面形状は、上記ゲート電極５ａと５ｂと略同−形状であ
って、該電極７の長手方向の辺が上記ゲート電極５ａと
５ｂの長手方向のゲート幅Ｗ方向の辺とと平行している
。また、Ａｕと上記高濃度の不純物層にてなる２個のオ
ーム接触のドレイン電極６ａ及び６ｂが、ソース電極７
が形成された側と反対側である」二記両ゲート電極５ａ
と５ｂの外側に、それぞれ上記ゲート電極５ａと５ｂと
所定間隔離れて上記動作層２０上にそれぞれ導体１１ａ
及びｌｌｂと一体的に形成される。

該ドレイン電極６　ａ、　６　ｂの平面形状は上記ゲー
ト電極５ａと５ｂと略同−形状であって、該電極６ａ。

６ｂの長手方向の辺が上記ゲート電極５ａと５ｂの長手
のゲート幅Ｗ方向の辺と平行している。またさらに、上
記ゲート電極５　ａ、　５　ｂ、ドレイン電極６ａ、６
ｂ及びソース電極７のゲート幅Ｗ方向の略中央部分及び
その近傍の動作層２０上に、例えばＳｉＯ３、ＳｉＮ、
又はフォトレジスト（この場合は後で除去）にてなる絶
縁層２Ｉを形成した後、絶縁層２１を介してゲート電極
５　ａ、　５　ｂ及びソース電極７と絶縁されたＡＵに
てなる接続導体１１ｃが、上記絶縁層２１上及び接地導
体＋１ａ及びｌｌｂの該絶縁層２Ｉの近傍部分」二に形
成され、」二記接地導体＋１ａ及びＩｌｂが該接続導体
Ｉｎｃを介して電気的に接続される。

以上のように、半導体基板Ｉ内の動作層２０」ニに公知
の方法で形成されたドレイン電極６　ａ、　６　ｂ。

ゲート電極５　ａ、　５　ｂ及びソース電極７によって
、Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　４．　ａを構成している。

さらに、Ａｕにてなる２個の接地導体１１ａ及び１１ｂ
が、それぞれ上記ＭＥＳＦＥＴ４ａが形成された位置の
第２図（Ａ）の平面図の上側及び下側全面の上記半導体
基板１上に公知の蒸着方法により、ドレイン電極６ａ及
び６ｂと一体的にかつ導体１４及び１５と共平面関係で
形成される。該接地導体１１ａ及びｌｌｂの平面形状は
、間隔ρ、に比較して十分に広い上記ゲート長ｇ方向の
幅を有する略長方形状であって、該接地導体１１ａ及び
Ｉｌｂの各中央側のゲート幅Ｗ方向の辺の中央部分がそ
れぞれ、ドレイン電極６ａ及び６ｂのゲート幅Ｗの各辺
と接続される。また、Ａｕにてなる導体１４が、Ｍ　Ｅ
　Ｓ　Ｆ　Ｅ　Ｔ　４　ａの入力側で上記接地導体１１
ａ及びＩｌｂとそれぞれ所定の間隔ρ３だけ離れて、ゲ
ート電極５ａ及び５ｂと一体的にかつ接地導体ＩＩａ及
びｌｌｂと共平面関係で公知の蒸着方法により上記半導
体基板左上に形成される。ここで、該導体Ｉ４の平面形
状は、上記ゲート長ｇ方向の所定の幅ρ２を有する長方
形状であって、導体Ｉ４のＭＥＳＰＥＴ４ａ側の幅１２
２の辺がＭＥＳＦ’ＥＴ４ａのゲート電極５ａ及び５ｂ
のゲート長ｇの各−辺と接続される。この導体１４と接
地導体１１ａ、Ｉｌｂによって、入力コプレナー線路３
３を構成している。

さらに、Ａｕにてなる導体１５が、ＭＥＳ、ＦＥＴ　４
　ａの出力側で上記導体１１ａ及びＩｌｂとそれぞれ所
定の間隔ρ３だけ離れて、ソース電極７と一体的にかつ
導体１１ａ及びＩｌｂと共平面関係で公知の蒸着方法に
より上記半導体基板１上に形成される。該導体１５の平
面形状は」二記ゲート長ｇ方向の所定の幅ρ２を有する
長方形状であって、該導体１５のＭＥＳＦＥＴ４ａ側の
幅ρ、の辺がＭＥＳＦＥＴ４ａのソース電極７のゲート
長ｇの一辺と接続される。この導体１５と接地導体１１
ａ、１１ｂによって出力コプレナー線路３４を構成して
いる。

以上の実施例において、入出力コプレナー線路３３及び
３４の各間隔１２２及びρ３が、それぞれ等しい場合に
ついて述べたが、入出力コプレナー線路の特性インレー
ダンスに応じて」二記各間隔ρ、及びρ３を、それぞれ
異なるようにしてもよい。

以上のように構成された入出力コプレナー線路３３及び
３４を有するドレイン接地のＭＥＳＦＥＴ回路において
、例えばトランスジューサ等を介して入力される信号が
、入力コプレナー線路３３を介して該ＭＥＳＦＥＴ４ａ
に入力され、増幅等の処理がなされた後、出力コプレナ
ー線路３４に出力される。該ＭＥＳＦＥＴ回路は、上述
の第１の実施例と同様の効果を有する。

第３の実施例 第３図は本発明の第３の実施例である入力コプレナー線
路３３及び出力スロット線路３２を備えたドレイン接地
のＭＥＳＦＥＴ回路の平面図であり、第３図のｃ−ｃ’
線についての縦断面図は第２図（Ｂ）と同様である。第
３図において、上述の図面と同一のものについて（Ｊ同
一の符号を付している。

一１６＝ 第３図において、半絶縁性のＧａＡｓ半導体半導体基板
中央位置に上述の第２の実施例と同様に公知の方法でＭ
ＥＳＦＥＴ４ａが形成される。

さらに、Ａｕにてなる接地導体１１ａが上記ＭＥＳ　Ｆ
　ＥＴ　４．　ａが形成された位置の第３図の平面図の
下側全面の上記半導体基板１上に公知の蒸着方法により
ドレイン電極６ａと一体的にかつ接地導体１１ｂ及び導
体１４．１６と共平面関係で形成される。ここで、該接
地導体１１ａの平面形状はゲート長ｇ方向の幅が間隔１
２＋及びρ、に比較して十分に広い略長方形状であり、
該接地導体１１ａの中央側のゲート幅Ｗ方向の辺の中央
部分がドレイン電極６ａのゲート幅Ｗの辺と接続される
。また、ＡＵにてなる接地導体１１ｂが上記Ｍ　Ｅ　Ｓ
　Ｆ　Ｅ　Ｔ　４　ａが形成された位置の第３図の平面
図の」二側及び左上側の上記半導体基板１上に公知の蒸
着方法によりドレイン電極６ｂと一体的にかつ接地導体
１１ａ及び導体１４と共平面関係で形成される。ここで
、該接地導体１１ｂの平面形状は、ゲート長ｇ方向の幅
が間隔０．１及びρ、に比較して十分に広い略長方形状
であり、該接地導体１１ｂの中央側のゲート幅Ｗ方向の
辺の一部がドレイン電極６ｂのゲート幅Ｗ方向の辺と接
続される。さらに、接地導体１１ｂにおいて、導体１６
との漂遊容量が最小限にするため導体１６と可能な限り
離れるように、導体Ｉ６側のゲート長ｇ方向の幅が最小
とされる。また、Ａｕにてなる導体Ｉ４が、ＭＥＳＦＥ
Ｔ４ａの入ノＪ側で上記接地導体１１ａ及びｌｌｂとを
それぞれ所定の間隔ρ３だけ離れて、該ゲート電極５ａ
及び５ｂと一体的にかつ接地導体１１ａ及びｌｌｂと共
平面関係で公知の蒸着方法により上記半導体基板ｌ上に
形成される。該導体１４の平面形状は、ゲート長ｇ方向
の所定の幅ρ、を有する長方形状であって、該導体１４
のＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　４　ａ側の幅１２２の辺が
、ＭＥＳＦＥＴ４ａのゲート電極５ａ及び５ｂのゲート
長ｇの辺の各−辺と接続される。この導体１４と接地導
体１１ａ、１１ｂによって、入力コプレナー線路３３を
構成している。

またさらに、Ａｕにてなる導体１６が、ＭＥＳＦＥＴ４
ａの出力側で接地導体１１ａと所定の間隔１２Ｉだけ離
れ、ソース電極７と一体的にかつ導体１１ａと共平面関
係で公知の蒸着方法により上記半導体基板１上に形成さ
れる。ここで、該導体１６の平面形状は、上記接地導体
１１ｂとの漂遊容量を最小限にするため接地導体１１ｂ
と可能な限り離れるようにソース電極７と接続される部
分のゲート長ｇ方向幅が最小となり、かつ導体１６の信
号出力端側（第３図の半導体基板ｌの右側）のゲート長
ｇ方向の幅が接地導体１１ａとの間隔ρ、よりも十分に
広い略台形形状であり、該導体１６のゲート長ｇ方向の
辺がＭＥＳＦＥＴ４ａのソース電極７のゲート長ｇの一
辺と接続される。この導体１６と接地導体＋１ａによっ
て出力スロット線路３２を構成している。

以上のように構成された入力コプレナー線路３３及び出
力スロット線路３２を有するドレイン接地のＭＥＳＦＥ
Ｔ回路は、上述の第１と第２の実施例と同様の効果を有
するとともに、コプレナー線路３３からスロット線路３
２への線路変換回路として用いることができるという利
点がある。

−１９＝ 第４の実施例 第４図は、本発明の第４の実施例である入力スロット線
路３１及び出力コプレナー線路３４を備えたドレイン接
地のＭＥＳＦＥＴ回路の平面図であり、第４図のＣ−Ｃ
″線についての縦断面図は第２図（Ｂ）と同様である。

第４図において、上述の図面と同一のものについては、
同一の符号を付している。

第４図において、半絶縁性のＧａＡｓ半導体半導体基板
中央位置に上述の第２の実施例と同様に公知の方法でＭ
ＥＳＦＥＴ４．ａが形成される。

さらに、Ａｕにてなる接地導体１１ａが、上記ＭＥＳＦ
ＥＴ４ａが形成された位置の第４図の平面図の下側及び
左下側の上記半導体基板ｌ上に公知の蒸着方法によりド
レイン電極６ａと一体的にかつ接地導体１１ｂ及び導体
１５と共平面関係で形成される。ここで、該接地導体１
１ａの平面形状は、間隔σ１及びＩ２２に比較して十分
に広いゲート長ｇ方向の幅を有する略長方形状であって
、導体１７との漂遊容量が最小限とするため導体１７と
可能な限り離れるようＩこ導体１７の近傍側でゲート長
ｇ方向の幅が最小となっている。さらに、該接地導体１
１ａの中央側のゲート幅Ｗ方向の辺の一部がドレイン電
極６ａのゲート幅Ｗの辺と接続される。

また、Ａｕにてなる接地導体１１ｂが、上記ＭＥＳＦＥ
Ｔ４ａが形成された位置の第４図の上側全面の上記半導
体基板ｌ上に公知の蒸着方法によりドレイン電極６ｂと
一体的にかつ導体１．５．１７及び接地導体１１ａと共
平面関係で形成される。該接地導体１１ｂの平面形状は
、ゲート長ｇ方向の幅が間隔ａ１及び１２．に比較して
十分に広い略長方形状であって、該導体１１ｂは、Ｍ　
Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　４　ａの入力端側で導体１７と所
定の間隔＆、だけ離れ、一方、ＭＥＳＦＥＴ４ａの出力
端側で導体１５と所定の間隔ｅ３たけ離れている。また
、該接地導体１１ｂの中央側のゲート幅Ｗ方向の辺の中
央部分がドレイン電極６ｂのゲート幅Ｗ方向の辺と接続
される。

またさらに、Ａｕにてなる導体１７が、ＭＥＳＦＥ　Ｔ
　４　ａの入力側で接地導体１１ｂと所定の間隔ＱＩだ
け離れ、ゲート電極５ａ、５ｂと一体的にかつ接地導体
１１ｂと共平面関係で公知の蒸着方法により上記半導体
基板１」二に形状される。ここで、該導体１７のＭＥＳ
ＦＥＴ４ａ側のゲート長ｇ方向の辺が、ＭＥＳＦＥＴ４
ａのゲート電極５　ａ、　５　ｂのゲート長ｇの各−辺
と接続され、該導体１７の平面形状においては、」１記
接地導体＋１ａとの漂遊容量を最小限にするため接地導
体１１ａと可能な限り離れるように、ゲート電極６　ａ
、　６　ｂと接続される部分のゲート長ｇ方向の幅が最
小とされ、かつ導体１７の信号入力端側（第４図の半導
体基板１の左側）のゲート長ｇ方向の幅が接地導体１１
ｂとの間隔ρ、よりも十分に広くされる。この導体１７
と接地導体１１ｂによって入力スロット線路３１を構成
している。

また、Ａｕにてなる導体１５がＭＥＳＦＥＴ４ａの出力
側で上記接地導体１１ａ及びＩｌｂとそれぞれ所定の間
隔１２３だけ離れて、該ソース電極７と一体的にかつ接
地導体１１ａ及びＩｌｂと共平面関係で公知の蒸着方法
により上記半導体基板１」―に形成される。ここで、該
導体１５の平面形状は、ゲート長ｇ方向の所定の幅ρ、
を有する長方形状であって、該導体１５のＭＥＳＰＥＴ
４ａ側のゲート長ｇ方向の辺がＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ
　４−　ａのソース電極７のゲート長ｇ方向の一辺と接
続される。この導体１５と接地導体１１ａ、Ｉｌｂによ
って出力コプレナー線路３４を構成している。

以上のように構成された入力スロット線路３１及び出力
コプレナー線路３４を有するドレイン接地のＭＥＳＦＥ
Ｔ回路は、上述の第３の実施例と同様の効果を有する。

他の実施例 以上の実施例において、入出力線路を接続する能動素子
としてＭＥＳＦＥＴを用いているが、これに限らず、そ
の他の種類のＦＥＴ並びにベース電極、コレクタ電極及
びエミッタ電極を有するバイポーラトランジスタ等の能
動素子を用いてもよい。また、入出力線路としてスロッ
ト線路又はコプレナー線路を用いているが、これに限ら
ず、その他の共平面線路を用いてもよい。

［発明の効果］ 以上詳述したように本発明によれば、半導体基板上に形
成されたトランジスタと、上記トランジスタのドレイン
電極又はコレクタ電極と接続される第１の導体と上記第
１の導体と共平面関係で上記トランジスタのゲート電極
又はベース電極と接続される第２の導体を有する入力共
平面線路と、上記第１の導体と共平面関係で上記トラン
ジスタのソース電極又はエミッタ電極と接続される第３
の導体と上記第１の導体を有する出力共平面線路とを備
えたので、入出力共平面線路を備えたドレイン接地又は
コレクタ接地のトランジスタ回路を構成することができ
るとともに、該回路を従来例に比較し小型化することが
できる。

また、従来例のようにバイアポールを形成する必要がな
いので広帯域な周波数特性を得ることができるとともに
、ウェハー上で上記トランジスタ回路の各種高周波特性
を測定することができるという利点がある。

【図面の簡単な説明】

第１図（Ａ）は本発明の第１の実施例である人出カスロ
ット線路を備えたドレイン接地のＭＥＳＦＥＴ回路の平
面図、 第１図（Ｂ）は第１図（Ａ）のＢ−Ｂ’線についての縦
断面図、 第２図（Ａ）は本発明の第２の実施例である入出力コプ
レナー線路を備えたドレイン接地のＭＥＳＰＥＴ回路の
平面図、 第２図（Ｂ）は第２図（Ａ）のｃ−ｃ’線についての縦
断面図、 第３図は本発明の第３の実施例である入力コプレナー線
路と出力スロット線路を備えたドレイン接地のＭＥＳＦ
ＥＴ回路の平面図、 第４図は本発明の第４の実施例である入力スロット線路
と出力コプレナー線路を備えたドレイン接地のＭＥＳＦ
ＥＴ回路の平面図、 第５図（Ａ）は従来例の入出力マイクロストリップ線路
を備えたドレイン接地のＭＥＳＦ’ＥＴ回路の平面図、 第５図（Ｂ）は第５図（Ａ）のＡ−Ａ’線についての縦
断面図である。 １・・・半導体基板、 ４．４ａ・・・金属−半導体電界効果トランジスタ、（
ＭＥＳＰＥＴ）、 ５．５ａ、５ｂ・・・ゲート電極、 ６．６ａ、６ｂ・・・ドレイン電極、 ７・・・ソース電極、 １１．１１ａ、Ｉ　ｌｔ−・接地導体、］　２，１３，
１４．Ｉ　５，１６．１７・・・導体、３１．３２・・
・スロット線路、 ３３．３４・・・コプレナー線路。 特許出願人　株式会社エイ・ティ・アール光電波通信研
究所

Claims (7)

【特許請求の範囲】
1. （１）半導体基板上に、ドレイン電極又はコレクタ電極
   、ゲート電極又はベース電極、及びソース電極又はエミ
   ッタ電極を並置したトランジスタと、上記半導体基板上
   に形成され上記ドレイン電極又はコレクタ電極と接続さ
   れる第１の導体と、上記第１の導体と共平面関係で上記
   半導体基板上に形成され上記ゲート電極又はベース電極
   と接続される第２の導体を有する入力共平面線路と、上
   記第１の導体と共平面関係で上記半導体基板上に形成さ
   れ上記ソース電極又はエミッタ電極と接続される第３の
   導体と、上記第１の導体を有する出力共平面線路とを備
   えたことを特徴とする半導体装置。
2. （２）上記トランジスタが電界効果トランジスタである
   ことを特徴とする特許請求の範囲第１項記載の半導体装
   置。
3. （３）上記トランジスタがバイポーラトランジスタであ
   ることを特徴とする特許請求の範囲第１項記載の半導体
   装置。
4. （４）上記入力共平面線路及び上記出力共平面線路がス
   ロット線路であることを特徴とする特許請求の範囲第１
   項記載の半導体装置。
5. （５）上記入力共平面線路及び上記出力共平面線路がコ
   プレナー線路であることを特徴とする特許請求の範囲第
   １項記載の半導体装置。
6. （６）上記入力共平面線路がコプレナー線路であり、上
   記出力共平面線路がスロット線路であることを特徴とす
   る特許請求の範囲第１項記載の半導体装置。
7. （７）上記入力共平面線路がスロット線路であり、上記
   出力共平面線路がコプレナー線路であることを特徴とす
   る特許請求の範囲第１項記載の半導体装置。