JPH0335536A - 電界効果型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［Ｒ要］ 高周波帯において増幅を行うのに適した電界効果型半導
体装置に関し、 極めて高い周波数においても良好な特性を維持すること
のできる電界効果型半導体装置を提供することを目的と
し、 半導体基板上に設けられたゲー）’を極と、前記ゲート
電極を挾んで平行に設けられたドレイン電極およびソー
ス電極と、前記ゲート電極とドレイン電極の間の半導体
基板上から前記ゲート電極を覆ってソース電極に接続さ
れてなるシールド電極とを有することを特徴とするよう
に構成する。

［産業上の利用分野」 本発明は電界効果型半導体装置に関し、特に高周波帯に
おいて増幅を行うのに適した電界効果型半導体装置に関
する。

本明細書において、「電界効果型半導体装置」とは電界
効果トランジスタ（ＦＥＴ）　、高電子移動度トランジ
スタ（ＨＥＭＴ）、半導体−絶縁体半導体電界効果型ト
ランジスタ（ＳＩＳＦＥＴ）等を含む、ゲート電極が与
える電界の効果によってソース・ドレイン間の電流を制
御する半導体装置を言う。

近年、世界経済の発展および生活形態の分化による娯楽
の多様化等に伴い、パソコン通信、キャプテン、衛星放
送等のニューメデアに対する需要が活性化している。ニ
ューメデアの伝送には、多量の情報を短時間に受は渡す
必要がある。そのために、現在は光ケーブル等の伝送線
を利用したり、マイクロ波が使用されている。

しかし、ケーブルによる伝送は、離島や過疎地域には不
経済であり、海外との通信は多大なコストを必要とする
。

マイクロ波を使用する場合に、伝送量を増やすためには
より高い周波数を使用しなければならない、高周波数に
なれば゛なるほど、信号の伝送に必要な発振、増幅等の
技術に困難が増してくる。

高周波数を増幅するためには、シリコンのトランジスタ
に代わってＧａＡｓ等の化合物半導体等を用いた電界効
果トランジスタ（ＦＥＴ）　、高電子移動度トランジス
タ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢ
　Ｔ　）等が使用されている。

これらの半導体装置を用いても、高周波帯、たとえば３
００Ｈ２以上のミリ波帯において、増幅率の低下を防止
することは難しい問題を含んでいる。

［従来の技術］ 第２図（Ａ）、（Ｂ）に従来技術による電界効果型半導
体装置の′！ｆ４逍例を示す、第２図（Ａ）は概略部分
斜視図、第２図（Ｂ）は平面図である。

基板２０上でゲート電極２１を間に挾んで、ドレイン電
極２２とソース電極２４がほぼ平行に対向している。

平面パターンは、たとえば第２図（Ｂ）に示すような構
成である。ゲート電極２１を引き出すために、ゲート電
極用ポンディングパッド領域２１ａ、２１ｂがソース電
極２４用のポンディングパッド領ｔ１！Ｉ！２４　ａ内
に形成され、ゲート電極２１と２箇所で接続されている
。このゲート電極引き出し部のためにソース電極２４は
３つの部分に分断され、ポンディングパッド領域２４ａ
に接続されている。ドレイン電極２２はゲート電＠２１
と対向し、ドレイン電極用ポンディングパッド領域２２
ａに連続している。

動作時においては、ゲート電［！２１に印加された信号
に基づいて増幅された信号がドレイン電極２２に発生す
る。ところで、ドレイン電極２２とゲート電極２１の間
には何等かの容量性の結合がある。そこで、第２図（Ａ
）で示すように、ドレインを極２２がゲート電極２１と
容量Ｃ１によって結合されるとする。すると、出力信号
は容量Ｃ１を介してゲート電極２１に帰還される。この
ように、ゲート電極とドレイン電極との間の寄生容量は
高周波数での増幅装置の特性を悪化させる原因となって
いる。（このような従来技術については、たとえば、 ｒｌＥＥＥ　ＪＥＤＨ１９８８０，１５μｍＧＡＴＥ−
ＬＥＮＧＴＨＤＯＵＢＬＥＲＥＣＥＳＳ　ＰＳＥＵＤＯ
−ＭＯＲＰＨＩＣＨＥＭＴ　ＷＩＴ、ＨＦｎａｘ　０Ｆ
３５０ＧＨ２Ｊ　（Ｌ、Ｆ、Ｌｅｓｔｅｒ、　Ｐ、Ｈ，
５Ｉｌｉｔｈ　、　Ｐ、Ｈｏ。

Ｐ、　Ｃ，Ｃ８＾０．　Ｒ，Ｃ，Ｔｉｂｅｒｉｏ　、　
Ｋ、Ｈ，Ｇ、Ｄｕｈ　＆Ｅ、Ｄ、Ｗｏｌｆを参照、） 第３図（Ａ）、（Ｂ）は、従来技術による電界効果型半
導体装置の他の例を示す、第３図（Ａ）は概略斜視図、
第３図（Ｂ）は平面構造の例を示す平面図である。

半導体基板３０の上にソース電極３４とドレイン電＃１
Ｉ３２が対向して設けられ、その間に２つのゲート電［
ｉ３５．３６が設けられている。このような電極梢造の
平面パターンの例を第３図（Ｂ）に示す、ソース電極３
４と対向してドレイン電極３２が設けられている点は、
第２図の例と同様である。ソース電極用ポンディングパ
ッド領域３４ａの内にゲート電極用の２つのポンディン
グパッド領域３５ａ、３６ａが設けられ、それぞれ第１
のゲート電極３５、第２のゲート電ｆ！３６に接続され
ている。

２つのゲート電極３５．３６に２つの信号を入力するこ
とにより、ドレインを極３２に２つの信号が重畳されて
増幅された出力信号を得る。

第２のゲートＴｈ極３６とドレイン電極３２との間には
寄生容量Ｃ１が形成され、第１のゲート電極３５と第２
のゲート電極３６の間には寄生容量Ｃ２が形成される。

ドレイン電極３２に出力電圧が生じると、寄生容量１．
Ｃ１を介して、第２のゲート電極３６に帰還かかかる。

また、第１のゲート電極３５と第２のゲート電極３６の
間にも容量Ｃ２を介して互いに帰還がかかる。このよう
にして、高周波数帯での半導体装置の特性は寄生容量に
よって劣化する。（このような従来技術は、たとえば、
ｒ回路技術者のための等値開ＲＪ埋板　秀樹、国中　勝
弘　著　オーム社出版Ｐ１２８　　に記載されている。

） ［発明か解決しようとする課題］ 以上述べたように、従来の技術によれば、電界効果型半
導体装置を極めて高い周波数において使用しようとする
と、ゲート電極とドレイン電極との間の容量が特性の劣
化を招く問題かあった。

本発明の目的は、極めて高い周波数においても良好な特
性を維持することのできる電界効果型半導体装置を提供
することである。

本発明の１ｔ！！の目的は、ゲート電極とドレイン電極
との間の電気的絶縁性を改良し、利得特性を改善するこ
とのできる電界効果型半導体装置を提供することである
。

［課題を解決するための手段コ 第１図（Ａ）、（Ｂ）、（Ｃ）は本発明の基本実施例を
示す、第１図（Ａ＞において、半導体基板１０の上に、
ソース電極１４、ゲート′ｔｈ極１１、ドレイン電ｆｆ
１１２が所定の間隔をおいて配置されている。ゲート電
Ｍ１１１とドレイン電極１２の間にシールド電極１３か
形成されている。シールド電極１３は少なくともチャネ
ル幅に対応するソース電極の全幅に対応する幅を持つ。

また、シールド電極全幅に亘ってソース電極１４とシー
ルド電ｆ２１３とは接続部１５で接続されている。

［作用］ ドレイン電極１２とシールド電極１３の間の寄生容量を
Ｃ１とし、シールド”Ｘ　ｆｌｉｌ　３とゲート電極１
１との間の寄生容量を０２とする。またシールド電極１
３に１早うインダクタンスをＬとする。

すると、第１図（Ａ）に示す電極構造は、等価的に第１
図（Ｂ）に示す回路となる。すなわち、ソース電極１４
が接地されているとして、ゲート電極１１とシールド電
極１３の間に寄生容量Ｃ２が接続され、シールド電極１
３とドレイン電極１２との間には寄生容量Ｃ１が接続さ
れ、ゲート電極１３はインダクタンスＬを介して接地さ
れている。

ここで、インダクタンス成分しは、シールド電極１３が
そのほぼ全幅に亘ってソース電極１４に接続部１５を介
して接続されているのでその値は極めて小さい、従って
、実質的にはインダクタンス成分を無視した第１図（Ｃ
）の実質的等価回路が成立する。トレイン電極１２はシ
ールド電極１３と富生容ｊｔｃ１を介して結合している
が、シールド電極１３が接地電位に保たれるため、ドレ
イン電極の影響はゲート電１１１には及ばない、従って
、ゲート電極１１はドレイン電極からの影響からほぼ完
全に保護される。

以上の関係を、式を用いて説明すると以下のようになる
。

第１図（Ｂ）のテ９；価回路のＹパラメータは以下のよ
うになる。

Ｙ１１＝Ｊ　ωｃ２　　（１−ω２ＬＣ１、）／（１−
ω２Ｌ　（ＣＩ　十Ｃ２、）　ＩＹ１２＝ｊω３ＬＣＩ
　Ｃ２ ／　（１−ω”　Ｌ　（ＣＩ　＋Ｃ２）　）Ｙ２１＝Ｊ
ω３ＬＣＩ　Ｃ２ ／　１１−ω”　Ｌ　（Ｃ１十Ｃ２）　）Ｙ２２＝ｊω
Ｃ１（１−ω”　ＬＣ２）／　＋１−ω２Ｌ　（ＣＩ　
十〇２　）　１ここで第１図（Ｃ）に示すように、イン
ダクタンスＬがほぼ０であると近似できれば、Ｙパラメ
ータは以下のようになる。

Ｙ１１＃ＪωＣ２ Ｙ　１；）；　０ Ｙ２１’＝；０ Ｙ２２；Ｊ　ωＣ１ 特性の劣化に関係している容量性の結合の太きさを現す
パラメータはＹ１２であり、シールドな陽のインダクタ
ンスＬをＯにしたことにより、Ｙ１２はほぼ０になる。

尚、念のために、第３図（Ａ）、（Ｂ）に示す従来の技
術における第２ゲート電極３６用のポンディングパッド
領域３６ａを接地した場合について説明する。第２ゲー
ト電極用ポンデイングパツド領域３６ａを接地するとド
レイン電極３２とゲート電極３５の間に接地電極が介在
することになるが、第２ゲーｌ−電ｆ！３６はその長さ
方向にインダクタンス成分りを有し、このインダクタン
スしは無視できない大きさを有する。従って、ドレイン
電極３２の影響は第２ゲート電極３６を介在して第１ゲ
ート電極３５にも及ぶ。

第１図の基本実施例では、幅の広い接続部１５を用いる
ことによってこのインダクタンス成分しを低減したので
ある。

［実施例］ 第４図（Ａ）、（Ｂ）に本発明の実ｎ例による電界効果
型半導体装置の平面構造を示す。

第４図（Ａ）において、ドレイン電極１２に対向してシ
ョットキ接触を形成するゲート電極１１が配置されてお
り、その下に３つの部分に分割されたソース電極１４−
ｌ、１４−２．１４−３が配置されている。各ソース電
極部分１４−１．１４−２．１４−３はソース電極用ポ
ンディングパッド領域１４ａに接続されている。ソース
電極用ポンディングパッド領域１４ａの内に２つのゲー
ト電極相ホンディングパッド頭域１１ａ、ｌｌｂか配置
され、それぞれゲート電極１１に接続されている。ソー
ス電極１４−１．１４−２．１４３か存在しないチャネ
ル領域部分では、半導体基板１０の能動層１６の表面に
不純物注入や切り欠きを設け、チャネルが形成されない
ようにされている。ゲート電ｆｆ１ｌｌとドレイン電極
１２の間に、ソース電極部分１４−１．１４−２．１４
−３に対応して、ショットキ接触を形成するシールド電
極１３−１．１３−２．１３−３が形成され、それぞれ
その全幅に亘って接続部１５−１．１５−２．１５−３
を介してソース電極部分１４−１．１４−２．１４−３
に接続されている。ドレイン電極１２はドレイン電極層
ポンディングパッド領域Ｌ２ａに連続している。各ポン
ディングパッド領域１１ａ、ｌｌｂ、１２ａ、１４ａは
ｉ箇所当り１４ｂは約５０μｍφのボンディング面積を
有し、それぞれ約２０〜２５μｍφの金線をボンディン
グされる。　第４図（Ａ）に示す平面Ｉ戒を有する半導
体装置の断面′！ｆ４或の例を第４図（Ｂ）に示す。

ソース電ｆｌ！１４、ゲート電極１１、シールド電極１
３、ドレイン電極１２がほぼ平行に基板１０の能動１１
６上に配置されている。ソース電極１４とドレイン電極
１２の下には高不純物濃度のソース領域１つとドレイン
領域１８が形成され、オーミック接触を形成している。

ソースｔ　４ｆ１１４とシールド＠［！１３とは接続部
１５によって接続され、ゲート＃！ｊｈ極１１とはエア
ギャップ１７を介して分離されている。シールドｔ　ｆ
！１３は能動Ｎ１６と直接接触しているが、ショットキ
接触を形成しているので電気的な影響は及ぼさない。

能動層１６はたとえば半絶縁性半導体基板１０、Ｌに形
成され、たとえばｐ型ＧａＡｓで形成され、その表面部
分にシリコンを約１〜４ＸｉＯ１８３ ＣＩ　　ドープしたｎ＋型ソース領域１９とドレイン＠
域１８が形成される。ソース領域１９、トレイン領域１
８の深さは、たとえば約１０００人である。チャネル領
域は、たとえば約１〜４Ｘ１０１７Ｃ１’のキャリア濃
度を有するｎ型ＧａＡＳで形成される。ソース電極１４
とドレイン電極１２は、たとえば＾ｕ−Ｇｅ／Ｎｉ／＾
Ｕの３層オーミック電極で形成される。たとえば、＾ｕ
−ＧｅＮＩが約３００Å、Ｎｉ１ｆｉが約１００人、Ａ
ｕＭが約１０００人の厚さを有する。ゲート電極１１と
シールド電極１３は、たとえばアルミニウムまたはタン
グステンシリサイドで形成されるショット−１ｒ電極で
ある。チャネル幅は、たとえば約１００μｍであり、ゲ
ート電極１１の電流の流れる方向の長さくゲート長）は
、たとえば約０．２５μｍである。ｔた、ソース電極１
４とゲート電ｆ！１１との間隔、ゲート電極１１とシー
ルド電極１３の間隔、シールド電ａ１３とトレイン電極
１２との間隔はそれぞれ、たとえば０．５〜１μｍ程度
とする。ソース電＆１４、ゲート電極１１、シールド電
極１３、ドレイン電極１２をバターニングした後、ゲー
ト電！Ｆ１１１を覆うレジスト層を形成し、その上にア
ルミニウム等の金属または他の導電体で形成された接続
部１５を形成し、パターニングする。ゲートｔ　ｔｆｉ
　１１とその上の接続部１５との間のギャップの高さは
、たとえば０．５μｍである。その後、レジスト層は除
去してエアギャップとする。このような構成の電界効果
型半導体装置によって、たとえばｆｒ８０Ｇｌｌｚ（チ
ップレベル）　、＝４００Ｈ２（パ・ソゲージレベル）
、利得６〜８ｄＢを得ることができる。

なお、シールド電極が基板表面とショットキ接触を形成
する場合を説明したが、シールド電極と基板表面との間
に絶縁物を挾んでもよい。

第５図は本発明の他の実施例による電界効果型半導体装
置を示す０本実施例においては、中央部のシールド電極
１３−４．１３−５および接続部の間に使用周波数での
波長の１／４（λ／４）以内のギヤノブ４０か設けられ
ている。ゲート電極１１を覆ってホトレジスト層パター
ンを形成し、その後接続部１５−１を形成した後ホトレ
ジスト層をエツチング除去する際、ギャップ４０が存在
するとエツチング工程が容易になる。

なお、ゲート電極と接続部との間をエアギャップによっ
て分離する場合を説明したが、ゲート電極を覆ってたと
えばシリコン窒化物等の絶縁物の分Ｎｔ　６’Ｒ域を形
成してもよい。

以上、実施例に沿って説明したが、本発明はこれらに制
限されない、たとえば種々の変更、改良、組み合わせ等
が可能なことは当業者には自明であろう。

［発明の効果］ 以上説明したように、本発明によれは、ゲート電極とド
レイン電極との間の容量による電気的結合を低減し、特
に高周波帯において良好な特性を実現することができる
。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）、（Ｃ）は本発明の基本実施例を
示し、第１図（Ａ）は構造を概略的に示す斜視図、第１
図（Ｂ）は等価回路、第１図（Ｃ）は実質的な等価回路
、 第２図（Ａ）、（Ｂ）は従来の技術による電界効果型半
導体装置の１例を示し、第２図（Ａ）は概略部分斜視図
、第２図ＣＢ＞は平面図、第３図（Ａ＞、（Ｂ）は従来
技術による電界効果型半導体装置の他の例を示し、第３
図（Ａ）は概略部分斜視図、第３図（Ｂ）は平面図、第
４図（Ａ）、（Ｂ）は本発明の実施例による電界効果型
半導体装置を示し、第４図（Ａ）は平面図、第４図（Ｂ
）は断面図、 第５図は本発明の他の実施例による電界効果型半導体装
置を示す平面図である。 図において、 ０ １ ２ ３ ４ ５ Ｃ１、Ｃ２ １１ａ、　１１ｂ、　１２ａ ７ 半導体基板 ゲート電極 ドレイン電極 シールド電極 ソース電極 接続部 寄生容量 ゲート電極のインダクタンス １４ａポンデイングパツド領域 エアギャップ。

Claims (1)

【特許請求の範囲】
1. （１）、半導体基板（１０）上に設けられたゲート電極
   （１１）と、 前記ゲート電極（１１）を挾んで平行に設けられたドレ
   イン電極（１２）およびソース電極（１４）と、 前記ゲート電極（１１）とドレイン電極（１２）の間の
   半導体基板（１０）上から前記ゲート電極（１１）を覆
   ってソース電極（１４）に接続されてなるシールド電極
   （１３）、（１５）と を有することを特徴とする電界効果型半導体装置。