JPS5832508B2 - ソウゲ−トセツゴウガタデンカイコウカトランジスタ - Google Patents

Description

【発明の詳細な説明】 本発明は双ゲート（カスコード形）接合形電界効果トラ
ンジスタにかかわるものである。

高周波用の接合形電界効果トランジスタは、その入力端
帰還容量を減らすために、通常２つのゲート領域を有す
る、いわゆるカスコード形の構造のものがよく知られて
いる。

その断面構造は基本的には第１図のごとく、Ｐ形半導体
基板１の所定領域にＰ十形分離領域３によりｎ形の島領
域２が形成され、島領域２の中心部に高濃度ｎ十形領域
によるドレイン領域４を形成し、その周辺を囲んでＰ＋
形の２つのゲート領域とｎ十形ドレイン領域の形成時に
同時につくられた高濃度ｎ十形頭載であるソース領域５
がある。

ここでソース領域５に近いゲート領域６を第１ゲート領
域、ドレイン領域４に近いゲート領域７を第２ゲート領
域と呼ぶことにする。

通常第２ゲート領域７はその一部分で深いｖ彬領域８に
よって基板１に貫通しており、ソース領域５も金属配線
９によってＰ十形分離領域３を介してＰ形基板１と電気
的に接続され、外部端子への取り出し電極としては第１
ゲート電極線１３、ドレイン電極線１２及び基板とソー
ス領域と第２ゲート領域とを電気的に共通とした接地電
極線１１となる。

接地電極線１１はしばしば金属外囲器に基板を直接接続
し基板裏面を接地電極とすることにより接地電極線１１
を省略することがある。

Ｐ形基板１の上にｎ形島領域２を形成する方法としては
Ｐ形基板１上にｎ形エピタキシャル層を形成し、しかる
のち、エピタキシャル層表面から選択的にＰ＋形の不純
物を拡散することによりＰ＋形の周囲分離領域３を形成
してその内部にｎ形の島領域２を形成する方法が良く用
いられる。

この場合第２ゲート領域７の一部分で基板１に貫通する
深いＰ影領域８の形成は、周囲分離領域３の拡散と同時
に拡散することによりおこなわれるのが一般的である。

ソース領域５を接地電極線１１に接続するにはソース領
域５とＰ形基板１を表面に引き出されるためのｒ形周囲
分離領域３の表面とを金属薄膜等で接続すればよい。

通常はこれらの表面は酸化膜１６におおわれているので
、所定の個所を周知の写真蝕刻技術で開口した後、アル
ミニウム等金属の薄膜で開口部同志を接続する。

しかるに、第２ゲート領域Ｔを接地電極線１１に接続す
る場合は前述したごとく一旦Ｐ形基板１に深いＰ＋形領
領域８介して電気的に接続した後再び深いＰ＋形領域３
によって表面に到り接地電極線１１に接続される。

このときソース領域５の場合のように直接表面を金属配
線９で結ばないのは、第２ゲート領域７とソース領域５
の間には表面に於いて必ず第１ゲート領域６が介在し、
この第１ゲート領域の表面は通常酸化膜でおおわれてい
ないかあるいは第１ゲート電極用金属１５が形成されて
いる為、第２ゲート領域７の表面の任意の場所からソー
ス領域５表面の任意の場所に到る金属配線を表面に沿っ
て配置すると必ず第１ゲート領域６の表面で第１ゲート
領域６の表面あるいは第１ゲート電極用金属１５と金属
配線とが電気的に接続されてしまうことになるからであ
る。

通常この種の高周波用接合形電界効果トランジスタに於
いては、その特性を得るために第１ゲート領域６のチャ
ンネル長さＬはパターン製造技術の許す限りたとえば１
〜２μｍ程度に短かくする為、表面の酸化膜１４に更に
それよりせまい電極用の開口を形成することは工業的に
は不可能であり、通常ディップエッチまたはウォッシュ
ドエッチと呼ばれる蝕刻法を用いて、第１ゲート領域６
上のすべての酸化膜を除去してしまい、第１ゲート領域
６の表面はすべて第１ゲート電極用金属１５でおおって
いる。

したがって第２ゲート領域７とソース領域５とを金属配
線で結ぶこといわゆるクロスオーバーができないわけで
ある。

なお、１６．１７，１８．１９はそれぞれドレイン、第
２ゲート、ソース、周囲分離領域３の電極用金属であっ
て第１図では各領域上表面全面にわたって形成している
が、これらは全面にわたらず各領域と一部で接している
構成であってもよい。

第１図からも容易に理解できるように、この構造におい
てはＰ 形の第１ゲート領域６と、ｎ形島領域２間のＰ
ｎ接合へ直流あるいは交流印加電圧が印加されその印加
電圧の逆バイアス電圧成分が増加するにつれｎ形の島領
域２にその空乏層が延びていき最終的にはＰ形の基板１
に空乏層が到達してしまい基板に対して短絡状態となる
。

この種の構造に於いては第１ゲート領域６の最大許容入
力信号電圧即ち入力耐圧は極めて低く通常２ボルト以下
を示す。

また、帰還容量を減少するために接地電位の第２ゲート
領域７を有しながらも、第１ゲート領域６及びドレイン
領域４と基板１との間に存在する容量は入出力端容量と
なって無視することが出来ない。

そこで入力耐圧の向上や入出力端容量の減少を目的とし
て基板１を絶縁物で構成する構造が提案されている。

すなわち、第１図のＰ形半導体基板１の代りにこのサフ
ァイヤ（α−Ａ１２０３）やスピネル（ＭｇＯｘＡ１２
０３）のような絶縁性基板を用い、この上にｎ形シリコ
ンをエピタキシャル成長して島領域２を形成する構造が
提案されている。

しかしながら基板をこの様に絶縁物化すると前述した第
２ゲート領域７を基板を介して接地電位にすることが不
可能となり結局単１ゲートのものしか構成できず入力耐
圧や入出力端の容量は減少できても、第２ゲートを形成
できないので肝腎の帰還容量を減少することが出来なか
った。

本発明は上述の欠点を改良し、絶縁性基板を用いた接合
形電界効果トランジスタにおいて、カスコード形構造を
可能ならしめた新規な構造の双ゲート接合形電界効果ト
ランジスタを提供せんとするものである。

本発明の第１の実施例について図を用いて説明する。

第２図は本発明の第１の実施例における接合形電界効果
トランジスタ製造工程断面図であり、第３図は第２図の
工程に於ける上面図、第４図は第３図のそれぞれの断面
図を示している。

まず第２図の工程に従って製造方法を説明する。

サファイヤあるいはスピネルのような絶縁性基板２Ｄの
上にＳｉＯ２などの絶縁物膜２１を選択的に形成する（
工程Ａ）。

ついで絶縁性基板２０の表面および前記絶縁性基板２０
の表面に選択的に形成された前記絶縁物膜２１の表面に
それぞれｎ形半導体単結晶層２２′および非単結晶領域
２３を気相成長法により成長させる。

（工程Ｂ）。更にその表面に選択拡散のマスキングとな
る絶縁物層２４例えばＳｉＯ２を形成する。

（工程Ｃ）。次に表面の絶縁物層２４の所定領域を周知
の写真蝕刻技術を用いて除去しその開口部２５にイオン
注入法又は熱拡散法によってＰ形不純物を導入しエピタ
キシャル半導体単結晶層２２′中にＰ形周囲分離領域２
６を形成する。

これによって前記非単結晶領域２３を含むｎ形エピタキ
シャル半導体単結晶層２２′中に周囲をＰ影領域２６で
囲まれた島領域２２を形成することができる。

このとき同時にこの島領域２２内の前記非単結晶領域２
３の表面の絶縁物層２４にも蝕刻した開口部を通してＰ
形不純物を導入してもよい。

（図示せず）このことはとくにｎ形エピタキシャル層２
２′の抵抗率が低いときに行うと効果のあるものである
。

つまり非単結晶領域２３の抵抗率がｎ形エピタキシャル
層の抵抗率に比べて十分高くないときに有効である。

（工程Ｄ）。ついで前記開口部の表面には再び全面に絶
縁物層２７を形成する。

（工程Ｅ）。次に再び写真蝕刻技術でソース領域及びド
レイン領域を形成すべき個所の絶縁物層を除去開口し、
それぞれの開口部２８及び２９より高濃度のｎ形不純物
を半導体層内に導入してソース領域３０゜ドレイン領域
４０を形成する。

（工程Ｆ）。前記開口部２８，２９の表面は再び全面に
絶縁物層が形成され、ここで絶縁物層を説明上全体を４
１とする。

（工程Ｇ）次に再び写真蝕刻技術により表面の絶縁物層
４１に第１ゲート用の開口部４２と第２ゲート開口部４
３を形成し、Ｐ形不純物を拡散法又はイオン注入法によ
り導入することにより第１ゲート領域４４及び第２ゲー
ト領域４５を形成する。

（工程Ｈ）このときの上面図が第３図である。

第３図では構造の理解を容易とするために、表面の絶縁
膜４１を省略している。

この図から明らかなように第２ゲート領域４５はドレイ
ン領域４０の周囲を完全に包囲しているのに対して、第
１ゲート領域４４は非単結晶領域あるいはＰ形不純物を
導入した非単結晶領域２３にその両端を重複させてきれ
ている。

即ち第４図Ｃの断面図からも解る様に（ｚ−ｚ’）断面
で見ると、第１ゲート領域４４は前記領域２３を介して
いることになり、また第１ゲート領域４４の表面は開口
部４２によって半導体表面が露出しているが前記領域２
３の表面に於いては絶縁物層４１の一部４１′が残存し
ているのがわかる。

このように前記領域２３の表面に絶縁物層４１′がある
ために、第２ゲート領域４５からソース領域３０へ到る
金属配線の第１ゲート領域４４表面でのクロスオーバー
が可能になるわけである。

第２図の工程図に再び戻って説明を継続する。

ソース領域３０、ドレイン領域４０及びＰ形周囲分離領
域２６の表面の絶縁物層にそれぞれの領域よりやや狭く
開口したコンタクト用の窓を形成し、更にそれぞれの領
域表面にアルミニウムの蒸着等による金属配線をおこな
って、ドレイン領域の配線用金属４６、第１ゲート領域
４４の配線用金属４７及び第２ゲート領域４５の配線用
金属４８、ソース領域３０の配線用金属４９を形成し、
第２ゲート領域４５、ソース領域、Ｐ形周囲分離領域２
６の三つの領域を金属配線５０で接続した上に接地電極
線を形、或する。

（工程■）第２ゲート領域４５上のコンタクト窓は第２
ゲート領域４５の表面の全面にわたって開口しておりそ
の開口部表面には金属４８が形威され電極となり、金属
配線５０は非単結晶領域２３上に配設されるとともに、
第２ゲート領域４５の表面の配線用金属電極４８と接続
されており、同時に形成することができる。

また、工程の説明でゲート領域の形成は第１ゲート領域
、第２ゲート領域とも同時におこなうように説明したが
、実用的には２回に分けておこなうことが多い。

しかしそれを詳述することは本発明の本旨ではない為こ
こでは省略した。

また、従来例で述べたようにゲート領域形成後の表面に
は薄い酸化膜が形成され通常これをディップエッチ等で
除去するが、いずれにしろゲート領域の表面は必要な厚
さの絶縁物層が存在していない点に変りなく、記述を省
略した。

本発明の本旨とするところは、第１ゲート領域４４を表
面からのＰ形不純物の導入で形成する限り厚い絶縁物層
をその表面に形成することは困難であるため、第１ゲー
ト領域４４の一部に非単結晶領域２３を形威し、その上
に金属配線５０を走らせることにより、第２ゲート、ソ
ース、周囲分離領域の接続を表面において可能としたも
のである。

第５図は完成された双ゲート接合形電界効果トランジス
タの断面斜視図であって、５１は接地電極線、５２はド
レイン電極線、５３は第１ゲート電極線である。

ところで、周知のごとく、ＳＯ８構造においてはサファ
イア基板２０と単結晶シリコン層２２との界面が問題と
なる。

第３図に示す本発明の一実施例における製造工程におい
て、エピタキシャル層２２の成長後の酸化および拡散に
よる加熱処理時間の合計は２時間以上となる。

この加熱処理の間にカスコード形接合形電界効果トラン
ジスタの重要な設計パラメータの一つである移動度μが
低下してしまうことが最大の問題点である。

たとえば（１１１）方向のスピネル２０上に１０１５α
−３程度の不純物濃度を有するエピタキシャル層２２を
形成させた後、１１００℃中で１時間の熱酸化を行なっ
た場合、０．６μのエピタキシャル層厚みの場合μが２
４５Ｃｒｊｌ／ Ｖ −ｓｅｃ〜１９５ ｆｆｌ／ Ｖ
・ｓｅｃに、１．４μの場合μが２９５ｉ／Ｖ ・ｓ
ｅｃ〜２７５ｉ／Ｖ −５ｅｃにそれぞれ低下してしま
う。

したがって加熱処理時間はできるだけ短かい方が望まし
いのはいうまでもない。

第６図は本発明の他の実施例を示すものである。

この構造は第２図に示す第１の実施例において、工程Ｄ
〜工程Ｅを省略した場合であり第２図Ｉに相当する。

このようにＰ形周囲分離領域の拡散を行なわないとその
分だけ加熱処理時間が少なくなりμの低下が小さくなる
上に工程数も少なくなる。

このため１１００℃における加熱処理時間が３０分〜１
時間少なくなることになった。

第３図においてＰ形周囲領域２６を形成したおもな理由
はチップをスクライビングしたのちエピタキシャル層２
２と絶縁性基板２０との界面が空気中に露出することに
よって漏洩電流が発生するのを防止することにある。

したがって清浄な雰囲気中で加工処理を行なうならば一
般的には周囲分離領域２６は除去可能となるものである
。

以上の実施例の利点をさらに説明する。

第１図に示す従来の構造において、Ｐ形基板１の代わり
に絶縁物基板２０を用い、深いＰ影領域８上に絶縁物膜
を設置すれば、その上に金属線のクロスオーバーが可能
となることが考えられる。

しかるにこの場合、ｎ形エピタキシャル層２の厚みｔｅ
ｐｉを２μとするとＰ影領域８は約８割程度すなわち１
．６μだけ横方向に拡がり、ドレインおよび第４ゲート
と第２ゲートとの間の距離を大きくしなければならず、
性能上ならびに製造上好ましくない。

しかるに、第３，７図の実施例によれば、ｐ影領域８を
用いないため、ドレインおよび第１ゲートと第２ゲート
間の距離を大きくする必要がない。

つぎに本発明のもう一つの実施例を第７図とともに説明
する。

絶縁性基板２０上にｎ形エピタキシャル層２２を形成し
たのち、全表面にＳｉ３Ｎ４膜６０を形成したのち、選
択的に開口部６１を設け、しかるのち、エピタキシャル
層２２を表面から選択的に除去する。

（工程Ａ）そして、Ｓ １３ Ｎ、ａ膜６０を保護膜と
して選択酸化を行い５ｉ０２よりなる絶縁物領域６２を
形成する。

（工程Ｂ）後の工程は第３図（Ｆ）以降と同様である。

以上のように本発明は要約すれば第１ゲート領域の一部
を高抵抗率の非単結晶領域あるいはＰ形不純物を含む非
単結晶領域２３に置きかえることによって、領域２３の
上部に残存する厚い絶縁物膜あるいは絶縁物体６２をク
ロスオーバーに利用することが出来る点に着目したわけ
である。

以上述べた実施例はエピタキシャル半導体単結晶層とし
てｎ影領域を用いた例であるが、記述した導電形式をす
べて逆とした場合にも全く同じ様に本発明を適用できる
ことは言うまでもない。

また、基板として絶縁性基板を用いる場合の他同様の主
旨を持つ周知の誘導体分離法や高抵抗率基板を用いる方
式にも全く同様に適用できる。

本発明を適用することによって、接合形電界効果トラン
ジスタを絶縁性基板構造としたにもかかわらず、双ゲー
ト構造になし得なかった点が解決し、極めて周波数特性
の改善された双ゲート接合形電界効果トランジスタが実
現できることになった。

【図面の簡単な説明】

第１図は双ゲート接合形電界効果トランジスタの従来の
一般的構造を示す断面図、第２図Ａ〜■は本発明の一実
施例の双ゲート接合形電界効果トランジスタの製造工程
断面図、第３図は第２図Ｈにおける平面図、第４図Ａ、
Ｂ 、Ｃはそれぞれ第３図のＸ−Ｘ’ 、 Ｙ−Ｙ’
、 Ｚ−Ｚ’線断面図、第５図は上記一実施例にかかる
トランジスタの断面斜視図、第６図は本発明の他の実施
例にかかるトランジスタの構造断面図、第７図Ａ、Ｂは
本発明のもう一つの実施例のトランジスタの製造工程断
面図である。 ２０・・・・・・絶縁性基板、２２・・・・・・ｎ影領
域あるいはｎ形島領域、２３・・・・・・非単結晶領域
、３０・・・・・・ソース領域、４０・・・・・・ドレ
イン領域、４４・・・・・・第１ゲート領域、４５・・
・・・・第２ゲート領域、４１゜４１′・・・・・・絶
縁膜、５０・・・・・・クロスオーバー金属配線、６２
・・・・・・絶縁物領域。

Claims (1)

【特許請求の範囲】
1. １ 絶縁性基板上に形成された一導電形の半導体単結晶
   層と、この半導体単結晶層内に形成されたソース、ドレ
   イン領域と、このソース、ドレイン領域間の上記半導体
   単結晶層内に上記ソースあるいはドレイン領域のいずれ
   かを囲むように形成された２つのゲート領域と、上記ソ
   ース領域に隣接したゲート領域の一部を分断すべく、上
   記半導体単結晶層内の所定領域に上記半導体結晶層表面
   から上記絶縁性基板に達するように形成された非導電性
   領域と、上記ドレイン領域に隣接したゲート領域とソー
   ス領域とを結ぶとともに上記非導電領域上に配設された
   金属配線とを備えたことを特徴とする双ゲート接合形電
   界効果トランジスタ。