JP2013153189A - 複数のフィールドプレートを有するワイドバンドギャップトランジスタ - Google Patents

複数のフィールドプレートを有するワイドバンドギャップトランジスタ Download PDF

Info

Publication number
JP2013153189A
JP2013153189A JP2013050780A JP2013050780A JP2013153189A JP 2013153189 A JP2013153189 A JP 2013153189A JP 2013050780 A JP2013050780 A JP 2013050780A JP 2013050780 A JP2013050780 A JP 2013050780A JP 2013153189 A JP2013153189 A JP 2013153189A
Authority
JP
Japan
Prior art keywords
field plate
gate
transistor
spacer layer
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013050780A
Other languages
English (en)
Other versions
JP5755671B2 (ja
JP2013153189A5 (ja
Inventor
Yifeng Wu
ウー イーフェン
Primit Parikh
パリーク プリミット
Umesh Mishra
ミシュラ ウメシュ
Marcia Moore
ムーア マーシャ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2013153189A publication Critical patent/JP2013153189A/ja
Publication of JP2013153189A5 publication Critical patent/JP2013153189A5/ja
Application granted granted Critical
Publication of JP5755671B2 publication Critical patent/JP5755671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

【課題】電流トラッピング効果の低減された電界効果トランジスタを提供する。
【解決手段】ソース電極２０およびドレイン電極２２が半導体層１８に接触した、基板１２上の複数の活性半導体層を備えるトランジスタ。ゲート２４が、ソース電極２０とドレイン電極２２との間に、複数の半導体層上に形成される。複数のフィールドプレート３０、４２が、半導体層上に配置され、各フィールドプレート３０、４２は、ゲート２４のエッジからドレイン電極２２に向かって延び、また各フィールドプレート３０、４２は、半導体層から、また他のフィールドプレート３０、４２から分離される。最上部のフィールドプレート４２は、ソース電極２０に電気的に接続され、他のフィールドプレート３０は、ゲートまたはソース電極に電気的に接続される。
【選択図】図２

Description

本出願は、２００４年５月１１日に出願した、Ｗｕ等に対する仮出願第６０／５７０，
５１８号の恩典を主張するものである。
本発明は、トランジスタに関し、より詳細には、フィールドプレートを利用したトラン
ジスタに関する。
ＡｌＧａＮ／ＧａＮ半導体材料の製造における改善は、高周波数用途、高温用途、およ
び高電力用途のＨＥＭＴ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓ
ｉｓｔｏｒ）などのＡｌＧａＮ／ＧａＮトランジスタの開発の進歩を助長してきた。Ａｌ
ＧａＮ／ＧａＮは、大きなバンドギャップ、高いピーク電子速度値および飽和電子速度値
を有する（非特許文献１参照）。ＡｌＧａＮ／ＧａＮ ＨＥＭＴはまた、１０１３ｃｍ−
２を超過する２ＤＥＧシート密度と、（２０１９ｃｍ２／Ｖｓまでの）比較的高い電子移
動度を有することも可能である（非特許文献２参照）。これらの特性により、ＡｌＧａＮ
／ＧａＮ ＨＥＭＴは、ＲＦ周波数、マイクロ波周波数、およびミリメートル波周波数に
おいて、非常に高い電圧と高電力動作を実現することができるようになる。
ＡｌＧａＮ／ＧａＮ ＨＥＭＴは、サファイア基板上に成長させられ、４．６Ｗ／ｍｍ
の電力密度と７．６Ｗの総電力が示された（非特許文献３参照）。さらに最近では、Ｓｉ
Ｃ上に成長させられたＡｌＧａＮ／ＧａＮ ＨＥＭＴで、８ＧＨｚにおいて９．８Ｗ／ｍ
ｍの電力密度が示され（非特許文献４参照）、また９Ｇｈｚにおいて２２．９Ｗの総出力
電力が示された（非特許文献５参照）。
特許文献１には、バッファおよび基板上に成長されたＧａＮ／ＡｌＧａＮベースのＨＥ
ＭＴが開示されている。他のＡｌＧａＮ／ＧａＮ ＨＥＭＴおよびＦＥＴ（ｆｉｅｌｄ
ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）が、非特許文献６および非特許文献７参照に説明
されている。これらのデバイスの一部には、１００ギガヘルツもの利得帯域幅積（ｆＴ）
を示しているものもあり（非特許文献８参照）、またＸ−バンドにおいて１０Ｗ／ｍｍま
での高電力密度を示しているものもある（非特許文献９および非特許文献１０参照）。
米国特許第５，１９２，９８７号明細書 米国特許第６，５８６，７８１号明細書 米国特許第５，２９０，３９３号明細書 米国特許第５，６８６，７３８号明細書 米国特許第５，３９３，９９３号明細書 米国特許第５，５２３，５８９号明細書 米国特許第５，７３９，５５４号明細書 米国特許第６，３１６，７９３号明細書 米国特許第６，５８６，７８１号明細書 米国特許第６，５４８，３３３号明細書 米国特許出願公開第２００２／０１６７０２３号明細書 米国特許出願公開第２００３／０００２００９２号明細書 米国特許第５，１９２，９８７号明細書 米国特許第５，２９６，３９５号明細書
B. Gelmont, K. Kim and M.Shur, "Monte Carlo Simulation of Electron Transport in Gallium Nitride," J. Appl. Phys. 74, (1993), pp. 1818-1821 R. Gaska et al., "Electron Transport in AlGaN-GaN Heterostructures Grown on 6H-SiC Substrates," Appl. Phys. Lett. 72, (1998), pp. 707-709 Y. F. Wu et al., "GaN-Based FETs for Microwave Power Amplification," IEICE Trans. Electron. E-82-C, (1999), pp. 1895-1905 Y. F. Wu et al., "Very-High Power Density AlGaN/GaN HEMTs," IEEE Trans. Electron. Dev. 48, (2001), pp. 586-590 M. Micovic et al, "AlGaN/GaN Heterojunction Field Effect Transistors Grown by Nitrogen Plasma Assisted Molecular Beam Epitaxy," IEEE Trans. Electron. Dev. 48, (2001), pp. 591-596 Gaska et al., "High-Temperature Performance of AlGaN/GaN HFET's on SiC Substrates," IEEE Electron Device Letters, 18, (1997), pp. 492-494 Wu et al., "High Al-content AlGaN/GaN HEMTs With Very High Performance," IEDM-1999 Digest, pp. 925-927, Washington DC, Dec. 1999 Lu et al., "AlGaN/GaN HEMTs on SiC With Over 100 GHz ft and Low Microwave Noise," IEEE Transactions on Electron Devices, Vol. 48, No. 3, March 2001, pp. 581-585 Wu et al., "Bias-dependent Performance of High-Power AlGaN/GaNHEMTs," IEDM-2001, Washington DC, Dec. 2-6, 2001 Wu et al., "High Al-Content AlGaN/GaN MODFETs for Ultrahigh Performance," IEEE Electron Device Letters 19, (1998), pp. 50-53 S. Kamalkar and U.K.Mishra, "Very High Voltage AlGaN/GaN High Electron Mobility Transistors Using a Field Plate Deposited on a Stepped Insulator", Solid State Electronics 45, (2001), pp. 1645-1662
電子トラッピング、およびこの結果生ずるＤＣ特性とＲＦ特性との違いは、これらのデ
バイスの性能における制限要因である。窒化ケイ素（ＳｉＮ）パッシベーションをうまく
使用して、１０Ｇｈｚで１０Ｗ／ｍｍ以上の電力密度を有する高性能デバイスで生じるこ
のトラッピング問題が軽減されてきた。例えば、その全体が参照により本明細書に組み込
まれている特許文献２に、ＧａＮベースのトランジスタにおけるトラッピング効果を低減
する方法および構造が開示されている。しかし、これらの構造中に存在する高電界に起因
して、電荷トラッピングは、依然として問題になっている。
フィールドプレートを使用して、マイクロ波周波数におけるＧａＮベースのＨＥＭＴの
性能が高められてきた（非特許文献１１参照）。しかし、これらのアプローチは、トラン
ジスタのゲートに接続されたフィールドプレートであって、チャネルのドレイン側の上部
にあるものを伴った。これは、ドレインキャパシタンスに対する著しいフィールドプレー
トをもたらす可能性があり、また、ゲートに接続されているフィールドプレートにより、
デバイスに対して追加のゲート−ドレイン間キャパシタンス（Ｃｇｄ）が追加される。こ
れは、利得を低下させるだけでなく、入出力間の分離がより劣ることに起因した不安定性
をもたらす可能性もある。
本発明は、複数のフィールドプレートを有するトランジスタを提供し、複数のフィール
ドプレートのうち最上部のフィールドプレートは、ソース電極に電気的に接続され、中間
のフィールドプレートは、ソース電極またはゲート電極に接続されている。本発明による
トランジスタの一実施形態は、活性領域を備える。ソース電極およびドレイン電極は、活
性領域と接触して形成され、ゲートは、活性領域上のソース電極とドレイン領域との間に
形成される。複数のスペーサ層およびフィールドプレートが備えられ、スペーサ層のうち
第１のスペーサ層は、ゲート電極とドレインおよびソース電極との間の活性領域の表面の
少なくとも一部の上に存在しており、また、フィールドプレートのうちの第１のフィール
ドプレートは、スペーサ層のうちの第１のスペーサ層の上に存在する。残りのスペーサ層
およびフィールドプレートは、スペーサ層のうちの第１のスペーサ層およびフィールドプ
レートのうちの第１のフィールドプレートの上に交互に配置され、フィールドプレートの
うちの最上部のフィールドプレートは、ソース電極に電気的に接続され、この下のフィー
ルドプレートのそれぞれは、ゲート電極またはソース電極に電気的に接続されている。
本発明によるトランジスタの他の実施形態は、活性領域を備え、ソース電極とドレイン
電極が活性領域に接触している。ゲートが、ソース電極とドレイン電極との間に、活性領
域上に存在する。複数のフィールドプレートが、活性領域上に配置され、各フィールドプ
レートは、ゲートのエッジからこのドレイン電極に向かって延び、各フィールドプレート
は、活性領域から分離され、またフィールドプレートのうちの他のフィールドプレートか
ら分離される。フィールドプレートのうちの最上部のフィールドプレートは、ソース電極
に電気的に接続され、フィールドプレートのうちの他のフィールドプレートのそれぞれは
、ゲート電極またはソース電極に電気的に接続されている。
本発明のこれらおよび他のさらなる特徴および利点については、添付図面を参照すれば
以下の詳細な説明から当業者には明らかであろう。
本発明によるＨＥＭＴの一実施形態の平面図である。 本発明によるＨＥＭＴの一実施形態の断面図である。 本発明によるＨＥＭＴの別の実施形態の平面図である。 本発明によるＨＥＭＴの別の実施形態の平面図である。 本発明によるＨＥＭＴの別の実施形態の断面図である。 本発明によるＨＥＭＴの別の実施形態の平面図である。 本発明によるＭＥＳＦＥＴの一実施形態の断面図である。 本発明によるＭＥＳＦＥＴの別の実施形態の断面図である。 本発明によるＨＥＭＴの別の実施形態の断面図である。 フィールドプレートのないＨＥＭＴと、ゲートに接続されたフィールドプレートを有するＨＥＭＴと、ソースに接続されたフィールドプレートを有するＨＥＭＴを比較した、本発明によるＨＥＭＴの動作特性を比較した表である。 ガンマゲートを有する、本発明によるＨＥＭＴの別の実施形態の断面図である。 リセス化ゲートを有する、本発明によるＨＥＭＴの別の実施形態の断面図である。
本発明による複数のフィールドプレート構成は、ワイドバンドギャップ材料で作製され
たトランジスタ構造など、多数の異なるトランジスタ構造と共に使用することができる。
トランジスタは、一般に、半導体層を備える活性領域を備え、金属のソース電極およびド
レイン電極が活性領域と電気的に接触して形成され、そしてゲートが、活性領域内部の電
界を変調するために、ソース電極とドレイン電極との間に形成されている。第１のスペー
サ層が、活性領域上に、ゲートとドレインとの間の活性領域の表面の少なくとも一部分の
上にわたって形成されている。第１のスペーサ層は、誘電体層または複数の誘電体層の組
合せを備えることができる。第１のスペーサ層は、ゲート、ならびに、ゲート電極とソー
ス電極およびドレイン電極との間の活性領域の最上部表面を覆うことが好ましいが、以下
で説明しているように、第１のスペーサ層は、さらに少ない部分しか覆わない可能性もあ
る。
導電性の第１のフィールドプレートが、第１のスペーサ層上に形成され、第１のスペー
サ層は、フィールドプレートとゲートおよびその下の活性領域との間の分離をもたらす。
第１のフィールドプレートは、ゲートのエッジからドレイン電極に向かって距離Ｌｆ１だ
け延びている。第１のフィールドプレートは、ソース電極またはゲートのどちらかに電気
的に接続することができる。
第２のスペーサ層が、第１のフィールドプレートの少なくとも一部分の上と、ゲートと
ドレイン電極との間の第１のスペーサ層の表面の一部分の上に形成される。しかし、好ま
しい一実施形態において、第２のスペーサは、第１のフィールドプレートと、トランジス
タ構造の露出した上面を覆い、上面は、一般的に第１のスペーサ層である。第２のフィー
ルドプレートが、第２のスペーサ層上に形成され、第２のスペーサ層は、第１のフィール
ドプレートと第２のフィールドプレートとの間の分離をもたらし、第１のスペーサ層の被
覆率に応じて、ゲートと活性領域との間の分離をもたらす。
本発明による他のトランジスタ構造は、３つ以上のフィールドプレートを有する可能性
がある。最上部のフィールドプレートは、一般的にソース電極に電気的に接続されるが、
中間のフィールドプレートは、ゲートまたはソース電極のどちらかに電気的に接続される
。
このフィールドプレート構成は、デバイス中のピーク電界を低減させ、破壊電圧の増大
およびトラッピングの減少をもたらすことができる。電界の低減はまた、漏れ電流の低減
や信頼性の向上など他の利点をもたらす可能性もある。ソース電極に電気的に接続された
フィールドプレートを有することにより、ゲートに接続されたフィールドプレートからも
たらされるゲインの低下および不安定性が低減させられる。本発明に従って構成されると
き、ソースに接続されたフィールドプレートの遮へい効果は、Ｃｇｄを減少させることが
可能であり、これは、入出力の分離を向上させる。
本発明による複数のフィールドプレート構成を利用することが可能であるトランジスタ
の１つのタイプは、高電子移動度トランジスタ（ＨＥＭＴ）であり、ＨＥＭＴは、一般的
にバッファ層と、バッファ層上のバリア層とを備える。２ＤＥＧ（二次元電子ガス）層／
チャネルが、バッファ層とバリア層との間のヘテロ界面に形成される。ゲート電極が、ソ
ース電極とドレイン電極との間のバリア層上に形成される。ＨＥＭＴはまた、前述の複数
のスペーサ層とフィールドプレートの構成を備える。
本発明による複数のフィールドプレート構成を利用することが可能である別のタイプの
トランジスタは、電界効果トランジスタ、特に金属半導体電界効果トランジスタ（ＭＥＳ
ＦＥＴ）であり、金属半導体電界効果トランジスタは、一般的にバッファ層と、バッファ
層上のチャネル層とを備える。ゲートが、ソース電極とドレイン電極との間のチャネル層
上に形成され、ＭＥＳＦＥＴはまた、前述の複数のスペーサ層およびフィールドプレート
の構成を備える。
ある要素もしくは層が、他の要素もしくは層「の上にある」、「に接続されている」、
「に結合されている」、または「と接触している」と言及されるとき、要素もしくは層は
、他の要素もしくは層の上に、直接載っている、接続もしくは結合されている、または接
触している可能性があり、あるいは介在する要素もしくは層が存在していてもよいことが
理解されるだろう。対照的に、ある要素が、別の要素もしくは層「の上に直接ある」、「
に直接接続されている」、「に直接結合されている」、または「と直接接触している」と
言及されるときには、介在する要素もしくは層は存在しない。同様に、第１の要素もしく
は層が、第２の要素もしくは層「と電気的に接触している」、または「と電気的に結合さ
れている」と言及されるときには、第１の要素もしくは層と第２の要素もしくは層との間
の電流の流れを可能にする電気経路が存在する。電気経路は、キャパシタ、結合インダク
タ、および／または導電性要素の間に直接的な接触がなくとも、電流の流れを可能にする
他の要素を含んでいてもよい。
図１および図２は、本発明によるＨＥＭＴ１０の一実施形態を示しており、このＨＥＭ
Ｔ１０は、ＩＩＩ族窒化物ベースであることが好ましいが、他の材料系を使用することも
可能である。ＨＥＭＴ１０は、炭化ケイ素、サファイア、スピネット、ＺｎＯ、シリコン
、窒化ガリウム、窒化アルミニウム、あるいはＩＩＩ族窒化物材料の成長を支持すること
が可能な他の任意の材料または材料の組合せで作製することができる基板１２を備える。
核生成層１４を基板１２上に形成して、基板１２とＨＥＭＴ１０中の次の層との間の格子
不整合を低減させることができる。核生成層１４は、約１０００オングストローム（Å）
の厚みにすべきであるが、他の厚みを使用することも可能である。核生成層１４は、多数
の異なる材料を含むことが可能であり、適切な材料は、ＡｌｚＧａ１−ｚＮ（０＜＝ｚ＜
＝１）であり、層１４は、金属酸化物化学気相成長（ＭＯＣＶＤ）、水素化物気相成長（
ＨＶＰＥ）、または分子線エピタキシ（ＭＢＥ）などの知られている半導体成長技法を使
用して基板１２上に形成することができる。
核生成層１４の形成は、基板１２に使用される材料に依存する可能性がある。例えば、
様々な基板上に核生成層１４を形成する方法が特許文献３および４に教示されており、そ
れぞれが、本明細書に完全に記述されているかのように参照により組み込まれている。炭
化ケイ素基板上に核生成層を形成する方法が特許文献５、６および７に開示されており、
それぞれが、本明細書に完全に記述されているかのように参照により本明細書に組み込ま
れている。
ＨＥＭＴ１０は、核生成層１４上に形成された高抵抗バッファ層１６をさらに備える。
バッファ層１６は、ＩＩＩ族窒化物材料のドープされた層、または非ドープの層を備える
ことができ、好ましいバッファ層１６は、ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０＜＝ｘ
＜＝１、０＜＝ｙ＜＝１、ｘ＋ｙ＜＝１）などのＩＩＩ族窒化物材料で作製される。厚さ
約２μｍのＧａＮなどの他の材料をバッファ層１６に使用することができ、この際、バッ
ファ層の一部分はＦｅでドープされる。
バッファ層１６が、バッファ層１６上に形成されて、バリア層１８と核生成層１４との
間に挟まれる。バッファ層１６と同様に、バリア層１８は、ＩＩＩ族窒化物材料の、ドー
プされた層、または非ドープの層を備えることができる。例示的ＨＥＭＴ構造が、特許文
献８〜１２に説明されており、それぞれが、本明細書に完全に記述されているかのように
参照により組み込まれている。他の窒化物ベースのＨＥＭＴ構造が特許文献１３および１
４に説明されており、それぞれが、本明細書に完全に記述されているかのように参照によ
り本明細書に組み込まれている。バッファ層１６およびバリア層１８は、核生成層１４を
成長させるために使用されるものと同じ方法を使用して作製することができる。これらの
デバイス間の電気的分離は、メサエッチングまたは活性ＨＥＭＴの外側におけるイオン注
入を用いて行われる。
金属のソース電極２０およびドレイン電極２２が、バリア層１８を通じてオーム接触を
作製することにより形成され、ゲート２４が、ソース電極２０とドレイン電極２２との間
のバリア層１８の上に形成される。ゲート２４が適切なレベルにバイアスされるとき、バ
ッファ層１６とバリア層１８との間のヘテロ界面に生じる２ＤＥＧ１７を介してソース電
極２０とドレイン電極２２との間に電流が流れることが可能である。ソース電極２０およ
びドレイン電極２２の形成については、上述の特許文献および非特許文献に詳細に説明さ
れている。
ソース電極２０とドレイン電極２２は、これらに限定されないが、チタン、アルミニウ
ム、金またはニッケルの合金を含む異なる材料で作製することができる。また、ゲート２
４は、これらに限定されないが、金、ニッケル、白金、チタン、クロム、チタンおよびタ
ングステンの合金、または白金シリサイドを含む異なる材料で作製することもできる。ゲ
ート２４は、多くの異なる長さ（Ｌｇ）を有することが可能であり、適切なゲート長は０
．１ミクロンから２ミクロンの範囲にあるが、他のゲート長を使用することも可能である
。本発明による一実施形態においては、好ましいゲート長（Ｌｇ）は、約０．５ミクロン
である。
第１の非導電性スペーサ層２６を、ゲートとドレイン電極との間のバリア層の表面の少
なくとも一部分の上に形成することができ、好ましい第１のスペーサ層は、ゲート２４の
上、ならびにソース電極２０とドレイン電極２２との間のバリア層１８の表面上に形成さ
れる。第１のスペーサ層２６は、誘電体層、または複数の誘電体層の組合せを備えること
ができる。ＳｉＮ、ＳｉＯ２、Ｓｉ、Ｇｅ、ＭｇＯｘ、ＭｇＮｘ、ＺｎＯ、ＳｉＮｘ、Ｓ
ｉＯｘ、これらの合金または連続した層など、異なる誘電体材料を使用することができる
。スペーサ層は、多数の異なる厚さとすることができ、厚さの適切な範囲は、約０．０５
ミクロンから２ミクロンである。図１に最もよく示されているように、ゲート２４は、ゲ
ートコンタクト２８の位置でコンタクトされる。
第１のスペーサ層２６が、デバイスのメタライゼーションの前に形成されるときには、
スペーサ層は、Ａｌ、Ｇａ、またはＩｎの合金など異なるＩＩＩ族元素を有するＩＩＩ族
窒化物材料などのエピタキシャル材料を含むことが可能であり、適切なスペーサ層材料は
、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）である。バリア層１８のエピタキシャル成長の後に
、第１のスペーサ層２６は、同じエピタキシャル成長法を使用して成長させることができ
る。次いで第１のスペーサ層２６は、２ＤＥＧ１７と接触してゲート２４、ソース電極２
０、およびドレイン電極２２を適切に形成することができるようにエッチングされる。こ
の構成については、図９に示され以下で説明されるような一体化した第１のフィールドプ
レートを伴うゲートを有するＨＥＭＴ（およびＭＥＳＦＥＴ）に特に適用可能である。
第１のフィールドプレート３０が、ゲート２４とドレインコンタクト２２との間のスペ
ーサ層２６上に形成され、フィールドプレート３０は、ゲート２４に極めて近接している
が、ゲート２４とオーバーラップしてはいない。スペーサ層２６は、第１のフィールドプ
レート３０とその下の層との間の分離をもたらすように配置される。ゲート２４とフィー
ルドプレートとの間の間隔（Ｌｇｆ）が残っており、この間隔は、第１のフィールドプレ
ート３０からさらに分離するのに十分広くすべきであるが、第１のフィールドプレート３
０によってもたらされる電界効果を最大にするのに十分小さくなってもいる。Ｌｇｆがあ
まりにも広すぎる場合、電界効果が低減する。本発明による一実施形態においては、Ｌｇ
ｆは０．４ミクロン以下にすべきであるが、これよりも大きな間隔および小さな間隔も使
用することができる。
第１のフィールドプレート３０は、ゲート２４のエッジからバリア層上に異なる距離Ｌ
ｆ１だけ延びることが可能であり、適切な距離の範囲は、０．１ミクロンから１．０ミク
ロンであるが、他の距離についても使用することができる。フィールドプレート３０は、
多数の異なる導電性材料を含むことが可能であり、適切な材料は、標準のメタライゼーシ
ョン方法を使用して堆積させられた金属である。本発明による一実施形態においては、フ
ィールドプレート３０は、以下に説明しているように接続される形態と同じ金属を含んで
いる。
第１のフィールドプレート３０は、ソースコンタクト２０またはゲート２４のどちらか
と電気的に接続することができる。図１は、本発明による一実施形態を示しており、第１
のフィールドプレート３０はソースコンタクトに接続され、また、他の接続構造について
も使用することが可能であるが２つの代替接続構造が示されている。第１の導電性バス３
２（幻影線で示されている）をスペーサ層２６上に形成して、第１のフィールドプレート
３０とソースコンタクト２０との間に延びているようにすることができる。異なる数のバ
ス３２を使用することが可能であるが、使用されるバス３２が多くなればなるほど、これ
らのバスによって導入される可能性のある望ましくないキャパシタンスが大きくなる。バ
ス３２は、電流がソースコンタクト２０から第１のフィールドプレート３０に効果的に広
がるように十分な数を有するべきであるが、ＨＥＭＴの活性領域をできるだけ少ししか覆
わないようにすべきであり、バス３２の適切な数は２である。
第１のフィールドプレート３０はまた、ＨＥＭＴ１０の活性領域の外側を走り、ソース
コンタクト２０に接続された第１の導電性経路３４を介してソースコンタクト２０に電気
的に接続することもできる。図１に示されるように、経路３４は、ゲートコンタクト２８
と対向するエッジの位置でＨＥＭＴの活性区域の外側を走っている。本発明による代替実
施形態においては、導電性経路は、ゲートコンタクト２８の側にあるＨＥＭＴ１０の活性
区域の外側を走ることも可能であり、あるいはＨＥＭＴ１０は、ＨＥＭＴ１０の一方また
は両方の側を走る２本以上の導電性経路を備えることも可能である。
図３は、図１のＨＥＭＴ１０と類似しており、また図２に示されるものと同じ断面図を
有する、本発明によるＨＥＭＴ５０の他の実施形態を示すものである。図３（および以下
に続く図面）中のＨＥＭＴ５０の形態と同じまたは類似した形態について、図１および２
からの参照番号と同じものが、上述した形態の説明がＨＥＭＴ５０に対しても同様に当て
はまるという理解と共に使用される。
図２および３を参照すると、ＨＥＭＴ５０は、基板１２、核生成層１４、バッファ層１
６、２ＤＥＧ１７、バリア層１８、ソース電極２０、ドレイン電極２２、ゲート２４、第
１のスペーサ層２６、ゲートコンタクト２８、および第１のフィールドプレート３０を備
えている。しかし、第１のフィールドプレートは、ソース電極２０に接続される代わりに
、ゲート２４に接続されており、図３は、本発明に従って使用することができる２つの代
替ゲート接続構造を示しているが、他の接続構造も使用することができる。１つの接続構
造は、導電性バイア５２（幻影線で示される）の形態の導電性経路とすることが可能であ
り、この導電性バイアは、第１のフィールドプレート３０からゲート２４へと第１のスペ
ーサ層２６を介して走るように形成することができる。バイア５２は、ゲート２４と第１
のフィールドプレート３０との間の電気的接続を実現する。バイア５２は、先ず第１のス
ペーサ層２６中にエッチングなどによりホールを形成し、次いで別のステップ中、または
第１のフィールドプレート３０の形成中のいずれかにおいて、導電性材料でこれらのホー
ルを充填することにより形成することができる。バイア５２は、第１のフィールドプレー
ト３０の下に一定間隔を空けて配置して、ゲート２４からフィールドプレート３０へと広
がる有効な電流を供給することができる。ゲート２４に接続することにより、ゲートコン
ダクタンスが増大させられ、これにより単位セルごとにより大きなデバイス幅を可能にす
ることができる。
第１のフィールドプレート３０は、ＨＥＭＴ５０の活性領域の外側を走る（図３に示さ
れる）第２の導電性経路５４によってゲート２４に接続することもできる。導電性経路５
４は、ゲートコンタクト２８、あるいはゲートコンタクト２８と対向したゲート２４の一
部分など、ＨＥＭＴ活性領域の外側の、ゲート２４の一部分に接続することができる。
ＨＥＭＴ１０および５０は、第１のフィールドプレート３０の上、ならびに第１のフィ
ールドプレートとドレインとの間の、ＨＥＭＴの上部表面の少なくとも一部分の上に形成
される（図２に示される）第２の非導電性スペーサ層４０も備えており、好ましい第２の
スペーサ層４０は図示されているように、第１のフィールドプレートと、第１のスペーサ
層２６の露出した表面を覆う。第２のスペーサ層４０は、第１のスペーサ層２６と同じ材
料または層材料（ｌａｙｅｒ ｍａｔｅｒｉａｌ）で形成することができ、０．０５ミク
ロンから２ミクロンの範囲の合計の厚さを有することが可能である。
ＨＥＭＴ１０および５０では、次いで第２のスペーサ層４０上に第２のフィールドプレ
ート４２を堆積させることが可能である。本発明による異なる第２のフィールドプレート
は、第２のフィールドプレート４２がゲート２４とオーバーラップして示されるように、
異なる被覆率をもたらす可能性がある。他の部分が、第１のフィールドプレート３０のエ
ッジ上からドレイン電極２２に向かって距離Ｌｆ２だけ延びており、この距離については
、０．２ミクロンから５ミクロンの範囲とすることが可能である。
第２のフィールドプレート４２は、ソース電極２０に接続されており、多数の異なる接
続構造を使用することができる。第２のフィールドプレート４２とソース電極２０との間
に延びるように第２のスペーサ層４０上に第２の導電性バス４４を形成することができる
。望ましくないキャパシタンスが導入されるほど活性領域の多くの部分が覆われないよう
にしながら、ソース電極２０から第２のフィールドプレート４２に効果的に電流が広がる
ようにするために、異なる数のバス４４を使用することができる。第１のフィールドプレ
ート３０は、ＨＥＭＴ１０および５０の活性領域の外側を走り、ソース電極２０に結合さ
れた第３の導電性経路（図示せず）を介してソース電極２０に電気的に接続することも可
能である。
第２のフィールドプレート４２の堆積と、フィールドプレート４２のソース電極２０へ
の接続の後に、活性構造は、窒化ケイ素などの誘電体パッシベーション層（図示せず）に
よって覆うことが可能である。誘電体パッシベーション層を形成する方法は、上述した特
許文献および非特許文献に詳細に説明されている。
図４および５は、ＨＥＭＴ１０および５０中の形態と類似する多数の形態を有する、本
発明によるＨＥＭＴ６０の別の実施形態を示している。ＨＥＭＴ６０は、基板１２、核生
成層１４、バッファ層１６、２ＤＥＧ１７、バリア層１８、ソース電極２０、ドレイン電
極２２、ゲート２４、スペーサ層２６およびゲートコンタクト２８を備える。また、ＨＥ
ＭＴ６０は、主としてゲート２４とドレイン電極２２との間のスペーサ層２６上に形成さ
れるが、ゲート２４の一部分とオーバーラップもしている第１のフィールドプレート６２
を備える。図１〜３中のＨＥＭＴ１０および５０では、（図２に最もよく示されている）
Ｌｇｆは、比較的小さく、これは、製造中に何らかの困難をもたらす可能性がある。フィ
ールドプレート６２をゲート２４とオーバーラップさせることにより、ＨＥＭＴ６０は、
Ｌｇｆの許容範囲に合わせる必要なしに製造することができる。しかし、フィールドプレ
ート６２のオーバーラップ部分は、追加の望ましくないキャパシタンスを導入する可能性
がある。オーバーラップしたフィールドプレートを使用するか、それともオーバーラップ
していないフィールドプレートを使用するかを決定する際に、製造の簡単さをキャパシタ
ンスの低減とバランスさせる必要がある。ＨＥＭＴ６０はまた、フィールドプレート６２
をソース電極２０に電気的に接続するためのバス６４または導電性経路６６のいずれかを
備える。
図６は、図４に示されるＨＥＭＴ５０に類似しており、図５に示されるものと同じ断面
図を有することが可能であるＨＥＭＴ７０の別の実施形態を示している。しかし、ＨＥＭ
Ｔ７０中のフィールドプレート６２は、フィールドプレート６２とゲートとの間でスペー
サ層２６を介して走るゲートバイア（図示せず）により、または第２の導電性経路７２に
よりゲート２４に接続される。
図１〜３に示されるＨＥＭＴ１０および５０と同様に、ＨＥＭＴ６０および７０はまた
、第２の非導電性スペーサ層６３と第２のフィールドプレート６５とを備える。第２の導
電性バス５８または第３の導電性経路（図示せず）を使用して、第２のフィールドプレー
ト５６をソース電極２０に接続することができる。
前述のＨＥＭＴ１０、５０、６０、７０のそれぞれ（ならびに以下で説明されるＨＥＭ
ＴおよびＭＥＳＦＥＴ）は、３つ以上のスペーサ層およびフィールドプレートを備えるこ
とも可能であり、ここで、最上部フィールドプレートはソースに接続され、中間フィール
ドプレートはソースまたはゲートに接続される。例えば、図５は、第３のスペーサ層６８
および（幻影線で示される）第３のフィールドプレート６９を示しており、ここで第３の
フィールド６９は、第２のフィールドプレート６５のエッジからドレイン電極２２に向か
って延びることが可能であり、ソース電極２４に接続されている。第１のフィールドプレ
ート６２および第２のフィールドプレート６５は、ソース電極２０またはゲート２４に接
続される。
本発明の構造は、他の材料系で作製された他のタイプのトランジスタ中で使用すること
もできる。図７は、炭化ケイ素ベースの、本発明によるＭＥＳＦＥＴ８０の一実施形態を
示している。ＭＥＳＦＥＴ８０は、炭化ケイ素基板８２を備え、この炭化ケイ素基板上に
、炭化ケイ素バッファ８４と炭化ケイ素チャネル層８６が形成され、バッファ８４は、チ
ャネル層８６と基板８２との間に挟まれている。ソース電極８８およびドレイン電極９０
が、チャネル層８６と接触して形成され、ゲート９２が、ソース電極８８とドレイン電極
９０との間のチャネル層８６上に形成される。
非導電性スペーサ層９４が、ゲート９２上、ならびにゲート９２とソース電極８８およ
びドレイン電極９０との間のチャネル層８６の表面上に形成されている。上述し、図１〜
３に示されているスペーサ層２６と同様に、スペーサ層９４は、誘電体や、異なる誘電体
などの非導電性材料のいくつかの異なる層などの非導電性材料の層を備えることが可能で
ある。
第１のフィールドプレート９６が、ゲート９２とドレインコンタクト９０との間のスペ
ーサ層９４上に形成され、フィールドプレート９６は、図１〜３中のフィールドプレート
３０と同様にして配置され、同様なＬｇｆとＬｆ１を有する。フィールドプレート９６は
また、フィールドプレート３０を接続するための構造と同じものを使用してソースコンタ
クト８８またはゲート９０のどちらかに接続することも可能である。
第２の非導電性スペーサ層９８が、ゲート９６および第１のスペーサ層９４の上に形成
され、上述し、図１〜３に示される第２のスペーサ層４０と類似している。同様に、第２
のフィールドプレート４２と類似しており、ソース電極８８に同様に接続された第２のフ
ィールドプレート１００が、第２のスペーサ層９８上に設けられる。
図８は、基板８２、バッファ８４、チャネル層８６、ソース電極８８、ドレイン電極９
０、ゲート９２およびスペーサ層９４を含めて、ＭＥＳＦＥＴ８０と同様の形態を有する
、本発明による炭化ケイ素ＭＥＳＦＥＴ１１０の別の実施形態を示している。ＭＥＳＦＥ
Ｔ１１０はまた、ゲート９２とオーバーラップするフィールドプレート１１２を備え、オ
ーバーラップしていないフィールドプレートを有するＭＥＳＦＥＴよりも簡単に製造する
ことができるが、追加のキャパシタンスを導入する可能性がある一実施形態を提供する。
フィールドプレート１１２は、図３〜５中のフィールドプレート６２と同様にして配置さ
れ、ソース電極８８またはゲート９０に同様に接続される。ＭＥＳＦＥＴ１１０はまた、
第２のスプレッダ層９８と、ソース電極８８に接続された第２のフィールドプレート１０
０も備える。
図９は、図１および２中のＨＥＭＴ１０と類似しており、基板１２、核生成層１４、バ
ッファ層１６、２ＤＥＧ１７、バリア層１８、ソース電極２０、ドレイン電極２２、およ
びゲート２４を備えるＨＥＭＴ１２０の別の実施形態を示している。ＨＥＭＴ１２０は、
スペーサ層１２２も備えるが、上述のスペーサ層とは違って、スペーサ層１２２は、ゲー
ト２４を覆っていない。スペーサ層１２２は、その代わりにゲート２４とソースコンタク
ト２０およびドレインコンタクト２２との間のバリア層１８の表面を覆っているにすぎな
い。しかし、スペーサ層は、表面層のすべてよりも少ない部分を覆うことができるが、バ
リア層１８からフィールドプレートを分離するのを支援するのに十分な被覆率でゲート２
４とドレイン電極２２との間の表面の少なくとも一部分を覆うべきであることを理解され
たい。
次いで、フィールドプレート１２４を、スペーサ層１２２上に形成することができ、フ
ィールドプレートは、フィールドプレート１２４がその長さで下のゲート２４と接触する
ようにしてゲート２４と一体化されている。フィールドプレート１２４は、スペーサ層１
２２上でドレインコンタクト２２に向かって距離Ｌｆ１だけ延びている。この構成では、
スペーサ層１２２は、前述のようにエピタキシャルとすることが可能であり、ここでスペ
ーサ層は、バリア層１８上に堆積され、次いでソース電極２０およびドレイン電極２２、
ならびにゲート２４をバリア層１８と接触して堆積させることができるようにエッチング
される。次いでフィールドプレート１２４は、ゲート２４と一体化してスペーサ層１２２
上に堆積させることもでき、またフィールドプレート１２４は、ゲート２４が堆積させら
れるのと同じステップ中に堆積させることができる。
図９の一体化したフィールドプレート構成は、ＭＥＳＦＥＴなど、他のトランジスタと
共に使用することができることを理解されたい。また、このフィールドプレートが配置さ
れたトランジスタは、３つ以上のスペーサ層とフィールドプレートを有することも可能で
あることも理解されたい。
上述し、図１〜３に示される第２のスペーサ層４０およびフィールドプレート４２に類
似した第２のスペーサ層１２４および第２のフィールドプレート１２６についてもまた含
められる。ＨＥＭＴ１２０は、３つ以上のフィールドプレートを備えることが可能であり
、中間フィールドプレートは、ゲートまたはソース電極に電気的に接続され、上部フィー
ルドプレートは、ソース電極に電気的に接続されることを理解されたい。また、この複数
のフィールドプレート構成は、ＳｉＣで作製されたＭＥＳＦＥＴとともになど、異なる材
料系で作製された他のトランジスタとともに使用することも可能であることも理解された
い。
図１０は、フィールドプレートのない、フィールドプレートがゲートに接続された、ま
たフィールドプレートがソース電極に接続されたＧａＮベースのＨＥＭＴの動作特性を比
較した表１３０を示している。これらのテストは、０．５ミクロンのゲート長（Ｌｇ）と
、１．１ミクロンの第１のフィールドプレートのＦＰ長（Ｌｆ）と、５００ミクロンのデ
バイス幅（ｗ）とを有するＨＥＭＴ上で行われた。このテストにより、ソース電極に接続
されたフィールドプレートを有するデバイスが、改善されたＭＳＧ（ｍａｘｉｍｕｍ ｓ
ｔａｂｌｅ ｇａｉｎ最大安定ゲイン）と低減された逆伝送（ｒｅｖｅｒｓｅ ｔｒａｎ
ｓｍｉｓｓｉｏｎ）（Ｓ１２）を示すことが示された。
本発明による、ソースに接続されたフィールドプレート構造は、上述のものを超える多
数の異なるＨＥＭＴ中で使用することができる。例えば、図１１は、基板１２、核生成層
１４、バッファ層１６、２ＤＥＧ１７、バリア層１８、ソース電極２０、およびドレイン
電極２２を含む、上述のＨＥＭＴ１０、５０、６０中の形態と同様な多数の形態を有する
、本発明によるＨＥＭＴ１４０の別の実施形態を示している。しかし、ＨＥＭＴ１４０は
、特に高周波数動作に適合させられたガンマ（Γ）形状のゲート１４２を有する。ゲート
長（Ｌｇ）は、デバイスの速度を決定する際の重要なデバイス寸法のうちの１つであり、
より高い周波数のデバイスでは、ゲート長はさらに短くなる。より短いゲート長では、高
周波数動作に悪影響を及ぼす可能性がある高抵抗をもたらす可能性がある。Ｔ−ゲートは
、一般に高周波数動作で使用されるが、フィールドプレートのＴ−ゲートとの良好に結合
した配置を実現することは難しくなる可能性がある。
ガンマゲート１４２は、低いゲート抵抗をもたらし、ゲートフットプリントの制御され
た画定を可能にする。ガンマゲート１４２、ならびにガンマゲート１４２とソース電極２
０およびドレイン電極２２との間のバリア層１８の表面を覆うスペーサ層１４４が備えら
れるが、スペーサ層１４４は、上述のように少ししか覆わない可能性がある。ガンマゲー
ト８２の水平部分とスペーサ層１４４の上部との間に間隔が残っていてもよい。ＨＥＭＴ
１４０はまた、ガンマゲート１４２とオーバーラップするスペーサ層１４４上に第１のフ
ィールドプレート１４６も備える。第１のフィールドプレート１４６は、水平のオーバー
ハング部分をもたないガンマゲート１４２の側面上に堆積させられることが好ましい。こ
の構成により、密接した配置、ならびにフィールドプレート１４６とフィールドプレート
の下の活性層との間の有効な結合が可能になる。他のガンマゲート実施形態においても、
フィールドプレートは、フィールドプレート８６に対して同様に配置することができるが
、ゲートにオーバーラップする代わりに、ゲートのエッジとフィールドプレートとの間に
、図２に示し上述した間隔Ｌｇｆと同様のスペースが存在していてもよい。
フィールドプレート１４６は、上述のように、多数の異なる方法でゲート２４またはソ
ース電極２０に電気的に接続することができる。フィールドプレート１４６がソース電極
２０に接続される場合には、ゲート１４２の水平部の下側の表面とスペーサ層１４４との
間の空間は、フィールドプレート１４６とソース電極２０との間に直接に導電性経路をも
たらす際に困難を提示する可能性がある。その代わりに、フィールドプレート１４６とソ
ース電極２０との間に、ＨＥＭＴ１４０の活性区域の外側を走る１つまたは複数の導電性
経路を備えることもできる。あるいは、ガンマゲート１４２は、ゲートの水平部の下の空
間を充填してスペーサ層１４４によって完全に覆うこともできる。この場合には、導電性
経路は、フィールドプレート１４６からソース電極へとスペーサ層１４４上を直接に走る
ことが可能である。あるいは、フィールドプレート１４６は、上述のようにバイアまたは
導電性経路を使用してゲートに接続することも可能である。
ＨＥＭＴ１４０は、第２のスペーサ層１４８と、スペーサ層上に形成され、ソース電極
２０に接続された第２のフィールドプレート１５０も備える。第１のフィールドプレート
１４６と同様に、ゲート１４２の水平部の下側の表面とスペーサ層１４４との間の空間は
、フィールドプレート１４６とソース電極２０との間に直接に導電性経路をもたらす際に
困難を提示する可能性がある。ＨＥＭＴ１４０の活性区域の外側を走る１つまたは複数の
導電性経路を備えることができる。代わりに、ガンマゲート１４２は、ゲートの水平部の
下の空間を充填して、第１のスペーサ層１４４または第２のスペーサ層１４８によって完
全に覆うことができる。この場合には、導電性経路は、フィールドプレート１４６からソ
ース電極にスペーサ層１４４上を直接に走ることが可能である。次いでこの活性構造は、
誘電体パッシベーション層（図示せず）によって覆うことが可能である。
図１２は、以上に示し説明したような複数のフィールドプレートを用いて構成すること
もできる、本発明によるさらに別のＨＥＭＴ１６０を示している。ＨＥＭＴ１６０はまた
、基板１２、核生成層１４、バッファ層１６、２ＤＥＧ１７、バリア層１８、ソース電極
２０、およびドレイン電極２２を備える。しかし、ゲート１６２は、バリア層１８中にリ
セス化（ｒｅｃｅｓｓｅｄ）され、スペーサ層１６４によって覆われる。フィールドプレ
ート１６６が、スペーサ層１６４上に配置され、ソース電極２０またはゲート１６２のど
ちらかに接続される。第２のスペーサ層１６８が、第１のフィールドプレート１６６と第
１のスペーサ層１６４上に備えられ、第２のフィールドプレート１７０が第２のスペーサ
層１６８上に備えられ、ソース電極２０に電気的に接続される。次いで、上部表面は、パ
ッシベーション層（図示せず）によって覆うことが可能である。図に示されるように、ゲ
ート１６２の底部は、部分的にしかリセス化されておらず、他の実施形態においては、ゲ
ートの底部表面を完全にリセス化することもでき、またゲートの異なる部分をバリア層１
８中に異なる深さまでリセス化することができる。
図１１および１２中において説明したガンマゲート構成、およびリセス化ゲート構成は
、ＭＥＳＦＥＴなどの異なるトランジスタと共に使用することができ、それぞれは３つ以
上のスペーサ層およびフィールドプレートを備えることが可能である。上部フィールドプ
レートは、ソース電極に接続すべきであるが、この下の中間フィールドプレートは、ソー
ス電極またはゲートに接続することができる。例えば、本発明によるトランジスタは、３
つのフィールドプレートを有することが可能であり、最上部のフィールドプレートはソー
ス電極に接続され、この下のフィールドプレートは、ソース電極またはゲートに接続され
る。
以上の実施形態は、マイクロ波周波数およびミリメートル波周波数における電力が改善
されたワイドバンドギャップトランジスタを実現する。これらのトランジスタは、より高
い入出力分離に起因した、高ゲイン、高電力、およびより安定した動作を同時に示す。こ
の構造は、より低い周波数における高電圧用途のためのより大きな寸法にまで拡張するこ
とができる。
本発明について、ある好ましい構成に関して非常に詳細に説明してきたが、他の構成に
ついても可能である。フィールドプレート構成は、多数の異なるデバイス中で使用するこ
とができる。これらのフィールドプレートはまた、多数の異なる形状を有していてもよく
、多数の異なる方法でソースコンタクトに接続することができる。例えば、フィールドプ
レートは、ＨＥＭＴの活性区域上から延びて、バスまたは導電性経路を介する代わりに、
この接続がフィールドプレートとソースコンタクトとの間で連続していてもよい。しかし
、この構成は、法外なキャパシタンスをこの構造中に導入してしまう可能性がある。した
がって、本発明の趣旨および範囲は、以上に説明した本発明の好ましい構成だけに限定す
べきものではない。

Claims (33)

  1. チャネルを有する活性領域と、
    前記活性領域と接触して形成されたソース電極およびドレイン電極と、
    前記ソース電極とドレイン電極との間に、前記活性領域上に形成されたゲートと、
    複数のスペーサ層と、
    複数のフィールドプレートと
    を備え、前記スペーサ層のうちの第１のスペーサ層は、前記ゲートと前記ドレイン電極お
    よびソース電極との間の前記活性領域の表面の少なくとも一部の上にあり、前記フィール
    ドプレートのうちの第１のフィールドプレートは、前記スペーサ層のうちの前記第１のス
    ペーサ層上にあり、前記スペーサ層とフィールドプレートのうちの残りのスペーサ層とフ
    ィールドプレートは、前記スペーサ層のうちの前記第１のスペーサ層と前記フィールドプ
    レートのうちの前記第１のフィールドプレートの上に交互に配置され、前記フィールドプ
    レートのうちの最上部のフィールドプレートは、前記ソース電極に電気的に接続され、前
    記フィールドプレートのうちの前記最上部のフィールドプレートの下の前記フィールドプ
    レートのそれぞれは、前記ゲートまたはソース電極に電気的に接続されていることを特徴
    とするトランジスタ。
  2. 前記第１のフィールドプレート上の前記フィールドプレートのそれぞれは、前記スペー
    サ層のうちの１つのスペーサ層によって下のフィールドプレートから分離されていること
    を特徴とする請求項１に記載のトランジスタ。
  3. 前記フィールドプレートのそれぞれは、少なくとも１つの電気的に接続する導電性経路
    によって前記ソース電極またはゲートに接続されていることを特徴とする請求項１に記載
    のトランジスタ。
  4. 前記フィールドプレートのうちの前記第１のフィールドプレートは、前記ゲートのエッ
    ジから前記ドレイン電極に向かって延びる、前記スペーサ層のうちの前記第１のスペーサ
    層上に延びていることを特徴とする請求項１に記載のトランジスタ。
  5. 前記フィールドプレートのうちの第２のフィールドプレートは、前記フィールドプレー
    トのうちの前記第１のフィールドプレートのエッジから前記ドレイン電極に向かって前記
    スペーサ層のうちの第２のスペーサ層上に延びていることを特徴とする請求項４に記載の
    トランジスタ。
  6. 前記スペーサ層のうちの前記第１のスペーサ層は、前記ゲートを少なくとも部分的に覆
    い、前記フィールドプレートのうちの前記第１のフィールドプレートは、前記ゲートと少
    なくとも部分的にオーバーラップし、前記ゲートのエッジから前記ドレイン電極に向かっ
    て前記スペーサ層のうちの前記第１のスペーサ層上で距離Ｌｆだけ延びていることを特徴
    とする請求項１に記載のトランジスタ。
  7. 少なくとも１つの導電性経路をさらに備え、前記フィールドプレートのうちの少なくと
    も１つのフィールドプレートは、前記少なくとも１つの導電性経路によって前記ソース電
    極に電気的に接続され、前記経路のそれぞれは、前記活性領域の外側を走っていることを
    特徴とする請求項１に記載のトランジスタ。
  8. 少なくとも１つの導電性経路をさらに備え、前記スペーサ層のうちの１つのスペーサ層
    は、前記ゲート、ならびに前記ゲートとソース電極との間の前記活性領域の表面を覆い、
    前記フィールドプレートのうちの少なくとも１つのフィールドプレートは、前記少なくと
    も１つの導電性経路によって前記ソース電極に電気的に接続され、前記経路は、前記スペ
    ーサ層のうちの前記１つのスペーサ層上を走っていることを特徴とする請求項１に記載の
    トランジスタ。
  9. 高電子移動度トランジスタ（ＨＥＭＴ）を備えることを特徴とする請求項１に記載のト
    ランジスタ。
  10. 電界効果トランジスタを備えることを特徴とする請求項１に記載のトランジスタ。
  11. 前記ゲートは、ガンマ形状をしていることを特徴とする請求項１に記載のトランジスタ
    。
  12. 前記ゲートは、前記活性領域中に少なくとも部分的にリセス化されていることを特徴と
    する請求項１に記載のトランジスタ。
  13. 前記フィールドプレートは、前記トランジスタ中のピーク動作電界を低減させることを
    特徴とする請求項１に記載のトランジスタ。
  14. ピーク動作電界の前記低減は、前記トランジスタの破壊電圧を増大させることを特徴と
    する請求項１３に記載のトランジスタ。
  15. ピーク動作電界の前記低減は、前記トランジスタ中のトラッピングを低減させることを
    特徴とする請求項１３に記載のトランジスタ。
  16. ピーク動作電界の前記低減は、前記トランジスタ中の漏れ電流を低減させることを特徴
    とする請求項１３に記載のトランジスタ。
  17. 前記スペーサ層は、前記ゲートを完全には覆っておらず、前記第１のフィールドプレー
    トは、前記ゲートと一体化して形成され、前記スペーサ層上で前記ドレイン電極に向かっ
    て距離Ｌｆだけ延びていることを特徴とする請求項１に記載のトランジスタ。
  18. 前記スペーサ層は、誘電体材料を含むことを特徴とする請求項１に記載のトランジスタ
    。
  19. 前記スペーサ層のうちの少なくとも１つのスペーサ層は、エピタキシャル材料を含むこ
    とを特徴とする請求項１に記載のトランジスタ。
  20. 前記スペーサ層のうちの前記第１のスペーサ層は、エピタキシャル材料を含むことを特
    徴とする請求項１に記載のトランジスタ。
  21. チャネルを有する活性領域と、
    前記活性領域と接触したソース電極およびドレイン電極と、
    前記ソース電極とドレイン電極との間の、前記活性領域上のゲートと、
    前記活性領域上に配置された複数のフィールドプレートと
    を備え、フィールドプレートのそれぞれは、前記ゲートのエッジから前記ドレイン電極に
    向かって延びており、フィールドプレートのそれぞれは、前記活性領域から、また前記フ
    ィールドプレートのうちの他のフィールドプレートから分離され、前記フィールドプレー
    トのうちの最上部のフィールドプレートは、前記ソース電極に電気的に接続され、前記フ
    ィールドプレートのうちの他のフィールドプレートのそれぞれは、前記ゲートまたは前記
    ソース電極に電気的に接続されていることを特徴とするトランジスタ。
  22. 前記活性領域上にやはり配置され、前記フィールドプレートの前記分離を実現する複数
    のスペーサ層をさらに備えることを特徴とする請求項２１に記載のトランジスタ。
  23. 前記各スペーサ層は、前記フィールドプレートのそれぞれ１つのフィールドプレートと
    前記フィールドプレートの前記それぞれ１つのフィールドプレートの下の表面との間で挟
    まれることを特徴とする請求項２２に記載のトランジスタ。
  24. 前記スペーサ層のうちの第１のスペーサ層は、前記フィールドプレートのうちの第１の
    フィールドプレートと前記活性領域の表面との間にあり、前記スペーサ層のうちの他のス
    ペーサ層は、前記スペーサ層とフィールドプレートのうちの第１のスペーサ層とフィール
    ドプレート上に交互に積み重なっていることを特徴とする請求項２２に記載のトランジス
    タ。
  25. 前記フィールドプレートのそれぞれは、少なくとも１つの電気的に接続する導電性経路
    によって前記ソース電極またはゲートに電気的に接続されていることを特徴とする請求項
    ２１に記載のトランジスタ。
  26. 前記スペーサ層のうちの前記第１のスペーサ層は、前記ゲート、ならびに前記ゲートと
    ドレイン電極との間の前記活性領域の表面の少なくとも一部分を少なくとも部分的に覆っ
    ており、前記フィールドプレートのうちの前記第１のフィールドプレートは、前記ゲート
    と少なくとも部分的にオーバーラップしており、前記ゲートのエッジから前記ドレイン電
    極に向かって前記スペーサ層のうちの前記第１のスペーサ層上で距離Ｌｆだけ延びている
    ことを特徴とする請求項２１に記載のトランジスタ。
  27. 少なくとも１つの導電性経路をさらに備え、前記フィールドプレートのうちの少なくと
    も１つのフィールドプレートは、前記少なくとも１つの導電性経路によって前記ソース電
    極に電気的に接続され、前記経路のそれぞれは、前記スペーサ層の外側を走っていること
    を特徴とする請求項２１に記載のトランジスタ。
  28. 少なくとも１つの導電性経路をさらに備え、前記スペーサ層のうちの１つのスペーサ層
    は、前記ゲート、ならびに前記ゲートとソース電極との間の前記活性領域の表面を覆って
    おり、前記フィールドプレートのうちの少なくとも１つのフィールドプレートは、前記少
    なくとも１つの導電性経路によって前記ソース電極に電気的に接続され、前記経路は、前
    記スペーサ層のうちの前記１つのスペーサ層上を走っていることを特徴とする請求項２１
    に記載のトランジスタ。
  29. 高電子移動度トランジスタ（ＨＥＭＴ）を備えることを特徴とする請求項２１に記載の
    トランジスタ。
  30. 電界効果トランジスタを備えることを特徴とする請求項２１に記載のトランジスタ。
  31. 前記ゲートは、ガンマ形状をしていることを特徴とする請求項２１に記載のトランジス
    タ。
  32. 前記ゲートは、前記活性領域中に少なくとも部分的にリセス化されていることを特徴と
    する請求項２１に記載のトランジスタ。
  33. 前記フィールドプレートは、前記トランジスタ中のピーク動作電界を低減させることを
    特徴とする請求項２１に記載のトランジスタ。
JP2013050780A 2004-05-11 2013-03-13 複数のフィールドプレートを有するワイドバンドギャップトランジスタ Active JP5755671B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US57051804P 2004-05-11 2004-05-11
US60/570,518 2004-05-11
US10/976,422 US7573078B2 (en) 2004-05-11 2004-10-29 Wide bandgap transistors with multiple field plates
US10/976,422 2004-10-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007513155A Division JP2007537594A (ja) 2004-05-11 2005-04-14 複数のフィールドプレートを有するワイドバンドギャップトランジスタ

Publications (3)

Publication Number Publication Date
JP2013153189A true JP2013153189A (ja) 2013-08-08
JP2013153189A5 JP2013153189A5 (ja) 2014-06-19
JP5755671B2 JP5755671B2 (ja) 2015-07-29

Family

ID=34965673

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007513155A Pending JP2007537594A (ja) 2004-05-11 2005-04-14 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
JP2013050780A Active JP5755671B2 (ja) 2004-05-11 2013-03-13 複数のフィールドプレートを有するワイドバンドギャップトランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007513155A Pending JP2007537594A (ja) 2004-05-11 2005-04-14 複数のフィールドプレートを有するワイドバンドギャップトランジスタ

Country Status (8)

Country Link
US (2) US7573078B2 (ja)
EP (2) EP1751804B1 (ja)
JP (2) JP2007537594A (ja)
KR (1) KR101057439B1 (ja)
CN (1) CN1950945B (ja)
CA (1) CA2566361C (ja)
TW (1) TW200607092A (ja)
WO (1) WO2005114743A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079909A (ja) * 2017-10-24 2019-05-23 住友電工デバイス・イノベーション株式会社 半導体装置
US10998433B2 (en) 2019-03-15 2021-05-04 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
TWI560783B (en) * 2003-09-09 2016-12-01 Univ California Fabrication of single or multiple gate field plates
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) * 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7800131B2 (en) * 2005-06-10 2010-09-21 Nec Corporation Field effect transistor
US7863648B2 (en) * 2005-06-10 2011-01-04 Nec Corporation Field effect transistor
US7525122B2 (en) 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP5501618B2 (ja) 2005-09-07 2014-05-28 クリー インコーポレイテッド 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
WO2007081807A2 (en) * 2006-01-09 2007-07-19 International Rectifier Corporation Iii-nitride power semiconductor with a field relaxation feature
JP5163129B2 (ja) * 2006-02-10 2013-03-13 日本電気株式会社 半導体装置
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
JP2007273920A (ja) * 2006-03-31 2007-10-18 Eudyna Devices Inc 半導体装置およびその製造方法
EP2047514A4 (en) * 2006-07-31 2010-12-01 Vishay Siliconix MOLYBDENUM BARRIER METAL FOR SIC SCHOTTKY DIODE AND METHOD FOR MANUFACTURING THE SAME
KR100782430B1 (ko) 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
KR100770132B1 (ko) 2006-10-30 2007-10-24 페어차일드코리아반도체 주식회사 질화물계 반도체 소자
EP1921669B1 (en) * 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
WO2008101989A1 (de) * 2007-02-22 2008-08-28 Forschungsverbund Berlin E.V. Halbleiterbauelement und verfahren zu dessen herstellung
KR100857683B1 (ko) 2007-03-07 2008-09-08 페어차일드코리아반도체 주식회사 질화물 반도체 소자 및 그 제조방법
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP5386785B2 (ja) * 2007-03-26 2014-01-15 サンケン電気株式会社 半導体装置およびその製造方法
US8174051B2 (en) * 2007-06-26 2012-05-08 International Rectifier Corporation III-nitride power device
JP2009032724A (ja) * 2007-07-24 2009-02-12 Sony Corp 電界効果型トランジスタ、及びそれを備えたパワーアンプモジュール及び移動体通信装置並びに電界効果型トランジスタの製造方法
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
KR100985470B1 (ko) * 2008-04-18 2010-10-06 고려대학교 산학협력단 고 전자 이동도 트랜지스터 및 그 제조방법
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5388514B2 (ja) * 2008-09-09 2014-01-15 株式会社東芝 半導体装置及び半導体装置の製造方法
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP2010219117A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
US8008977B2 (en) * 2009-04-14 2011-08-30 Triquint Semiconductor, Inc. Field-plated transistor including feedback resistor
US8754496B2 (en) * 2009-04-14 2014-06-17 Triquint Semiconductor, Inc. Field effect transistor having a plurality of field plates
DE102009018054B4 (de) * 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
KR101632314B1 (ko) * 2009-09-11 2016-06-22 삼성전자주식회사 전계 효과형 반도체 소자 및 그 제조 방법
US7999287B2 (en) 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
US8592865B1 (en) 2009-10-29 2013-11-26 Hrl Laboratories, Llc Overvoltage tolerant HFETs
US8338860B2 (en) * 2009-10-30 2012-12-25 Alpha And Omega Semiconductor Incorporated Normally off gallium nitride field effect transistors (FET)
CN101707208A (zh) * 2009-11-03 2010-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
KR101226955B1 (ko) * 2009-12-11 2013-01-28 한국전자통신연구원 전계 효과 트랜지스터의 제조방법
JP5594515B2 (ja) * 2010-03-26 2014-09-24 日本電気株式会社 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
US8829999B2 (en) 2010-05-20 2014-09-09 Cree, Inc. Low noise amplifiers including group III nitride based high electron mobility transistors
JP2011249728A (ja) * 2010-05-31 2011-12-08 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5649347B2 (ja) * 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP2012109492A (ja) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd 化合物半導体装置
JP5707903B2 (ja) * 2010-12-02 2015-04-30 富士通株式会社 化合物半導体装置及びその製造方法
JP5724339B2 (ja) * 2010-12-03 2015-05-27 富士通株式会社 化合物半導体装置及びその製造方法
KR101583094B1 (ko) 2010-12-14 2016-01-07 한국전자통신연구원 반도체 소자 및 이의 제조방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
KR101775560B1 (ko) 2010-12-17 2017-09-07 한국전자통신연구원 전계효과 트랜지스터 및 그 제조 방법
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
CN102201442B (zh) * 2011-04-02 2014-06-18 中国科学院苏州纳米技术与纳米仿生研究所 基于沟道阵列结构的异质结场效应晶体管
KR20120120826A (ko) * 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
JP5979836B2 (ja) * 2011-09-09 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8772833B2 (en) 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
JP6014984B2 (ja) * 2011-09-29 2016-10-26 富士通株式会社 半導体装置及びその製造方法
JP5908692B2 (ja) * 2011-09-29 2016-04-26 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
JP5864214B2 (ja) * 2011-10-31 2016-02-17 株式会社日立製作所 半導体装置
US9070756B2 (en) * 2011-11-18 2015-06-30 Suzhou Institute Of Nano-Tech And Nano-Bionics Of Chinese Academy Of Sciences Group III nitride high electron mobility transistor (HEMT) device
CN102420247B (zh) * 2011-11-18 2013-10-30 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物hemt器件
CN102427086B (zh) * 2011-11-18 2013-09-25 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型mishemt器件
CN102403349B (zh) * 2011-11-18 2013-09-25 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物mishemt器件
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9443941B2 (en) * 2012-06-04 2016-09-13 Infineon Technologies Austria Ag Compound semiconductor transistor with self aligned gate
US8962433B2 (en) * 2012-06-12 2015-02-24 United Microelectronics Corp. MOS transistor process
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9245879B2 (en) * 2012-06-29 2016-01-26 Power Integrations, Inc. Static discharge system
JP2014017423A (ja) 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9024324B2 (en) 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
WO2014050054A1 (ja) * 2012-09-28 2014-04-03 パナソニック株式会社 半導体装置
JP2014072379A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9799762B2 (en) * 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
KR101923959B1 (ko) 2012-12-11 2018-12-03 한국전자통신연구원 트랜지스터 및 그 제조 방법
KR101923972B1 (ko) 2012-12-18 2018-11-30 한국전자통신연구원 트랜지스터 및 그 제조 방법
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9048184B2 (en) * 2013-03-15 2015-06-02 Northrop Grumman Systems Corporation Method of forming a gate contact
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9202880B1 (en) 2013-04-23 2015-12-01 Hrl Laboratories, Llc Etch-based fabrication process for stepped field-plate wide-bandgap
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9407214B2 (en) 2013-06-28 2016-08-02 Cree, Inc. MMIC power amplifier
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9287404B2 (en) 2013-10-02 2016-03-15 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US9401399B2 (en) 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
CN103779208B (zh) * 2014-01-02 2016-04-06 中国电子科技集团公司第五十五研究所 一种低噪声GaN HEMT器件的制备方法
DE102014103540B4 (de) * 2014-03-14 2020-02-20 Infineon Technologies Austria Ag Halbleiterbauelement und integrierte schaltung
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US8980759B1 (en) 2014-05-22 2015-03-17 Hrl Laboratories, Llc Method of fabricating slanted field-plate GaN heterojunction field-effect transistor
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
KR102135163B1 (ko) 2014-06-26 2020-07-20 한국전자통신연구원 반도체 소자 및 그 제작 방법
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9620598B2 (en) 2014-08-05 2017-04-11 Semiconductor Components Industries, Llc Electronic device including a channel layer including gallium nitride
US9608078B2 (en) 2014-10-17 2017-03-28 Cree, Inc. Semiconductor device with improved field plate
US9640623B2 (en) 2014-10-17 2017-05-02 Cree, Inc. Semiconductor device with improved field plate
US10062756B2 (en) 2014-10-30 2018-08-28 Semiconductor Components Industries, Llc Semiconductor structure including a doped buffer layer and a channel layer and a process of forming the same
CN104409493B (zh) * 2014-11-18 2017-03-29 西安电子科技大学 基于t形栅‑漏复合场板的异质结器件及其制作方法
CN104393043B (zh) * 2014-11-18 2017-04-19 西安电子科技大学 氮化镓基直角漏场板高电子迁移率晶体管
CN104465747B (zh) * 2014-11-18 2017-03-29 西安电子科技大学 T形源‑漏复合场板功率器件
CN104393041B (zh) * 2014-11-18 2017-04-19 西安电子科技大学 T形栅场板高电子迁移率晶体管及其制作方法
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
TWI557919B (zh) * 2015-03-09 2016-11-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US9818861B2 (en) 2015-04-24 2017-11-14 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
TWI626742B (zh) 2015-06-18 2018-06-11 台達電子工業股份有限公司 半導體裝置
CN106328699B (zh) * 2015-07-03 2020-04-14 台达电子工业股份有限公司 半导体装置
TWI617027B (zh) * 2015-07-03 2018-03-01 台達電子工業股份有限公司 半導體裝置
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
US9755027B2 (en) 2015-09-15 2017-09-05 Electronics And Telecommunications Research Institute Electronical device
US10056478B2 (en) 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
EP3378097A4 (en) 2015-11-19 2019-09-11 HRL Laboratories, LLC NITRIDE-III FIELD EFFECT TRANSISTOR WITH DOUBLE TRIGGER
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
KR102208076B1 (ko) * 2016-02-12 2021-01-28 한국전자통신연구원 고전자 이동도 트랜지스터 및 그 제조방법
US10199496B2 (en) 2016-03-11 2019-02-05 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10418480B2 (en) * 2016-03-11 2019-09-17 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10396166B2 (en) 2016-03-11 2019-08-27 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
CN106298882B (zh) * 2016-08-04 2019-10-08 苏州能讯高能半导体有限公司 高电子迁移率晶体管器件及其制造方法
JP2018026431A (ja) * 2016-08-09 2018-02-15 株式会社東芝 窒化物半導体装置
TWI607565B (zh) 2016-12-20 2017-12-01 新唐科技股份有限公司 半導體基底以及半導體元件
JP2018157008A (ja) * 2017-03-16 2018-10-04 サンケン電気株式会社 半導体装置
CN107170799B (zh) * 2017-03-29 2019-10-11 西安电子科技大学 浮空栅-漏复合场板垂直型电力电子器件
US10700188B2 (en) * 2017-11-02 2020-06-30 Rohm Co., Ltd. Group III nitride semiconductor device with first and second conductive layers
KR20190090231A (ko) 2018-01-24 2019-08-01 (주)웨이비스 크랙이 없는 고신뢰성 필드 플레이트를 포함하는 고전자이동도 트랜지스터 및 이의 제조방법
JP7021038B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
US11121245B2 (en) 2019-02-22 2021-09-14 Efficient Power Conversion Corporation Field plate structures with patterned surface passivation layers and methods for manufacturing thereof
TWI706564B (zh) * 2019-08-08 2020-10-01 世界先進積體電路股份有限公司 半導體結構及其形成方法
US11114532B2 (en) * 2019-11-20 2021-09-07 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
JP6872055B2 (ja) * 2020-04-07 2021-05-19 ローム株式会社 半導体装置
CN113675262B (zh) * 2020-05-14 2023-12-05 苏州华太电子技术股份有限公司 应用于半导体器件的场板结构及其制作方法和应用
US11316019B2 (en) * 2020-07-29 2022-04-26 Globalfoundries U.S. Inc. Symmetric arrangement of field plates in semiconductor devices
US11658234B2 (en) 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
CN113990950A (zh) * 2020-12-01 2022-01-28 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor
CN112750898A (zh) * 2021-01-07 2021-05-04 王琮 基于氮化镓的半导体功率器件及其制造方法
US11929406B2 (en) 2021-02-19 2024-03-12 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220376060A1 (en) * 2021-05-20 2022-11-24 Nxp Usa, Inc. Semiconductor device with conductive element formed over dielectric layers and method of fabrication therefor
US11869964B2 (en) 2021-05-20 2024-01-09 Wolfspeed, Inc. Field effect transistors with modified access regions
EP4342001A1 (en) * 2021-05-20 2024-03-27 Wolfspeed, Inc. Field effect transistor with source-connected field plate
CN113725286A (zh) * 2021-07-21 2021-11-30 中山市华南理工大学现代产业技术研究院 一种高耐压的GaN基HEMT器件及其制备方法
US11621672B2 (en) 2021-08-05 2023-04-04 Wolfspeed, Inc. Compensation of trapping in field effect transistors
CN113436975B (zh) * 2021-08-27 2021-12-14 深圳市时代速信科技有限公司 一种半导体器件及制备方法
US11894430B2 (en) * 2021-09-16 2024-02-06 Vanguard International Semiconductor Corporation Semiconductor structure
CN114175269B (zh) * 2021-10-27 2024-01-23 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及其制造方法
US20230207641A1 (en) * 2021-12-29 2023-06-29 Nxp Usa, Inc. Transistor with aligned field plate and method of fabrication therefor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335536A (ja) * 1989-06-30 1991-02-15 Fujitsu Ltd 電界効果型半導体装置
JPH06349859A (ja) * 1993-06-10 1994-12-22 Rohm Co Ltd 電界効果トランジスタ
JP2000003919A (ja) * 1998-06-16 2000-01-07 Nec Corp 電界効果型トランジスタ
JP2000082671A (ja) * 1998-06-26 2000-03-21 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置とその製造方法
JP2000100831A (ja) * 1998-09-22 2000-04-07 Nec Corp 電界効果型トランジスタ
JP2002100642A (ja) * 2000-07-17 2002-04-05 Fujitsu Quantum Devices Ltd 化合物半導体装置
JP2002270620A (ja) * 2001-03-09 2002-09-20 Nippon Steel Corp 電界効果トランジスタ
JP2002270830A (ja) * 2001-03-12 2002-09-20 Fuji Electric Co Ltd 半導体装置
JP2002343814A (ja) * 2001-05-17 2002-11-29 Nec Corp 電界効果型トランジスタ
WO2003038905A2 (en) * 2001-11-01 2003-05-08 Koninklijke Philips Electronics N.V. Lateral soi field-effect transistor
JP2005093864A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 電力用半導体装置

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US227211A (en) * 1880-05-04 James bowees
US5187552A (en) * 1979-03-28 1993-02-16 Hendrickson Thomas E Shielded field-effect transistor devices
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
US4947232A (en) * 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
JPS56169368A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
NL8103218A (nl) 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US4551905A (en) * 1982-12-09 1985-11-12 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
JPS62237763A (ja) 1986-04-08 1987-10-17 Agency Of Ind Science & Technol 半導体装置の製造方法
US5196359A (en) * 1988-06-30 1993-03-23 Texas Instruments Incorporated Method of forming heterostructure field effect transistor
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
WO1992016966A1 (en) 1991-03-18 1992-10-01 Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JPH0521793A (ja) 1991-07-09 1993-01-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0661266A (ja) * 1992-08-06 1994-03-04 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH06224225A (ja) * 1993-01-27 1994-08-12 Fujitsu Ltd 電界効果半導体装置
JPH06267991A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
JP2658860B2 (ja) 1993-12-20 1997-09-30 日本電気株式会社 半導体装置およびその製造方法
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5739554A (en) 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
US6002148A (en) * 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
US5569937A (en) * 1995-08-28 1996-10-29 Motorola High breakdown voltage silicon carbide transistor
KR100267839B1 (ko) * 1995-11-06 2000-10-16 오가와 에이지 질화물 반도체 장치
KR0167273B1 (ko) * 1995-12-02 1998-12-15 문정환 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
US6700157B2 (en) * 1996-01-22 2004-03-02 Fuji Electric Co., Ltd. Semiconductor device
TW360982B (en) * 1996-01-26 1999-06-11 Matsushita Electric Works Ltd Thin film transistor of silicon-on-insulator type
JPH09232827A (ja) 1996-02-21 1997-09-05 Oki Electric Ind Co Ltd 半導体装置及び送受信切り替え型アンテナスイッチ回路
US5652179A (en) * 1996-04-24 1997-07-29 Watkins-Johnson Company Method of fabricating sub-micron gate electrode by angle and direct evaporation
US5710455A (en) * 1996-07-29 1998-01-20 Motorola Lateral MOSFET with modified field plates and damage areas
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JP3958404B2 (ja) * 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
TW334632B (en) 1997-07-24 1998-06-21 Mitsubishi Electric Corp Field effective semiconductor
JP3457511B2 (ja) * 1997-07-30 2003-10-20 株式会社東芝 半導体装置及びその製造方法
US5898198A (en) 1997-08-04 1999-04-27 Spectrian RF power device having voltage controlled linearity
US6346451B1 (en) * 1997-12-24 2002-02-12 Philips Electronics North America Corporation Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
DE19800647C1 (de) * 1998-01-09 1999-05-27 Siemens Ag SOI-Hochspannungsschalter
JP3233207B2 (ja) * 1998-03-20 2001-11-26 日本電気株式会社 電界効果トランジスタの製造方法
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
JP2000164926A (ja) 1998-11-24 2000-06-16 Sony Corp 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
US6495409B1 (en) * 1999-01-26 2002-12-17 Agere Systems Inc. MOS transistor having aluminum nitride gate structure and method of manufacturing same
JP3429700B2 (ja) * 1999-03-19 2003-07-22 富士通カンタムデバイス株式会社 高電子移動度トランジスタ
US6127703A (en) * 1999-08-31 2000-10-03 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region
JP3371871B2 (ja) * 1999-11-16 2003-01-27 日本電気株式会社 半導体装置の製造方法
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
WO2001087545A1 (en) * 2000-05-16 2001-11-22 Stanley Fastening Systems, L.P. Fastener driving system and magazine assembly therefor
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
TWI257179B (en) * 2000-07-17 2006-06-21 Fujitsu Quantum Devices Ltd High-speed compound semiconductor device operable at large output power with minimum leakage current
US6624488B1 (en) * 2000-08-07 2003-09-23 Advanced Micro Devices, Inc. Epitaxial silicon growth and usage of epitaxial gate insulator for low power, high performance devices
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6891235B1 (en) * 2000-11-15 2005-05-10 International Business Machines Corporation FET with T-shaped gate
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6468878B1 (en) * 2001-02-27 2002-10-22 Koninklijke Philips Electronics N.V. SOI LDMOS structure with improved switching characteristics
GB0107408D0 (en) 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Field effect transistor structure and method of manufacture
JP4220683B2 (ja) 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6475857B1 (en) * 2001-06-21 2002-11-05 Samsung Electronics Co., Ltd. Method of making a scalable two transistor memory device
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
GB0122122D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
JP2003174039A (ja) * 2001-09-27 2003-06-20 Murata Mfg Co Ltd ヘテロ接合電界効果トランジスタ
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
KR100445904B1 (ko) 2001-12-12 2004-08-25 한국전자통신연구원 소스 필드 플레이트를 갖는 드레인 확장형 모스 전계 효과트랜지스터 및그 제조방법
KR100438895B1 (ko) 2001-12-28 2004-07-02 한국전자통신연구원 고전자 이동도 트랜지스터 전력 소자 및 그 제조 방법
JP2003203930A (ja) * 2002-01-08 2003-07-18 Nec Compound Semiconductor Devices Ltd ショットキーゲート電界効果型トランジスタ
JP2003203923A (ja) 2002-01-10 2003-07-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
GB0202437D0 (en) 2002-02-02 2002-03-20 Koninkl Philips Electronics Nv Cellular mosfet devices and their manufacture
DE10206739C1 (de) 2002-02-18 2003-08-21 Infineon Technologies Ag Transistorbauelement
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3705431B2 (ja) 2002-03-28 2005-10-12 ユーディナデバイス株式会社 半導体装置及びその製造方法
JP3723780B2 (ja) * 2002-03-29 2005-12-07 ユーディナデバイス株式会社 半導体装置及びその製造方法
US6559513B1 (en) * 2002-04-22 2003-05-06 M/A-Com, Inc. Field-plate MESFET
JP2005528796A (ja) * 2002-05-31 2005-09-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ トレンチ・ゲート半導体装置と製造方法
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
US6884704B2 (en) * 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US6838325B2 (en) * 2002-10-24 2005-01-04 Raytheon Company Method of forming a self-aligned, selectively etched, double recess high electron mobility transistor
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
CN100388509C (zh) 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7126426B2 (en) * 2003-09-09 2006-10-24 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
TWI560783B (en) * 2003-09-09 2016-12-01 Univ California Fabrication of single or multiple gate field plates
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7488992B2 (en) * 2003-12-04 2009-02-10 Lockheed Martin Corporation Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US7229903B2 (en) 2004-08-25 2007-06-12 Freescale Semiconductor, Inc. Recessed semiconductor device
US7312481B2 (en) 2004-10-01 2007-12-25 Texas Instruments Incorporated Reliable high-voltage junction field effect transistor and method of manufacture therefor
JP2006114652A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7863648B2 (en) * 2005-06-10 2011-01-04 Nec Corporation Field effect transistor
US7800131B2 (en) * 2005-06-10 2010-09-21 Nec Corporation Field effect transistor
EP2080228B1 (en) * 2006-10-04 2020-12-02 LEONARDO S.p.A. Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335536A (ja) * 1989-06-30 1991-02-15 Fujitsu Ltd 電界効果型半導体装置
JPH06349859A (ja) * 1993-06-10 1994-12-22 Rohm Co Ltd 電界効果トランジスタ
JP2000003919A (ja) * 1998-06-16 2000-01-07 Nec Corp 電界効果型トランジスタ
JP2000082671A (ja) * 1998-06-26 2000-03-21 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置とその製造方法
JP2000100831A (ja) * 1998-09-22 2000-04-07 Nec Corp 電界効果型トランジスタ
JP2002100642A (ja) * 2000-07-17 2002-04-05 Fujitsu Quantum Devices Ltd 化合物半導体装置
JP2002270620A (ja) * 2001-03-09 2002-09-20 Nippon Steel Corp 電界効果トランジスタ
JP2002270830A (ja) * 2001-03-12 2002-09-20 Fuji Electric Co Ltd 半導体装置
JP2002343814A (ja) * 2001-05-17 2002-11-29 Nec Corp 電界効果型トランジスタ
WO2003038905A2 (en) * 2001-11-01 2003-05-08 Koninklijke Philips Electronics N.V. Lateral soi field-effect transistor
JP2005093864A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 電力用半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079909A (ja) * 2017-10-24 2019-05-23 住友電工デバイス・イノベーション株式会社 半導体装置
US10998433B2 (en) 2019-03-15 2021-05-04 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
CA2566361C (en) 2016-08-23
KR20070009737A (ko) 2007-01-18
JP5755671B2 (ja) 2015-07-29
US20050253168A1 (en) 2005-11-17
EP1751804B1 (en) 2020-11-18
EP2538446A3 (en) 2014-01-15
EP2538446B1 (en) 2021-06-16
EP2538446A2 (en) 2012-12-26
WO2005114743A3 (en) 2006-05-04
US20090267116A1 (en) 2009-10-29
EP1751804A2 (en) 2007-02-14
CN1950945A (zh) 2007-04-18
US7573078B2 (en) 2009-08-11
CN1950945B (zh) 2016-11-16
KR101057439B1 (ko) 2011-08-19
WO2005114743A2 (en) 2005-12-01
TW200607092A (en) 2006-02-16
CA2566361A1 (en) 2005-12-01
JP2007537594A (ja) 2007-12-20
US8664695B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
JP5755671B2 (ja) 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
US20230420526A1 (en) Wide bandgap transistors with gate-source field plates
JP6228167B2 (ja) ソース接続フィールドプレートを備えるワイドバンドギャップｈｅｍｔ
EP1921669B1 (en) GaN based HEMTs with buried field plates

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150527

R150 Certificate of patent or registration of utility model

Ref document number: 5755671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250