JP2005093864A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2005093864A
JP2005093864A JP2003327654A JP2003327654A JP2005093864A JP 2005093864 A JP2005093864 A JP 2005093864A JP 2003327654 A JP2003327654 A JP 2003327654A JP 2003327654 A JP2003327654 A JP 2003327654A JP 2005093864 A JP2005093864 A JP 2005093864A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
disposed
insulating film
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003327654A
Other languages
English (en)
Other versions
JP4417677B2 (ja
Inventor
Wataru Saito
渉 齋藤
Ichiro Omura
一郎 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003327654A priority Critical patent/JP4417677B2/ja
Priority to US10/806,397 priority patent/US7075125B2/en
Publication of JP2005093864A publication Critical patent/JP2005093864A/ja
Application granted granted Critical
Publication of JP4417677B2 publication Critical patent/JP4417677B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】窒化物系の電力用半導体装置において、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くする。
【解決手段】電力用半導体装置は、ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層１と、第１半導体層１上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層２と、を有する。第２半導体層２には、互いに離間するように配設されたソース電極１４及びドレイン電極１５が電気的に接続される。ソース電極１４とドレイン電極１５との間で第２半導体層２上にゲート電極１３が配設される。ゲート電極１３とドレイン電極１５との間で絶縁膜１６が第２半導体層２を覆う。第１フィールドプレート電極１７が絶縁膜１６上に配設され且つゲート電極１３に電気的に接続される。第２フィールドプレート電極１８が絶縁膜１６上に配設され且つソース電極１４に電気的に接続される。
【選択図】 図１

Description

本発明は、大電力の制御に用いられる電力用（パワー）半導体装置に関し、特に窒化物系の横型電界効果トランジスタ（ＦＥＴ）に関する。
スイッチング電源やインバータなどの回路には、スイッチング装置やダイオードなどのパワー半導体装置が用いられる。このパワー半導体装置には、高耐圧及び低オン抵抗であることが求められる。耐圧とオン抵抗との関係は、装置材料で決まるトレードオフ関係がある。これまでの技術開発の進歩により、パワー半導体装置は、主な装置材料であるシリコンの限界近くまで低オン抵抗が実現できている。このため、更にオン抵抗を低減するには、装置材料の変更が必要となっている。
現在、ワイドバンドギャップ半導体を用いたパワー半導体装置の研究が盛んに行われている。例えば、シリコンに代えて、窒化物系（ＧａＮ、ＡｌＧａＮなど）や炭化珪素系（ＳｉＣ）などのワイドバンドギャップ半導体を、スイッチング装置材料として用いることが提案されている。これらの半導体を使用すると、装置材料で決まるトレードオフ関係を改善でき、飛躍的に低オン抵抗化が可能となる。
ＧａＮなどの窒化物系のパワー半導体装置によれば、Ｓｉパワー半導体装置に比べて低オン抵抗が実現される。中でも、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）構造を用いたパワーデバイスでは、Ｓｉ限界の１００分の１以下の低オン抵抗が実現される。
ＨＥＭＴ構造のような横型装置では、ゲート・ドレイン間の電界分布で耐圧が決まる。従って、短いゲート・ドレイン間の距離で高い耐圧を得ることにより、低オン抵抗化が可能となる。この場合、電極端部での電界集中を緩和させる必要があり、これにはフィールドプレート構造が有効であることが知られている。例えば、下記の特許文献１及び２はフィールドプレート電極を有するＧａＮ系パワーＨＥＭＴを開示している。
図１４及び図１５は、従来のフィールドプレート電極を有するＧａＮ系パワーＨＥＭＴを模式的に示す断面図である。
図１４及び図１５図示のＨＥＭＴの夫々は、ノンドープのＧａＮからなるチャネル層１０１と、チャネル層１０１上に配設されたｎ型のＡｌＧａＮからなるバリア層１０２とを有する。バリア層１０２上に互いに離間してソース電極１１４及びドレイン電極１１５が配設される。ソース電極１１４とドレイン電極１１５との間でバリア層１０２上にゲート電極１１３が配設される。ゲート電極１１３とドレイン電極１１５との間でバリア層１０２は絶縁膜１１６によって被覆される。
図１４図示のＨＥＭＴの場合、絶縁膜１１６上にゲート電極１１３に電気的に接続されたフィールドプレート電極１１７が配設される。図１５図示のＨＥＭＴの場合、絶縁膜１１６上に、ソース電極１１４に電気的に接続されたフィールドプレート電極１１８が配設される。後者のフィールドプレート電極１１８は、絶縁膜１１９を介してゲート電極１１３を覆うように配設される。
特開２００２−１１８１２２公報 米国特許第6,483,135号明細書
本発明は、窒化物系の電力用半導体装置において、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くすることを１つの目的とする。
本発明はまた、窒化物系の電力用半導体装置において、オン抵抗を非常に低くすることを別の目的とする。
本発明の第１の視点は、電力用半導体装置であって、
ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
互いに離間するように配設され且つ前記第２半導体層に電気的に接続されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
前記ゲート電極と前記ドレイン電極との間で前記第２半導体層を覆う絶縁膜と、
前記絶縁膜上に配設され且つ前記ゲート電極に電気的に接続された第１フィールドプレート電極と、
前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第２フィールドプレート電極と、
を具備することを特徴とする。
本発明の第２の視点は、電力用半導体装置であって、
ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
互いに離間するように前記第２半導体層上若しくは前記第２半導体層の表面内に配設され且つ前記第２半導体層よりも低い抵抗を有するｎ型ＡｌＺＧａ１−ＺＮ（０≦Ｚ≦１）の第１及び第２コンタクト層と、
前記第１及び第２コンタクト層上に配設されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
前記ソース電極と前記ドレイン電極との間で前記ゲート電極を覆うように前記第２半導体層上に配設された絶縁膜と、
前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第１フィールドプレート電極と、
前記絶縁膜上に配設され且つ前記ドレイン電極に電気的に接続された第２フィールドプレート電極と、
を具備することを特徴とする。
本発明の第３の視点は、電力用半導体装置であって、
ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
互いに離間するように配設され且つ前記第２半導体層に電気的に接続されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
前記ソース電極と前記ドレイン電極との間で前記ゲート電極を覆うように前記第２半導体層上に配設された絶縁膜と、
前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第１フィールドプレート電極と、
前記絶縁膜上に配設され且つ前記ドレイン電極に電気的に接続された第２フィールドプレート電極と、
前記ドレイン電極に隣接して前記第１及び第２半導体層にコンタクトし且つ前記ドレイン電極に電気的に接続されたドレインコンタクト電極と、
を具備することを特徴とする。
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
本発明の第１の視点によれば、窒化物系の電力用半導体装置において、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くすることができる。
本発明の第２或いは第３の視点によれば、窒化物系の電力用半導体装置において、オン抵抗を非常に低くすることができる。
本発明者等は、本発明の開発の過程において、図１４及び図１５図示の従来のＧａＮ系パワーＨＥＭＴなどについて研究を行った。その結果、以下に述べるような知見を得た。
図１４図示の構造では、ゲート・ドレイン間電圧によるゲート電極１１３の端部Ａ１における電界集中が、フィールドプレート電極１１７により緩和される。この構造の場合、フィールドプレート電極１１７がゲート電極１１３に電気的に接続されているため、ゲート電極１１３とドレイン電極１１５との間の距離が実質的に小さくなる。その結果、スイッチングの充放電時間を決定する支配的な要素であるゲート・ドレイン間容量が大きくなり、スイッチングに時間が掛るようになり、スイッチングスピードが低下する。
一方、図１５図示の構造では、ゲート・ドレイン間電圧によるゲート電極１１３の端部Ａ１における電界集中が、フィールドプレート電極１１８により緩和される。この構造の場合、フィールドプレート電極１１８がソース電極１１４に電気的に接続されているため、ゲート電極１１３の端部Ａ１には、ゲート・ソース間電圧が印加される。その結果、端部Ａ１にはゲート・ソース間電圧による電界集中が新たに発生し、これによりバリア層２を通してゲート電極１１３からドレイン電極１１５に流れるゲートリーク電流が増加する。即ち、図１５図示の構造の場合、図１４図示の構造よりもゲートリーク電流が大きくなる。
また、図１４及び図１５図示の従来のＧａＮ系パワーＨＥＭＴによれば、Ｓｉ限界の１００分の１以下の低オン抵抗が実現される。しかし、ＧａＮ系材料の特性を考慮した場合、従来のＧａＮ系パワーＨＥＭＴのオン抵抗は、材料の限界よりも１０倍以上も大きいものとなっている。これは、従来、ＧａＮ系半導体装置の設計が、通信用装置をベースにして行われているため、パワー装置としての設計が充分でないためと考えられる。
以下に、このような知見に基づいて構成された本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
（第１の実施の形態）
図１は、本発明の第1の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図１に示すように、このパワーＨＥＭＴは、サファイア製の支持基板Ｓ１の上に配設されたノンドープのチャネル層（第１半導体層）１と、チャネル層１上に配設されたノンドープ若しくはｎ型のバリア層（第２半導体層）２とを有する。チャネル層１はＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）、例えば、ＧａＮからなる。バリア層２はＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）、例えば、Ａｌ0.2 Ｇａ0.8 Ｎからなる。
バリア層２と電気的にコンタクトするようにこの上にソース電極１４が配設される。ソース電極１４から離間してバリア層２と電気的にコンタクトするようにこの上にドレイン電極１５が配設される。ソース電極１４とドレイン電極１５との間でバリア層２上にゲート電極１３が配設され、バリア層２を介してチャネル層１と対向する。
ゲート電極１３とドレイン電極１５との間でバリア層２は第１絶縁膜１６によって被覆される。第１絶縁膜１６上には第１フィールドプレート電極１７及び第２フィールドプレート電極１８が配設される。第２フィールドプレート電極１８は第１フィールドプレート電極１７とドレイン電極１５との間に配置される。第１フィールドプレート電極１７は外部配線Ｌ１を介してゲート電極１３に電気的に接続される。第２フィールドプレート電極１８は外部配線Ｌ２を介してソース電極１４に電気的に接続される。
図１図示の第１の実施の形態に係るパワーＨＥＭＴにおいては、第１フィールドプレート電極１７とドレイン電極１５との間に、第２フィールドプレート電極１８の介在電極部１８ａ（この実施の形態では、第２フィールドプレート電極１８の介在電極部１８ａのみが示される）が介在する。介在電極部１８ａはシールドとして機能し、ゲート電極１３に電気的に接続された第１フィールドプレート電極１７とドレイン電極１５との間のゲート・ドレイン間容量Ｃｇｄを実質的にキャンセルする。その結果、ターンオン及びターンオフのいずれにおいても、スイッチングに時間が掛らなくなり、スイッチングスピードが向上する。
なお、この場合、ゲート電極１３に電気的に接続された第１フィールドプレート電極１７と、ソース電極１４に電気的に接続された第２フィールドプレート電極１８とが接近するため、ゲート・ソース間容量Ｃｇｓは増加する。また、同様に、ソース電極１４に電気的に接続された第２フィールドプレート電極１８とドレイン電極１５とが接近するため、ソース・ドレイン間容量Ｃｓｄも増加する。しかし、Ｃｇｓ及びＣｓｄに比べて、Ｃｇｄは、スイッチングの充放電時間の決定において遥かに支配的な要素であり、Ｃｇｓ及びＣｓｄが増加しても、Ｃｇｄを減少させれば、スイッチングスピードが向上することが確認されている。
また、図１図示の第１の実施の形態に係るパワーＨＥＭＴにおいては、ゲート電極１３の端部Ａ１１に、ゲート・ドレイン間電圧及びゲート・ソース間電圧（第２フィールドプレート電極１８による）が印加される。しかし、これらの電圧による端部Ａ１１における電界集中は、端部Ａ１１近傍で第１絶縁膜１６を被覆する第１フィールドプレート電極１７により緩和される。このため、バリア層２を通してゲート電極１３からドレイン電極１５に流れるゲートリーク電流が抑制される。その結果、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くすることが可能となる。
（第２の実施の形態）
図２は、本発明の第２の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図２に示すように、このパワーＨＥＭＴは、図１図示のパワーＨＥＭＴと同様な半導体層１、２、電極１５、及び絶縁膜１６などを有する一方、図１図示の第１及び第２フィールドプレート電極１７、１８とは異なる態様で配設された第１及び第２フィールドプレート電極１７Ｘ、１８Ｘを有する。第１フィールドプレート電極１７Ｘは、ゲート電極１３と一体的に形成されることによりこれに電気的に接続される。また、第２フィールドプレート電極１８Ｘは、ソース電極１４と一体的に形成されることによりこれに電気的に接続される。第２フィールドプレート電極１８Ｘは、先端部に第１フィールドプレート電極１７Ｘとドレイン電極１５との間に介在する介在電極部１８ａを有し、これは第１絶縁膜１６上に配置される。第２フィールドプレート電極１８Ｘはまた、ソース電極１４と介在電極部１８ａとを接続する被覆電極部１８ｂを有し、これは層間絶縁膜１９を介してゲート電極１３及び第１フィールドプレート電極１７Ｘを被覆する。
図２図示の第２の実施の形態に係るパワーＨＥＭＴによれば、上述のように、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くすることが可能な構造を、簡単なプロセスで形成することができる。
（第３の実施の形態）
図３は、本発明の第３の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図３に示すように、このパワーＨＥＭＴは、図２図示のパワーＨＥＭＴと同様な半導体層１、２、電極１３、１５、１７Ｘ、及び絶縁膜１６などを有する一方、図２図示の第２フィールドプレート電極１８Ｘとは異なる態様で配設された第２フィールドプレート電極１８Ｙを有する。第２フィールドプレート電極１８Ｙは、介在電極部１８ａを有しておらず、水平に延びる被覆電極部１８ｂの先端部で終端する。被覆電極部１８ｂの先端部は第１フィールドプレート電極１７Ｘよりもドレイン電極１５側に延在し、第１及び第２絶縁膜１６、２０を介してバリア層２を被覆する。第２絶縁膜２０は、第１及び第２フィールドプレート電極１７Ｘ、１８Ｙ間に配設された層間絶縁膜１９と一体的に形成される。
図３図示の第３の実施の形態に係るパワーＨＥＭＴの場合、第１フィールドプレート電極１７Ｘ下の絶縁膜厚は第１絶縁膜１６の厚さのみである一方、第２フィールドプレート電極１８Ｙ下の絶縁膜厚は第１及び第２絶縁膜１６、２０の合計の厚さとなる。即ち、第２フィールドプレート電極１８Ｙ下の絶縁膜厚の方が、第１フィールドプレート電極１７Ｘ下の絶縁膜厚よりも大きくなる。この場合、多段フィールドプレート構造となり、ゲート・ドレイン間の電界分布が理想的な状態に近づくため、短い間隔で高い耐圧を実現することができる。なお、ドレイン電極１５側にフィールドプレート構造を形成すると、更にゲート・ドレイン間の電界分布を理想的な平坦状態に近づけることができる。
図３図示の構造を形成する場合、先ず、バリア層２上に第１絶縁膜１６を堆積し、次に、バリア層２から第１絶縁膜１６に亘ってゲート電極１３及び第１フィールドプレート電極１７Ｘを形成する。次に、ゲート電極１３及び第１フィールドプレート電極１７Ｘを被覆する層間絶縁膜１９と共に、第１絶縁膜１６上に第２絶縁膜２０を堆積する。そして、最後に、バリア層２から層間絶縁膜１９及び第２絶縁膜２０に亘ってソース電極１４及び第２フィールドプレート電極１８Ｙを形成する。このように、異なる工程で形成した２つの絶縁膜１６、２０（１９）を使用することにより、短いプロセスで多段フィールドプレート構造を形成することが可能である。
なお、ゲート電極１３及びソース電極１４と、第１及び第２フィールドプレート電極１７Ｘ、１８Ｙとは、夫々別々に形成することもできる。この場合、図１に示すように、第１フィールドプレート電極１７Ｘとゲート電極１３とを外部配線で接続すると共に、第２フィールドプレート電極１８Ｘとソース電極１４とを外部配線で接続する。
（第４の実施の形態）
図４は、本発明の第４の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図４に示すように、このパワーＨＥＭＴは、図２図示のパワーＨＥＭＴと同様な半導体層１、２、電極１３、１４、１７Ｘ、１８Ｘ、及び絶縁膜１６、１９などを有し、更に、ドレイン電極１５側で第１絶縁膜１６上に配設された第３フィールドプレート電極２１を有する。第３フィールドプレート電極２１はドレイン電極１５と一体的に形成され、従って、ドレイン電極１５に電気的に接続される。
図４図示の第４の実施の形態に係るパワーＨＥＭＴによれば、ゲート・ドレイン間電圧によるドレイン電極１５の端部Ａ１２における電界集中が、第３フィールドプレート電極２１によって緩和される。このため、図４図示のパワーＨＥＭＴによれば、図２図示のパワーＨＥＭＴよりも耐圧を向上させることができる。
（第５の実施の形態）
図５は、本発明の第５の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図５に示すように、このパワーＨＥＭＴは、図３図示のパワーＨＥＭＴと同様な半導体層１、２、電極１３、１４、１７Ｘ、１８Ｙ、及び絶縁膜１６、１９、２０などを有し、更に、ドレイン電極１５側で第１及び第２絶縁膜１６、２０上に亘って配設された第３フィールドプレート電極２１Ｘを有する。第３フィールドプレート電極２１Ｘはドレイン電極１５と一体的に形成され、従って、ドレイン電極１５に電気的に接続される。
図５図示の第５の実施の形態に係るパワーＨＥＭＴにおいても、ドレイン電極１５の端部Ａ１２における電界集中が、第３フィールドプレート電極２１Ｘによって緩和される。また、第３フィールドプレート電極２１Ｘは、第１及び第２絶縁膜１６、２０上に亘る多段フィールドプレート構造をなすため、ゲート・ドレイン間の電界分布が理想的な平坦状態近づく。このため、図５図示のパワーＨＥＭＴによれば、図３図示のパワーＨＥＭＴよりも耐圧を向上させることができる。
（第６の実施の形態）
図６は、本発明の第６の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図６に示すように、このパワーＨＥＭＴは、サファイア製の支持基板Ｓ３１の上に配設されたノンドープのチャネル層（第１半導体層）３１と、チャネル層３１上に配設されたノンドープ若しくはｎ型のバリア層（第２半導体層）３２とを有する。バリア層３２の表面内には、共に低抵抗（高不純物濃度）でｎ型のソースコンタクト層（第１コンタクト層）３３及びドレインコンタクト層（第２コンタクト層）３４が互いに離間するように配設される。ソース及びドレインコンタクト層３３、３４は、チャネル層３１及びバリア層３２の界面を越えてチャネル層３１内に延在する
チャネル層３１はＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）、例えば、ＧａＮからなる。バリア層３２はＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）、例えば、Ａｌ0.2 Ｇａ0.8 Ｎからなる。一方、ソース及びドレインコンタクト層３３、３４は、エッチングにより溝を形成した後に選択成長により埋込み層を形成するプロセス、或いは、ｎ型不純物のイオン注入と熱処理とを使用するプロセスなどにより形成することが可能である。従って、ソース及びドレインコンタクト層３３、３４の組成は、プロセスに依存して決定される。しかし、ソース及びドレインコンタクト層３３、３４は、一般式として、ＡｌＺＧａ１−ＺＮ（０≦Ｚ≦１）で表すことができる。
ソースコンタクト層３３と電気的にコンタクトするようにこの上にソース電極４４が配設される。ドレインコンタクト層３４と電気的にコンタクトするようにこの上にドレイン電極４５が配設される。ソース電極４４とドレイン電極４５との間でバリア層３２上にゲート電極４３が配設され、バリア層３２を介してチャネル層３１と対向する。
ソース電極４４とドレイン電極４５との間でゲート電極４３及びバリア層３２は絶縁膜４６によって被覆される。絶縁膜４６上には第１フィールドプレート電極４７及び第２フィールドプレート電極４８が配設される。第１フィールドプレート電極４７はソース電極４４と一体的に形成され、従ってソース電極４４に電気的に接続される。第２フィールドプレート電極４８はドレイン電極４５と一体的に形成され、従ってドレイン電極４５に電気的に接続される。
なお、ソース電極４４及びドレイン電極４５と、第１及び第２フィールドプレート電極４７、４８とは、夫々別々に形成することもできる。この場合、第１フィールドプレート電極４７とソース電極４４とを外部配線で接続すると共に、第２フィールドプレート電極４８とドレイン電極４５とを外部配線で接続する。
前述のように、装置材料に窒化物系の半導体を用いた場合、高い臨界電界となるため、高耐圧が期待できる。図６図示のパワーＨＥＭＴにおいては、これに加えて、耐圧を決めるゲート・ドレイン間に第１及び第２フィールドプレート電極４７、４８が配設される。このため、ゲート電極４３の端部Ａ４１とドレイン電極４１の端部Ａ４２の電界集中が緩和され、耐圧が向上する。
また、ＧａＮ系パワーＨＥＭＴの場合、ＡｌＧａＮ／ＧａＮヘテロ界面に移動度の高い二次元電子ガスが形成され、低オン抵抗が期待できる。図６図示のパワーＨＥＭＴにおいては、これに加えて、低抵抗のソース及びドレインコンタクト層３３、３４を介して、ソース電極４４及びドレイン電極４５がバリア層３２にコンタクトする。このため、コンタクト抵抗が下がり、更にオン抵抗を低下させることができる。
図１４及び図１５図示の従来の装置構造では、コンタクト層がないため、高電圧印加時の電界ピークはソース電極１１４及びドレイン電極１１５（特にドレイン電極１１５）の端部にあり、電界分布はバリア層１０２の表面に近くに鋭いピークを持つようになる。このような形状は、拡散層で装置を形成するＳｉ装置で言うならば、拡散層深さがほぼゼロに等しい状態である。この表面近傍の高い電界ピークで耐圧が決まると、表面状態や電極形状などに耐圧が影響されることになる。
これに対して、図６図示のパワーＨＥＭＴにおいては、ソース及びドレインコンタクト層３３、３４を配設することにより、電界の最も高いポイントをコンタクト層３３、３４の底の半導体層内（第６の実施の形態ではチャネル層１に相当）とすることが可能となる。また、電界のピーク自体も、第１及び第２フィールドプレート電極４７、４８によって緩和される。これにより、表面状態などのプロセスの影響も受け難く、安定した動作が期待できる。即ち、第１及び第２フィールドプレート電極４７、４８とソース及びドレインコンタクト層３３、３４とを組み合わせることで、高耐圧及び低オン抵抗を実現することに加えて、プロセスバラツキの小さい安定した特性と高い信頼性も実現できる。
（第７の実施の形態）
図７は、本発明の第７の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図７に示すように、このパワーＨＥＭＴは、図６図示のパワーＨＥＭＴと同様な半導体層３１、３２、電極４３、４４、４５、４７、４８、及び絶縁膜４６などを有する一方、図６図示のソース及びドレインコンタクト層３３、３４とは異なる態様で配設されたソース及びドレインコンタクト層３３Ｘ、３４Ｘを有する。ソース及びドレインコンタクト層３３Ｘ、３４Ｘは、バリア層３２上に結晶成長され且つパターニングされた、一般式として、ＡｌＺＧａ１−ＺＮ（０≦Ｚ≦１）で表される半導体層からなる。ソース及びドレインコンタクト層３３Ｘ、３４Ｘがバリア層３２の表面上に突出し、その間にゲート電極３３が配設されるため、この装置構造はリセスゲート型となる。
図７図示の第７の実施の形態に係るパワーＨＥＭＴにおいても、第１及び第２フィールドプレート電極４７、４８とソース及びドレインコンタクト層３３Ｘ、３４Ｘとを組み合わせることで、高耐圧及び低オン抵抗を実現することができる。また、１回の結晶成長によりソース及びドレインコンタクト層３３Ｘ、３４Ｘを形成することができるため、プロセスが簡単なものとなる。
（第８の実施の形態）
図８は、本発明の第８の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図８に示すように、このパワーＨＥＭＴは、図６図示のパワーＨＥＭＴと同様な装置構造に加えて、チャネル層３１の下に配設されたｐ型の下側層３６を更に有する。下側層３６はＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）、例えば、ＧａＮからなる。下側層３６は電極及び配線Ｌ３を介してソース電極４４に電気的に接続される。
図８図示の第８の実施の形態に係るパワーＨＥＭＴの場合、高電圧が印可され、アバランシェ降伏が起きても、発生したホールはｐ型の下側層３６から速やかに排出される。従って、この構造によれば、アバランシェ降伏耐量を大きくすることが可能となる。なお、下側層３６をゲート電極４３に電気的に接続した場合でも、同様にホールを排出することができる。また、下側層３６からの電極及び配線Ｌ３は、ソース電極４４と同じ側の表面からではなく、裏面から取り出すこともできる。
図９は、第８の実施の形態の変更例に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図９に示すように、このパワーＨＥＭＴでは、図８図示のパワーＨＥＭＴと同様な構造おいて、第１及び第２フィールドプレート電極４７、４８の有効プレート長（平面図における投影長）の比が０．９〜１．１、例えば概ね等しくなるように設定される。ここで、第１フィールドプレート電極４７の有効プレート長ＬＦＰｓは、ソース電極４４とドレイン電極４５とを結ぶ方向において、ゲート電極４３の端部を越えてドレイン電極４５側に延在する電極部分の長さとなる。また、第２フィールドプレート電極４７の有効プレート長ＬＦＰｄは、絶縁膜４６上における電極部分の長さとなる。
フィールドプレート電極の設計として、有効プレート長が重要なパラメータとなる。第１及び第２フィールドプレート電極４７、４８の有効プレート長（平面図における投影長）ＬＦＰｓ、ＬＦＰｄの比を０．９〜１．１、例えば概ね等しくすることにより、ゲート電極４３の端部Ａ４１及びドレイン電極４５の端部Ａ４２の両部分における電界を、第１及び第２フィールドプレート電極４７、４８により同様に緩和することができる。この点は、図６及び図７図示の第６及び第７の実施の形態に係るパワーＨＥＭＴにおいても同様である。
また、ｐ型の下側層３６をソース電極４４に接続することで、下側層３６もチャネル層３１内の電界を遮蔽するフィールドプレートの役目を果たす。図１０は、図９図示のパワーＨＥＭＴにおいて、第１及び第２フィールドプレート電極４７、４８の有効プレート長ＬＦＰを変化させた場合の耐圧ＶＢの変化を示すグラフである。
図１０に示すように、有効プレート長ＬＦＰがチャネル層３１の厚さｔｈと同程度の時が最も高い耐圧を得ることができる。有効プレート長ＬＦＰが厚さｔｈよりも小さいと、第１及び第２フィールドプレート電極４７、４８による電界の緩和が弱いため、耐圧が小さくなる。逆に、有効プレート長ＬＦＰが厚さｔｈよりも大きいと、第１及び第２フィールドプレート電極４７、４８による電界の緩和は充分だが、第１及び第２フィールドプレート電極４７、４８間の距離が短くなるため、耐圧が低下する。しかし、第１及び第２フィールドプレート電極４７、４８による電界の緩和を確実にするためには、有効プレート長ＬＦＰをチャネル層３１の厚さｔｈよりも大きくすることが望ましい。
なお、ホール排出に用いるためのｐ型の下側層３６は、図７図示のパワーＨＥＭＴのようなリセスゲート型の装置構造に対して適用しても、同様な効果が得られる。また、図１０を参照して説明した第１及び第２フィールドプレート電極４７、４８の有効プレート長の設定も、図７図示のパワーＨＥＭＴのようなリセスゲート型の装置構造に対して適用しても、同様な効果が得られる。また、有効プレート長の設定は、下側層３６に代えて導電性の支持基板を用いて装置を形成し、支持基板をソースに接続した場合にも同様に適用することができる。
（第９の実施の形態）
図１１は、本発明の第９の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図１１に示すように、このパワーＨＥＭＴは、図６図示のパワーＨＥＭＴと同様な半導体層３１、３２、電極４３、４４、４７、４８、及び絶縁膜４６などを有する一方、図６図示のソース及びドレインコンタクト層３３、３４を有していない。この場合、ソース電極４４及びドレイン電極４５は、バリア層３２と電気的にコンタクトするようにこの上に互いに離間して配設される。また、ドレイン電極４５に隣接してチャネル層３１及びバリア層３２にコンタクトするドレインコンタクト電極５４が配設される。ドレインコンタクト電極５４はドレイン電極４５と一体的に形成され、従ってドレイン電極４５に電気的に接続される。ドレインコンタクト電極５４は、バリア層３２の表面からチャネル層３１及びバリア層３２の界面を越えてチャネル層３１内に延在するトレンチ３８内に配設される。
図１１図示の第９の実施の形態に係るパワーＨＥＭＴの場合、ドレイン電極４５がドレインコンタクト電極５４を介して、バリア層３２及びチャネル層３１の両者に対してコンタクトする。このため、バリア層３２及びチャネル層３１内に深い拡散層を形成したのと同様に、ドレイン端部の曲率を大きくでき、電界が緩和される。また、アバランシェポイントは絶縁膜４６に触れるバリア層３２の表面ではなく、ドレインコンタクト電極５４がチャネル層３１にコンタクトする部分となる。これにより、表面状態などのプロセスの影響も受け難く、安定した動作が期待できる。なお、電界を緩和するためには、ドレインコンタクト電極５４は、図１１に示すように傾斜していることが望ましい。
（第１０の実施の形態）
図１２は、本発明の第１０の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図１２に示すように、このパワーＨＥＭＴでは、図７図示のパワーＨＥＭＴと同様なリセスゲート型の装置構造に加えて、チャネル層３１、バリア層３２、及びドレインコンタクト層３４Ｘにコンタクトするドレインコンタクト電極５４が配設される。ドレインコンタクト電極５４はドレイン電極４５と一体的に形成され、従ってドレイン電極４５に電気的に接続される。ドレインコンタクト電極５４は、ドレインコンタクト層３４Ｘの表面からチャネル層３１及びバリア層３２の界面を越えてチャネル層３１内に延在するトレンチ３８内に配設される。
図１２図示の第１０の実施の形態に係るパワーＨＥＭＴによれば、ドレインコンタクト電極（トレンチコンタクト部）５４でアバランシェ降伏が起こるようになり、高い信頼性が実現できる。
（第１１の実施の形態）
図１３は、本発明の第１１の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
図１３に示すように、このパワーＨＥＭＴでは、図１２図示のパワーＨＥＭＴの装置構造に加えて、チャネル層３１、バリア層３２、及びソースコンタクト層３３Ｘにコンタクトするソースコンタクト電極５３が配設される。ソースコンタクト電極５３はソース電極４４と一体的に形成され、従ってソース電極４４に電気的に接続される。ソースコンタクト電極５３は、ドソースコンタクト層３３Ｘの表面からチャネル層３１及びバリア層３２の界面を越えてチャネル層３１内に延在するトレンチ３７内に配設される。
図１３図示の第１１の実施の形態に係るパワーＨＥＭＴによれば、ソース電極４４側とドレイン電極４５側とが同じ構造を有するため、製造プロセスを簡略化することができる。
以上の第１乃至第１１の実施の形態において、フィールドプレート構造は、一段構造ではなく、多段構造とすることができる。支持基板の材料はサファイアに限定されることはなく、他の材料とすることもできる。半導体層構造は、例示のＡｌＧａＮ／ＧａＮに代え、ＧａＮ／ＩｎＧａＮやＡｌＮ／ＡｌＧａＮなど、他の窒化物系の半導体層構造とすることができる。
また、以上の実施の形態は、ＨＥＭＴに限らずゲート絶縁膜を加えたＭＩＳＦＥＴに対しても同様に適用することができる。また、以上の実施の形態は、ゲート／ドレイン間の構造が横型ＳＢＤ（Schottky Barrier Diode）の構造であることから、スイッチング装置に限らず横型ＳＢＤに対しても同様に適用することができる。また、以上の実施の形態は、横型装置であれば、ユニポーラ装置に限らず、ｐｉｎダイオードや、ＭＩＳＦＥＴのドレイン側にｐ層を設けたＩＧＢＴなど、バイポーラ装置に対しても同様に適用することができる。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明の第１乃至第５の実施の形態によれば、低ゲートリーク電流で且つ高スイッチングスピードの窒化物系の電力用半導体装置を提供することができる。
本発明の第６乃至第１１の実施の形態によれば、非常にオン抵抗が低い窒化物系の電力用半導体装置を提供することができる。
本発明の第1の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 本発明の第２の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 本発明の第３の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 本発明の第４の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 本発明の第５の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 本発明の第６の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 本発明の第７の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 本発明の第８の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 第８の実施の形態の変更例に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 図１０は、図９図示のパワーＨＥＭＴにおいて、第１及び第２フィールドプレート電極の有効プレート長ＬＦＰを変化させた場合の耐圧ＶＢの変化を示すグラフ。 本発明の第９の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 本発明の第1０の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 本発明の第1１の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。 従来のフィールドプレート電極を有するＧａＮ系パワーＨＥＭＴを模式的に示す断面図。 従来の別のフィールドプレート電極を有するＧａＮ系パワーＨＥＭＴを模式的に示す断面図。
符号の説明
Ｓ１、Ｓ３１…支持基板；１、３１…チャネル層（第１半導体層）；２、３２…ｎ型バリア層（第２半導体層）；１３、４３…ゲート電極；１４、４４…ソース電極；１５、４５…ドレイン電極；１６、１９、２０、４６…絶縁膜；１７、１７Ｘ、４７…第１フィールドプレート電極；１８、１８Ｘ、１８Ｙ、４８…第２フィールドプレート電極；１８ａ…介在電極部；１８ｂ…被覆電極部；３３、３３Ｘ…ソースコンタクト層；３４、３４Ｘ…ドレインコンタクト層；３６…ｐ型下側層；３７、３８…トレンチ；５３…ソースコンタクト電極；５４…ドレインタクト電極。

Claims (22)

  1. ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
    前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
    互いに離間するように配設され且つ前記第２半導体層に電気的に接続されたソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
    前記ゲート電極と前記ドレイン電極との間で前記第２半導体層を覆う絶縁膜と、
    前記絶縁膜上に配設され且つ前記ゲート電極に電気的に接続された第１フィールドプレート電極と、
    前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第２フィールドプレート電極と、
    を具備することを特徴とする電力用半導体装置。
  2. 前記第２フィールドプレート電極は前記第１フィールドプレート電極と前記ドレイン電極との間に介在する介在電極部を具備することを特徴とする請求項１に記載の電力用半導体装置。
  3. 前記絶縁膜は前記第２半導体層上に配設された第１絶縁膜を具備し、前記第１フィールドプレート電極及び前記介在電極部は前記第１絶縁膜上に配設されることを特徴とする請求項２に記載の電力用半導体装置。
  4. 前記第２フィールドプレート電極は、前記ソース電極と前記介在電極部とを接続すると共に層間絶縁膜を介して前記第１フィールドプレート電極を覆う被覆電極部を具備することを特徴とする請求項３に記載の電力用半導体装置。
  5. 前記第２フィールドプレート電極は、層間絶縁膜を介して前記第１フィールドプレート電極を覆う被覆電極部を具備し、前記被覆電極部の先端部は、前記第１フィールドプレート電極よりも前記ドレイン電極側に延在することを特徴とする請求項１に記載の電力用半導体装置。
  6. 前記絶縁膜は、前記第１及び第２フィールドプレート電極下において夫々第１及び第２厚さを有し、前記第２厚さは前記第１厚さよりも大きいことを特徴とする請求項１に記載の電力用半導体装置。
  7. 前記絶縁膜は前記第２半導体層上に配設された第１絶縁膜と、前記第１絶縁膜上に配設された第２絶縁膜とを具備し、前記第１フィールドプレート電極は前記第１絶縁膜上に配設され、前記第２フィールドプレート電極は前記第２絶縁膜上に配設されることを特徴とする請求項６に記載の電力用半導体装置。
  8. 前記絶縁膜上に配設され且つ前記ドレイン電極に電気的に接続された第３フィールドプレート電極を更に具備することを特徴とする請求項１乃至７のいずれかに記載の電力用半導体装置。
  9. 前記絶縁膜は前記第２半導体層上に配設された第１絶縁膜を具備し、前記第１及び第３フィールドプレート電極は前記第１絶縁膜上に配設されることを特徴とする請求項８に記載の電力用半導体装置。
  10. 前記絶縁膜は前記第２半導体層上に配設された第１絶縁膜と、前記第１絶縁膜上に配設された第２絶縁膜とを具備し、前記第１フィールドプレート電極は前記第１絶縁膜上に配設され、前記第３フィールドプレート電極は前記第２絶縁膜上に配設された部分を有することを特徴とする請求項８または９に記載の電力用半導体装置。
  11. ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
    前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
    互いに離間するように前記第２半導体層上若しくは前記第２半導体層の表面内に配設され且つ前記第２半導体層よりも低い抵抗を有するｎ型ＡｌＺＧａ１−ＺＮ（０≦Ｚ≦１）の第１及び第２コンタクト層と、
    前記第１及び第２コンタクト層上に配設されたソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
    前記ソース電極と前記ドレイン電極との間で前記ゲート電極を覆うように前記第２半導体層上に配設された絶縁膜と、
    前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第１フィールドプレート電極と、
    前記絶縁膜上に配設され且つ前記ドレイン電極に電気的に接続された第２フィールドプレート電極と、
    を具備することを特徴とする電力用半導体装置。
  12. 前記第１及び第２コンタクト層は、前記第２半導体層の表面内に形成され且つ前記第１及び第２半導体層の界面を越えて前記第１半導体層内に延在することを特徴とする請求項１１に記載の電力用半導体装置。
  13. 前記第１及び第２コンタクト層は、前記第１半導体層とは反対側で、前記第２半導体層の表面上に突出するように配設されることを特徴とする請求項１１に記載の電力用半導体装置。
  14. 前記第２半導体層とは反対側で、前記第１半導体層上に、ｐ型ＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第３半導体層が配設されることを特徴とする請求項１１乃至１３のいずれかに記載の電力用半導体装置。
  15. 前記第３半導体層は前記ソース電極に電気的に接続されることを特徴とする請求項１４に記載の電力用半導体装置。
  16. 前記ソース電極と前記ドレイン電極とを結ぶ方向において、前記ゲート電極の端部を越えて前記ドレイン電極側に延在する前記第１フィールドプレート電極の部分の第１投影長と、前記絶縁膜上における前記第２フィールドプレート電極の部分の第２投影長との比は、０．９〜１．１に設定されることを特徴とする請求項１１乃至１５のいずれかに記載の電力用半導体装置。
  17. 前記第２投影長は、前記第１半導体層の厚さよりも大きいことを特徴とする請求項１６に記載の電力用半導体装置。
  18. ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
    前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
    互いに離間するように配設され且つ前記第２半導体層に電気的に接続されたソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
    前記ソース電極と前記ドレイン電極との間で前記ゲート電極を覆うように前記第２半導体層上に配設された絶縁膜と、
    前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第１フィールドプレート電極と、
    前記絶縁膜上に配設され且つ前記ドレイン電極に電気的に接続された第２フィールドプレート電極と、
    前記ドレイン電極に隣接して前記第１及び第２半導体層にコンタクトし且つ前記ドレイン電極に電気的に接続されたドレインコンタクト電極と、
    を具備することを特徴とする電力用半導体装置。
  19. 前記ドレインコンタクト電極は、前記第２半導体層の表面から前記第１及び第２半導体層の界面を越えて前記第１半導体層内に延在するトレンチ内に配設されることを特徴とする請求項１８に記載の電力用半導体装置。
  20. 前記ソース電極に隣接して前記第１及び第２半導体層にコンタクトし且つ前記ソース電極に電気的に接続されたソースコンタクト電極を更に具備することを特徴とする請求項１８または１９に記載の電力用半導体装置。
  21. 前記ソースコンタクト電極は、前記第２半導体層の表面から前記第１及び第２半導体層の界面を越えて前記第１半導体層内に延在するトレンチ内に配設されることを特徴とする請求項２０に記載の電力用半導体装置。
  22. 互いに離間するように前記第２半導体層上に配設され且つ前記第２半導体層よりも低い抵抗を有するｎ型ＡｌＺＧａ１−ＺＮ（０≦Ｚ≦１）の第１及び第２コンタクト層を更に具備し、前記ソース電極及び前記ドレイン電極は前記第１及び第２コンタクト層上に夫々配設されることを特徴とする請求項１８乃至２１のいずれかに記載の電力用半導体装置。
JP2003327654A 2003-09-19 2003-09-19 電力用半導体装置 Expired - Lifetime JP4417677B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003327654A JP4417677B2 (ja) 2003-09-19 2003-09-19 電力用半導体装置
US10/806,397 US7075125B2 (en) 2003-09-19 2004-03-23 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003327654A JP4417677B2 (ja) 2003-09-19 2003-09-19 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2005093864A true JP2005093864A (ja) 2005-04-07
JP4417677B2 JP4417677B2 (ja) 2010-02-17

Family

ID=34308790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003327654A Expired - Lifetime JP4417677B2 (ja) 2003-09-19 2003-09-19 電力用半導体装置

Country Status (2)

Country Link
US (1) US7075125B2 (ja)
JP (1) JP4417677B2 (ja)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222393A (ja) * 2005-02-14 2006-08-24 Fujitsu Ltd 電界効果型トランジスタとその製造方法
JP2006286952A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法
WO2006132419A1 (ja) * 2005-06-10 2006-12-14 Nec Corporation 電界効果トランジスタ
JP2007059589A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP2007158256A (ja) * 2005-12-08 2007-06-21 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
EP1901341A1 (en) * 2005-06-10 2008-03-19 NEC Corporation Field effect transistor
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
JP2008533717A (ja) * 2005-03-11 2008-08-21 クリー インコーポレイテッド ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
KR100857683B1 (ko) 2007-03-07 2008-09-08 페어차일드코리아반도체 주식회사 질화물 반도체 소자 및 그 제조방법
JP2008244002A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 電界効果半導体装置
JP2009054685A (ja) * 2007-08-24 2009-03-12 Sharp Corp 窒化物半導体装置とそれを含む電力変換装置
JP2010278137A (ja) * 2009-05-27 2010-12-09 Sharp Corp 半導体装置
JP2011091200A (ja) * 2009-10-22 2011-05-06 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2011148443A1 (ja) * 2010-05-25 2011-12-01 パナソニック株式会社 電界効果トランジスタ
JP2012018972A (ja) * 2010-07-06 2012-01-26 Sanken Electric Co Ltd 半導体装置
US8237196B2 (en) 2009-03-13 2012-08-07 Kabushiki Kaisha Toshiba Semiconductor device
DE102011090172A1 (de) 2011-02-16 2012-08-16 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
JP2012523697A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法
JP2012191224A (ja) * 2006-11-13 2012-10-04 Cree Inc トランジスタデバイスおよび高電子移動度トランジスタ（ｈｅｍｔ）
JP2013153189A (ja) * 2004-05-11 2013-08-08 Cree Inc 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
US8530937B2 (en) 2010-11-19 2013-09-10 Sanken Electric Co., Ltd. Compound semiconductor device having insulation film with different film thicknesses beneath electrodes
US8624265B2 (en) 2011-01-26 2014-01-07 Kabushiki Kaisha Toshiba Semiconductor element
JP2014029991A (ja) * 2012-06-29 2014-02-13 Sharp Corp 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
WO2016035479A1 (ja) * 2014-09-04 2016-03-10 シャープ株式会社 電界効果トランジスタ
US9397173B2 (en) 2003-09-09 2016-07-19 Cree, Inc. Wide bandgap transistor devices with field plates
WO2016157581A1 (ja) * 2015-03-31 2016-10-06 シャープ株式会社 窒化物半導体電界効果トランジスタ
KR20170033219A (ko) * 2015-09-15 2017-03-24 한국전자통신연구원 전자 소자
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US9780738B2 (en) 2011-08-22 2017-10-03 Renesas Electronics Corporation Semiconductor device
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
JP2018107462A (ja) * 2015-06-26 2018-07-05 蘇州能訊高能半導体有限公司Ｄｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 半導体デバイスおよびその製造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
EP2312635B1 (en) * 2005-09-07 2020-04-01 Cree, Inc. Transistors with fluorine treatment
US7679111B2 (en) * 2005-09-16 2010-03-16 International Rectifier Corporation Termination structure for a power semiconductor device
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
EP1969635B1 (en) 2005-12-02 2017-07-19 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US20070138515A1 (en) * 2005-12-19 2007-06-21 M/A-Com, Inc. Dual field plate MESFET
US7683448B2 (en) * 2005-12-29 2010-03-23 Dongbu Electronics Co., Ltd. CMOS image sensor
US7485514B2 (en) * 2006-01-05 2009-02-03 Winslow Thomas A Method for fabricating a MESFET
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP2008130655A (ja) * 2006-11-17 2008-06-05 Toshiba Corp 半導体素子
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US8987784B2 (en) 2007-01-10 2015-03-24 International Rectifier Corporation Active area shaping of III-nitride devices utilizing multiple dielectric materials
US9318592B2 (en) 2007-01-10 2016-04-19 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a source-side field plate and a wider drain-side field plate
US8946778B2 (en) 2007-01-10 2015-02-03 International Rectifier Corporation Active area shaping of III-nitride devices utilizing steps of source-side and drain-side field plates
US9525052B2 (en) * 2007-01-10 2016-12-20 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a field plate defined by a dielectric body
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP4478175B2 (ja) * 2007-06-26 2010-06-09 株式会社東芝 半導体装置
US8502323B2 (en) * 2007-08-03 2013-08-06 The Hong Kong University Of Science And Technology Reliable normally-off III-nitride active device structures, and related methods and systems
KR100906690B1 (ko) 2008-02-29 2009-07-08 전자부품연구원 필드 플레이트를 구비한 반도체 소자
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
WO2010023273A1 (de) * 2008-08-28 2010-03-04 Forschungsverbund Berlin E.V. Schottky-drain transistor
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
US8008977B2 (en) * 2009-04-14 2011-08-30 Triquint Semiconductor, Inc. Field-plated transistor including feedback resistor
US8754496B2 (en) * 2009-04-14 2014-06-17 Triquint Semiconductor, Inc. Field effect transistor having a plurality of field plates
JP5481103B2 (ja) * 2009-06-11 2014-04-23 株式会社東芝 窒化物半導体素子
KR20110026798A (ko) * 2009-09-08 2011-03-16 삼성전기주식회사 반도체 소자 및 그 제조 방법
US7999287B2 (en) 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
JP5653326B2 (ja) 2011-09-12 2015-01-14 株式会社東芝 窒化物半導体装置
JP5591776B2 (ja) 2011-09-21 2014-09-17 株式会社東芝 窒化物半導体装置およびそれを用いた回路
US8664718B2 (en) * 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
EP2747143A1 (en) * 2012-12-19 2014-06-25 Nxp B.V. GaN HEMTs and GaN diodes
JP6220161B2 (ja) 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6133191B2 (ja) 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US10229978B2 (en) * 2014-06-06 2019-03-12 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof
CN106601792A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓高电子迁移率晶体管及其制备方法
JP6595531B2 (ja) * 2017-05-30 2019-10-23 ファナック株式会社 ヒートシンクアッセンブリ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2558647B1 (fr) * 1984-01-23 1986-05-09 Labo Electronique Physique Transistor a effet de champ de type schottky pour applications hyperfrequences et procede de realisation permettant d'obtenir un tel transistor
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3111985B2 (ja) * 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
JP2001237250A (ja) 2000-02-22 2001-08-31 Nec Corp 半導体装置
JP2001284576A (ja) 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
JP2002118122A (ja) 2000-10-06 2002-04-19 Nec Corp ショットキゲート電界効果トランジスタ
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397173B2 (en) 2003-09-09 2016-07-19 Cree, Inc. Wide bandgap transistor devices with field plates
JP2013153189A (ja) * 2004-05-11 2013-08-08 Cree Inc 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP2006222393A (ja) * 2005-02-14 2006-08-24 Fujitsu Ltd 電界効果型トランジスタとその製造方法
JP2008533717A (ja) * 2005-03-11 2008-08-21 クリー インコーポレイテッド ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP2006286952A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法
EP1901341A4 (en) * 2005-06-10 2009-07-15 Nec Corp FIELD EFFECT TRANSISTOR
JP4968068B2 (ja) * 2005-06-10 2012-07-04 日本電気株式会社 電界効果トランジスタ
EP1901342A1 (en) * 2005-06-10 2008-03-19 NEC Corporation Field effect transistor
EP1901341A1 (en) * 2005-06-10 2008-03-19 NEC Corporation Field effect transistor
EP1901342A4 (en) * 2005-06-10 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR
US7800131B2 (en) 2005-06-10 2010-09-21 Nec Corporation Field effect transistor
US7863648B2 (en) 2005-06-10 2011-01-04 Nec Corporation Field effect transistor
WO2006132419A1 (ja) * 2005-06-10 2006-12-14 Nec Corporation 電界効果トランジスタ
JP4968067B2 (ja) * 2005-06-10 2012-07-04 日本電気株式会社 電界効果トランジスタ
JP2007059589A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP2007158256A (ja) * 2005-12-08 2007-06-21 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
JP2012191224A (ja) * 2006-11-13 2012-10-04 Cree Inc トランジスタデバイスおよび高電子移動度トランジスタ（ｈｅｍｔ）
US8933486B2 (en) 2006-11-13 2015-01-13 Cree, Inc. GaN based HEMTs with buried field plates
KR100857683B1 (ko) 2007-03-07 2008-09-08 페어차일드코리아반도체 주식회사 질화물 반도체 소자 및 그 제조방법
JP2008244002A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 電界効果半導体装置
JP2009054685A (ja) * 2007-08-24 2009-03-12 Sharp Corp 窒化物半導体装置とそれを含む電力変換装置
US8237196B2 (en) 2009-03-13 2012-08-07 Kabushiki Kaisha Toshiba Semiconductor device
US8890168B2 (en) 2009-04-08 2014-11-18 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device
JP2012523697A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法
JP2010278137A (ja) * 2009-05-27 2010-12-09 Sharp Corp 半導体装置
JP2011091200A (ja) * 2009-10-22 2011-05-06 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2011148443A1 (ja) * 2010-05-25 2011-12-01 パナソニック株式会社 電界効果トランジスタ
JP2011249439A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 電界効果トランジスタ
JP2012018972A (ja) * 2010-07-06 2012-01-26 Sanken Electric Co Ltd 半導体装置
US8530937B2 (en) 2010-11-19 2013-09-10 Sanken Electric Co., Ltd. Compound semiconductor device having insulation film with different film thicknesses beneath electrodes
US8624265B2 (en) 2011-01-26 2014-01-07 Kabushiki Kaisha Toshiba Semiconductor element
US9099564B2 (en) 2011-01-26 2015-08-04 Kabushiki Kaisha Toshiba Nitride semiconductor element with selectively provided conductive layer under control electrode
US8524601B2 (en) 2011-02-16 2013-09-03 Mitsubishi Electric Corporation Method of manufacturing semiconductor device using Resolution Enhanced Lithography Assisted Chemical Shrinkage (RELACS)
DE102011090172A1 (de) 2011-02-16 2012-08-16 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
US9780738B2 (en) 2011-08-22 2017-10-03 Renesas Electronics Corporation Semiconductor device
JP2014029991A (ja) * 2012-06-29 2014-02-13 Sharp Corp 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
WO2016035479A1 (ja) * 2014-09-04 2016-03-10 シャープ株式会社 電界効果トランジスタ
JPWO2016157581A1 (ja) * 2015-03-31 2017-10-19 シャープ株式会社 窒化物半導体電界効果トランジスタ
US10381472B2 (en) 2015-03-31 2019-08-13 Sharp Kabushiki Kaisha Nitride-semiconductor field-effect transistor
WO2016157581A1 (ja) * 2015-03-31 2016-10-06 シャープ株式会社 窒化物半導体電界効果トランジスタ
JP2018107462A (ja) * 2015-06-26 2018-07-05 蘇州能訊高能半導体有限公司Ｄｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 半導体デバイスおよびその製造方法
KR20170033219A (ko) * 2015-09-15 2017-03-24 한국전자통신연구원 전자 소자
KR101878934B1 (ko) * 2015-09-15 2018-08-20 한국전자통신연구원 전자 소자

Also Published As

Publication number Publication date
JP4417677B2 (ja) 2010-02-17
US20050062069A1 (en) 2005-03-24
US7075125B2 (en) 2006-07-11

Similar Documents

Publication Publication Date Title
JP4417677B2 (ja) 電力用半導体装置
JP4568118B2 (ja) パワー半導体素子
US6933544B2 (en) Power semiconductor device
US7508015B2 (en) Semiconductor device using a nitride semiconductor
US7244974B2 (en) wideband gap power semiconductor device having a low on-resistance and having a high avalanche capability used for power control
US9634100B2 (en) Semiconductor devices with integrated hole collectors
JP4002918B2 (ja) 窒化物含有半導体装置
US8884333B2 (en) Nitride semiconductor device
US9431391B2 (en) Gallium nitride hemt device with a mosfet in series coupled to diodes for protection of high-voltage
US7737467B2 (en) Nitride semiconductor device with a hole extraction electrode
JP6754782B2 (ja) 半導体装置
US8421123B2 (en) Semiconductor device having transistor and rectifier
GB2564482A (en) A power semiconductor device with a double gate structure
CN110785836B (zh) 半导体装置
KR101927408B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP2014146744A (ja) 半導体装置
JP2007180143A (ja) 窒化物半導体素子
JP2007048866A (ja) 窒化物半導体素子
JP2015046444A (ja) 半導体装置
JP2018056506A (ja) 半導体装置
JP2013183034A (ja) 電力用半導体装置
JP6752336B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091126

R151 Written notification of patent or utility model registration

Ref document number: 4417677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

EXPY Cancellation because of completion of term