JP2018107462A - 半導体デバイスおよびその製造方法 - Google Patents
半導体デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP2018107462A JP2018107462A JP2018019912A JP2018019912A JP2018107462A JP 2018107462 A JP2018107462 A JP 2018107462A JP 2018019912 A JP2018019912 A JP 2018019912A JP 2018019912 A JP2018019912 A JP 2018019912A JP 2018107462 A JP2018107462 A JP 2018107462A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source
- semiconductor layer
- semiconductor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 158
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 62
- 230000008569 process Effects 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 12
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 11
- 230000006911 nucleation Effects 0.000 claims description 10
- 238000010899 nucleation Methods 0.000 claims description 10
- 229910002601 GaN Inorganic materials 0.000 claims description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 125000005842 heteroatom Chemical group 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 40
- 230000005684 electric field Effects 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000013461 design Methods 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910004140 HfO Inorganic materials 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】本発明は、半導体デバイスおよびその製造方法を開示している。【解決手段】前記デバイスは、基板と、基板上に位置する半導体層と、前記半導体層上に位置するソース、ドレイン、および、ソースとドレインとの間に位置するゲートと、ゲートとドレインとの間の半導体層上に位置する溝と、ソースと電気的に接続される開始部分と、前記半導体層との間に空気がある第１中間部分と、ゲートとドレインとの間の半導体層上を覆う第２中間部分と、前記半導体層との間に空気がある尾部と、を順次に含み、前記半導体層上に位置するソースフィールドプレートと、を含む。本発明によれば、溝とソースフィールドプレートとの間の重ね合わせ誤差を除去することができ、生産コストを節約するとともに、寄生ゲート−ソース容量および寄生抵抗を減少させる。【選択図】図２ａ
Description
本発明は、半導体技術分野に関し、具体的に半導体デバイスおよびその製造方法に関する。
高いドレイン−ソース電圧で動作する高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）デバイスは、そのゲートのドレイン寄りの側付近の電気力線が非常に密集し、１つの高い電界スパイクが形成することになり、このような局所的な領域の高電界により、非常に大きなゲートリーク電流を引き起こすことが可能であり、ひいては、材料の破壊、デバイスの失効を導き、デバイスの破壊電圧を低減させ、そして、電界スパイクが高いほど、デバイスの耐えることが可能な破壊電圧が小さくなる。また、時間の増加につれて、高電界は、デバイスの表面の誘電体層または半導体材料層の退化、変性を引き起こすことも可能であり、さらに、デバイスの動作の信頼性に影響し、デバイスの寿命を低減させ、ＨＥＭＴデバイスの高温、高電圧、高周波数の優位を充分に発揮することが不可になる。そのため、実際のデバイスの構造設計およびプロセス研究開発では、人々は、いつも、デバイスのゲート付近の強電界を低減するために各種の工夫をすることにより、デバイスの破壊電圧を向上させ、優れた信頼性を得る。
現在広く用いられている方法では、フィールドプレート構造を採用し、即ち、ゲートのドレイン寄りの側にフィールドプレートを置く。フィールドプレートは、通常、ソースまたはゲートと接続され、ゲート−ドレイン領域に付加電位を発生させ、空乏領域の面積を増加させ、空乏領域の耐電圧を向上させる。また、このフィールドプレートは、ゲートのドレイン寄りのエッジにおける密集した電気力線を変調することにより、電気力線の分布をさらに均一にし、ゲートのドレイン寄りのエッジにおける電界を低減させ、ゲートリーク電流を減少させ、デバイスの破壊電圧を向上させる。図１は、従来技術における半導体デバイスの断面模式図である。図１に示すように、この半導体デバイスは、基板１０１と、基板１０１上に順次に積み重ねられた核形成層１０２、バッファ層１０３、チャネル層１０４、およびバリア層１０５と、バリア層１０５上に位置するソース１０６、ドレイン１０７、および、ソース１０６とドレイン１０７との間に位置するゲート１０８と、ゲート１０８とソース１０６およびドレイン１０７との間のバリア層１０５上に位置する第１誘電体層１０９と、ゲート１０８上および第１誘電体層１０９上に位置する第２誘電体層１１０と、第２誘電体層１１０上に位置しソースと接続されるソースフィールドプレート１１１と、を含む。このソースフィールドプレート１１１は、ゲート−ドレイン領域に付加電位を発生させることができ、ゲート１０８のドレイン１０７寄りのエッジ付近の電界スパイクを効果的に抑制することができ、デバイスの破壊電圧およびデバイスの信頼性を向上させる。
しかし、上記半導体デバイスでは、ソースフィールドプレート１１１が直接に第２誘電体層１１０上を覆い、大面積のソースフィールドプレート１１１の金属と、その下方のゲート１０８およびチャネルにおける二次元電子ガスとが完全に重なり、寄生ゲート−ソース容量を生じさせ、寄生ゲート−ソース容量が、ソースフィールドプレート１１１とゲート１０８との距離に反比例し、ソースフィールドプレート１１１とゲート１０８との重なり面積に正比例し、その上、誘電体層の誘電率が相対的に大きいので、デバイスの動作中に大きな寄生ゲート−ソース容量Ｃｇｓが生じ、デバイスの周波数特性が悪くなる。また、ソースフィールドプレート１１１は、一般的に、最低電位に接続され、その下方の二次元電子ガスの分布に影響を与えることで、二次元電子ガスがチャネル層内へ広がり、チャネル内の二次元電子ガスの濃度を低減させ、寄生抵抗を生じさせ、デバイスの動作中にオン抵抗が大きくなる。また、誘電体層の厚さによる影響を受け、ソースフィールドプレート１１１が強電界領域から遠く、強電界に対する変調作用が有限である。誘電体層の厚さを薄くすると、ソースフィールドプレート１１１の電界変調効果を改善することができるが、寄生ゲート−ソース容量および寄生抵抗が増大する。誘電体層の厚さを厚くすると、寄生ゲート−ソース容量および寄生抵抗を減少させることができるが、電界変調効果をさらに弱め、厚すぎる誘電体層材料により、プロセスの難しさも増加する。また、誘電体層の厚さは、一般的に、設計・調整を経たものであり、変更しにくい。
１つの改善方法は、空気分離ソースフィールドプレート構造を設計したものである。このソースフィールドプレート構造は、金属のアーチブレース作用を利用して、ゲート、ゲート−ソース領域、および一部のゲート−ドレイン領域の誘電体層の上方に跨り、中間には空気を用いて分離する。ソースフィールドプレートは、ゲート、ゲート−ソース領域、および一部のゲート−ドレイン領域に跨ってから、ゲート−ドレイン領域の誘電体層上を覆い、ゲート−ドレイン領域の電界分布を変調する。この構造は、寄生ゲート−ソース容量および寄生抵抗を大幅に減少させるが、ソースフィールドプレートが強電界領域から遠く、強電界に対する変調作用が有限である問題を解決していない。
もう１つの改善方法は、ゲート−ドレイン間の誘電体層上に溝を刻み、溝ソースフィールドプレートを形成し、溝ソースフィールドプレートが強電界領域に近い特徴を利用して、強電界に対する変調を強化するものである。しかし、溝構造とソースフィールドプレート構造との相対位置は、それぞれ２回のフォトエッチングプロセスによって形成され、溝構造とソースフィールドプレートとの間の重ね合わせ誤差を導入し、設計結果および歩留まりに影響し、生産コストも増加させる。また、溝ソースフィールドプレートがチャネルの二次元電子ガスに近すぎると、寄生ゲート−ソース容量および寄生抵抗を増大させる。
これに鑑みて、本発明は、半導体デバイスおよびその製造方法を提供しており、空気ブリッジのレイアウト構造設計および空気ブリッジのフォトエッチングプロセスによって、デバイスのソース−ドレイン領域の間に２つのフォトレジストのアーチ構造を形成し、デバイスのゲート−ドレイン領域において２つのフォトレジストのアーチ構造の間に一定の間隔をあけ、空気ブリッジ金属プロセスによって、空気ブリッジソースフィールドプレート構造を形成し、ソースフィールドプレートが、ソースと電気的に接続される開始部分と、前記半導体層との間に空気がある第１中間部分と、ゲートとドレインとの間の半導体層上を覆う第２中間部分と、前記半導体層との間に空気がある尾部と、を順次に含む。
本発明のソースフィールドプレートは、従来のフィールドプレート技術に存在する問題を解決している。まず、ソースフィールドプレートの尾部が半導体層に直接に接触しなく、寄生ゲート−ソース容量および寄生抵抗を減少させる。第二に、ソースフィールドプレートの第１中間部分がゲート、ゲート−ソース領域、および一部のゲート−ドレイン領域の半導体層に直接に接触しなく、その間の距離が遠いとともに、誘電率が非常に小さい空気を用いて分離して、寄生ゲート−ソース容量および寄生抵抗をさらに減少させる。第三に、ソースフィールドプレートの第２中間部分が強電界領域から近く、電界変調を効果的に行って、破壊電圧を増大させ、リークを減少させることができる。
上記の目的を達成するために、本発明は、下記の解決手段を採用する。
１つの実施態様として、本発明の実施例は、
基板と、
前記基板上に位置する半導体層と、
前記半導体層上に位置するソース、ドレイン、および、ソースとドレインとの間に位置するゲートと、
ソースと電気的に接続される開始部分と、前記半導体層との間に空気がある第１中間部分と、ゲートとドレインとの間の半導体層上を覆う第２中間部分と、前記半導体層との間に空気がある尾部と、を順次に含み、前記半導体層上に位置するソースフィールドプレートと、を含む半導体デバイスを提供している。
基板と、
前記基板上に位置する半導体層と、
前記半導体層上に位置するソース、ドレイン、および、ソースとドレインとの間に位置するゲートと、
ソースと電気的に接続される開始部分と、前記半導体層との間に空気がある第１中間部分と、ゲートとドレインとの間の半導体層上を覆う第２中間部分と、前記半導体層との間に空気がある尾部と、を順次に含み、前記半導体層上に位置するソースフィールドプレートと、を含む半導体デバイスを提供している。
他の実施態様として、本発明の実施例は、
基板上に半導体層を形成し、
前記半導体層上に、ソース、ドレイン、および、ソースとドレインとの間に位置するゲートを形成し、
ソースと電気的に接続される開始部分と、前記半導体層との間に空気がある第１中間部分と、ゲートとドレインとの間の半導体層上を覆う第２中間部分と、前記半導体層との間に空気がある尾部と、を順次に含むソースフィールドプレートを空気ブリッジ金属プロセスによって形成する、ことを含む半導体デバイスの製造方法を提供している。
基板上に半導体層を形成し、
前記半導体層上に、ソース、ドレイン、および、ソースとドレインとの間に位置するゲートを形成し、
ソースと電気的に接続される開始部分と、前記半導体層との間に空気がある第１中間部分と、ゲートとドレインとの間の半導体層上を覆う第２中間部分と、前記半導体層との間に空気がある尾部と、を順次に含むソースフィールドプレートを空気ブリッジ金属プロセスによって形成する、ことを含む半導体デバイスの製造方法を提供している。
本発明の有益な効果は、以下の通りである。本発明の半導体デバイスおよびその製造方法は、ソースフィールドプレートの尾部が半導体層に直接に接触しなく、寄生ゲート−ソース容量および寄生抵抗を減少させ、また、ソースフィールドプレートの第１中間部分がゲート、ゲート−ソース領域、および一部のゲート−ドレイン領域の半導体層に直接に接触しなく、その間の距離が遠いとともに、誘電率が非常に小さい空気を用いて分離して、寄生ゲート−ソース容量および寄生抵抗をさらに減少させ、ソースフィールドプレートの第２中間部分が強電界領域から近く、電界変調を効果的に行って、破壊電圧を増大させ、リークを減少させることができる。
以下、図面を参照して、本発明の例示的な実施例を詳しく説明することにより、本発明の上記およびその他の特徴およびメリットを当業者にとってさらに明確にする。
以下、図面を参照しながら、具体的な実施形態を通じて、本発明の解決手段をさらに説明する。理解できるものとして、ここで説明する具体的な実施例は、本発明を解釈するためのものにすぎず、本発明に対する限定ではない。なお、説明すべきものとして、説明の便宜上、図面には、本発明に関する全部の構成ではなく、一部の構成のみ示されている。
＜実施例１＞
図２ａ〜図２ｃは、本発明の実施例１で提供された誘電体層を有する半導体デバイスの断面模式図であり、図３は、本発明の実施例１で提供された半導体デバイスの平面図である。図２ａ〜図２ｃに示すように、この半導体デバイスは、基板１１と、基板１１上に位置する半導体層１２と、半導体層１２上に位置するソース１３、ドレイン１４、および、ソース１３とドレイン１４との間に位置するゲート１５と、ソース１３と電気的に接続される開始部分１９１と、半導体層１２との間に空気がある第１中間部分１９２と、ゲート１５とドレイン１４との間の半導体層１２上を覆う第２中間部分１９３と、半導体層１２との間に空気がある尾部１９４と、を順次に含み、半導体層１２上に位置するソースフィールドプレート１９と、を含む。ここで、ソースフィールドプレート１９は、材料が金属材料であり、空気ブリッジ金属プロセスによって形成される。ソースフィールドプレートの金属の具体的な厚さは、設計要求やプロセス能力に応じて定めてもよい。
図２ａ〜図２ｃは、本発明の実施例１で提供された誘電体層を有する半導体デバイスの断面模式図であり、図３は、本発明の実施例１で提供された半導体デバイスの平面図である。図２ａ〜図２ｃに示すように、この半導体デバイスは、基板１１と、基板１１上に位置する半導体層１２と、半導体層１２上に位置するソース１３、ドレイン１４、および、ソース１３とドレイン１４との間に位置するゲート１５と、ソース１３と電気的に接続される開始部分１９１と、半導体層１２との間に空気がある第１中間部分１９２と、ゲート１５とドレイン１４との間の半導体層１２上を覆う第２中間部分１９３と、半導体層１２との間に空気がある尾部１９４と、を順次に含み、半導体層１２上に位置するソースフィールドプレート１９と、を含む。ここで、ソースフィールドプレート１９は、材料が金属材料であり、空気ブリッジ金属プロセスによって形成される。ソースフィールドプレートの金属の具体的な厚さは、設計要求やプロセス能力に応じて定めてもよい。
図２ｂを参照すると、該半導体デバイスは、半導体層１２上に位置する誘電体層をさらに含み、第２中間部分１９３が誘電体層上を覆う。該誘電体層は、少なくとも１層であり、例示的に、本実施例の誘電体層は、第１誘電体層１６と、第２誘電体層１７と、を含む。これに応じて、第２中間部分１９３は、第２誘電体層１７上を覆う。この構成では、デバイスの内部のゲートのドレイン寄りの端における電界があまり強くなく、誘電体層をエッチングする必要がなく、一部のソースフィールドプレートが誘電体層の表面を覆うだけで、電界に対する変調の要求を満足することができる。
さらに、図２ａを参照すると、誘電体層上に溝１８があり、第２中間部分１９３が溝１８内に位置する。例示的に、誘電体層は、第１誘電体層１６と、第２誘電体層１７と、を含み、溝１８は第２誘電体層１７内に位置する。この構成では、第２中間部分１９３が強電界領域から近く、強電界に対する変調効果が良い。
さらに、デバイスの内部のゲートのドレイン寄りの端における電界強度が非常に大きい場合、溝のエッチング深さを深くすることにより、強電界に対する変調効果を図ることができる。図２ｃを参照すると、該半導体デバイスは、半導体層１２上に位置する誘電体層をさらに含み、誘電体層を貫通し半導体層１２内まで延びる溝１８が設けられ、第２中間部分１９３が溝１８内に位置する。この構成では、第２中間部分１９３が強電界領域からさらに近くなり、強電界に対する変調効果がさらに顕著である。
上記誘電体層は、デバイスの表面に対してパッシベーションおよび保護を行うものである。誘電体層の材料は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＨｆＯ２、ＨｆＡｌＯｘのうちのいずれか１つまたは任意の複数の組み合わせを含む。
上記溝１８は、空気ブリッジのフォトエッチングの自己整合エッチングプロセスによって形成されてもよく、その半導体層１２上における位置がソースフィールドプレート１９およびゲート１５に自己整合し、再度溝のフォトエッチングを別個に行うことによる重ね合わせ誤差を避け、歩留まりを向上させ、生産コストを低減させる。
本実施例において、基板１１は、窒化ガリウム、窒化アルミニウムガリウム、インジウム窒化ガリウム、窒化アルミニウムインジウムガリウム、リン化インジウム、ヒ化ガリウム、炭化ケイ素、ダイヤモンド、サファイア、ゲルマニウム、シリコンのうちの１つまたは複数の組み合わせであってもよいし、或いは、ＩＩＩ族窒化物を成長させることが可能ないかなる他の材料であってもよい。
半導体層１２の材料は、ＩＩＩ‐∨族化合物に基づく半導体材料を含んでもよい。具体的に、半導体層１２は、基板１１上に位置する核形成層１２１と、核形成層１２１上に位置するバッファ層１２２と、バッファ層１２２上に位置するチャネル層１２３と、チャネル層１２３上に位置するバリア層１２４と、を含んでもよい。
該核形成層１２１は、その上に位置するヘテロ接合の材料の結晶体品質、表面トポグラフィ、および電気的性質などのパラメータに影響し、基板の材料、およびヘテロ接合構造における半導体材料層との整合の働きをする。
バッファ層１２２は、基板１１に若干の金属イオンが侵入しないように保護することができ、バッファ層１２２上に成長させる必要がある他の半導体材料層を接着することもできるという働きをする。バッファ層１２２の材料は、ＡｌＧａＮ、ＧａＮまたはＡｌＧａＩｎＮなどのＩＩＩ族窒化物材料であってもよい。
バリア層１２４の材料は、ＡｌＧａＮであってもよい。チャネル層１２３およびバリア層１２４は、ヘテロ接合構造を形成し、ヘテロ界面において二次元電子ガス（２ＤＥＧ：Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）チャネルが形成されている（図２ａにおいて点線で示される）。ここで、チャネル層１２３は、２ＤＥＧの運動のチャネルを提供し、バリア層１２４は、バリアの働きをする。
バリア層１２４上に位置するソース１３およびドレイン１４は、それぞれ２ＤＥＧに接触する。ソース１３とドレイン１４との間に位置し、かつバリア層１２４上に位置するゲート１５は、Ｔ型ゲートであってもよい。ゲート１５に適当なバイアスが印加されると、電流は、チャネル層１２３とバリア層１２４との界面間の２ＤＥＧチャネルを介して、ソース１３とドレイン１４との間で流れる。
ここで、溝１８は、空気ブリッジのフォトエッチングの自己整合エッチングプロセスによって形成され、その誘電体層上における位置がソースフィールドプレート１９およびゲート１５に自己整合し、再度溝１８のフォトエッチングを別個に行うことによる重ね合わせ誤差を避け、歩留まりを向上させ、生産コストを低減させる。また、溝１８の領域のソースフィールドプレートの金属ＩＩが強電界領域からさらに近くなり、電界変調を効果的に行って、破壊電圧を増大させ、リークを減少させることができる。
ソースフィールドプレートの第１中間部分１９２は、空気ブリッジ構造であり、ゲート１５、ゲート−ソース領域、および一部のゲート−ドレイン領域の誘電体層に直接に接触しなく、その間の距離が遠いとともに、誘電率が非常に小さい空気を用いて分離して、寄生ゲート−ソース容量および寄生抵抗を減少させる。ソースフィールドプレートの尾部１９４もゲート−ドレイン領域の誘電体層に接触しなく、寄生ゲート−ソース容量および寄生抵抗をさらに減少させる。
さらに、図３に示すように、本発明において、第１中間部分１９２は、少なくとも２つのブリッジ構造を含み、いずれかのブリッジ構造の一端がソース１３と電気的に接続され、他端が溝１８内に接続される。これにより、ソースフィールドプレートの金属とゲート１５および二次元電子ガス導電チャネルとの重なり面積を減少させ、寄生ゲート−ソース容量および寄生抵抗をさらに減少させることができる。ブリッジ構造の数および構成は、具体的な設計やプロセスに応じて定めてもよい。
さらに、図４に示すように、第１中間部分１９２のブリッジ構造は、円弧形構造であってもよい。これにより、ソースフィールドプレートの金属とゲート１５および二次元電子ガス導電チャネルとの重なり面積をさらに減少させ、寄生ゲート−ソース容量および寄生抵抗をさらに減少させることができる。
次に、本発明の上記半導体デバイスを実現する製造方法を詳しく説明する。
図５ａ〜図５ｅは、本発明の実施例１で提供された半導体デバイスの製造方法の各ステップに対応する構成の断面図である。この半導体デバイスの製造方法は、上記半導体デバイスを製造するためのものであり、下記のステップを含む。
ステップＳ１１で、基板１１上に半導体層１２を形成する。
ステップＳ１１で、基板１１上に半導体層１２を形成する。
図５ａを参照すると、具体的に、基板１１上に、核形成層１２１と、バッファ層１２２と、チャネル層１２３と、バリア層１２４と、を順次に形成してもよい。ここで、チャネル層１２３およびバリア層１２４は、ヘテロ接合構造を形成し、ヘテロ接合の界面において２ＤＥＧが形成されている。
ステップＳ１２で、半導体層１２上に、ソース１３、ドレイン１４、および、ソース１３とドレイン１４との間に位置するゲート１５を形成する。
図５ｂを参照すると、ソース１３およびドレイン１４は、それぞれ、ヘテロ接合の界面における２ＤＥＧに接触する。ソース１３およびドレイン１４の形成プロセスは、高温焼きなまし法や高濃度ドーピング法やイオン注入法などを含んでもよい。
ステップＳ１３で、空気ブリッジ金属プロセスによって、ソースフィールドプレート１９を形成する。
ステップＳ１３で、空気ブリッジ金属プロセスによって、ソースフィールドプレート１９を形成する。
ここで、ソースフィールドプレート１９は、ソースと電気的に接続される開始部分１９１と、半導体層１２との間に空気がある第１中間部分１９２と、ゲート１５とドレイン１４との間の半導体層１２上を覆う第２中間部分１９３と、半導体層１２との間に空気がある尾部１９４と、を順次に含む。
空気ブリッジ金属プロセスは、金属電子ビーム蒸着プロセスや金属スパッタリングプロセスや金属電気めっきプロセスのうちの１つまたはそれらの組み合わせを含んでもよい。
該方法は、ステップＳ１３を実行する前に、半導体層１２上に誘電体層を形成し、ステップＳ１３で形成された第２中間部分１９３が前記誘電体層上を覆うようにすることをさらに含む。図５ｃを参照すると、本実施例では、誘電体層堆積プロセスによって、ゲート１５とソース１３との間、ゲート１５とドレイン１４との間の半導体層１２上に第１誘電体層１６を、第１誘電体層１６上およびゲート１５上に第２誘電体層１７を、形成してもよい。ここで、誘電体層は、デバイスの表面に対してパッシベーションおよび保護の働きをする。誘電体層の材料は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＨｆＯ２、ＨｆＡｌＯｘのうちのいずれか１つまたは任意の複数の組み合わせを含む。
第１誘電体層１６および第２誘電体層１７の厚さは、半導体デバイスの設計要求に応じて調整してもよい。
さらに、該方法は、ステップＳ１３を実行する前に、空気ブリッジのフォトエッチングの自己整合エッチングプロセスによって、誘電体層上に溝１８を形成し、ステップＳ１３で形成された第２中間部分１９３が溝１８内に位置するようにすることをさらに含む。具体的に、図５ｄを参照すると、まず、空気ブリッジのレイアウト構造設計および空気ブリッジのフォトエッチングプロセスによって、デバイスのソース−ドレイン領域の間に２つのフォトレジストのアーチ構造２１を形成し、デバイスのゲート−ドレイン領域において２つのフォトレジストのアーチ構造２１の間に一定の間隔をあけ、その後、フォトレジストのアーチ構造２１をマスクとして、直接にエッチングプロセスを行って、２つのフォトレジストのアーチ構造２１の間の誘電体層上に溝１８を形成し、エッチングが完了した後、フォトレジストのアーチ構造２１を保留する。該ステップによれば、溝１８の誘電体層上における位置がソースフィールドプレート１９およびゲート１５に自己整合するようにすることができ、溝１８を形成するために再度フォトエッチングを別個に行うことによる重ね合わせ誤差を避け、歩留まりを向上させ、生産コストを低減させる。
溝１８の幅、深さ、および、溝１８とゲート１５との距離などのパラメータは、半導体デバイスの設計要求に応じて調整してもよい。
最後に、ステップＳ１３を実行する。図５ｅを参照すると、具体的に、溝１８を形成した後、フォトエッチングプロセスによって、ソース１３上、ドレイン１４上、およびフォトレジストのアーチ構造２１上にフォトレジスト２２を形成して、ソースフィールドプレート１９の覆う範囲を区画する。具体的な構成は、半導体デバイスの設計要求に応じて調整してもよい。ソースフィールドプレート１９の材料は金属であり、具体的に、金属電子ビーム蒸着プロセスや金属スパッタリングプロセスや金属電気めっきプロセスによって、フォトレジスト２２で覆われていない領域にソースフィールドプレート１９を形成してもよい。ソースフィールドプレートの金属の具体的な厚さは、設計要求やプロセス能力に応じて定めてもよい。該ソースフィールドプレート１９は溝１８を覆う。フォトレジストのアーチ構造２１およびフォトレジスト２２を除去して、溝を有する空気ブリッジソースフィールドプレート１９を形成する。ここで、ソースフィールドプレート１９は、誘電体層から近すぎると、寄生容量および寄生抵抗を増大させ、誘電体層から遠すぎると、空気ブリッジ構造の信頼性に影響する。その具体的な長さ、厚さ、および、誘電体層の表面からの距離は、半導体デバイスの設計要求に応じて調整してもよい。
また、該方法は、ステップＳ１３を実行する前に、半導体層上に誘電体層を形成し、誘電体層を貫通し前記半導体層内まで延びる溝を形成し、第２中間部分が溝内に位置するようにすることを含んでもよい。
好ましくは、本実施例におけるソースフィールドプレート１９と半導体層１２との最大高度差が０．５μｍ〜５μｍである。
好ましくは、ソースフィールドプレートの尾部の長さが０μｍ〜５μｍである。
好ましくは、ソースフィールドプレートの尾部の長さが０μｍ〜５μｍである。
説明すべきものとして、以上は、特別に設定されたフォトエッチングおよびエッチングプロセス、金属スパッタリングなどのプロセスを用いることを例として、如何にソースフィールドプレートを形成するかを説明しているが、上記ソースフィールドプレートの形成プロセスについて、当業者に公知の他のプロセス方法を用いて形成してもよいということを理解すべきであり、ここで限定しない。
また、半導体デバイスの破壊電圧をさらに向上させるために、誘電体層上には、ゲートフィールドプレート、ドレインフィールドプレート、およびフローティングフィールドプレートのうちのいずれか１つまたは任意の複数の組み合わせを含んでもよい。
本発明の実施例１で提供された半導体デバイスおよびその製造方法は、空気ブリッジのレイアウト構造設計および空気ブリッジのフォトエッチングプロセスによって、デバイスのソース−ドレイン領域の間に２つのフォトレジストのアーチ構造を形成し、デバイスのゲート−ドレイン領域において２つのフォトレジストのアーチ構造の間に一定の間隔をあけ、空気ブリッジ金属プロセスによって、空気ブリッジソースフィールドプレート構造を形成し、ソースフィールドプレートが、ソースと電気的に接続される開始部分と、前記半導体層との間に空気がある第１中間部分と、ゲートとドレインとの間の半導体層上を覆う第２中間部分と、前記半導体層との間に空気がある尾部と、を順次に含む。
本発明のソースフィールドプレートは、従来のフィールドプレート技術に存在する問題を解決している。まず、本発明の溝は、空気ブリッジのフォトエッチングの自己整合エッチングプロセスによって形成され、その半導体層上における位置がソースフィールドプレートおよびゲートに自己整合し、再度溝のフォトエッチングを別個に行うことによる重ね合わせ誤差を避け、歩留まりを向上させ、生産コストを低減させる。第二に、ソースフィールドプレートの第１中間部分がゲート、ゲート−ソース領域、および一部のゲート−ドレイン領域の半導体層に直接に接触しなく、その間の距離が遠いとともに、誘電率が非常に小さい空気を用いて分離して、寄生ゲート−ソース容量および寄生抵抗を減少させる。第三に、ソースフィールドプレートの尾部が半導体層に直接に接触しなく、寄生ゲート−ソース容量および寄生抵抗をさらに減少させる。第四に、溝領域のソースフィールドプレートの金属が強電界領域からさらに近くなり、電界変調を効果的に行って、破壊電圧を増大させ、リークを減少させることができる。
＜実施例２＞
図６は、本発明の実施例２で提供された溝の壁が斜面である半導体デバイスの断面模式図である。本実施例では、上記実施例を基にして改善している。図６に示すように、この半導体デバイスは、基板１１と、基板１１上に位置する半導体層１２と、半導体層１２上に位置するソース１３、ドレイン１４、および、ソース１３とドレイン１４との間に位置するゲート１５と、半導体層１２上に位置する第１誘電体層１６および第２誘電体層１７と、ゲート１５とドレイン１４との間の第２誘電体層１７上に位置し、空気ブリッジのフォトエッチングの自己整合エッチングプロセスによって形成される溝１８と、第２誘電体層１７上に位置し、開始部分１９１がソース１３と電気的に接続され、第１中間部分１９２が空気によって誘電体層と分離され、第２中間部分１９３が溝１８内を覆い、尾部１９４が空気によって誘電体層と分離されるソースフィールドプレート１９と、を含んでもよい。ここで、ソースフィールドプレート１９は、材料が金属材料であり、空気ブリッジ金属プロセスによって形成される。
図６は、本発明の実施例２で提供された溝の壁が斜面である半導体デバイスの断面模式図である。本実施例では、上記実施例を基にして改善している。図６に示すように、この半導体デバイスは、基板１１と、基板１１上に位置する半導体層１２と、半導体層１２上に位置するソース１３、ドレイン１４、および、ソース１３とドレイン１４との間に位置するゲート１５と、半導体層１２上に位置する第１誘電体層１６および第２誘電体層１７と、ゲート１５とドレイン１４との間の第２誘電体層１７上に位置し、空気ブリッジのフォトエッチングの自己整合エッチングプロセスによって形成される溝１８と、第２誘電体層１７上に位置し、開始部分１９１がソース１３と電気的に接続され、第１中間部分１９２が空気によって誘電体層と分離され、第２中間部分１９３が溝１８内を覆い、尾部１９４が空気によって誘電体層と分離されるソースフィールドプレート１９と、を含んでもよい。ここで、ソースフィールドプレート１９は、材料が金属材料であり、空気ブリッジ金属プロセスによって形成される。
ここで、上記溝１８の壁が斜面であり、この構成は、実施例１における溝の壁が垂直面である切り立った構成に比較し、溝１８の壁と溝１８の底部との曲がり角における電界集中効果を減少させ、ここでの破壊電界を低減させることができる。具体的な傾斜角度は、デバイスの設計要求やプロセス能力に応じて定めてもよい。
また、半導体層１２の材料は、ＩＩＩ‐∨族化合物の半導体材料であっでもよい。具体的に、半導体層１２は、基板１１上に位置する核形成層１２１と、核形成層１２１上に位置するバッファ層１２２と、バッファ層１２２上に位置するチャネル層１２３と、チャネル層１２３上に位置するバリア層１２４と、を含んでもよい。
チャネル層１２３およびバリア層１２４は、ヘテロ接合構造を形成し、ヘテロ接合の界面において２ＤＥＧチャネルが形成されている（図６において点線で示される）。バリア層１２４上に位置するソース１３およびドレイン１４は、それぞれ２ＤＥＧに接触する。
チャネル層１２３およびバリア層１２４は、ヘテロ接合構造を形成し、ヘテロ接合の界面において２ＤＥＧチャネルが形成されている（図６において点線で示される）。バリア層１２４上に位置するソース１３およびドレイン１４は、それぞれ２ＤＥＧに接触する。
さらに、図７に示されたのは、溝の壁が曲面である半導体デバイスの断面模式図である。この構成では、溝１８の壁が曲面であり、溝１８の壁から溝１８の底部への移行がさらに平滑になり、溝１８の壁と溝１８の底部との曲がり角における電界集中効果をさらに減少させ、ここでの破壊電界を低減させることができる。具体的な曲面形状は、デバイスの設計要求やプロセス能力に応じて定めてもよい。
本実施例では、溝の側壁が垂直面や斜面や曲面のうちのいずれか１つまたはそれらの組み合わせであってもよい。
本実施例では、実施例１と同様の部分について、重複する説明を省略する。
本実施例では、実施例１と同様の部分について、重複する説明を省略する。
本発明の実施例２で提供された半導体デバイスは、誘電体層上に溝壁が斜面または曲面である溝を形成することにより、電気力線が溝の壁と溝の底部との曲がり角に集中することを避け、溝の曲がり角における破壊電界を低減させる。
＜実施例３＞
図８は、本発明の実施例３で提供された誘電体層が１層である半導体デバイスの断面模式図である。図８に示すように、本実施例では、上記実施例を基にして、第２誘電体層１７が除去され、ゲート領域、ゲートとソースとの間の領域、および、ゲートとドレインとの間の一部の領域の第２誘電体層１７が同等な厚さの空気によって置換されたことに相当する。このように、寄生容量および寄生抵抗をさらに減少させることができる。また、溝１８が第１誘電体層１６上にエッチングされ、溝１８内を覆う第２中間部分１９３が強電界領域からさらに近くなり、さらに効果的にゲートとドレインとの間の領域の電界を変調することができる。
図８は、本発明の実施例３で提供された誘電体層が１層である半導体デバイスの断面模式図である。図８に示すように、本実施例では、上記実施例を基にして、第２誘電体層１７が除去され、ゲート領域、ゲートとソースとの間の領域、および、ゲートとドレインとの間の一部の領域の第２誘電体層１７が同等な厚さの空気によって置換されたことに相当する。このように、寄生容量および寄生抵抗をさらに減少させることができる。また、溝１８が第１誘電体層１６上にエッチングされ、溝１８内を覆う第２中間部分１９３が強電界領域からさらに近くなり、さらに効果的にゲートとドレインとの間の領域の電界を変調することができる。
＜実施例４＞
図９ａは、本発明の実施例４で提供された誘電体層を有しない半導体デバイスの断面模式図である。図９ａに示すように、本実施例では、実施例１を基にして、第１誘電体層１６および第２誘電体層１７が除去され、ゲート領域、ゲートとソースとの間の領域、および、ゲートとドレインとの間の一部の領域の誘電体層が同等な厚さの空気によって置換されたことに相当する。このように、寄生容量および寄生抵抗をさらに減少させることができる。また、溝１８がバリア層１２４上にエッチングされ、溝１８内を覆う第２中間部分１９３が強電界領域からさらに近くなり、さらに効果的にゲートとドレインとの間の領域の電界を変調することができる。
図９ａは、本発明の実施例４で提供された誘電体層を有しない半導体デバイスの断面模式図である。図９ａに示すように、本実施例では、実施例１を基にして、第１誘電体層１６および第２誘電体層１７が除去され、ゲート領域、ゲートとソースとの間の領域、および、ゲートとドレインとの間の一部の領域の誘電体層が同等な厚さの空気によって置換されたことに相当する。このように、寄生容量および寄生抵抗をさらに減少させることができる。また、溝１８がバリア層１２４上にエッチングされ、溝１８内を覆う第２中間部分１９３が強電界領域からさらに近くなり、さらに効果的にゲートとドレインとの間の領域の電界を変調することができる。
本実施例における半導体デバイスの製造方法は、
基板上に半導体層を形成するステップＳ２１と、
半導体層上にソース、ドレイン、および、ソースとドレインとの間に位置するゲートを形成するステップＳ２２と、
空気ブリッジのフォトエッチングの自己整合エッチングプロセスによって、半導体層上に溝を形成するステップＳ２３と、
空気ブリッジ金属プロセスによって、ソースフィールドプレートを形成するステップＳ２４と、を含んでもよい。
基板上に半導体層を形成するステップＳ２１と、
半導体層上にソース、ドレイン、および、ソースとドレインとの間に位置するゲートを形成するステップＳ２２と、
空気ブリッジのフォトエッチングの自己整合エッチングプロセスによって、半導体層上に溝を形成するステップＳ２３と、
空気ブリッジ金属プロセスによって、ソースフィールドプレートを形成するステップＳ２４と、を含んでもよい。
ここで、ソースフィールドプレートは、ソースと電気的に接続される開始部分と、半導体層との間に空気がある第１中間部分と、ゲートとドレインとの間の半導体層上を覆う第２中間部分と、半導体層との間に空気がある尾部と、を順次に含む。また、第２中間部分は、溝内に位置する。
さらに、デバイスの内部のゲートのドレイン寄りの端における電界があまり強くない場合、バリア層をエッチングする必要がなく、第２中間部分がバリア層の表面を覆うだけで、電界に対する変調の要求を満足することができる。図９ｂに示すように、第２中間部分１９３は、バリア層１２４の表面を覆う。さらに、溝の側壁は、垂直面や斜面や曲面のうちのいずれか１つまたはそれらの組み合わせであってもよい。
＜実施例５＞
図１０は、本発明の実施例５で提供されたソースフィールドプレートの尾部の長さがゼロである半導体デバイスの断面模式図である。図１０に示すように、上記実施例において、溝１８が設けられている半導体デバイスの内部の電界強度があまり強くない場合、ソースフィールドプレート１９の尾部１９４の長さをゼロに減少してもよい。この構成は、ソースフィールドプレートの尾部による寄生ゲート−ソース容量および寄生抵抗を徹底的に除去することができる。
図１０は、本発明の実施例５で提供されたソースフィールドプレートの尾部の長さがゼロである半導体デバイスの断面模式図である。図１０に示すように、上記実施例において、溝１８が設けられている半導体デバイスの内部の電界強度があまり強くない場合、ソースフィールドプレート１９の尾部１９４の長さをゼロに減少してもよい。この構成は、ソースフィールドプレートの尾部による寄生ゲート−ソース容量および寄生抵抗を徹底的に除去することができる。
注意すべきものとして、上記は、本発明の好ましい実施例、および運用される技術原理にすぎない。当業者に理解できるように、本発明は、ここで説明している特定の実施例に限定されず、当業者にとって、種々の明らかな変更、新たな調整、および置換えは、本発明の保護範囲を逸脱することなく実行可能である。そのため、上記の実施例を通じて、本発明をより詳しく説明しているが、本発明は、上記の実施例のみに限定されるものではなく、本発明の構想を逸脱しない場合で、より多くの他の等価の実施例をさらに含むことができ、本発明の範囲は、添付の特許請求の範囲によって定められる。
１０１，１１ 基板
１０２，１２１ 核形成層
１０３，１２２ バッファ層
１０４，１２３ チャネル層
１０５，１２４ バリア層
１０６，１３ ソース
１０７，１４ ドレイン
１０８，１５ ゲート
１０９，１６ 第１誘電体層
１１０，１７ 第２誘電体層
１１１，１９ ソースフィールドプレート
１２ 半導体層
１８ 溝
１９１ 開始部分
１９２ 第１中間部分
１９３ 第２中間部分
１９４ 尾部
２１ フォトレジストのアーチ構造
２２ フォトレジスト
１０２，１２１ 核形成層
１０３，１２２ バッファ層
１０４，１２３ チャネル層
１０５，１２４ バリア層
１０６，１３ ソース
１０７，１４ ドレイン
１０８，１５ ゲート
１０９，１６ 第１誘電体層
１１０，１７ 第２誘電体層
１１１，１９ ソースフィールドプレート
１２ 半導体層
１８ 溝
１９１ 開始部分
１９２ 第１中間部分
１９３ 第２中間部分
１９４ 尾部
２１ フォトレジストのアーチ構造
２２ フォトレジスト
Claims (15)
- 半導体デバイスであって、
基板と、
前記基板上に位置する半導体層と、
前記半導体層上に位置するソース、ドレイン、および、ソースとドレインとの間に位置するゲートと、
ソースと電気的に接続される開始部分と、前記半導体層との間に空気がある第１中間部分と、ゲートとドレインとの間の半導体層上を覆う第２中間部分と、前記半導体層との間に空気がある尾部と、を順次に含み、かつ前記半導体層上に位置し、前記第２中間部分が溝に位置して前記溝の底部を直接覆う、ソースフィールドプレートと、を含み、
前記ソースフィールドプレートは、開始部分、第２中間部分及び尾部が一体に形成されることを特徴とする半導体デバイス。 - 前記ソースフィールドプレートと前記半導体層との間の最大高度差は、０．５μｍ〜５μｍである、ことを特徴とする請求項１に記載の半導体デバイス。
- 前記半導体層上に位置する誘電体層をさらに含み、前記第２中間部分が前記誘電体層上を覆う、ことを特徴とする請求項１に記載の半導体デバイス。
- 前記誘電体層上に溝を有し、前記第２中間部分が溝内に位置する、ことを特徴とする請求項３に記載の半導体デバイス。
- 前記半導体層上に位置する誘電体層をさらに含み、かつ前記誘電体層を貫通して、前記半導体層内まで延びる溝が設けられ、前記第２中間部分が溝内に位置する、ことを特徴とする請求項１に記載の半導体デバイス。
- 前記尾部の長さが０μｍ〜５μｍである、ことを特徴とする請求項１乃至５のいずれか一つに記載の半導体デバイス。
- 前記溝の側壁は、垂直面、斜面或いは曲面のいずれか一つ、又は、それらの組み合わせである請求項１乃至５のいずれか一つに記載の半導体デバイス。
- 前記誘電体層は、少なくとも１層である、請求項３乃至５のいずれか一つに記載の半導体デバイス。
- 前記第１中間部分は、少なくとも２つのブリッジ構造を含み、いずれか１つの前記ブリッジ構造の一端が前記ソースと電気的に接続され、他端が前記溝内に接続される、請求項１に記載の半導体デバイス。
- 前記半導体層は、基板上に位置する核形成層と、核形成層上に位置するバッファ層と、バッファ層上に位置するチャネル層と、チャネル層上に位置するバリア層と、を含み、ここで、前記チャネル層および前記バリア層は、ヘテロ接合構造を形成し、ヘテロ界面において二次元電子ガスが形成され、前記ソースおよび前記ドレインは、それぞれ二次元電子ガスに接触する、ことを特徴とする請求項１に記載の半導体デバイス。
- 前記基板は、窒化ガリウム、窒化アルミニウムガリウム、インジウム窒化ガリウム、窒化アルミニウムインジウムガリウム、リン化インジウム、ヒ化ガリウム、炭化ケイ素、ダイヤモンド、サファイア、ゲルマニウム、シリコンのうちの１つまたは複数の組み合わせであり、
前記半導体層は、ＩＩＩ‐∨族化合物に基づく半導体材料を含む、ことを特徴とする請求項１に記載の半導体デバイス。 - 前記誘電体層上には、ゲートフィールドプレート、ドレインフィールドプレート、およびフローティングフィールドプレートのうちのいずれか１つまたは任意の複数の組み合わせをさらに含む、ことを特徴とする請求項８に記載の半導体デバイス。
- 半導体デバイスの製造方法であって、
基板上に半導体層を形成し、
前記半導体層上に、ソース、ドレイン、および、ソースとドレインとの間に位置するゲートを形成し、
ソースと電気的に接続される開始部分と、前記半導体層との間に空気がある第１中間部分と、ゲートとドレインとの間の半導体層上を覆う第２中間部分と、前記半導体層との間に空気がある尾部と、を順次に含み、前記第２中間部分が溝に位置して前記溝の底部を直接覆うソースフィールドプレートを、空気ブリッジ金属プロセスによって形成する、
ことを含み、
上記の過程において、前記開始部分、前記第２中間部分及び前記尾部を一体に形成させることを特徴とする方法。 - 空気ブリッジのフォトエッチングの自己整合エッチングプロセスによって、前記半導体層上に溝を形成し、前記第２中間部分が前記溝内を直接覆うようにし、或いは、
空気ブリッジのフォトエッチングの自己整合エッチングプロセスによって、前記誘電体層上に溝を形成し、前記第２中間部分が前記溝内を直接覆うようにし、或いは、
前記半導体層上に誘電体層を形成し、前記第２中間部分が前記誘電体層上を覆うようにする
ことをさらに含むことを特徴とする請求項１３に記載の方法。 - 前記空気ブリッジ金属プロセスは、金属電子ビーム蒸着プロセス、金属スパッタリングプロセス及び金属電気めっきプロセスのうちの１つまたはそれらの組み合わせを含む、ことを特徴とする請求項１３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510363973.6A CN105633144B (zh) | 2015-06-26 | 2015-06-26 | 一种半导体器件及其制备方法 |
| CN201510363973.6 | 2015-06-26 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016077879A Division JP6290287B2 (ja) | 2015-06-26 | 2016-04-08 | 半導体デバイスおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018107462A true JP2018107462A (ja) | 2018-07-05 |
Family
ID=56047886
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016077879A Active JP6290287B2 (ja) | 2015-06-26 | 2016-04-08 | 半導体デバイスおよびその製造方法 |
| JP2018019912A Pending JP2018107462A (ja) | 2015-06-26 | 2018-02-07 | 半導体デバイスおよびその製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016077879A Active JP6290287B2 (ja) | 2015-06-26 | 2016-04-08 | 半導体デバイスおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10847627B2 (ja) |
| EP (1) | EP3109903A1 (ja) |
| JP (2) | JP6290287B2 (ja) |
| CN (1) | CN105633144B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10249725B2 (en) * | 2016-08-15 | 2019-04-02 | Delta Electronics, Inc. | Transistor with a gate metal layer having varying width |
| US10749005B1 (en) * | 2017-03-30 | 2020-08-18 | Dynax Semiconductor, Inc. | Semiconductor device and method for manufacturing the same |
| JP2019067786A (ja) * | 2017-09-28 | 2019-04-25 | 株式会社東芝 | 高出力素子 |
| US10700188B2 (en) * | 2017-11-02 | 2020-06-30 | Rohm Co., Ltd. | Group III nitride semiconductor device with first and second conductive layers |
| DE102017130213B4 (de) * | 2017-12-15 | 2021-10-21 | Infineon Technologies Ag | Planarer feldeffekttransistor |
| DE112018006715T5 (de) * | 2017-12-28 | 2020-09-10 | Rohm Co., Ltd. | Nitrid-halbleiterbauteil |
| CN108777262A (zh) * | 2018-06-15 | 2018-11-09 | 中国科学院微电子研究所 | 高电子迁移率晶体管 |
| TWI730291B (zh) * | 2019-02-13 | 2021-06-11 | 新唐科技股份有限公司 | 靜電放電(esd)保護元件 |
| CN112038402A (zh) * | 2019-06-03 | 2020-12-04 | 世界先进积体电路股份有限公司 | 半导体结构 |
| CN110676316B (zh) * | 2019-09-20 | 2023-04-11 | 中国电子科技集团公司第十三研究所 | 增强型场效应晶体管 |
| US11862693B2 (en) * | 2020-08-24 | 2024-01-02 | Globalfoundries Singapore Pte. Ltd. | Semiconductor devices including a drain captive structure having an air gap and methods of forming the same |
| CN113436975B (zh) * | 2021-08-27 | 2021-12-14 | 深圳市时代速信科技有限公司 | 一种半导体器件及制备方法 |
| CN115863406A (zh) * | 2023-03-02 | 2023-03-28 | 广州粤芯半导体技术有限公司 | 横向扩散金属氧化物半导体器件 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297854A (ja) * | 2002-03-29 | 2003-10-17 | Fujitsu Quantum Devices Ltd | 半導体装置及びその製造方法 |
| JP2005093864A (ja) * | 2003-09-19 | 2005-04-07 | Toshiba Corp | 電力用半導体装置 |
| JP2006286952A (ja) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
| WO2006132419A1 (ja) * | 2005-06-10 | 2006-12-14 | Nec Corporation | 電界効果トランジスタ |
| JP2007150282A (ja) * | 2005-11-02 | 2007-06-14 | Sharp Corp | 電界効果トランジスタ |
| JP2008244002A (ja) * | 2007-03-26 | 2008-10-09 | Sanken Electric Co Ltd | 電界効果半導体装置 |
| JP2012033837A (ja) * | 2010-08-03 | 2012-02-16 | Sanken Electric Co Ltd | 半導体装置 |
| JP2012109492A (ja) * | 2010-11-19 | 2012-06-07 | Sanken Electric Co Ltd | 化合物半導体装置 |
| JP2012178416A (ja) * | 2011-02-25 | 2012-09-13 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| WO2014165034A1 (en) * | 2013-03-13 | 2014-10-09 | Transphorm Inc. | Enhancement-mode iii-nitride devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1184723B (it) * | 1985-01-28 | 1987-10-28 | Telettra Lab Telefon | Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione |
| JPH07135210A (ja) * | 1993-11-10 | 1995-05-23 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US7355215B2 (en) * | 2004-12-06 | 2008-04-08 | Cree, Inc. | Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies |
| JP2006294494A (ja) * | 2005-04-13 | 2006-10-26 | Dialight Japan Co Ltd | 蛍光ランプ |
| US7662698B2 (en) * | 2006-11-07 | 2010-02-16 | Raytheon Company | Transistor having field plate |
| TWI451572B (zh) * | 2011-01-26 | 2014-09-01 | Richtek Technology Corp | 雙擴散金屬氧化物半導體元件及其製造方法 |
| JP5874173B2 (ja) * | 2011-02-25 | 2016-03-02 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2013062494A (ja) * | 2011-08-24 | 2013-04-04 | Sanken Electric Co Ltd | 窒化物半導体装置 |
| CN104157691B (zh) * | 2014-08-15 | 2017-12-26 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制造方法 |
| US9761675B1 (en) * | 2015-01-08 | 2017-09-12 | National Technology & Engineering Solutions Of Sandia, Llc | Resistive field structures for semiconductor devices and uses therof |
-
2015
- 2015-06-26 CN CN201510363973.6A patent/CN105633144B/zh active Active
-
2016
- 2016-02-17 US US15/045,931 patent/US10847627B2/en active Active
- 2016-04-08 JP JP2016077879A patent/JP6290287B2/ja active Active
- 2016-06-24 EP EP16176093.9A patent/EP3109903A1/en not_active Ceased
-
2018
- 2018-02-07 JP JP2018019912A patent/JP2018107462A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297854A (ja) * | 2002-03-29 | 2003-10-17 | Fujitsu Quantum Devices Ltd | 半導体装置及びその製造方法 |
| JP2005093864A (ja) * | 2003-09-19 | 2005-04-07 | Toshiba Corp | 電力用半導体装置 |
| JP2006286952A (ja) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
| WO2006132419A1 (ja) * | 2005-06-10 | 2006-12-14 | Nec Corporation | 電界効果トランジスタ |
| JP2007150282A (ja) * | 2005-11-02 | 2007-06-14 | Sharp Corp | 電界効果トランジスタ |
| JP2008244002A (ja) * | 2007-03-26 | 2008-10-09 | Sanken Electric Co Ltd | 電界効果半導体装置 |
| JP2012033837A (ja) * | 2010-08-03 | 2012-02-16 | Sanken Electric Co Ltd | 半導体装置 |
| JP2012109492A (ja) * | 2010-11-19 | 2012-06-07 | Sanken Electric Co Ltd | 化合物半導体装置 |
| JP2012178416A (ja) * | 2011-02-25 | 2012-09-13 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| WO2014165034A1 (en) * | 2013-03-13 | 2014-10-09 | Transphorm Inc. | Enhancement-mode iii-nitride devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160380062A1 (en) | 2016-12-29 |
| EP3109903A1 (en) | 2016-12-28 |
| JP6290287B2 (ja) | 2018-03-07 |
| JP2017017311A (ja) | 2017-01-19 |
| US10847627B2 (en) | 2020-11-24 |
| CN105633144B (zh) | 2019-09-24 |
| CN105633144A (zh) | 2016-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6290287B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JP6726710B2 (ja) | 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法 | |
| US10978564B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP6161910B2 (ja) | 半導体装置 | |
| JP6522521B2 (ja) | 半導体デバイスの電極及びその製造方法 | |
| US10411123B2 (en) | High-power and high-frequency heretostructure field-effect transistor | |
| US8004022B2 (en) | Field effect transistor | |
| US9590071B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| US9508809B2 (en) | III-N device with extended source and drain | |
| JP2010515279A (ja) | Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法 | |
| JP2006086354A (ja) | 窒化物系半導体装置 | |
| US20140197889A1 (en) | Semiconductor device, method for manufacturing the same, power supply device, and high-frequency amplifier | |
| JP6530210B2 (ja) | 半導体装置及びその製造方法 | |
| US9570599B2 (en) | Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein | |
| CN116313798A (zh) | 氮化镓基器件及其制备方法 | |
| US20140306233A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2024203285A1 (ja) | 窒化物半導体装置 | |
| CN116314312A (zh) | 一种半导体器件及其制备方法 | |
| KR20240050587A (ko) | 질화물계 반도체 소자 및 그 제조방법 | |
| KR20230029112A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2018037567A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| KR20140039772A (ko) | 질화물계 반도체 소자 및 그 제조 방법 | |
| JP2006278953A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181031 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190819 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200114 |