CN105633144B - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN105633144B CN105633144B CN201510363973.6A CN201510363973A CN105633144B CN 105633144 B CN105633144 B CN 105633144B CN 201510363973 A CN201510363973 A CN 201510363973A CN 105633144 B CN105633144 B CN 105633144B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- groove
- semiconductor
- middle section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 151
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 21
- 238000001259 photo etching Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 15
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical group [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 claims description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 claims 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 21
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 182
- 230000005684 electric field Effects 0.000 description 46
- 230000015556 catabolic process Effects 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 210000002421 cell wall Anatomy 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 230000024241 parasitism Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体器件及其制备方法，所述器件包括衬底；位于衬底上的半导体层；位于所述半导体层上的源极、漏极以及位于源极和漏极之间的栅极；位于栅极和漏极之间的半导体层上存在凹槽；位于所述半导体层上的源场板，依次包括与源级电连接的起始部分、与所述半导体层间存在空气的第一中间部分、覆盖在栅极和漏极之间的半导体层上的第二中间部分和与所述半导体层间存在空气的尾部。本发明能够消除凹槽和源场板之间的套刻偏差，节省了生产成本，同时减小了寄生栅源电容及寄生电阻。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。
背景技术
工作在高漏源电压下的HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)器件，其栅极靠近漏端一侧附近的电场线非常密集，会形成一个高电场尖峰，这种局部区域的高电场可以引起非常大的栅极泄露电流，甚至导致材料击穿，器件失效，从而降低器件的击穿电压，并且电场尖峰越高，器件可承受的击穿电压就越小。同时，随着时间的增加，高电场也会引起器件表面介质层或半导体材料层退化、变性，进而影响器件工作可靠性，降低器件寿命，使得HEMT器件高温、高压、高频的优势不能充分发挥。所以，在实际器件的结构设计和工艺研发中，人们总会采取各种方法降低器件栅极附近的强电场以提高器件的击穿电压并获得优良的可靠性。
目前广泛使用的方法是采用场板结构，即在栅极靠近漏端一侧放置一个场板，场板通常与源极或栅极相连，在栅漏区域产生一个附加电势，增加了耗尽区的面积，提高了耗尽区的耐压，并且该场板对栅极近漏端边缘的密集电场线进行了调制，使得电场线分布更加均匀，降低了栅极近漏端边缘的电场，减小了栅极泄露电流，提高了器件击穿电压。图1是现有技术中半导体器件的剖面示意图，如图1所示，该半导体器件包括衬底101、顺次堆叠于衬底101上的成核层102、缓冲层103、沟道层104和势垒层105、位于势垒层105上的源极106、漏极107以及位于源极106和漏极107之间的栅极108、位于栅极108与源极106和漏极107之间的势垒层105上的第一介质层109，位于栅极108上和第一介质层109上的第二介质层110，以及位于第二介质层110上与源极连接的源场板111，该源场板111在栅漏区域可以产生一个附加电势，可以有效地抑制栅极108接近漏极107边沿附近的电场尖峰，从而提高器件击穿电压及器件可靠性。
但是在上述半导体器件中，源场板111直接覆盖在第二介质层110上面，大面积的源场板111金属与其下方的栅极108及沟道中的二维电子气完全交叠，产生寄生栅源电容，寄生栅源电容与源场板111同栅极108的距离成反比，与源场板111同栅极108的交叠面积成正比，再加上介质层的介电常数相对较大，所以器件工作过程中会产生很大的寄生栅源电容Cgs，导致器件频率特性变差，并且由于源场板111一般接最低电位，会影响其下方二维电子气的分布，使得二维电子气向沟道层内扩展，降低了沟道内二维电子气浓度，从而产生寄生电阻，使得器件工作过程中导通电阻变大。并且受介质层厚度影响，源场板111距离强电场区域较远，对强电场的调制作用有限，减薄介质层厚度可以改善源场板111的电场调制效果，但是寄生栅源电容和寄生电阻会增大，增厚介质层厚度可以减小寄生栅源电容和寄生电阻，但是会更加减弱电场调制效果，过厚的介质层材料也会增加工艺的难度，并且介质层的厚度一般都是经过设计调试的，不易改变。
一种改进方法是设计空气隔离源场板结构，该源场板结构利用金属的拱形支撑作用，横跨栅极，栅源区域及部分栅漏区域介质层上方，中间使用空气进行隔离，源场板横跨过栅极，栅源区域及部分栅漏区域后又覆盖在栅漏区域介质层上，对栅漏区域的电场分布进行调制，此结构大大减小了寄生栅源电容和寄生电阻，但是没有解决源场板距离强电场区域距离较远，对强电场的调制作用有限的问题。
另外一种改进方法是在栅漏之间的介质层上刻槽，形成凹槽源场板，利用凹槽源场板接近强电场区域特点，加强对强电场的调制，但是凹槽结构和源场板结构的相对位置是分别通过两次光刻工艺形成的，会引入凹槽结构和源场板之间的套刻偏差，影响设计结果及成品率，也增加了生产成本，并且凹槽源场板距离沟道二维电子气过近会增大寄生栅源电容及寄生电阻。
发明内容
有鉴于此，本发明提出了一种半导体器件及其制备方法，通过空气桥版图结构设计和空气桥光刻工艺，在器件源漏区域之间形成两个光刻胶拱形结构，并且在器件栅漏区域两个光刻胶拱形结构之间存在一定间距，再通过空气桥金属工艺形成空气桥源场板结构，源场板依次包括与源级电连接的起始部分、与所述半导体层间存在空气的第一中间部分、覆盖在栅极和漏极之间的半导体层上的第二中间部分和与所述半导体层间存在空气的尾部。
本发明的源场板解决了现有场板技术中存在的问题，首先，源场板尾部与半导体层不直接接触，减小了寄生栅源电容及寄生电阻；第二，源场板的第一中间部分与栅极、栅源区域及部分栅漏区域的半导体层不直接接触，之间的距离比较远，并且使用介电常数非常小的空气进行隔离，进一步减小了寄生栅源电容及寄生电阻。第三，源场板第二中间部分距离强电场区域近，能够有效进行电场调制，增大击穿电压，减小漏电。
为实现上述目的，本发明采用如下技术方案：
一方面，本发明实施例提供了一种半导体器件，包括：
衬底；
位于所述衬底上的半导体层；
位于所述半导体层上的源极、漏极以及位于源极和漏极之间的栅极；
位于所述半导体层上的源场板，依次包括与源级电连接的起始部分、与所述半导体层间存在空气的第一中间部分、覆盖在栅极和漏极之间的半导体层上的第二中间部分和与所述半导体层间存在空气的尾部。
另一方面，本发明实施例提供了一种半导体器件的制备方法，包括：
在衬底上形成半导体层；
在所述半导体层上形成源极、漏极以及位于源极和漏极之间的栅极；
采用空气桥金属工艺形成源场板，所述源场板依次包括与源级电连接的起始部分、与所述半导体层间存在空气的第一中间部分、覆盖在栅极和漏极之间的半导体层上的第二中间部分和与所述半导体层间存在空气的尾部。
本发明的有益效果是：本发明的半导体器件及其制备方法，源场板尾部与半导体层不直接接触，减小了寄生栅源电容及寄生电阻；并且源场板第一中间部分与栅极、栅源区域及部分栅漏区域的半导体层不直接接触，之间的距离比较远，又使用介电常数非常小的空气进行隔离，进一步减小了寄生栅源电容及寄生电阻；源场板第二中间部分距离强电场区域近，能够有效进行电场调制，增大击穿电压，减小漏电。
附图说明
下面将通过参照附图详细描述本发明的示例性实施例，使本领域的普通技术人员更清楚本发明的上述及其他特征和优点，附图中：
图1是现有技术中半导体器件的剖面示意图；
图2a-图2c是本发明实施例一提供的有介质层的半导体器件的剖面示意图；
图3是本发明实施例一提供的半导体器件的俯视图；
图4是本发明实施例一提供的垮桥结构为弧形的半导体器件的俯视图；
图5a-图5e是本发明实施例一提供的半导体器件的制备方法各步骤对应结构的剖面图；
图6是本发明实施例二提供的凹槽槽壁为斜面的半导体器件的剖面示意图；
图7是本发明实施例二提供的凹槽槽壁为曲面的半导体器件的剖面示意图；
图8是本发明实施例三提供的介质层为一层的半导体器件的剖面示意图；
图9a-图9b是本发明实施例四提供的没有介质层的半导体器件剖面示意图；
图10是本发明实施例五提供的源场板尾部长度为零的半导体器件的剖面示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图2a-图2c是本发明实施例一提供的有介质层的半导体器件的剖面示意图，图3是本发明实施例一提供的半导体器件的俯视图。如图2a-图2c所示，该半导体器件包括衬底11；位于衬底11上的半导体层12；位于半导体层12上的源极13、漏极14以及位于源极13和漏极14之间的栅极15；位于半导体层12上的源场板19，依次包括与源级13电连接的起始部分191、与半导体层12间存在空气的第一中间部分192、覆盖在栅极15和漏极14之间的半导体层12上的第二中间部分193和与半导体层12间存在空气的尾部194。其中，源场板19的材料为金属材料，通过空气桥金属工艺形成，源场板金属的具体厚度可根据设计需求或工艺能力而定。
参见图2b，该半导体器件还包括位于半导体层12之上的介质层，第二中间部分193覆盖在介质层上。该介质层至少为一层，示例性的，本实施例的介质层包括第一介质层16和第二介质层17。相应的，第二中间部分193覆盖在第二介质层17上。在该结构中，器件内部栅极近漏端的电场并不是很强，不需要对介质层进行刻蚀，部分源场板覆盖在介质层表面即可满足对电场的调制需求。
进一步的，参见图2a，介质层上有凹槽18，第二中间部分193位于凹槽18内。示例性的，介质层包括第一介质层16和第二介质层17，凹槽18位于第二介质层17中。该结构中，第二中间部分193距离强电场区域较近，对强电场的调制效果好。
进一步的，如果器件内部栅极近漏端电场强度非常大，可通过加深刻蚀凹槽深度来实现对强电场的调制效果。参见图2c，该半导体器件还包括位于半导体层12之上的介质层，且设置有贯穿介质层，并延伸到半导体层12内的凹槽18，第二中间部分193位于凹槽18内。该结构中，第二中间部分193距离强电场区域更近，对强电场的调制效果更加明显。
上述介质层对器件表面进行钝化和保护，介质层的材料包括SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的任意一种或任意几种的组合。
上述凹槽18可通过空气桥光刻自对准刻蚀工艺形成，其在半导体层12上的位置自行与源场板19及栅极15对准，避免了再次单独进行凹槽光刻引入的套刻偏差，提高了成品率，并且降低了生产成本。
本实施例中，衬底11可以是氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的一种或多种的组合，或任何其他能够生长III族氮化物的材料。
半导体层12的材料可以包括基于III-V族化合物的半导体材料，具体的，半导体层12可包括：
位于衬底11上的成核层121，该成核层121影响位于其上的异质结材料的晶体质量、表面形貌以及电学性质等参数，起匹配衬底材料和异质结结构中半导体材料层的作用。
位于成核层121上的缓冲层122，缓冲层122能够保护衬底11不被一些金属离子侵入，又能够粘合需要生长于其上的其他半导体材料层的作用，缓冲层122的材料可以是AlGaN、GaN或AlGaInN等III族氮化物材料。
位于缓冲层122上的沟道层123，位于沟道层123上的势垒层124，势垒层124的材料可以为AlGaN，沟道层123和势垒层124形成异质结结构，异质界面处形成有2DEG(Two-Dimensional Electron Gas，二维电子气)沟道(图2a中虚线所示)，其中，沟道层123提供了2DEG运动的沟道，势垒层124起势垒作用。
位于势垒层124上的源极13和漏极14分别与2DEG接触，位于源极13和漏极14之间且位于势垒层124上的栅极15，栅极15也可以是T形栅，当栅极15上施加适当的偏压时，电流通过沟道层123和势垒层124界面之间的2DEG沟道在源极13和漏极14之间流动。
其中，凹槽18是通过空气桥光刻自对准刻蚀工艺形成，其在介质层上的位置自行与源场板19及栅极15对准，避免了再次单独进行凹槽18光刻引入的套刻偏差，提高了成品率，降低了生产成本，并且凹槽18区域的源场板金属II距离强电场区域更近，能够有效进行电场调制，增大击穿电压，减小漏电。
源场板第一中间部分192为空气桥结构，其与栅极15、栅源区域及部分栅漏区域的介质层不直接接触，之间的距离比较远，并且使用介电常数非常小的空气进行隔离，减小了寄生栅源电容及寄生电阻；源场板尾部194也不与栅漏区域的介质层接触，更进一步减小了寄生栅源电容及寄生电阻。
进一步的，如图3所示，本发明中第一中间部分192包括至少两个垮桥结构，任一个垮桥结构的一端与源极13电连接，另一端连接到凹槽18中，可以减小源场板金属与栅极15及二维电子气导电沟道的交叠面积，进一步减小寄生栅源电容及寄生电阻，跨桥结构的数量及结构可根据具体设计和工艺而定。
进一步的，如图4所示，第一中间部分192的垮桥结构可以是弧形结构，可以更进一步减小源场板金属与栅极15及二维电子气导电沟道的交叠面积，进一步减小寄生栅源电容及寄生电阻。
下面，对本发明实现上述半导体器件的制备方法做详细说明。
图5a-图5e是本发明实施例一提供的半导体器件的制备方法各步骤对应结构的剖面图，该半导体器件的制备方法用于制备上述半导体器件，该制备方法包括：
步骤S11、在衬底11上形成半导体层12。
参见图5a，具体地，可在衬底11上顺次形成成核层121、缓冲层122、沟道层123和势垒层124，其中，沟道层123和势垒层124形成异质结结构，异质结界面处形成有2DEG。
步骤S12、在半导体层12上形成源极13、漏极14及位于源极13和漏极14之间的栅极15。
参见图5b，源极13和漏极14分别与异质结界面处的2DEG接触，源极13和漏极14的形成工艺可包括高温退火法或重掺杂法或离子注入法等。
步骤S13、采用空气桥金属工艺形成源场板19。
其中，源场板19依次包括与源级电连接的起始部分191、与半导体层12间存在空气的第一中间部分192、覆盖在栅极15和漏极14之间的半导体层12上的第二中间部分193和与半导体层12间存在空气的尾部194。
空气桥金属工艺可以包括金属电子束蒸发工艺或金属溅射工艺或金属电镀工艺中的一种或其组合。
在执行步骤S13之前还包括：在半导体层12上形成介质层，且步骤S13形成的第二中间部分193覆盖在所述介质层上。参见图5c，本实施例可采用介质层沉积工艺在栅极15与源极13之间、栅极15与漏极14之间的半导体层12上形成第一介质层16；在第一介质层16上及栅极15上形成第二介质层17。其中，介质层对器件表面起到钝化和保护作用，介质层的材料包括SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的任意一种或任意几种的组合。
第一介质层16和第二介质层17的厚度可根据半导体器件的设计需求进行调整。
进一步的，在执行步骤S13之前还包括：采用空气桥光刻自对准刻蚀工艺在介质层上形成凹槽18，且步骤S13形成的第二中间部分193位于凹槽18内。具体的，参见图5d，首先通过空气桥版图结构设计和空气桥光刻工艺，在器件源漏区域之间形成两个光刻胶拱形结构21，并且在器件栅漏区域两个光刻胶拱形结构21之间存在一定间距，随后以光刻胶拱形结构21为掩膜，直接进行刻蚀工艺，在两个光刻胶拱形结构21之间的介质层上形成凹槽18，刻蚀完成后保留光刻胶拱形结构21。该步骤可以使凹槽18在介质层上的位置自行与源场板19及栅极15对准，避免了为形成凹槽18再次单独进行光刻引入的套刻偏差，提高了成品率，并且降低了生产成本。
凹槽18的宽度，深度及凹槽18与栅极15之间的距离等参数可根据半导体器件的设计需求进行调整。
最后，执行步骤S13，参见图5e，具体的，在形成凹槽18之后，采用光刻工艺在源极13上、漏极14上及光刻胶拱形结构21上形成光刻胶22，以界定源场板19的覆盖范围，具体结构可根据半导体器件的设计需求进行调整。源场板19的材料为金属，具体的，可通过金属电子束蒸发工艺或金属溅射工艺或金属电镀工艺在光刻胶22未覆盖区域形成源场板19，源场板金属的具体厚度可根据设计需求或工艺能力而定，该源场板19覆盖了凹槽18。去除光刻胶拱形结构21与光刻胶22，形成带有凹槽的空气桥源场板19。其中，源场板19距离介质层过近，会增大寄生电容及寄生电阻，过远会影响空气桥结构的可靠性。其具体的长度、厚度以及距离介质层表面的距离可根据半导体器件的设计需求进行调整。
另外，在执行步骤S13之前还可以包括：在半导体层之上形成介质层，且形成贯穿介质层，并延伸到所述半导体层内的凹槽，第二中间部分位于凹槽内。
优选的，本实施例中的源场板19与半导体层12最大高度差为0.5μm～5μm。
优选的，源场板尾部的长度为0μm～5μm。
需要说明的是，以上虽然以使用特殊设计的光刻及刻蚀工艺，金属溅射等工艺为例描述了如何形成源场板，但是应该理解，上述源场板的形成工艺也可以使用本领域的技术人员公知的其它工艺方法来形成，在此不作限定。
另外，介质层上还可以包括栅场板、漏场板和浮空场板中的任意一种或任意几种的组合，用于进一步提高半导体器件的击穿电压。
本发明实施例一提供的半导体器件及其制备方法，通过空气桥版图结构设计和空气桥光刻工艺，在器件源漏区域之间形成两个光刻胶拱形结构，并且在器件栅漏区域两个光刻胶拱形结构之间存在一定间距，再通过空气桥金属工艺形成空气桥源场板结构，源场板依次包括与源级电连接的起始部分、与所述半导体层间存在空气的第一中间部分、覆盖在栅极和漏极之间的半导体层上的第二中间部分和与所述半导体层间存在空气的尾部。
本发明的源场板解决了现有场板技术中存在的问题，首先，本发明的凹槽通过空气桥光刻自对准刻蚀工艺形成，其在半导体层上的位置自行与源场板及栅极对准，避免了再次单独进行凹槽光刻引入的套刻偏差，提高了成品率，并且降低了生产成本；第二，源场板第一中间部分与栅极、栅源区域及部分栅漏区域的半导体层不直接接触，之间的距离比较远，并且使用介电常数非常小的空气进行隔离，减小了寄生栅源电容及寄生电阻；第三，源场板尾部与半导体层不直接接触，更进一步减小了寄生栅源电容及寄生电阻；第四，凹槽区域的源场板金属距离强电场区域更近，能够有效进行电场调制，增大击穿电压，减小漏电。
实施例二
图6是本发明实施例二提供的凹槽槽壁为斜面的半导体器件的剖面示意图，本实施例以上述实施例为基础进行优化，如图6所示，该半导体器件可以包括：衬底11；位于衬底11上的半导体层12；位于半导体层12上的源极13、漏极14以及位于源极13和漏极14之间的栅极15；位于半导体层12上的第一介质层16和第二介质层17；位于栅极15和漏极14之间的第二介质层17上的凹槽18，该凹槽18通过空气桥光刻自对准刻蚀工艺形成；位于第二介质层17上的源场板19，源场板19的起始部分191与源极13电连接，源场板19的第一中间部分192与介质层通过空气隔离，源场板19的第二中间部分193覆盖在凹槽18中，源场板19的尾部194与介质层通过空气隔离，其中，源场板19的材料为金属材料，通过空气桥金属工艺形成。
其中，上述凹槽18的槽壁为斜面，相比于实施例一中凹槽槽壁为直面的陡直结构，该结构可以减小凹槽18槽壁与凹槽18底部拐角处的电场集中效应，降低此处的击穿电场，具体倾斜角度可根据器件设计要求及工艺能力而定。
另外，半导体层12的材料可以是III-V族化合物的半导体材料，具体地，半导体层12可包括：
位于衬底11上的成核层121；位于成核层121上的缓冲层122；位于缓冲层122上的沟道层123，位于沟道层123上的势垒层124，沟道层123和势垒层124形成异质结结构，异质结界面处形成有2DEG沟道(图6中虚线所示)；位于势垒层124上的源极13和漏极14分别与2DEG接触。
进一步的，如图7所示为凹槽槽壁为曲面的半导体器件的剖面示意图，该结构中凹槽18槽壁是曲面，其与凹槽18底部的过渡更加平滑，可以进一步减小凹槽18槽壁与凹槽18底部拐角处的电场集中效应，降低此处的击穿电场，具体曲面形状可根据器件设计要求及工艺能力而定。
本实施例中，凹槽侧壁可以是直面，斜面或曲面中任意一种或其组合。
在本实施例中，与实施例一相同的部分不再重述。
本发明实施例二提供的半导体器件，在介质层上形成槽壁为斜面或曲面的凹槽，避免了电场线在凹槽槽壁与凹槽底部拐角处集中，降低了凹槽拐角处的击穿电场。
实施例三
图8为本发明实施例三提供的介质层为一层的半导体器件的剖面示意图，如图8所示，本实施例以上述实施例为基础，去除了第二介质层17，相当于栅极区域、栅极与源极之间的区域及部分栅极与漏极之间的区域的第二介质层17被等同厚度的空气所替代，这样可以进一步减小寄生电容及寄生电阻，同时凹槽18刻蚀在第一介质层16上，覆盖在凹槽18内的第二中间部分193距离强电场区域更近，可以更有效地对栅极与漏极之间的区域电场进行调制。
实施例四
图9a是本发明实施例四提供的没有介质层的半导体器件剖面示意图；如图9a所示，本实施例以实施例一为基础，去除了第一介质层16和第二介质层17，相当于栅极区域、栅极与源极之间的区域及部分栅极与漏极之间的区域的介质层被等同厚度的空气所替代，这样可以进一步减小寄生电容及寄生电阻，同时凹槽18刻蚀在势垒层124上，覆盖在凹槽18内的第二中间部分193距离强电场区域更近，可以更有效地对栅极与漏极之间的区域电场进行调制。
本实施例中的半导体器件的制备方法可以包括：
步骤S21、在衬底上形成半导体层；
步骤S22、在半导体层上形成源极、漏极以及位于源极和漏极之间的栅极；
步骤S23、采用空气桥光刻自对准刻蚀工艺在半导体层上形成凹槽；
步骤S24、采用空气桥金属工艺形成源场板。
其中，源场板依次包括与源级电连接的起始部分、与半导体层间存在空气的第一中间部分、覆盖在栅极和漏极之间的半导体层上的第二中间部分和与半导体层间存在空气的尾部。且第二中间部分位于凹槽内。
进一步的，如果器件内部栅极近漏端的电场并不是很强，不需要对势垒层层进行刻蚀，第二中间部分覆盖在势垒层表面即可满足对电场的调制需求，如图9b所示，第二中间部分193覆盖在势垒层124的表面。进一步的，凹槽侧壁可以是直面，斜面或曲面中任意一种或其组合。
实施例五
图10为本发明实施例五提供的源场板尾部长度为零的半导体器件的剖面示意图，如图10所示，上述实施例中，如果设置有凹槽18的半导体器件内部电场强度不是很高，可以将源场板19的尾部194的长度减小至零，该结构可以彻底消除源场板尾部带来的寄生栅源电容及寄生电阻。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (14)
1.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底上的半导体层；
位于所述半导体层上的源极、漏极以及位于源极和漏极之间的栅极；
位于所述半导体层上的源场板，依次包括与源极电连接的起始部分、与所述半导体层间存在空气的第一中间部分、覆盖在栅极和漏极之间的半导体层上的第二中间部分和与所述半导体层间存在空气的尾部；
所述半导体层上有凹槽，所述第二中间部分位于凹槽内；或者所述半导体器件还包括位于所述半导体层之上的介质层，所述介质层上有凹槽，所述第二中间部分位于凹槽内；或者所述半导体器件还包括位于所述半导体层之上的介质层，且设置有贯穿所述介质层，并延伸到所述半导体层内的凹槽，所述第二中间部分位于凹槽内；
所述起始部分、所述第一中间部分、所述第二中间部分和所述尾部一体成型；所述第二中间部分覆盖所述凹槽底部且所述第二中间部分完全位于所述凹槽内。
2.根据权利要求1所述的半导体器件，其特征在于，所述尾部的长度为0μm～5μm。
3.根据权利要求1所述的半导体器件，其特征在于，所述半导体层包括位于衬底上的成核层，位于成核层上的缓冲层，位于缓冲层上的沟道层，位于沟道层上的势垒层，其中，所述沟道层和所述势垒层形成异质结结构，异质界面处形成有二维电子气，所述源极和漏极分别与二维电子气接触。
4.根据权利要求1所述的半导体器件，其特征在于，所述衬底为氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的一种或多种的组合。
5.根据权利要求1所述的半导体器件，其特征在于，所述半导体层包括基于III-V族化合物的半导体材料。
6.根据权利要求1所述的半导体器件，其特征在于，所述源场板的材料为金属材料。
7.根据权利要求2所述的半导体器件，其特征在于，所述第一中间部分包括至少两个垮桥结构，任一个所述垮桥结构的一端与所述源极电连接，另一端连接到所述凹槽中。
8.根据权利要求1所述的半导体器件，其特征在于，所述源场板与所述半导体层之间的最大高度差为0.5μm～5μm。
9.根据权利要求2所述的半导体器件，其特征在于，所述凹槽侧壁是直面，斜面或曲面中任意一种或其组合。
10.根据权利要求1所述的半导体器件，其特征在于，所述介质层至少为一层。
11.根据权利要求10所述的半导体器件，其特征在于，所述介质层的材料包括SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的任意一种或任意几种的组合。
12.根据权利要求11所述的半导体器件，其特征在于，所述介质层上还包括栅场板、漏场板和浮空场板中的任意一种或任意几种的组合。
13.一种半导体器件的制备方法，其特征在于，包括：
在衬底上形成半导体层；
在所述半导体层上形成源极、漏极以及位于源极和漏极之间的栅极；
采用空气桥金属工艺形成源场板，所述源场板依次包括与源极电连接的起始部分、与所述半导体层间存在空气的第一中间部分、覆盖在栅极和漏极之间的半导体层上的第二中间部分和与所述半导体层间存在空气的尾部；
在采用空气桥金属工艺形成源场板之前还包括：
采用空气桥光刻自对准刻蚀工艺在所述半导体层上形成凹槽，且所述第二中间部分位于所述凹槽内；或者在所述半导体层之上形成介质层，采用空气桥光刻自对准刻蚀工艺在所述介质层上形成凹槽，且所述第二中间部分位于所述凹槽内；或者在所述半导体层之上形成介质层，采用空气桥光刻自对准刻蚀工艺形成贯穿所述介质层，并延伸到所述半导体层内的凹槽，所述第二中间部分位于凹槽内；所述第二中间部分覆盖所述凹槽底部且所述第二中间部分完全位于所述凹槽内。
14.根据权利要求13所述的方法，其特征在于，所述空气桥金属工艺包括金属电子束蒸发工艺或金属溅射工艺或金属电镀工艺中的一种或其组合。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510363973.6A CN105633144B (zh) | 2015-06-26 | 2015-06-26 | 一种半导体器件及其制备方法 |
| US15/045,931 US10847627B2 (en) | 2015-06-26 | 2016-02-17 | Semiconductor device having source field plate and method of manufacturing the same |
| JP2016077879A JP6290287B2 (ja) | 2015-06-26 | 2016-04-08 | 半導体デバイスおよびその製造方法 |
| EP16176093.9A EP3109903A1 (en) | 2015-06-26 | 2016-06-24 | Semiconductor device and method of manufacturing the same |
| JP2018019912A JP2018107462A (ja) | 2015-06-26 | 2018-02-07 | 半導体デバイスおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510363973.6A CN105633144B (zh) | 2015-06-26 | 2015-06-26 | 一种半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105633144A CN105633144A (zh) | 2016-06-01 |
| CN105633144B true CN105633144B (zh) | 2019-09-24 |
Family
ID=56047886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510363973.6A Active CN105633144B (zh) | 2015-06-26 | 2015-06-26 | 一种半导体器件及其制备方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10847627B2 (zh) |
| EP (1) | EP3109903A1 (zh) |
| JP (2) | JP6290287B2 (zh) |
| CN (1) | CN105633144B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10249725B2 (en) * | 2016-08-15 | 2019-04-02 | Delta Electronics, Inc. | Transistor with a gate metal layer having varying width |
| CN108470723B (zh) * | 2017-03-30 | 2020-06-12 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
| JP2019067786A (ja) * | 2017-09-28 | 2019-04-25 | 株式会社東芝 | 高出力素子 |
| US10700188B2 (en) * | 2017-11-02 | 2020-06-30 | Rohm Co., Ltd. | Group III nitride semiconductor device with first and second conductive layers |
| DE102017130213B4 (de) * | 2017-12-15 | 2021-10-21 | Infineon Technologies Ag | Planarer feldeffekttransistor |
| US11393905B2 (en) * | 2017-12-28 | 2022-07-19 | Rohm Co., Ltd. | Nitride semiconductor device |
| CN108777262A (zh) * | 2018-06-15 | 2018-11-09 | 中国科学院微电子研究所 | 高电子迁移率晶体管 |
| TWI730291B (zh) * | 2019-02-13 | 2021-06-11 | 新唐科技股份有限公司 | 靜電放電(esd)保護元件 |
| CN112038402A (zh) * | 2019-06-03 | 2020-12-04 | 世界先进积体电路股份有限公司 | 半导体结构 |
| CN110676316B (zh) * | 2019-09-20 | 2023-04-11 | 中国电子科技集团公司第十三研究所 | 增强型场效应晶体管 |
| US11862693B2 (en) * | 2020-08-24 | 2024-01-02 | Globalfoundries Singapore Pte. Ltd. | Semiconductor devices including a drain captive structure having an air gap and methods of forming the same |
| CN113436975B (zh) * | 2021-08-27 | 2021-12-14 | 深圳市时代速信科技有限公司 | 一种半导体器件及制备方法 |
| CN115863406A (zh) * | 2023-03-02 | 2023-03-28 | 广州粤芯半导体技术有限公司 | 横向扩散金属氧化物半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646964A (zh) * | 2011-01-26 | 2014-03-19 | 立锜科技股份有限公司 | 双扩散金属氧化物半导体元件及其制造方法 |
| CN104157691A (zh) * | 2014-08-15 | 2014-11-19 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1184723B (it) * | 1985-01-28 | 1987-10-28 | Telettra Lab Telefon | Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione |
| JPH07135210A (ja) * | 1993-11-10 | 1995-05-23 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP3723780B2 (ja) * | 2002-03-29 | 2005-12-07 | ユーディナデバイス株式会社 | 半導体装置及びその製造方法 |
| JP4417677B2 (ja) * | 2003-09-19 | 2010-02-17 | 株式会社東芝 | 電力用半導体装置 |
| US7355215B2 (en) * | 2004-12-06 | 2008-04-08 | Cree, Inc. | Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies |
| JP4902131B2 (ja) * | 2005-03-31 | 2012-03-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置およびその製造方法 |
| JP2006294494A (ja) * | 2005-04-13 | 2006-10-26 | Dialight Japan Co Ltd | 蛍光ランプ |
| JP4968068B2 (ja) * | 2005-06-10 | 2012-07-04 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2007150282A (ja) * | 2005-11-02 | 2007-06-14 | Sharp Corp | 電界効果トランジスタ |
| US7662698B2 (en) * | 2006-11-07 | 2010-02-16 | Raytheon Company | Transistor having field plate |
| JP2008244002A (ja) * | 2007-03-26 | 2008-10-09 | Sanken Electric Co Ltd | 電界効果半導体装置 |
| JP5601072B2 (ja) * | 2010-08-03 | 2014-10-08 | サンケン電気株式会社 | 半導体装置 |
| JP2012109492A (ja) * | 2010-11-19 | 2012-06-07 | Sanken Electric Co Ltd | 化合物半導体装置 |
| JP5874173B2 (ja) * | 2011-02-25 | 2016-03-02 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5866773B2 (ja) * | 2011-02-25 | 2016-02-17 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2013062494A (ja) * | 2011-08-24 | 2013-04-04 | Sanken Electric Co Ltd | 窒化物半導体装置 |
| US9087718B2 (en) * | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US9761675B1 (en) * | 2015-01-08 | 2017-09-12 | National Technology & Engineering Solutions Of Sandia, Llc | Resistive field structures for semiconductor devices and uses therof |
-
2015
- 2015-06-26 CN CN201510363973.6A patent/CN105633144B/zh active Active
-
2016
- 2016-02-17 US US15/045,931 patent/US10847627B2/en active Active
- 2016-04-08 JP JP2016077879A patent/JP6290287B2/ja active Active
- 2016-06-24 EP EP16176093.9A patent/EP3109903A1/en not_active Ceased
-
2018
- 2018-02-07 JP JP2018019912A patent/JP2018107462A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646964A (zh) * | 2011-01-26 | 2014-03-19 | 立锜科技股份有限公司 | 双扩散金属氧化物半导体元件及其制造方法 |
| CN104157691A (zh) * | 2014-08-15 | 2014-11-19 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017017311A (ja) | 2017-01-19 |
| JP2018107462A (ja) | 2018-07-05 |
| EP3109903A1 (en) | 2016-12-28 |
| US10847627B2 (en) | 2020-11-24 |
| JP6290287B2 (ja) | 2018-03-07 |
| CN105633144A (zh) | 2016-06-01 |
| US20160380062A1 (en) | 2016-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105633144B (zh) | 一种半导体器件及其制备方法 | |
| CN103367403B (zh) | 半导体器件及其制造方法 | |
| US10439029B2 (en) | Field plate power device and method of manufacturing the same | |
| TWI609488B (zh) | 具有場板的半導體元件 | |
| CN105144356B (zh) | 具备hemt即高电子迁移率晶体管的半导体装置 | |
| CN102891171B (zh) | 氮化物半导体装置及其制造方法 | |
| US9431527B1 (en) | Enhancement mode high electron mobility transistor | |
| CN104157691B (zh) | 一种半导体器件及其制造方法 | |
| US7763910B2 (en) | Semiconductor device and manufacturing method | |
| US20140159116A1 (en) | III-Nitride Device Having an Enhanced Field Plate | |
| CN101320751B (zh) | Hemt器件及其制造方法 | |
| US20190123151A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10566429B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9263545B2 (en) | Method of manufacturing a high breakdown voltage III-nitride device | |
| JP2022191421A (ja) | 半導体装置 | |
| US20160365436A1 (en) | High-voltage Nitride Device and Manufacturing Method Thereof | |
| US20160172480A1 (en) | Gate structures for iii-n devices | |
| US11101363B2 (en) | HEMT transistor of the normally off type including a trench containing a gate region and forming at least one step, and corresponding manufacturing method | |
| US20200220000A1 (en) | GaN-Based HEMT Device | |
| US10283598B2 (en) | III-V heterojunction field effect transistor | |
| US20240355921A1 (en) | Folded channel gallium nitride based field-effect transistor and method of manufacturing the same | |
| CN116313798A (zh) | 氮化镓基器件及其制备方法 | |
| TWI670855B (zh) | Ｈｅｍｔ可相容之橫向整流器結構 | |
| CN102810563A (zh) | 横向沟槽mesfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |