CN101320751B - Hemt器件及其制造方法 - Google Patents
Hemt器件及其制造方法 Download PDFInfo
- Publication number
- CN101320751B CN101320751B CN2008100986585A CN200810098658A CN101320751B CN 101320751 B CN101320751 B CN 101320751B CN 2008100986585 A CN2008100986585 A CN 2008100986585A CN 200810098658 A CN200810098658 A CN 200810098658A CN 101320751 B CN101320751 B CN 101320751B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- dielectric layer
- grid
- hemt device
- floating boom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000007667 floating Methods 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims 4
- 230000005684 electric field Effects 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 18
- 229910002601 GaN Inorganic materials 0.000 description 17
- 229910002704 AlGaN Inorganic materials 0.000 description 8
- 230000005669 field effect Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了HEMT器件以及用于制造HEMT器件的方法。根据本发明的一个方面，提供了一种HEMT器件，包括：在衬底上的半导体层；在上述半导体层上的隔离层；与上述半导体层接触的源极和漏极；以及在上述隔离层上的栅极和至少一个浮栅，该栅极和至少一个浮栅为双层结构，其中上层为导电层，下层为第一介质层。
Description
技术领域
本发明涉及宽禁带半导体氮化镓HEMT(高电子迁移率晶体管)器件，具体来说，涉及利用多个绝缘体浮栅结构增加氮化镓HEMT击穿电压的器件结构设计。
背景技术
第三代半导体氮化镓(GaN)的介质击穿电压远远高于第一代半导体硅(Si)或第二代半导体砷化镓(GaAs)，高达3MV/cm，使其电子器件能承受很高的电压。氮化镓异质结结构的沟道具有很高的电子浓度和电子迁移率，这意味着氮化镓高电子迁移率晶体管(HEMT)能在高频率导通高电流，并具有很低的导通电阻。另外，氮化镓是宽禁带半导体，能工作在较高的温度。这些特性使氮化镓HEMT特别适用于制造高频的高功率射频器件和高耐压的开关器件。
氮化镓HEMT器件属于一种平面沟道场效应晶体管，电场会聚集在栅极靠漏极方向的边沿，形成一个电场尖峰。当栅极和漏极之间施加的电压逐步增加，导致这个峰值电场高于氮化镓材料的临界电场时，器件就会被击穿而失效。由于器件的承压是栅极和漏极间电场的积分，相对于均匀分布的电场，栅极边沿的电场峰值越尖锐，器件承受的击穿电压就越小。为了提高器件工作电压，几种常用的缓解栅极边沿的电场尖峰的方法包括：采用场板结构的栅极；在栅极和漏极之间添加浮栅等。
开关器件经常使用在栅极和漏极之间添加浮栅的方法来提高工作电压。图1显示了在氮化镓HEMT上采用这种结构和其对应的电场分布的示意图。浮栅的使用在栅极和漏极之间增加了几个电场尖峰。如果不使用浮栅，电场就只会在栅极边沿形成一个尖峰，其对应的能承受的最高电压就是如图所示的灰色三角区域的面积，也就是电场的积分。添加浮栅后，增加的几个电场尖峰扩大了这个电场积分面积，即升高了击穿电压。
然而，在HEMT结构中，浮栅和其下的半导体(在图1中为AlGaN)形成的是肖特基接触。肖特基接触电极的缺点是在负偏压时漏电流比较高。由于这种漏电流，自由电荷不能在金属浮栅上充分聚集，结果是在浮栅边沿的电场峰值降低。在采用浮栅结构的HEMT中，由于浮栅上存在着漏电流，将导致浮栅产生的电场尖峰的峰值小于理论预计，见图1中虚线所示的电场强度分布。较低的电场峰值意味着其积分所得电压也小于理想情况下的计算。情况严重时，靠近漏极的几个浮栅甚至起不到帮助提高击穿电压的作用(图1)。
发明内容
为了解决上述现有技术中存在的问题，本发明提供了HEMT器件，以及用于制造HEMT器件的方法。
根据本发明的一个方面，提供了一种HEMT器件，包括：在衬底上的半导体层；在上述半导体层上的隔离层；与上述半导体层接触的源极和漏极；以及在上述隔离层上的栅极和至少一个浮栅，该栅极和至少一个浮栅为双层结构，其中上层为导电层，下层为第一介质层。
根据本发明的另一个方面，提供了一种用于制造HEMT器件的方法，包括以下步骤：在衬底上沉积半导体层；在上述半导体层上沉积隔离层；形成与上述半导体层接触的源极和漏极；在上述隔离层上的上述源极和漏极之间的区域上沉积第一介质层；在上述第一介质层上形成栅极导体和至少一个浮栅导体；以及将上述栅极导体和至少一个浮栅导体作为掩模，蚀刻上述第一介质层，以形成由上述栅极导体和上述第一介质层构成的叠层栅极，和由上述至少一个浮栅导体和上述第一介质层构成的至少一个叠层浮栅。
优选，上述用于制造HEMT器件的方法还包括：在上述隔离层上覆盖第二介质层，其中上述第二介质层可以完全包裹上述叠层栅极和至少一个叠层浮栅，也可以覆盖在上述叠层栅极和至少一个叠层浮栅之上。
附图说明
相信通过以下结合附图对本发明具体实施方式的说明，能够使人们更好地了解本发明上述的特点、优点和目的，其中：
图1示出了以前的设计，即以前的浮栅结构氮化镓HEMT。
图2示出了本发明的低栅极漏电流、低电流崩塌效应的浮栅结构氮化镓HEMT结构。
图3A-3D示出了制造本发明的氮化镓HEMT器件的工艺流程图。
图4示出了本发明的一种变形：不采用埋栅形式栅极(和浮栅)的结构。
图5示出了本发明的一种变形：具有场板的栅极(和浮栅)结构。
图6示出了本发明的一种变形：在AlGaN隔离层上刻槽的、带场板的栅极结构。
具体实施方式
下面就结合附图对本发明的各个优选实施例进行详细的说明。
图2为本发明氮化镓增强型场效应管结构。生长氮化镓材料的基片12一般是Sapphire，SiC或硅。成核层13生长在基片12上；基片12上是GaN缓冲层14；在缓冲层上是AlGaN隔离层15。两个欧姆接触分别形成场效应管的源极22和漏极23。源极22和漏极23之间的区域，器件表面被SiN介质32完全覆盖。在SiN介质中靠近AlGaN表面的位置，包裹着双层栅极结构。栅极的上层是导电的金属24；下层是SiO2介质33，而且SiO2介质只存在于栅极金属24之下。称这种栅极完全被介质包裹的结构为埋栅结构。在栅极和漏极之间，平行分布着一个或多个浮栅。这些浮栅的结构和栅极一致，同样是双层结构：上层是导电的金属；下层是SiO2介质，而且SiO2介质只存在于栅极金属之下；另外这些浮栅也完全被SiN介质32包裹。与栅极不同的是，这些浮栅与外界没有电连接，在电位上是浮空的，所以被称为浮栅。
在某些情况下，最接近栅极的浮栅和源极直接电连通起来。这样相当于在栅极靠漏极的方向加入了一个电场屏障，可以大幅度地降低栅极上的电场尖峰，从而进一步提高器件的耐压。
实际从整体上看，在金属栅极(和浮栅)下是两层复合介质。SiN层在下，和AlGaN层直接接触，起到表面钝化的作用，减小甚至消除电流崩塌效应。这层SiN介质可由任何可降低器件电流崩塌效应的介质替代。SiO2层在上，紧贴栅极(和浮栅)金属，起到降低栅极(和浮栅)漏电流的作用。这层SiO2介质可由任何可降低栅极漏电电流的介质替代。如前所述，只有大幅度地降低浮栅的漏电流，才能使自由电荷在金属浮栅上充分聚集，维持在浮栅边沿的电场峰值。正是这些浮栅引起的电场尖峰扩大了栅极和漏极间的电场积分面积，从而提高了器件的击穿电压。
为了增加器件的跨导，栅极离沟道(在氮化镓HEMT中就是二维电子气2DEG位置)的距离应越小越好。这就要求本发明器件的金属栅极下的双层介质的总厚度越小越好。一般来说，金属栅极下的SiN层应在10nm左右，而SiO2层在5～10nm左右。
但是对浮栅来说，它离沟道越近，器件的导通电阻就越大，因此希望浮栅不要太靠近沟道。另一方面，浮栅离沟道越近，它对沟道内电荷的影响越大，引起的电场尖峰峰值越高，则器件的耐压值越高。所以浮栅下的介质厚度可以不和栅极的一样，其具体值需要优化获得。
图3给出了本发明器件的一种制造流程。在形成欧姆接触之后，首先是沉积一层厚度10nm左右的SiN，然后立即沉积一层厚度5～10nm左右的SiO2(图3A)。下一步是沉积栅极金属(图3B)。接着以栅极金属为自对准工艺的掩膜，用干法刻蚀的方法刻蚀掉SiO2层，仅仅保留栅极金属下的SiO2(图3C)。由于SiO2的刻蚀速度高于SiN的刻蚀速度，这种选择性的刻蚀比较容易控制。少许的SiN过刻蚀也可在下一步得到弥补。制造流程的最后一步是整个器件的SiN表面钝化。第一次沉积的SiN和第一次沉积的SiN融合，将SiO2层和栅极金属包裹起来(图3D)。
本发明的一种变形是不采用埋栅形式的结构，如图4所示。栅极(和浮栅)金属下只有一层SiO2介质，而且SiO2介质只存在于栅极(和浮栅)金属之下。整个器件的沟道区被SiN介质覆盖，钝化AlGaN表面，降低器件电流崩塌效应。在这种结构中，由于栅极(和浮栅)金属下少了一层介质，金属离沟道(在氮化镓HEMT中就是二维电子气2DEG位置)的距离较小，器件具有更高的跨导。
本发明的另一种变形是带场板结构的栅极(和浮栅)，如图5所示。栅极(和浮栅)金属下的SiN层不是平面结构，而是在金属中间的位置，SiN层刻蚀成槽，形成场板栅极结构。在平面形式场效应晶体管中，电场会聚集在普通结构的栅极(图2)靠漏极方向的边沿。而场板结构可以降低在这个位置的电场集中，提高器件的使用电压，并缓解电流崩塌效应。
本发明的另一种变形是也带场板结构的栅极，但是场板结构的刻槽深入到AlGaN隔离层15中，如图6所示。由于栅极(和浮栅)金属离沟道(2DEG)的距离比上一种变形的器件结构更接近，有助于提高器件的跨导，同时又保留了栅极(和浮栅)金属下的SiN层，降低了器件电流崩塌效应。这种变形的制造流程与上一种变形基本一致，只是在场板结构干法刻槽时，在SiN层刻蚀完成后，用氯基等离子继续刻蚀AlGaN隔离层15至一定的深度。后续流程与上一种变形完全相同。
以上虽然通过一些示例性的实施例对本发明的HEMT器件以及用于制造HEMT器件的方法进行了详细的描述，但是以上这些实施例并不是穷举的，本领域技术人员可以在本发明的精神和范围内实现各种变化和修改。因此，本发明并不限于这些实施例，本发明的范围仅以所附权利要求书为准。
Claims (18)
1.一种HEMT器件，包括：
在衬底上的半导体层；
在上述半导体层上的隔离层；
与上述隔离层接触的源极和漏极；以及
在上述隔离层上的栅极和至少一个浮栅，该栅极和至少一个浮栅为双层结构，其中上层为导电层，下层为第一介质层。
2.根据权利要求1所述的HEMT器件，还包括在上述隔离层上的上述源极和漏极之间的区域上的第二介质层。
3.根据权利要求2所述的HEMT器件，其中，上述第二介质层完全包裹上述栅极和至少一个浮栅。
4.根据权利要求2所述的HEMT器件，其中，除了在上述隔离层与上述栅极和至少一个浮栅之间的区域，上述第二介质层包裹上述栅极和至少一个浮栅。
5.根据权利要求1-4中任何一项所述的HEMT器件，其中上述半导体层包括GaN。
6.根据权利要求1-4中任何一项所述的HEMT器件，其中上述第一介质层包括可降低栅极漏电流的介质材料。
7.根据权利要求6所述的HEMT器件，其中上述第一介质层包括SiO2。
8.根据权利要求2-4中任何一项所述的HEMT器件，其中上述第二介质层包括可降低器件电流崩塌效应的介质材料。
9.根据权利要求8所述的HEMT器件，其中上述第二介质层包括SiN。
10.根据权利要求1-4中任何一项所述的HEMT器件，还包括在上述半导体层中形成的二维电子气。
11.一种用于制造HEMT器件的方法，包括以下步骤：
在衬底上沉积半导体层；
在上述半导体层上沉积隔离层；
形成与上述隔离层接触的源极和漏极；
在上述隔离层上的上述源极和漏极之间的区域上沉积第一介质层；
在上述第一介质层上形成栅极导体和至少一个浮栅导体；以及
将上述栅极导体和至少一个浮栅导体作为掩模，蚀刻上述第一介质层，以形成由上述栅极导体和上述第一介质层构成的叠层栅极，和由上述至少一个浮栅导体和上述第一介质层构成的至少一个叠层浮栅。
12.根据权利要求11所述的方法，还包括在上述隔离层上的上述源极和漏极之间的区域上沉积第一介质层的步骤之前，在上述隔离层上的上述源极和漏极之间的区域上沉积第二介质层的步骤。
13.根据权利要求11或12所述的方法，还包括在上述蚀刻上述第一介质层的步骤之后，在上述第一介质层被蚀刻掉的区域上沉积第二介质层，以用上述第二介质层包裹上述叠层栅极和至少一个叠层浮栅。
14.根据权利要求11或12所述的方法，其中上述半导体层包括GaN。
15.根据权利要求11或12所述的方法，其中上述第一介质层包括可降低栅极漏电流的介质材料。
16.根据权利要求15所述的方法，其中上述第一介质层包括Si02。
17.根据权利要求11或12所述的方法，其中上述第二介质层包括可降低器件电流崩塌效应的介质材料。
18.根据权利要求17所述的方法，其中上述第二介质层包括SiN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100986585A CN101320751B (zh) | 2007-06-06 | 2008-06-05 | Hemt器件及其制造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710018008.0 | 2007-06-06 | ||
| CN200710018008 | 2007-06-06 | ||
| CN2008100986585A CN101320751B (zh) | 2007-06-06 | 2008-06-05 | Hemt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101320751A CN101320751A (zh) | 2008-12-10 |
| CN101320751B true CN101320751B (zh) | 2010-08-25 |
Family
ID=40180691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100986585A Active CN101320751B (zh) | 2007-06-06 | 2008-06-05 | Hemt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101320751B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102013437B (zh) * | 2009-09-07 | 2014-11-05 | 苏州捷芯威半导体有限公司 | 半导体器件及其制造方法 |
| JP6014984B2 (ja) * | 2011-09-29 | 2016-10-26 | 富士通株式会社 | 半導体装置及びその製造方法 |
| CN102427085B (zh) * | 2011-11-18 | 2014-04-16 | 中国科学院苏州纳米技术与纳米仿生研究所 | Ⅲ族氮化物增强型hemt器件 |
| US9245879B2 (en) * | 2012-06-29 | 2016-01-26 | Power Integrations, Inc. | Static discharge system |
| US10192981B2 (en) | 2012-06-29 | 2019-01-29 | Power Integrations, Inc. | Switching device with charge distribution structure |
| CN104201200B (zh) * | 2014-08-27 | 2017-07-28 | 电子科技大学 | 一种具有电偶极层结构的氮化镓基异质结场效应晶体管 |
| US9553155B2 (en) * | 2015-02-04 | 2017-01-24 | Infineon Technologies Austria Ag | Semiconductor device and method |
| CN106158952A (zh) * | 2016-09-26 | 2016-11-23 | 南方科技大学 | 一种高电子迁移率晶体管及制备方法 |
| CN106158953A (zh) * | 2016-09-26 | 2016-11-23 | 南方科技大学 | 一种高电子迁移率晶体管及制备方法 |
| WO2018054377A1 (zh) * | 2016-09-26 | 2018-03-29 | 南方科技大学 | 高电子迁移率晶体管及制备方法 |
| CN106158954A (zh) * | 2016-09-26 | 2016-11-23 | 南方科技大学 | 一种高电子迁移率晶体管及制备方法 |
| CN108630678B (zh) * | 2017-03-24 | 2021-07-13 | 台达电子工业股份有限公司 | 半导体装置 |
| CN107248525B (zh) * | 2017-06-23 | 2020-08-21 | 深圳市晶相技术有限公司 | 氮化镓半导体器件及其制备方法 |
| CN110690281B (zh) * | 2018-07-05 | 2023-08-08 | 苏州捷芯威半导体有限公司 | 半导体器件及制造方法 |
-
2008
- 2008-06-05 CN CN2008100986585A patent/CN101320751B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101320751A (zh) | 2008-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101320751B (zh) | Hemt器件及其制造方法 | |
| JP6999197B2 (ja) | 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 | |
| US9431527B1 (en) | Enhancement mode high electron mobility transistor | |
| CN105164811B (zh) | 半导体器件的电极及其形成方法 | |
| CN108028273B (zh) | 半导体装置和制造半导体装置的方法 | |
| CN103441144A (zh) | Hemt器件及其制造方法 | |
| JP2014508413A (ja) | 低伝導電界制御素子を有する半導体デバイス | |
| CN104022151B (zh) | 半导体器件及其制造方法 | |
| US10541313B2 (en) | High Electron Mobility Transistor with dual thickness barrier layer | |
| WO2020107754A1 (zh) | 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备 | |
| CN112635545B (zh) | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 | |
| CN102315262B (zh) | 半导体器件及其制造方法 | |
| CN103872145A (zh) | 一种GaN异质结功率二极管 | |
| CN103730490A (zh) | 一种具有垂直导电沟道的半导体装置及其制备方法 | |
| CN108807524A (zh) | 半导体器件及其制造方法 | |
| US10283598B2 (en) | III-V heterojunction field effect transistor | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN107393954B (zh) | 一种GaN异质结纵向场效应管 | |
| CN201829506U (zh) | 半导体器件 | |
| CN109742144B (zh) | 一种槽栅增强型mishemt器件及其制作方法 | |
| CN101924129B (zh) | 一种场效应晶体管 | |
| CN116581144A (zh) | 宽禁带半导体材料构成的槽栅mosfet器件及其制造方法 | |
| CN110085674A (zh) | 一种垂直功率器件及其制作方法 | |
| CN102315261B (zh) | 半导体器件及其制造方法 | |
| CN113394283B (zh) | 具有复合层结构的高压hemt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SUZHOU DYNAX SEMICONDUCTOR INC. Free format text: FORMER OWNER: XI AN DYNAX SEMICONDUCTOR CO., LTD. Effective date: 20130326 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 710075 XI AN, SHAANXI PROVINCE TO: 215300 SUZHOU, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130326 Address after: 215300 No. 18 Feng Feng Road, Yushan Town, Jiangsu, Kunshan Patentee after: Suzhou Dynax High-Energy Semiconductor Co., Ltd. Address before: 710075 innovation building, No. 25, Gaoxin Road, Xi'an hi tech Zone, Shaanxi, N701 Patentee before: Xi'an Nengxun Micro-Electronics Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SUZHOU JIEXINWEI SEMICONDUCTOR CO., LTD. Free format text: FORMER OWNER: SUZHOU DYNAX SEMICONDUCTOR INC. Effective date: 20140917 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 215300 SUZHOU, JIANGSU PROVINCE TO: 215123 SUZHOU, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140917 Address after: 20 517B room, 99 northwest zone, Jinji Lake Road, Suzhou Industrial Park, Jiangsu, 215123 Patentee after: Suzhou Jiexinwei Semiconductor Technology Co., Ltd. Address before: 215300 No. 18 Feng Feng Road, Yushan Town, Jiangsu, Kunshan Patentee before: Suzhou Dynax High-Energy Semiconductor Co., Ltd. |