CN108630678B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108630678B
CN108630678B CN201710828660.2A CN201710828660A CN108630678B CN 108630678 B CN108630678 B CN 108630678B CN 201710828660 A CN201710828660 A CN 201710828660A CN 108630678 B CN108630678 B CN 108630678B
Authority
CN
China
Prior art keywords
electrode
pad
source
protection circuit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710828660.2A
Other languages
English (en)
Other versions
CN108630678A (zh
Inventor
林立凡
彭柏瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co.,Ltd.
Original Assignee
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/468,133 external-priority patent/US10665709B2/en
Application filed by Delta Electronics Inc filed Critical Delta Electronics Inc
Publication of CN108630678A publication Critical patent/CN108630678A/zh
Application granted granted Critical
Publication of CN108630678B publication Critical patent/CN108630678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供一种半导体装置，包含基板、功率元件、保护电路、介电层、漏极垫、源极垫与栅极垫。功率元件置于基板上。功率元件包含漏极电极、源极电极与栅极电极。保护电路置于基板上，且具有第一端与第二端。介电层置于功率元件与保护电路上。漏极垫置于介电层上且电性连接至功率元件的漏极电极。源极垫置于介电层上且电性连接至功率元件的源极电极以及第一端。栅极垫置于介电层上且电性连接至功率元件的栅极电极以及第二端。至少部分的保护电路置于源极垫、栅极垫或漏极垫下。本公开提供的半导体装置不会浪费布局面积，可以维持小的布局面积。

Description

半导体装置
技术领域
本发明涉及微电子技术领域，具体而言，涉及一种半导体装置。
背景技术
随着半导体工艺的快速进步，越来越小的晶体管与其他集成电路被制造。然而，这些装置的微小化亦增加其受到静电损害的危险。当累积在一物体上(举例而言，人体或仪器的一部分)的静电带电粒子与另一物体(例如为一功率元件)导通时，便会引起静电放电(Electrostatic discharge(ESD))。这些带电粒子的导通，不论是通过过大电流产生的过电压压力或通过热压力，通常会使得装置损坏。因此，有必要在装置内提供充足的静电放电的保护，使所产生的静电具有一泄电流的路径。
发明内容
本发明的一实施方式提供一种半导体装置，包含基板、功率元件、保护电路、介电层、漏极垫、源极垫与栅极垫。功率元件置于基板上。功率元件包含漏极电极、源极电极与栅极电极。保护电路置于基板上，且具有第一端与第二端。介电层置于功率元件与保护电路上。漏极垫置于介电层上且电性连接至功率元件的漏极电极。源极垫置于介电层上且电性连接至功率元件的源极电极以及第一端。栅极垫置于介电层上且电性连接至功率元件的栅极电极以及第二端。至少部分的保护电路置于源极垫、栅极垫或漏极垫下。
在一或多个实施方式中，半导体装置还包含第一保护电路垫，置于介电层上。第一保护电路垫电性连接第一端且被源极垫环绕。
在一或多个实施方式中，第一保护电路垫通过电线连接至源极垫。
在一或多个实施方式中，半导体装置还包含第二保护电路垫，置于介电层上。第二保护电路垫电性连接第二端且被源极垫环绕。
在一或多个实施方式中，半导体装置还包含第一保护电路垫与第二保护电路垫。第一保护电路垫置于介电层上，且电性连接保护电路的第一端。第二保护电路垫置于介电层上，且电性连接保护电路的第二端。至少部分的源极垫置于第一保护电路垫与第二保护电路垫之间。
在一或多个实施方式中，源极垫包含主体部与至少一分支部。主体部覆盖保护电路。分支部置于功率元件的源极电极上，且连接至主体部。
在一或多个实施方式中，至少部分的保护电路置于源极垫下。
在一或多个实施方式中，至少部分的保护电路置于栅极垫下。
在一或多个实施方式中，保护电路包含保护主动元件、第一电容、第二电容与电阻。保护主动元件具有源极电极、漏极电极与栅极电极。保护主动元件的源极电极电性连接至保护电路的第一端，且保护主动元件的漏极电极电性连接至保护电路的第二端。第一电容电性连接保护主动元件的漏极电极与栅极电极。第二电容电性连接保护主动元件的源极电极与栅极电极。电阻电性连接保护主动元件的源极电极与栅极电极。
在一或多个实施方式中，第一电容包含下电极与上电极。下电极电性连接至保护主动元件的栅极电极。上电极电性连接至保护主动元件的漏极电极。
在一或多个实施方式中，第一电容的下电极与保护主动元件的栅极电极一体成型。
在一或多个实施方式中，第二电容包含下电极与上电极。下电极电性连接至保护主动元件的栅极电极。上电极电性连接至保护主动元件的源极电极。
在一或多个实施方式中，第二电容的下电极与保护主动元件的栅极电极一体成型。
在一或多个实施方式中，保护电路包含第一电路与第二电路。第二电路电性连接且镜像对称于第一电路。
在一或多个实施方式中，保护电路包含保护主动元件、二极管与电阻。保护主动元件包含源极电极、漏极电极与栅极电极。保护主动元件的源极电极电性连接至第一端，且保护主动元件的漏极电极电性连接至第二端。二极管电性连接至保护主动元件的漏极电极与栅极电极。电阻电性连接至保护主动元件的源极电极与栅极电极。
在一或多个实施方式中，二极管包含主动层、源极电极、漏极电极与栅极电极。源极电极、漏极电极与栅极电极置于主动层上。二极管的漏极电极电性连接至二极管的栅极电极。
在一或多个实施方式中，功率元件还包含主动层。功率元件的源极电极、漏极电极与栅极电极置于主动层上。源极垫于主动层上的投影形成源极垫区域，功率元件的漏极电极于主动层上的投影形成漏极区域。源极垫区域与漏极区域的重叠区域的面积小于或等于40％的漏极区域的面积。
在一或多个实施方式中，漏极垫于主动层上的投影形成漏极垫区域，功率元件的源极电极于主动层上的投影形成源极区域，漏极垫区域与源极区域的重叠区域的面积小于或等于40％的源极区域的面积。
在一或多个实施方式中，保护电路还包含保护主动元件，包含主动层、源极电极、漏极电极、栅极电极、栅极总线、源极金属层与漏极金属层。源极电极、漏极电极与栅极电极置于主动层上。栅极总线置于主动层上且电性连接栅极电极。源极金属层置于源极电极上且电性连接源极电极。源极金属层包含主体部与至少一分支部。分支部置于保护主动元件的源极电极上，且电性连接至保护主动元件的源极电极与主体部。漏极金属层置于漏极电极上且电性连接漏极电极。
在一或多个实施方式中，保护电路包含电阻，包含主动路径、绝缘区、第一端与第二端。主动路径包含二维电子气通道。绝缘区围绕主动路径。第一端与第二端分别置于主动路径的两端。
在上述的实施方式中，保护电路连接功率元件，以避免功率元件在人为操作时，静电瞬间放电造成损坏。另外，因至少部分的保护电路置于栅极垫、源极垫或漏极垫下，因此半导体装置不会浪费其布局面积，以维持小的布局面积。
附图说明
图1为本发明一实施方式的半导体装置的上视图。
图2为图1的半导体装置的电路图。
图3为图1的保护电路根据一些实施方式的电路图。
图4A为图3的保护主动元件根据一些实施方式的上视图。
图4B为沿着图4A的线段4B-4B的剖面图。
图5A为图3的电阻于一些实施方式的上视图。
图5B为沿着图5A的线段5B-5B的剖面图。
图6A为图3的第一电容与第二电容于一些实施方式的上视图。
图6B为沿着图6A的线段6B-6B的剖面图。
图7A为图3的保护电路以及图1的源极垫与栅极垫于一些实施方式的上视图。
图7B为沿着图7A的线段I-I与II-II的剖面图。
图8为沿图1的线段I-I、II-II与III-III的剖面图。
图9A为图3的保护电路根据另一些实施方式的上视图。
图9B为沿着图9A的线段I-I、II-II与III-III的剖面图。
图10A为图1的保护电路以及图1的源极垫于一些实施方式的上视图。
图10B为图10A的保护电路的电路图。
图11为图1的保护电路于一些其他实施方式的电路图。
图12A为图11的二极管于一些实施方式的上视图。
图12B为沿着图12A的线段12B-12B的剖面图。
图13A为图11的保护电路根据一些实施方式的上视图。
图13B为沿图13A的线段I-I与II-II的剖面图。
图14A为图11的保护电路以及图1的源极垫于一些实施方式的上视图。
图14B为沿着图14A的线段I-I与II-II的剖面图。
图15A为图1的保护电路以及源极垫于一些实施方式的上视图。
图15B为图15A的保护电路的电路图。
图16与图17为本发明依照一些实施方式的半导体装置的上视图。
附图标记说明：
100：基板
200：功率元件
210、312、312’、412：源极电极
212：下源极部
214：上源极部
216、226、381、382、383、384、385、431、433、435、437、439、604、704：连接柱
218：源极区域
220、314、314’、414：漏极电极
222：下漏极部
224：上漏极部
228：漏极区域
230、316、316’、416：栅极电极
235、317、417：P型层
270、318、318’：栅极总线
272：下栅极部
274：上栅极部
300：保护电路
300a、300c：第一电路
300b、300d：第二电路
302、356、356’、402、402’：第一端
304、358、358’、404、404’：第二端
322、422：主动层
322a、422a：通道层
322b、422b：阻障层
322c、322d、354、422c：绝缘区
324、424：二维电子气通道
332、334、336、500：介电层
336a、336b、336c：开口
342、342’：源极金属层
342a、344a、610、710：主体部
342b、344b、620、720：分支部
343：源极柱
344、344’：漏极金属层
345：漏极柱
346、346’、406：连接件
347’、348、349：金属层
352：主动路径
362、366：下电极
364、364’、368、368’：上电极
391、392’、393、394’、395、395’、397、398’：贯穿结构
600：源极垫
650：第一保护电路垫
660：第二保护电路垫
602：源极垫区域
700：漏极垫
702：漏极垫区域
800：栅极垫
910：电线
4B-4B、5B-5B、6B-6B、12B-12B、I-I、II-II、III-III：线段
A1、A2、A3：主动区
C1、C1’：第一电容
C2、C2’：第二电容
D、D’：二极管
L1、L2、L3：长度
O1、O2：重叠区域
R、R’：电阻
T、T’：保护主动元件
具体实施方式
以下将以附图说明本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式示出。
图1为本发明一实施方式的半导体装置的上视图，图2为图1的半导体装置的电路图。在图1与图2中，半导体装置包含基板100、功率元件200、保护电路300、介电层500、源极垫600、漏极垫700与栅极垫800。功率元件200置于基板100上。功率元件200包含至少一源极电极210、至少一漏极电极220与至少一栅极电极230。举例而言，在图1中，功率元件200包含三条源极电极210、三条漏极电极220与五条栅极电极230。保护电路300置于基板100上，且具有第一端302与第二端304。介电层500置于功率元件200与保护电路300上。源极垫600置于介电层500上且电性连接至功率元件200的源极电极210以及保护电路300的第一端302。漏极垫700置于介电层500上且电性连接至功率元件200的漏极电极220。栅极垫800置于介电层500上且电性连接至功率元件200的栅极电极230以及保护电路300的第二端304。至少部分的保护电路300置于栅极垫800、源极垫600或漏极垫700下。换言之，栅极垫800、源极垫600或漏极垫700覆盖至少部分的保护电路300。或者，保护电路300于介电层500上的投影重叠栅极垫800、源极垫600或漏极垫700于介电层500上的投影。举例而言，在图1中，保护电路300置于源极垫600下。
保护电路300可为静电放电(electrostatic discharge,ESD)保护电路。保护电路300连接功率元件200，以避免功率元件200被静电瞬间放电而损坏。另外，因至少部分的保护电路300置于栅极垫800、源极垫600或漏极垫700下，本实施方式的半导体装置不会浪费其布局面积，以维持小的布局面积。
图3为图1的保护电路300根据一些实施方式的电路图。在图3中，保护电路300包含保护主动元件T、电阻R、第一电容C1与第二电容C2。保护主动元件T包含源极电极312、漏极电极314与栅极电极316。保护主动元件T的源极电极312电性连接保护电路300的第一端302，且保护主动元件T的漏极电极314电性连接保护电路300的第二端304。第一电容C1电性连接保护主动元件T的漏极电极314与栅极电极316。第二电容C2电性连接保护主动元件T的源极电极312与栅极电极316。电阻R电性连接保护主动元件T的源极电极312与栅极电极316。在一些实施方式中，保护电路300的第一端302可电性连接至接地端。
图4A为图3的保护主动元件T根据一些实施方式的上视图，而图4B为沿着图4A的线段4B-4B的剖面图。在图4A与图4B中，保护主动元件T包含主动层322、多个源极电极312、多个漏极电极314、多个栅极电极316与栅极总线318。主动层322置于基板100上，且包含主动区A1。源极电极312、漏极电极314与栅极电极316置于主动层322的主动区A1上。源极电极312与漏极电极314交替排列，而栅极电极316分别置于相邻的源极电极312与漏极电极314之间。栅极总线318电性连接栅极电极316。在一些实施方式中，栅极总线318与栅极电极316为一体成型。在一些实施方式中，源极电极312与漏极电极314为欧姆电极。
在一些实施方式中，主动层322包含通道层322a与阻障层322b。阻障层322b置于通道层322a上。二维电子气通道324则形成于通道层322a与阻障层322b之间，且于主动区A1中。阻障层322b可为于通道层322a中引发二维电子气通道324的层。二维电子气通道324形成于通道层322a中，且毗邻于通道层322a与阻障层322b之间的界面。在一些实施方式中，通道层322a的材质可为氮化镓，而阻障层322b的材质可为氮化镓铝。主动层322还包含绝缘区322c，毗邻主动区A1以定义主动区A1的形状。举例而言，在图4A中，绝缘区322c包围主动区A1。绝缘区322c可利用布植离子，如氧、氮、碳等，于主动层322中。在一些其他的实施方式中，绝缘区322c可为浅沟槽绝缘(Shallow Trench Isolation,STI)。
保护主动元件T还包含至少一介电层，置于源极电极312、漏极电极314、栅极电极316与栅极总线318上。举例而言，在图4B中，二层介电层332与334置于源极电极312、漏极电极314、栅极电极316与栅极总线318上。保护主动元件T还包含P型层317，置于栅极电极316与主动层322之间。因此，保护主动元件T可为增强型晶体管。然而在其他的实施方式中，保护主动元件T可为耗尽型晶体管，本发明不以此为限。另外，保护主动元件T还包含介电层336，置于介电层332与主动层322之间。在图4B中，介电层336具有多个开口336a、336b与336c。源极电极312置于开口336a中，漏极电极314置于开口336b中，且P型层317置于开口336c中。
保护主动元件T还包含源极金属层342、漏极金属层344、至少一源极柱343与至少一漏极柱345。举例而言，在图4A中，保护主动元件T包含多个源极柱343与多个漏极柱345。源极金属层342与漏极金属层344置于介电层332与334上。源极金属层342包含主体部342a与至少一分支部342b。举例而言，在图4A中，源极金属层342包含多个分支部342b。源极金属层342的分支部342b分别置于源极电极312上，且源极金属层342的主体部342a连接分支部342b。在一些实施方式中，主体部342a与分支部342b为一体成型。源极柱343置于介电层332与334中且置于源极电极312与源极金属层342的分支部342b之间，以连接源极电极312与分支部342b。漏极金属层344包含主体部344a与至少一分支部344b。举例而言，在图4A中，漏极金属层344包含多个分支部344b。漏极金属层344的分支部344b分别置于漏极电极314上，且漏极金属层344的主体部344a置于栅极总线318上且连接分支部344b。在一些实施方式中，主体部344a与分支部344b为一体成型。漏极柱345置于介电层332与334中且置于漏极电极314与漏极金属层344的分支部344b之间，以连接漏极电极314与分支部344b。应注意的是，在图4A与图4B中的保护主动元件T的结构为例示，并非用以限制本发明。在一些其他的实施方式中，图3的保护主动元件T可具有其他的结构。
图5A为图3的电阻R于一些实施方式的上视图，而图5B为沿着图5A的线段5B-5B的剖面图。在图5A与图5B中，电阻R包含主动路径352、绝缘区354、第一端356与第二端358。绝缘区354具有与图4A与图4B的绝缘区322c相同的结构与材料。第一端356与第二端358分别置于主动路径352的相对两端。在一些实施方式中，主动路径352形成于主动层322上且包含二维电子气通道324，而绝缘区354包围主动路径352以定义主动路径352的形状。电阻R的电阻值由主动路径352的长度决定。亦即，电阻R的电阻值随着主动路径352的长度增加而增加。第一端356与第二端358置于主动层322上，且可为欧姆电极。应注意的是，在图5A与图5B中的电阻R的结构为例示，并非用以限制本发明。在一些其他的实施方式中，图3的电阻R可具有其他的结构。
图6A为图3的第一电容C1与第二电容C2于一些实施方式的上视图，而图6B为沿着图6A的线段6B-6B的剖面图。在图6A与图6B中，第一电容C1包含下电极362与上电极364。下电极362置于介电层336与332之间，且上电极364置于介电层332与334之间。下电极362重叠上电极364以形成第一电容C1。另外，第二电容C2包含下电极366与上电极368。下电极366置于介电层336与332之间，且上电极368置于介电层332与334之间。下电极366重叠上电极368以形成第二电容C2。在一些实施方式中，第一电容C1的下电极362与第二电容C2的下电极366为一体成型，然而本发明不以此为限。另外，应注意的是，在图6A与图6B中的第一电容C1与第二电容C2的结构为例示，并非用以限制本发明。在一些其他的实施方式中，图3的第一电容C1与第二电容C2可具有其他的结构。
图7A为图3的保护电路300以及图1的源极垫600与栅极垫800于一些实施方式的上视图，而图7B为沿着图7A的线段I-I与II-II的剖面图。保护主动元件T电性连接电阻R。详细而言，保护主动元件T的栅极电性连接至电阻R的第一端356。一连接件346置于介电层332与334上。一连接柱381置于介电层332与334中，且位于连接件346与保护主动元件T的栅极总线318之间。一连接柱382置于介电层332与334中，且位于连接件346与电阻R的第一端356之间。如此一来，保护主动元件T的栅极通过连接柱381、连接件346与连接柱382电性连接至电阻R的第一端356。在图7B中，栅极总线318置于介电层336与332之间。另外，保护主动元件T的源极电性连接电阻R的第二端358。举例而言，介电层500置于介电层334上且覆盖连接件346与源极金属层342，而源极垫600置于介电层500上。至少一贯穿结构395置于介电层500中且位于源极垫600与源极金属层342之间，以连接源极垫600与源极金属层342。在本实施方式中，源极垫600可为保护电路300的第一端302(如图2所示)。另外，一金属层348置于介电层334与500之间，一连接柱383置于介电层332与334中且位于金属层348与第二端358之间，而一贯穿结构393置于介电层500中且位于源极垫600与金属层348之间。因此，电阻R的第二端358可通过连接柱383、金属层348与贯穿结构393而电性连接至源极垫600，因此，保护主动元件T的与电阻R的第二端358皆电性连接至源极垫600。
保护主动元件T电性连接第一电容C1。详细而言，保护主动元件T的栅极电性连接至第一电容C1的下电极362(如图6A示)。举例而言，保护主动元件T的栅极总线318与第一电容C1的下电极362为一体成型，如图7A所示。保护主动元件T的漏极电性连接至第一电容C1的上电极364。举例而言，一连接柱384置于漏极金属层344与第一电容C1的上电极364之间，以连接漏极金属层344与上电极364。另外，漏极金属层344还通过贯穿结构397而电性连接至栅极垫800，其置于介电层500上以作为保护电路300的第二端304(如图2所示)。贯穿结构397置于介电层500中且于栅极垫800与漏极金属层344之间。
保护主动元件T电性连接第二电容C2。保护主动元件T的栅极电性连接至第二电容C2的下电极366(如图6A所示)。举例而言，保护主动元件T的栅极总线318、第一电容C1的下电极362以及第二电容C2的下电极366为一体成型，如图7A所示。保护主动元件T的源极电性连接至第二电容C2的上电极368。举例而言，一金属层349置于介电层334与500之间，一连接柱385置于金属层349与第二电容C2的上电极368之间，以连接金属层349与上电极368。另外，一贯穿结构391置于源极垫600与金属层349之间，以连接源极垫600与金属层349。因此第二电容C2的上电极368可通过连接柱385、金属层349、贯穿结构391、源极垫600与贯穿结构395而电性连接至源极金属层342。应注意的是，在图7A与图7B中的保护电路300的连接架构为例示，并非用以限制本发明。
图8为沿图1的线段I-I、II-II与III-III的剖面图。请参照图1与图8。功率元件200包含源极电极210、漏极电极220、栅极电极230与栅极总线270。源极电极210、漏极电极220、栅极电极230与栅极总线270置于主动层322上。主动层322还包含主动区A2与绝缘区322d。绝缘区322d包围主动区A2，以定义主动区A2的形状，而绝缘区322d可具有与图4A、图4B的绝缘区322c相似的材料。源极电极210、漏极电极220与栅极电极230置于主动区A2上，而栅极总线270置于绝缘区322d上且位于介电层332与336之间。源极电极210与漏极电极220交替排列，而栅极电极230分别置于相邻的源极电极210与漏极电极220之间。在一些实施方式中，功率元件200还包含P型层235，置于栅极电极230与主动层322之间。P型层235的材质可为P型材料，例如P型氮化镓或其他合适的材料。因此，图8的功率元件200为增强型晶体管。然而，在其他的实施方式中，功率元件200可为耗尽型晶体管，而本发明不以此为限。
至少一源极电极210包含下源极部212与上源极部214。下源极部212置于主动层322与介电层332之间，而上源极部214置于介电层334与500之间。至少一连接柱216置于介电层332与334中，且置于下源极部212与上源极部214之间，以连接下源极部212与上源极部214。上源极部214置于栅极电极230上，然而与栅极电极230绝缘。
至少一漏极电极220包含下漏极部222与上漏极部224。下漏极部222置于主动层322与介电层332之间，而上漏极部224置于介电层334与500之间。至少一连接柱226置于介电层332与334中，且置于下漏极部222与上漏极部224之间，以连接下漏极部222与上漏极部224。
栅极电极230电性连接至栅极总线270。详细而言，栅极总线270包含下栅极部272与上栅极部274。下栅极部272置于介电层332与336之间，而上栅极部274置于介电层334与500之间。栅极电极230连接至下栅极部272。在一些实施方式中，栅极电极230和下栅极部272为一体成型。至少一连接柱置于介电层332与334中，且位于下栅极部272与上栅极部274之间，以连接下栅极部272与上栅极部274。在图7A的实施方式中，功率元件200的栅极总线270的上栅极部274连接至保护电路300(如图7A所示)的漏极金属层344，因此功率元件200的栅极电性连接至保护电路300的漏极。
栅极垫800置于介电层500与栅极总线270的上栅极部274上。至少一贯穿结构397置于介电层500中，且位于上栅极部274与栅极垫800之间，以连接上栅极部274与栅极垫800。在图7A的实施方式中，栅极垫800为保护电路300的第二端304(如图2所示)。
源极垫600置于介电层500上且包含主体部610与至少一分支部620。举例而言，在图1中，源极垫600包含三个分支部620。主体部610覆盖保护电路300。分支部620置于上源极部214且连接至主体部610。至少一连接柱604置于介电层500中且置于源极垫600与上源极部214以连接源极垫600与上源极部214。在图7A的实施方式中，源极垫600为保护电路300的第一端302。
漏极垫700置于介电层500上且包含主体部710与至少一分支部720。举例而言，在图1中，漏极垫700包含三个分支部720。分支部720置于漏极电极220的上漏极部224且连接至主体部710。至少一连接柱704置于介电层500中且置于漏极垫700与上漏极部224之间以连接漏极垫700与上漏极部224。
在图1中，源极垫600在主动层322的投影形成源极垫区域602，而漏极电极220在主动层322的投影形成漏极区域228。源极垫区域602重叠至少部分的漏极区域228，且源极垫区域602与漏极区域228的重叠区域O1的面积小于或等于40％的漏极区域228。举例而言，在图1中，重叠区域O1具有一长度L1，而漏极电极220具有一长度L2，长度L1小于或等于长度L2的40％。
漏极垫700在主动层322的投影形成漏极垫区域702，而源极电极210在主动层322的投影形成源极区域218。漏极垫区域702重叠至少部分的源极区域218，且漏极垫区域702与源极区域218的重叠区域O2的面积小于或等于40％的源极区域218。举例而言，在图1中，重叠区域O2具有一长度L3，而源极电极210具有一长度L2，长度L3小于或等于长度L2的40％。
图9A为图3的保护电路300根据另一些实施方式的上视图，而图9B为沿着图9A的线段I-I、II-II与III-III的剖面图。保护主动元件T电性连接至电阻R。详细而言，保护主动元件T的栅极电性连接至电阻R的第一端356。一连接件346置于介电层332与334上。一连接柱381置于介电层332与334中且位于连接件346与保护主动元件T的栅极总线318之间，而一连接柱382置于介电层332与334中且位于连接件346与电阻R的第一端356之间。因此，保护主动元件T的栅极通过连接柱381、连接件346与连接柱382而电性连接至电阻R的第一端356。另外，保护主动元件T的源极电性连接至电阻R的第二端358。举例而言，作为保护电路300的第一端302(参照图2)的第一保护电路垫650置于介电层500上。至少一贯穿结构395置于介电层500中且位于第一保护电路垫650与源极金属层342之间，以连接第一保护电路垫650与源极金属层342。另外，一金属层348置于介电层334与500之间，一连接柱383置于介电层332与334中且位于金属层348与第二端358之间，而一贯穿结构393置于介电层500中且位于保护电路300的第一保护电路垫650与金属层348之间。因此，电阻R的第二端358通过连接柱383、金属层348与贯穿结构393而电性连接至第一保护电路垫650，因此，保护主动元件T的源极与电阻R的第二端358皆电性连接至第一保护电路垫650。
保护主动元件T电性连接至第一电容C1。保护主动元件T的栅极电性连接至第一电容C1的下电极362。举例而言，保护主动元件T的栅极总线318与第一电容C1的下电极362为一体成型，如图9A所示。保护主动元件T的漏极电性连接至第一电容C1的上电极364。举例而言，一连接柱384置于漏极金属层344与第一电容C1的上电极364之间，以连接漏极金属层344与上电极364。另外，漏极金属层344还通过贯穿结构397而电性连接至第二保护电路垫660，其置于介电层500上以作为保护电路300的第二端304(如图2所示)。贯穿结构397置于介电层500中且于第二保护电路垫660与漏极金属层344之间。
保护主动元件T电性连接第二电容C2。保护主动元件T的栅极电性连接至第二电容C2的下电极366。举例而言，保护主动元件T的栅极总线318与第一电容C1的下电极362以及第二电容C2的下电极366为一体成型，如图9A所示。保护主动元件T的源极电性连接至第二电容C2的上电极368。举例而言，一金属层349置于介电层334与500之间，一连接柱385置于金属层349与第二电容C2的上电极368之间，以连接金属层349与上电极368。另外，一贯穿结构391置于第一保护电路垫650与金属层349之间，以连接第一保护电路垫650与金属层349。因此第二电容C2的上电极368可通过连接柱385、金属层349、贯穿结构391、第一保护电路垫650与贯穿结构395而电性连接至源极金属层342。
更进一步的，源极垫600置于介电层500上且环绕第一保护电路垫650与第二保护电路垫660。举例而言，源极垫600毗邻第一保护电路垫650的三个边缘以及第二保护电路垫660的三个边缘，而至少部分的源极垫600置于第一保护电路垫650与第二保护电路垫660之间。应注意的是，图9A与图9B的保护电路300的连结关系仅为例示，并非用以限制本发明。
在一些实施方式中，在测试功率元件200之前，第一保护电路垫650、第二保护电路垫660、源极垫600与栅极垫800互相电性绝缘。由于在测试时，电信号将会流入功率元件200，若功率元件200与保护电路300电性连接的话，电信号将会流入保护电路300而非功率元件200，因而测试可能会失败。通过图9A的架构，可在测试功率元件200时避免漏电问题。而在测试后，一电线910可连接第一保护电路垫650与源极垫600以电性连接保护电路300的第一端302与功率元件200的源极，而另一电线(未示出)可连接第二保护电路垫660与栅极垫800以电性连接保护电路300的第二端304与功率元件200的栅极。
图10A为图1的保护电路300以及图1的源极垫600于一些实施方式的上视图，而图10B为图10A的保护电路300的电路图。在本实施方式中，保护电路300包含第一电路300a与第二电路300b。第一电路300a与图7A的保护电路300具有相似的架构，而第二电路300b的架构与第一电路300a的架构为实质镜像对称。详细而言，第二电路300b包含保护主动元件T’、电阻R’、第一电容C1’与第二电容C2’。保护主动元件T的源极电极312(与源极金属层342)电性连接至电阻R的第二端358、第二电容C2的上电极368、电阻R’的第二端358’、第二电容C2’的上电极368’与保护主动元件T’的源极电极312’(与源极金属层342’)。电阻R’的第一端356’通过连接件346’而电性连接至保护主动元件T’的栅极电极316’(与栅极总线318’)。金属层347’置于第一电容C1’的上电极364’上，且电性连接至第一电容C1’的上电极364’。保护主动元件T’的漏极电极314’(与漏极金属层344’)电性连接至第一电容C1’的上电极364’与保护电路300的第一端302。举例而言，金属层347’通过贯穿结构392’而电性连接至第一端302，而漏极金属层344’通过贯穿结构395’而电性连接至第一端302。其他第二电路300b相关的结构细节与第一电路300a相似，且其他第一电路300a相关的结构细节与图7A与图7B的保护电路300相似，因此便不再赘述。
图11为图1的保护电路300于一些其他实施方式的电路图。在图11中，保护电路300包含保护主动元件T、电阻R与二极管D。保护主动元件T包含源极电极312、漏极电极314与栅极电极316。保护主动元件T的源极电极312电性连接至保护电路300的第一端302，而保护主动元件T的漏极电极314电性连接至保护电路300的第二端304。电阻R电性连接至保护主动元件T的源极电极312与栅极电极316。二极管D电性连接至保护主动元件T的漏极电极314与栅极电极316。在一些实施方式中，保护电路300的第一端302可电性连接至接地端。
图12A为图11的二极管D于一些实施方式的上视图，而图12B为沿着图12A的线段12B-12B的剖面图。在图12A与图12B中，二极管D包含主动层422、第一端402、第二端404、至少一连接件406、源极电极412、多个漏极电极414与多个栅极电极416。主动层422置于基板100上，且包含主动区A3。源极电极412、漏极电极414与栅极电极416置于主动层422的主动区A3上。漏极电极414与栅极电极416交替排列，而一的栅极电极416置于相邻的源极电极412与一的漏极电极414之间。在一些实施方式中，源极电极412与漏极电极414为欧姆电极。二极管D还包含多个P型层417。P型层417置于栅极电极416与主动层422之间。
在一些实施方式中，主动层422包含通道层422a与置于通道层422a上的阻障层422b。二维电子气通道424则形成于通道层422a与阻障层422b之间，且于主动区A3中。主动层422还包含毗邻主动区A3的绝缘区422c，以定义主动区A3的形状。举例而言，在图12A中，绝缘区422c环绕主动区A3。绝缘区422c可与图4A以及图4B的绝缘区322c具有相同的结构和材料。
二极管D的第一端402置于介电层334上，且通过连接柱431电性连接至源极电极412。连接件406置于介电层334上，通过连接柱433电性连接至漏极电极414，且通过连接柱435电性连接至栅极电极416。第二端404置于介电层334上，通过连接柱437电性连接至漏极电极414，且通过连接柱439电性连接至另一个栅极电极416。应注意的是，在图12A与图12B中的二极管D的结构为例示，并非用以限制本发明。在一些其他的实施方式中，图11的二极管D可具有其他的结构。
图13A为图11的保护电路300根据一些实施方式的上视图，而图13B为沿图13A的线段I-I与II-II的剖面图。保护主动元件T电性连接至电阻R与二极管D。详细而言，保护主动元件T的栅极电性连接至电阻R的第一端356以及二极管D的第一端402。连接柱381置于介电层332与334中且位于二极管D的第一端402与保护主动元件T的栅极总线318之间，而连接柱382置于介电层332与334中且位于二极管D的第一端402与电阻R的第一端356之间。因此，保护主动元件T的栅极可通过连接柱381、第一端402与连接柱382而电性连接至二极管D的第一端402与电阻R的第一端356。
更进一步保护主动元件T的源极电性连接至电阻R的第二端358。举例而言，连接柱383置于源极金属层342与电阻R的第二端358之间，以电性连接源极金属层342与第二端358。另外，作为保护电路300的第一端302(参见图11)的源极垫600置于介电层500上。至少一贯穿结构395置于介电层500中且位于源极垫600与源极金属层342之间以连接源极垫600与源极金属层342。因此保护主动元件T的源极与电阻R的第二端358皆电性连接至保护电路300的源极垫600。
保护主动元件T的漏极电性连接至二极管D的第二端404。举例而言，保护主动元件T的漏极金属层344与二极管D的第二端404为一体成型。另外，漏极金属层344还通过贯穿结构397电性连接至栅极垫800，其置于介电层500上并作为保护电路300的第二端304(参见图11)。贯穿结构397置于介电层500中且位于栅极垫800与漏极金属层344之间。漏极金属层344还电性连接至功率元件200(参见图1)的栅极总线270的上栅极部274。应注意的是，图13A与图13B的保护电路300的连接架构为例示，非用以限制本发明。
图14A为图11的保护电路300以及图1的源极垫600于一些实施方式的上视图，而图14B为沿着图14A的线段I-I与II-II的剖面图。保护主动元件T电性连接至电阻R与二极管D。详细而言，保护主动元件T的栅极电性连接至电阻R的第一端356以及二极管D的第一端402。连接柱381置于介电层332与334中且位于二极管D的第一端402与保护主动元件T的栅极总线318之间，而连接柱382置于介电层332与334中且位于二极管D的第一端402与电阻R的第一端356之间。因此，保护主动元件T的栅极可通过连接柱381、第一端402与连接柱382而电性连接至二极管D的第一端402与电阻R的第一端356。
更进一步的，上述保护主动元件T的源极电性连接至电阻R的第二端358。举例而言，一金属层348置于介电层332与334之间，而连接柱383置于金属层348与电阻R的第二端358之间，以电性连接金属层348与第二端358。另外，作为保护电路300的第一端302(参见图11)的第一保护电路垫650置于介电层500上。至少一贯穿结构393置于介电层500中且位于第一保护电路垫650与金属层348之间以连接第一保护电路垫650与金属层348。另外，至少一贯穿结构395置于介电层500中且位于第一保护电路垫650与源极金属层342之间以连接第一保护电路垫650与源极金属层342。因此保护主动元件T的源极与电阻R的第二端358皆电性连接至保护电路300的第一端302。
保护主动元件T的漏极电性连接至二极管D的第二端404。举例而言，保护主动元件T的漏极金属层344与二极管D的第二端404为一体成型。另外，漏极金属层344还通过贯穿结构397而电性连接至第二保护电路垫660，其置于介电层500上并作为保护电路300的第二端304。贯穿结构397置于介电层500中且位于第二保护电路垫660与漏极金属层344之间。另外，源极垫600置于介电层500上且环绕第一保护电路垫650与第二保护电路垫660。举例而言，源极垫600毗邻第一保护电路垫650的三个边缘以及第二保护电路垫660的三个边缘，而至少部分的源极垫600置于第一保护电路垫650与第二保护电路垫660之间。应注意的是，图14A与图14B的保护电路300的连接架构为例示，非用以限制本发明。
图15A为图1的保护电路300以及源极垫600于一些实施方式的上视图，而图15B为图15A的保护电路300的电路图。在本实施方式中，保护电路300包含第一电路300c与第二电路300d。第一电路300c与图13A的保护电路300具有相似的架构，而第二电路300d的架构与第一电路300c的架构为实质镜像对称。详细而言，第二电路300d包含保护主动元件T’、电阻R’与二极管D’。保护主动元件T的源极电极312(与源极金属层342)电性连接至电阻R的第二端358、电阻R’的第二端358’与保护主动元件T’的源极电极312’(与源极金属层342’)。电阻R’的第一端356’电性连接至保护主动元件T’的栅极电极316’(与栅极总线318’)与二极管D’的第一端402’。保护主动元件T’的漏极电极314’(与漏极金属层344’)电性连接至源极垫600与二极管D’的第二端404’。举例而言，第二端404’通过贯穿结构398’而电性连接至源极垫600，而漏极金属层344’通过贯穿结构394’而电性连接至源极垫600。其他第二电路300d相关的结构细节与第一电路300c相似，且其他第一电路300c相关的结构细节与图13A与图13B的保护电路300相似，因此便不再赘述。
图16与图17为本发明依照一些实施方式的半导体装置的上视图。在图16中，至少部分的保护电路300置于栅极垫800下。换言之，栅极垫800覆盖至少部分的保护电路300。或者，保护电路300于介电层500上的投影重叠于栅极垫800于介电层500上的投影。在图17中，至少部分的保护电路300置于漏极垫700下。换言之，漏极垫700覆盖至少部分的保护电路300。或者，保护电路300于介电层500上的投影重叠于漏极垫700于介电层500上的投影。图16与图17的半导体装置的其他结构细节与图1的半导体装置相似，因此便不再赘述。
虽然本发明已以实施方式发明如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的构思和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种半导体装置，包含：
一基板；
一功率元件，置于该基板上，该功率元件包含一漏极电极、一源极电极与一栅极电极；
一保护电路，置于该基板上，且具有一与该功率元件的该源级电极电性连接的第一端与一与该功率元件的该栅极电极电性连接的第二端，其中该保护电路包含：一保护主动元件，具有一源极电极、一漏极电极与一栅极电极，该保护主动元件的该源极电极电性连接至该保护电路的该第一端，且该保护主动元件的该漏极电极电性连接至该保护电路的该第二端；
一介电层，置于该功率元件与该保护电路上；
一漏极垫，置于该介电层上且电性连接至该功率元件的该漏极电极；
一源极垫，置于该介电层上且电性连接至该功率元件的该源极电极以及该保护电路的该第一端；以及
一栅极垫，置于该介电层上且电性连接至该功率元件的该栅极电极以及该保护电路的该第二端，其中至少部分的该保护电路置于该源极垫、该栅极垫或该漏极垫下。
2.如权利要求1所述的半导体装置，还包含一第一保护电路垫，置于该介电层上，其中该第一保护电路垫电性连接该第一端且被该源极垫环绕。
3.如权利要求2所述的半导体装置，其中该第一保护电路垫通过一电线连接至该源极垫。
4.如权利要求1所述的半导体装置，还包含一第二保护电路垫，置于该介电层上，其中该第二保护电路垫电性连接该第二端且被该源极垫环绕。
5.如权利要求1所述的半导体装置，还包含：
一第一保护电路垫，置于该介电层上，且电性连接该保护电路的该第一端；以及
一第二保护电路垫，置于该介电层上，且电性连接该保护电路的该第二端，其中至少部分的该源极垫置于该第一保护电路垫与该第二保护电路垫之间。
6.如权利要求1所述的半导体装置，其中该源极垫包含：
一主体部，覆盖该保护电路；以及
至少一分支部，置于该功率元件的该源极电极上，且连接至该主体部。
7.如权利要求1所述的半导体装置，其中至少部分的该保护电路置于该源极垫下。
8.如权利要求1所述的半导体装置，其中至少部分的该保护电路置于该栅极垫下。
9.如权利要求1所述的半导体装置，其中该保护电路包含：
一第一电容，电性连接该保护主动元件的该漏极电极与该栅极电极；
一第二电容，电性连接该保护主动元件的该源极电极与该栅极电极；以及
一电阻，电性连接该保护主动元件的该源极电极与该栅极电极。
10.如权利要求9所述的半导体装置，其中该第一电容包含：
一下电极，电性连接至该保护主动元件的该栅极电极；以及
一上电极，电性连接至该保护主动元件的该漏极电极。
11.如权利要求10所述的半导体装置，其中该第一电容的该下电极与该保护主动元件的该栅极电极一体成型。
12.如权利要求9所述的半导体装置，其中该第二电容包含：
一下电极，电性连接至该保护主动元件的该栅极电极；以及
一上电极，电性连接至该保护主动元件的该源极电极。
13.如权利要求12所述的半导体装置，其中该第二电容的该下电极与该保护主动元件的该栅极电极一体成型。
14.如权利要求1所述的半导体装置，其中该保护电路包含一第一电路与一第二电路，该第二电路电性连接且镜像对称于该第一电路。
15.如权利要求1所述的半导体装置，其中该保护电路包含：
一二极管，电性连接至该保护主动元件的该漏极电极与该栅极电极；以及
一电阻，电性连接至该保护主动元件的该源极电极与该栅极电极。
16.如权利要求15所述的半导体装置，其中该二极管包含：
一主动层；
一源极电极、一漏极电极与一栅极电极，置于该主动层上，其中该二极管的该漏极电极电性连接至该二极管的该栅极电极。
17.如权利要求1所述的半导体装置，其中该功率元件还包含一主动层，该功率元件的该源极电极、该漏极电极与该栅极电极置于该主动层上，该源极垫于该主动层上的投影形成一源极垫区域，该功率元件的该漏极电极于该主动层上的投影形成一漏极区域，该源极垫区域与该漏极区域的重叠区域的面积小于或等于40％的该漏极区域的面积。
18.如权利要求17所述的半导体装置，其中该漏极垫于该主动层上的投影形成一漏极垫区域，该功率元件的该源极电极于该主动层上的投影形成一源极区域，该漏极垫区域与该源极区域的重叠区域的面积小于或等于40％的该源极区域的面积。
19.如权利要求1所述的半导体装置，其中该保护主动元件，包含：
一主动层；
该源极电极、该漏极电极与该栅极电极，置于该主动层上；
一栅极总线，置于该主动层上且电性连接该栅极电极；
一源极金属层，置于该源极电极上且电性连接该源极电极，其中该源极金属层包含：
一主体部；以及
至少一分支部，置于该保护主动元件的该源极电极上，且电性连接至该保护主动元件的该源极电极与该主体部；以及
一漏极金属层，置于该漏极电极上且电性连接该漏极电极。
20.如权利要求1所述的半导体装置，其中该保护电路包含一电阻，包含：
一主动路径，包含一二维电子气通道；
一绝缘区，围绕该主动路径；以及
一第一端与一第二端，分别置于该主动路径的两端。
CN201710828660.2A 2017-03-24 2017-09-14 半导体装置 Active CN108630678B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/468,133 US10665709B2 (en) 2013-09-10 2017-03-24 Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US15/468,133 2017-03-24

Publications (2)

Publication Number Publication Date
CN108630678A CN108630678A (zh) 2018-10-09
CN108630678B true CN108630678B (zh) 2021-07-13

Family

ID=63705791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710828660.2A Active CN108630678B (zh) 2017-03-24 2017-09-14 半导体装置

Country Status (2)

Country Link
CN (1) CN108630678B (zh)
TW (1) TWI685942B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320751A (zh) * 2007-06-06 2008-12-10 西安能讯微电子有限公司 Hemt器件及其制造方法
US20120153361A1 (en) * 2010-12-17 2012-06-21 Electronics And Telecommunications Research Institute Field-effect transistor and manufacturing method thereof
US20140001515A1 (en) * 2012-06-29 2014-01-02 Power Integrations, Inc. Static discharge system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
JP2013058640A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置
JP6277429B2 (ja) * 2013-05-20 2018-02-14 パナソニックＩｐマネジメント株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320751A (zh) * 2007-06-06 2008-12-10 西安能讯微电子有限公司 Hemt器件及其制造方法
US20120153361A1 (en) * 2010-12-17 2012-06-21 Electronics And Telecommunications Research Institute Field-effect transistor and manufacturing method thereof
US20140001515A1 (en) * 2012-06-29 2014-01-02 Power Integrations, Inc. Static discharge system

Also Published As

Publication number Publication date
TWI685942B (zh) 2020-02-21
CN108630678A (zh) 2018-10-09
TW201841333A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
US10665709B2 (en) Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
CN111106107B (zh) 低电容瞬态电压抑制器
KR100683293B1 (ko) 고내압 반도체장치
JPH0828426B2 (ja) Ｉｇｆｅｔ集積回路の静電放電からの保護
US20130113036A1 (en) Transistor Assembly as an ESD Protection Measure
JP3425131B2 (ja) 高耐圧半導体装置
US8008687B2 (en) Electrostatic discharge protection device
JP6923303B2 (ja) ダイオード素子
CN108630678B (zh) 半导体装置
CN112713124A (zh) 半导体装置
JP7055534B2 (ja) 半導体装置の製造方法
US6384453B1 (en) High withstand voltage diode and method for manufacturing same
US9006830B2 (en) Semiconductor device
CN103839925A (zh) 半导体装置
US6479871B2 (en) Electrostatic discharge (ESD) latch-up protective circuit for an integrated circuit
JP3674429B2 (ja) 高耐圧半導体装置
KR20120004954A (ko) 반도체 장치
TW471154B (en) Robust bonding pad structure for integrated circuit chips
US5521413A (en) Semiconductor device having a solid metal wiring with a contact portion for improved protection
JP4899292B2 (ja) 半導体装置
CN217881507U (zh) 功率半导体组件
CN112185954B (zh) 垂直式双极性晶体管装置
JP5980515B2 (ja) 絶縁ゲート型半導体装置
CN208173586U (zh) 半导体装置
KR100575861B1 (ko) 반도체 소자의 정전기 방지 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221103

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Patentee after: Anchorage Semiconductor Co.,Ltd.

Address before: taoyuan city

Patentee before: DELTA ELECTRONICS, Inc.

TR01 Transfer of patent right