TWI685942B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI685942B
TWI685942B TW106131561A TW106131561A TWI685942B TW I685942 B TWI685942 B TW I685942B TW 106131561 A TW106131561 A TW 106131561A TW 106131561 A TW106131561 A TW 106131561A TW I685942 B TWI685942 B TW I685942B
Authority
TW
Taiwan
Prior art keywords
electrode
pad
source
protection circuit
electrically connected
Prior art date
Application number
TW106131561A
Other languages
English (en)
Other versions
TW201841333A (zh
Inventor
林立凡
彭柏瑾
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/468,133 external-priority patent/US10665709B2/en
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201841333A publication Critical patent/TW201841333A/zh
Application granted granted Critical
Publication of TWI685942B publication Critical patent/TWI685942B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Abstract

一種半導體裝置包含基板、功率元件、保護電路、介電層、汲極墊、源極墊與閘極墊。功率元件置於基板上。功率元件包含汲極電極、源極電極與閘極電極。保護電路置於基板上，且具有第一端與第二端。介電層置於功率元件與保護電路上。汲極墊置於介電層上且電性連接至功率元件的汲極電極。源極墊置於介電層上且電性連接至功率元件的源極電極以及第一端。閘極墊置於介電層上且電性連接至功率元件的閘極電極以及第二端。至少部分的保護電路置於源極墊、閘極墊或汲極墊下。

Description

半導體裝置
本發明係有關於一種半導體裝置。
隨著半導體製程的快速進步，越來越小的電晶體與其他積體電路被製造。然而，這些裝置的微小化亦增加其受到靜電損害的危險。當累積在一物體上(舉例而言，人體或儀器的一部分)的靜電帶電粒子與另一物體(例如為一功率元件)導通時，便會引起靜電放電(Electrostatic discharge (ESD))。這些帶電粒子的導通，不論是通過過大電流產生的過電壓壓力或通過熱壓力，通常會使得裝置損壞。因此，有必要在裝置內提供充足的靜電放電的保護，使所產生的靜電具有一洩電流的路徑。
本發明之一態樣提供一種半導體裝置，包含基板、功率元件、保護電路、介電層、汲極墊、源極墊與閘極墊。功率元件置於基板上。功率元件包含汲極電極、源極電極與閘極電極。保護電路置於基板上，且具有第一端與第二端。介電層置於功率元件與保護電路上。汲極墊置於介電層上且電性連接至功率元件的汲極電極。源極墊置於介電層上且電性連接至功率元件的源極電極以及第一端。閘極墊置於介電層上且電性連接至功率元件的閘極電極以及第二端。至少部分的保護電路置於源極墊、閘極墊或汲極墊下。
在一或多個實施方式中，半導體裝置更包含第一保護電路墊，置於介電層上。第一保護電路墊電性連接第一端且被源極墊環繞。
在一或多個實施方式中，第一保護電路墊藉由電線連接至源極墊。
在一或多個實施方式中，半導體裝置更包含第二保護電路墊，置於介電層上。第二保護電路墊電性連接第二端且被源極墊環繞。
在一或多個實施方式中，半導體裝置更包含第一保護電路墊與第二保護電路墊。第一保護電路墊置於介電層上，且電性連接保護電路的第一端。第二保護電路墊置於介電層上，且電性連接保護電路的第二端。至少部分的源極墊置於第一保護電路墊與第二保護電路墊之間。
在一或多個實施方式中，源極墊包含主體部與至少一分支部。主體部覆蓋保護電路。分支部置於功率元件的源極電極上，且連接至主體部。
在一或多個實施方式中，至少部分的保護電路置於源極墊下。
在一或多個實施方式中，至少部分的保護電路置於閘極墊下。
在一或多個實施方式中，保護電路包含保護主動元件、第一電容、第二電容與電阻。保護主動元件具有源極電極、汲極電極與閘極電極。保護主動元件的源極電極電性連接至保護電路的第一端，且保護主動元件的汲極電極電性連接至保護電路的第二端。第一電容電性連接保護主動元件的汲極電極與閘極電極。第二電容電性連接保護主動元件的源極電極與閘極電極。電阻電性連接保護主動元件的源極電極與閘極電極。
在一或多個實施方式中，第一電容包含下電極與上電極。下電極電性連接至保護主動元件的閘極電極。上電極電性連接至保護主動元件的汲極電極。
在一或多個實施方式中，第一電容的下電極與保護主動元件的閘極電極一體成型。
在一或多個實施方式中，第二電容包含下電極與上電極。下電極電性連接至保護主動元件的閘極電極。上電極電性連接至保護主動元件的源極電極。
在一或多個實施方式中，第二電容的下電極與保護主動元件的閘極電極一體成型。
在一或多個實施方式中，保護電路包含第一電路與第二電路。第二電路電性連接且鏡像對稱於第一電路。
在一或多個實施方式中，保護電路包含保護主動元件、二極體與電阻。保護主動元件包含源極電極、汲極電極與閘極電極。保護主動元件的源極電極電性連接至第一端，且保護主動元件的汲極電極電性連接至第二端。二極體電性連接至保護主動元件的汲極電極與閘極電極。電阻電性連接至保護主動元件的源極電極與閘極電極。
在一或多個實施方式中，二極體包含主動層、源極電極、汲極電極與閘極電極。源極電極、汲極電極與閘極電極置於主動層上。二極體的汲極電極電性連接至二極體的閘極電極。
在一或多個實施方式中，功率元件更包含主動層。功率元件的源極電極、汲極電極與閘極電極置於主動層上。源極墊於主動層上的投影形成源極墊區域，功率元件的汲極電極於主動層上的投影形成汲極區域。源極墊區域與汲極區域的重疊區域的面積小於或等於40%的汲極區域的面積。
在一或多個實施方式中，汲極墊於主動層上的投影形成汲極墊區域，功率元件的源極電極於主動層上的投影形成源極區域，汲極墊區域與源極區域的重疊區域的面積小於或等於40%的源極區域的面積。
在一或多個實施方式中，保護電路更包含保護主動元件，包含主動層、源極電極、汲極電極、閘極電極、閘極滙流排、源極金屬層與汲極金屬層。源極電極、汲極電極與閘極電極置於主動層上。閘極滙流排置於主動層上且電性連接閘極電極。源極金屬層置於源極電極上且電性連接源極電極。源極金屬層包含主體部與至少一分支部。分支部置於保護主動元件的源極電極上，且電性連接至保護主動元件的源極電極與主體部。汲極金屬層置於汲極電極上且電性連接汲極電極。
在一或多個實施方式中，保護電路包含電阻，包含主動路徑、絕緣區、第一端與第二端。主動路徑包含二維電子氣通道。絕緣區圍繞主動路徑。第一端與第二端分別置於主動路徑的二端。
在上述的實施方式中，保護電路連接功率元件，以避免功率元件在人為操作時，靜電瞬間放電造成損壞。另外，因至少部分的保護電路置於閘極墊、源極墊或汲極墊下，因此半導體裝置不會浪費其佈局面積，以維持小的佈局面積。
以下將以圖式發明本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖為本發明一實施方式之半導體裝置的上視圖，第2圖為第1圖的半導體裝置的電路圖。在第1圖與第2圖中，半導體裝置包含基板100、功率元件200、保護電路300、介電層500、源極墊600、汲極墊700與閘極墊800。功率元件200置於基板100上。功率元件200包含至少一源極電極210、至少一汲極電極220與至少一閘極電極230。舉例而言，在第1圖中，功率元件200包含三條源極電極210、三條汲極電極220與五條閘極電極230。保護電路300置於基板100上，且具有第一端302與第二端304。介電層500置於功率元件200與保護電路300上。源極墊600置於介電層500上且電性連接至功率元件200的源極電極210以及保護電路300的第一端302。汲極墊700置於介電層500上且電性連接至功率元件200的汲極電極220。閘極墊800置於介電層500上且電性連接至功率元件200的閘極電極230以及保護電路300的第二端304。至少部分的保護電路300置於閘極墊800、源極墊600或汲極墊700下。換言之，閘極墊800、源極墊600或汲極墊700覆蓋至少部分的保護電路300。或者，保護電路300於介電層500上的投影重疊閘極墊800、源極墊600或汲極墊700於介電層500上的投影。舉例而言，在第1圖中，保護電路300置於源極墊600下。
保護電路300可為靜電放電(electrostatic discharge, ESD)保護電路。保護電路300連接功率元件200，以避免功率元件200被靜電瞬間放電而損壞 。另外，因至少部分的保護電路300置於閘極墊800、源極墊600或汲極墊700下，本實施方式的半導體裝置不會浪費其佈局面積，以維持小的佈局面積。
第3圖為第1圖的保護電路300根據一些實施方式的電路圖。在第3圖中，保護電路300包含保護主動元件T、電阻R、第一電容C1與第二電容C2。保護主動元件T包含源極電極312、汲極電極314與閘極電極316。保護主動元件T的源極電極312電性連接保護電路300的第一端302，且保護主動元件T的汲極電極314電性連接保護電路300的第二端304。第一電容C1電性連接保護主動元件T的汲極電極314與閘極電極316。第二電容C2電性連接保護主動元件T的源極電極312與閘極電極316。電阻R電性連接保護主動元件T的源極電極312與閘極電極316。在一些實施方式中，保護電路300的第一端302可電性連接至接地端。
第4A圖為第3圖的保護主動元件T根據一些實施方式的上視圖，而第4B圖為沿著第4A圖的線段4B-4B的剖面圖。在第4A圖與第4B圖中，保護主動元件T包含主動層322、複數個源極電極312、複數個汲極電極314、複數個閘極電極316與閘極匯流排318。主動層322置於基板100上，且包含主動區A1。源極電極312、汲極電極314與閘極電極316置於主動層322的主動區A1上。源極電極312與汲極電極314交替排列，而閘極電極316分別置於相鄰的源極電極312與汲極電極314之間。閘極匯流排318電性連接閘極電極316。在一些實施方式中，閘極匯流排318與閘極電極316為一體成型。在一些實施方式中，源極電極312與汲極電極314為歐姆電極。
在一些實施方式中，主動層322包含通道層322a與阻障層322b。阻障層322 b置於通道層322a上。二維電子氣通道324則形成於通道層322a與阻障層322b之間，且於主動區A1中。阻障層322b可為於通道層322a中引發二維電子氣通道324的層。二維電子氣通道324形成於通道層322a中，且毗鄰於通道層322a與阻障層322b之間的界面。在一些實施方式中，通道層322a的材質可為氮化鎵，而阻障層322b的材質可為氮化鎵鋁。主動層322更包含絕緣區322c，毗鄰主動區A1以定義主動區A1的形狀。舉例而言，在第4A圖中，絕緣區322c包圍主動區A1。絕緣區322c可利用佈植離子，如氧、氮、碳等，於主動層322中。在一些其他的實施方式中，絕緣區322c可為淺溝槽絕緣(Shallow Trench Isolation, STI)。
保護主動元件T更包含至少一介電層，置於源極電極312、汲極電極314、閘極電極316與閘極匯流排318上。舉例而言，在第4B圖中，二層介電層332與334置於源極電極312、汲極電極314、閘極電極316與閘極匯流排318上。保護主動元件T更包含P型層317，置於閘極電極316與主動層322之間。因此，保護主動元件T可為增強型電晶體。然而在其他的實施方式中，保護主動元件T可為空乏型電晶體，本發明不以此為限。另外，保護主動元件T更包含介電層336，置於介電層332與主動層322之間。在第4B圖中，介電層336具有複數個開口336a、336b與336c。源極電極312置於開口336a中，汲極電極314置於開口336b中，且P型層317置於開口336c中。
保護主動元件T更包含源極金屬層342、汲極金屬層344、至少一源極柱343與至少一汲極柱345。舉例而言，在第4A圖中，保護主動元件T包含複數個源極柱343與複數個汲極柱345。源極金屬層342與汲極金屬層344置於介電層332與334上。源極金屬層342包含主體部342a與至少一分支部342b。舉例而言，在第4A圖中，源極金屬層342包含複數個分支部342b。源極金屬層342的分支部342b分別置於源極電極312上，且源極金屬層342的主體部342a連接分支部342b。在一些實施方式中，主體部342a與分支部342b為一體成型。源極柱343置於介電層332與334中且置於源極電極312與源極金屬層342的分支部342b之間，以連接源極電極312與分支部342b。汲極金屬層344包含主體部344a與至少一分支部344b。舉例而言，在第4A圖中，汲極金屬層344包含複數個分支部344b。汲極金屬層344的分支部344b分別置於汲極電極314上，且汲極金屬層344的主體部344a置於閘極匯流排318上且連接分支部344b。在一些實施方式中，主體部344a與分支部344b為一體成型。汲極柱345置於介電層332與334中且置於汲極電極314與汲極金屬層344的分支部344b之間，以連接汲極電極314與分支部344b。應注意的是，在第4A圖與第4B圖中的保護主動元件T的結構為例示，並非用以限制本發明。在一些其他的實施方式中，第3圖的保護主動元件T可具有其他的結構。
第5A圖為第3圖的電阻R於一些實施方式的上視圖，而第5B圖為沿著第5A圖的線段5B-5B的剖面圖。在第5A圖與第5B圖中，電阻R包含主動路徑352、絕緣區354、第一端356與第二端358。絕緣區354具有與第4A圖與第4B圖的絕緣區322c相同的結構與材料。第一端356與第二端358分別置於主動路徑352的相對二端。在一些實施方式中，主動路徑352形成於主動層322上且包含二維電子氣通道324，而絕緣區354包圍主動路徑352以定義主動路徑352的形狀。電阻R的電阻值由主動路徑352的長度決定。亦即，電阻R的電阻值隨著主動路徑352的長度增加而增加。第一端356與第二端358置於主動層322上，且可為歐姆電極。應注意的是，在第5A圖與第5B圖中的電阻R的結構為例示，並非用以限制本發明。在一些其他的實施方式中，第3圖的電阻R可具有其他的結構。
第6A圖為第3圖的第一電容C1與第二電容C2於一些實施方式的上視圖，而第6B圖為沿著第6A圖的線段6B-6B的剖面圖。在第6A圖與第6B圖中，第一電容C1包含下電極362與上電極364。下電極362置於介電層336與332之間，且上電極364置於介電層332與334之間。下電極362重疊上電極364以形成第一電容C1。另外，第二電容C2包含下電極366與上電極368。下電極366置於介電層336與332之間，且上電極368置於介電層332與334之間。下電極366重疊上電極368以形成第二電容C2。在一些實施方式中，第一電容C1的下電極362與第二電容C2的下電極366為一體成型，然而本發明不以此為限。另外，應注意的是，在第6A圖與第6B圖中的第一電容C1與第二電容C2的結構為例示，並非用以限制本發明。在一些其他的實施方式中，第3圖的第一電容C1與第二電容C2可具有其他的結構。
第7A圖為第3圖的保護電路300以及第1圖的源極墊600與閘極墊800於一些實施方式的上視圖，而第7B圖為沿著第7A圖的線段I-I與II-II的剖面圖。保護主動元件T電性連接電阻R。詳細而言，保護主動元件T的閘極電性連接至電阻R的第一端356。一連接件346置於介電層332與334上。一連接柱381置於介電層332與334中，且位於連接件346與保護主動元件T的閘極匯流排318之間。一連接柱382置於介電層332與334中，且位於連接件346與電阻R的第一端356之間。如此一來，保護主動元件T的閘極藉由連接柱381、連接件346與連接柱382電性連接至電阻R的第一端356。在第7B圖中，閘極匯流排318置於介電層336與332之間。另外，保護主動元件T的源極電性連接電阻R的第二端358。舉例而言，介電層500置於介電層334上且覆蓋連接件346與源極金屬層342，而源極墊600置於介電層500上。至少一貫穿結構395置於介電層500中且位於源極墊600與源極金屬層342之間，以連接源極墊600與源極金屬層342。在本實施方式中，源極墊600可為保護電路300的第一端302(如第2圖所示)。另外，一金屬層348置於介電層334與500之間，一連接柱383置於介電層332與334中且位於金屬層348與第二端358之間，而一貫穿結構393置於介電層500中且位於源極墊600與金屬層348之間。因此，電阻R的第二端358可藉由連接柱383、金屬層348與貫穿結構393而電性連接至源極墊600，因此，保護主動元件T的與電阻R的第二端358皆電性連接至源極墊600。
保護主動元件T電性連接第一電容C1。詳細而言，保護主動元件T的閘極電性連接至第一電容C1的下電極362(如第6A圖示)。舉例而言，保護主動元件T的閘極匯流排318與第一電容C1的下電極362為一體成型，如第7A圖所示。保護主動元件T的汲極電性連接至第一電容C1的上電極364。舉例而言，一連接柱384置於汲極金屬層344與第一電容C1的上電極364之間，以連接汲極金屬層344與上電極364。另外，汲極金屬層344更藉由貫穿結構397而電性連接至閘極墊800，其置於介電層500上以作為保護電路300的第二端304(如第2圖所示)。貫穿結構397置於介電層500中且於閘極墊800與汲極金屬層344之間。
保護主動元件T電性連接第二電容C2。保護主動元件T的閘極電性連接至第二電容C2的下電極366(如第6A圖所示)。舉例而言，保護主動元件T的閘極匯流排318、第一電容C1的下電極362以及第二電容C2的下電極366為一體成型，如第7A圖所示。保護主動元件T的源極電性連接至第二電容C2的上電極368。舉例而言，一金屬層349置於介電層334與500之間，一連接柱385置於金屬層349與第二電容C2的上電極368之間，以連接金屬層349與上電極368。另外，一貫穿結構391置於源極墊600與金屬層349之間，以連接源極墊600與金屬層349。因此第二電容C2的上電極368可藉由連接柱385、金屬層349、貫穿結構391、源極墊600與貫穿結構395而電性連接至源極金屬層342。應注意的是，在第7A圖與第7B圖中的保護電路300的連接架構為例示，並非用以限制本發明。
第8圖為沿第1圖的線段I-I、II-II與III-III的剖面圖。請參照第1圖與第8圖。功率元件200包含源極電極210、汲極電極220、閘極電極230與閘極匯流排270。源極電極210、汲極電極220、閘極電極230與閘極匯流排270置於主動層322上。主動層322更包含主動區A2與絕緣區322d。絕緣區322d包圍主動區A2，以定義主動區A2的形狀，而絕緣區322d可具有與第4A圖、第4B圖的絕緣區322c相似的材料。源極電極210、汲極電極220與閘極電極230置於主動區A2上，而閘極匯流排270置於絕緣區322d上且位於介電層332與336之間。源極電極210與汲極電極220交替排列，而閘極電極230分別置於相鄰的源極電極210與汲極電極220之間。在一些實施方式中，功率元件200更包含P型層235，置於閘極電極230與主動層322之間。P型層235的材質可為P型材料，例如P型氮化鎵或其他合適的材料。因此，第8圖的功率元件200為增強型電晶體。然而，在其他的實施方式中，功率元件200可為空乏型電晶體，而本發明不以此為限。
至少一源極電極210包含下源極部212與上源極部214。下源極部212置於主動層322與介電層332之間，而上源極部214置於介電層334與500之間。至少一連接柱216置於介電層332與334中，且置於下源極部212與上源極部214之間，以連接下源極部212與上源極部214。上源極部214置於閘極電極230上，然而與閘極電極230絕緣。
至少一汲極電極220包含下汲極部222與上汲極部224。下汲極部222置於主動層322與介電層332之間，而上汲極部224置於介電層334與500之間。至少一連接柱226置於介電層332與334中，且置於下汲極部222與上汲極部224之間，以連接下汲極部222與上汲極部224。
閘極電極230電性連接至閘極匯流排270。詳細而言，閘極匯流排270包含下閘極部272與上閘極部274。下閘極部272置於介電層332與336之間，而上閘極部274置於介電層334與500之間。閘極電極230連接至下閘極部272。在一些實施方式中，閘極電極230和下閘極部272為一體成型。至少一連接柱置於介電層332與334中，且位於下閘極部272與上閘極部274之間，以連接下閘極部272與上閘極部274。在第7A圖的實施方式中，功率元件200的閘極匯流排270的上閘極部274連接至保護電路300(如第7A圖所示)的汲極金屬層344，因此功率元件200的閘極電性連接至保護電路300的汲極。
閘極墊800置於介電層500與閘極匯流排270的上閘極部274上。至少一貫穿結構397置於介電層500中，且位於上閘極部274與閘極墊800之間，以連接上閘極部274與閘極墊800。在第7A圖的實施方式中，閘極墊800為保護電路300的第二端304(如第2圖所示)。
源極墊600置於介電層500上且包含主體部610與至少一分支部620。舉例而言，在第1圖中，源極墊600包含三個分支部620。主體部610覆蓋保護電路300。分支部620置於上源極部214且連接至主體部610。至少一連接柱604置於介電層500中且置於源極墊600與上源極部214以連接源極墊600與上源極部214。在第7A圖的實施方式中，源極墊600為保護電路300的第一端302。
汲極墊700置於介電層500上且包含主體部710與至少一分支部720。舉例而言，在第1圖中，汲極墊700包含三個分支部720。分支部720置於汲極電極220的上汲極部224且連接至主體部710。至少一連接柱704置於介電層500中且置於汲極墊700與上汲極部224之間以連接汲極墊700與上汲極部224。
在第1圖中，源極墊600在主動層322的投影形成源極墊區域602，而汲極電極220在主動層322的投影形成汲極區域228。源極墊區域602重疊至少部分的汲極區域228，且源極墊區域602與汲極區域228的重疊區域O1的面積小於或等於40%的汲極區域228。舉例而言，在第1圖中，重疊區域O1具有一長度L1，而汲極電極220具有一長度L2，長度L1小於或等於長度L2的40%。
汲極墊700在主動層322的投影形成汲極墊區域702，而源極電極210在主動層322的投影形成源極區域218。汲極墊區域702重疊至少部分的源極區域218，且汲極墊區域702與源極區域218的重疊區域O2的面積小於或等於40%的源極區域218。舉例而言，在第1圖中，重疊區域O2具有一長度L3，而源極電極210具有一長度L2，長度L3小於或等於長度L2的40%。
第9A圖為第3圖的保護電路300根據另一些實施方式的上視圖，而第9B圖為沿著第9A圖的線段I-I、II-II與III-III的剖面圖。保護主動元件T電性連接至電阻R。詳細而言，保護主動元件T的閘極電性連接至電阻R的第一端356。一連接件346置於介電層332與334上。一連接柱381置於介電層332與334中且位於連接件346與保護主動元件T的閘極匯流排318之間，而一連接柱382置於介電層332與334中且位於連接件346與電阻R的第一端356之間。因此，保護主動元件T的閘極藉由連接柱381、連接件346與連接柱382而電性連接至電阻R的第一端356。另外，保護主動元件T的源極電性連接至電阻R的第二端358。舉例而言，作為保護電路300的第一端302(參照第2圖)的第一保護電路墊650置於介電層500上。至少一貫穿結構395置於介電層500中且位於第一保護電路墊650與源極金屬層342之間，以連接第一保護電路墊650與源極金屬層342。另外，一金屬層348置於介電層334與500之間，一連接柱383置於介電層332與334中且位於金屬層348與第二端358之間，而一貫穿結構393置於介電層500中且位於保護電路300的第一保護電路墊650與金屬層348之間。因此，電阻R的第二端358藉由連接柱383、金屬層348與貫穿結構393而電性連接至第一保護電路墊650，因此，保護主動元件T的源極與電阻R的第二端358皆電性連接至第一保護電路墊650。
保護主動元件T電性連接至第一電容C1。保護主動元件T的閘極電性連接至第一電容C1的下電極362。舉例而言，保護主動元件T的閘極匯流排318與第一電容C1的下電極362為一體成型，如第9A圖所示。保護主動元件T的汲極電性連接至第一電容C1的上電極364。舉例而言，一連接柱384置於汲極金屬層344與第一電容C1的上電極364之間，以連接汲極金屬層344與上電極364。另外，汲極金屬層344更藉由貫穿結構397而電性連接至第二保護電路墊660，其置於介電層500上以作為保護電路300的第二端304(如第2圖所示)。貫穿結構397置於介電層500中且於第二保護電路墊660與汲極金屬層344之間。
保護主動元件T電性連接第二電容C2。保護主動元件T的閘極電性連接至第二電容C2的下電極366。舉例而言，保護主動元件T的閘極匯流排318與第一電容C1的下電極362以及第二電容C2的下電極366為一體成型，如第9A圖所示。保護主動元件T的源極電性連接至第二電容C2的上電極368。舉例而言，一金屬層349置於介電層334與500之間，一連接柱385置於金屬層349與第二電容C2的上電極368之間，以連接金屬層349與上電極368。另外，一貫穿結構391置於第一保護電路墊650與金屬層349之間，以連接第一保護電路墊650與金屬層349。因此第二電容C2的上電極368可藉由連接柱385、金屬層349、貫穿結構391、第一保護電路墊650與貫穿結構395而電性連接至源極金屬層342。
更進一步的，源極墊600置於介電層500上且環繞第一保護電路墊650與第二保護電路墊660。舉例而言，源極墊600毗鄰第一保護電路墊650的三個邊緣以及第二保護電路墊660的三個邊緣，而至少部分的源極墊600置於第一保護電路墊650與第二保護電路墊660之間。應注意的是，第9A圖與第9B圖的保護電路300的連結關係僅為例示，並非用以限制本發明。
在一些實施方式中，在測試功率元件200之前，第一保護電路墊650、第二保護電路墊660、源極墊600與閘極墊800互相電性絕緣。由於在測試時，電信號將會流入功率元件200，若功率元件200與保護電路300電性連接的話，電信號將會流入保護電路300而非功率元件200，因而測試可能會失敗。藉由第9A圖的架構，可在測試功率元件200時避免漏電問題。而在測試後，一電線910可連接第一保護電路墊650與源極墊600以電性連接保護電路300的第一端302與功率元件200的源極，而另一電線(未繪示)可連接第二保護電路墊660與閘極墊800以電性連接保護電路300的第二端304與功率元件200的閘極。
第10A圖為第1圖的保護電路300以及第1圖的源極墊600於一些實施方式的上視圖，而第10B圖為第10A圖的保護電路300的電路圖。在本實施方式中，保護電路300包含第一電路300a與第二電路300b。第一電路300a與第7A圖的保護電路300具有相似的架構，而第二電路300b的架構與第一電路300a的的架構為實質鏡像對稱。詳細而言，第二電路300b包含保護主動元件T’、電阻R’、第一電容C1’與第二電容C2’。 保護主動元件T的源極電極312(與源極金屬層342)電性連接至電阻R的第二端358、第二電容C2的上電極368、電阻R’的第二端358’、 第二電容C2’的上電極368’與保護主動元件T’的源極電極312’(與源極金屬層342’)。電阻R’的第一端356’藉由連接件346’而電性連接至保護主動元件T’的閘極電極316’(與閘極匯流排318’)。金屬層347’置於第一電容C1’的上電極364’上，且電性連接至第一電容C1’的上電極364’。保護主動元件T’的汲極電極314’(與汲極金屬層344’)電性連接至第一電容C1’的上電極364’與保護電路300的第一端302。舉例而言，金屬層347’藉由貫穿結構392’而電性連接至第一端302，而汲極金屬層344’藉由貫穿結構395’而電性連接至第一端302。其他第二電路300b相關的結構細節與第一電路300a相似，且其他第一電路300a相關的結構細節與第7A圖與第7B圖的保護電路300相似，因此便不再贅述。
第11圖為第1圖的保護電路300於一些其他實施方式的電路圖。在第11圖中，保護電路300包含保護主動元件T、電阻R與二極體D。保護主動元件T包含源極電極312、汲極電極314與閘極電極316。保護主動元件T的源極電極312電性連接至保護電路300的第一端302，而保護主動元件T的汲極電極314電性連接至保護電路300的第二端304。電阻R電性連接至保護主動元件T的源極電極312與閘極電極316。二極體D電性連接至保護主動元件T的汲極電極314與閘極電極316。在一些實施方式中，保護電路300的第一端302可電性連接至接地端。
第12A圖為第11圖的二極體D於一些實施方式的上視圖，而第12B圖為沿著第12A圖的線段12B-12B的剖面圖。在第12A圖與第12B圖中，二極體D包含主動層422、第一端402、第二端404、至少一連接件406、源極電極412、複數個汲極電極414與複數個閘極電極416。主動層422置於基板100上，且包含主動區A3。源極電極412、汲極電極414與閘極電極416置於主動層422的主動區A3上。汲極電極414與閘極電極416交替排列，而一之閘極電極416置於相鄰的源極電極412與一之汲極電極414之間。在一些實施方式中，源極電極412與汲極電極414為歐姆電極。二極體D更包含複數個P型層417。P型層417置於閘極電極416與主動層422之間。
在一些實施方式中，主動層422包含通道層422a與置於通道層422a上的阻障層422b。二維電子氣通道424則形成於通道層422a與阻障層422b之間，且於主動區A3中。主動層422更包含毗隣主動區A3的絕緣區422c，以定義主動區A3的形狀。舉例而言，在第12A圖中，絕緣區422c環繞主動區A3。絕緣區422c可與第4A圖以及第4B圖的絕緣區322c具有相同的結構和材料。
二極體D的第一端402置於介電層334上，且藉由連接柱431電性連接至源極電極412。連接件406置於介電層334上，藉由連接柱433電性連接至汲極電極414，且藉由連接柱435電性連接至閘極電極416。第二端404置於介電層334上，藉由連接柱437電性連接至汲極電極414，且藉由連接柱439電性連接至另一個閘極電極416。應注意的是，在第12A圖與第12B圖中的二極體D的結構為例示，並非用以限制本發明。在一些其他的實施方式中，第11圖的二極體D可具有其他的結構。
第13A圖為第11圖的保護電路300根據一些實施方式的上視圖，而第13B圖為沿第13A圖的線段I-I與II-II的剖面圖。保護主動元件T電性連接至電阻R與二極體D。詳細而言，保護主動元件T的閘極電性連接至電阻R的第一端356以及二極體D的第一端402。連接柱381置於介電層332與334中且位於二極體D的第一端402與保護主動元件T的閘極匯流排318之間，而連接柱382置於介電層332與334中且位於二極體D的第一端402與電阻R的第一端356之間。因此，保護主動元件T的閘極可藉由連接柱381、第一端402與連接柱382而電性連接至二極體D的第一端402與電阻R的第一端356。
更進一步保護主動元件T的源極電性連接至電阻R的第二端358。舉例而言，連接柱383置於源極金屬層342與電阻R的第二端358之間，以電性連接源極金屬層342與第二端358。另外，作為保護電路300的第一端302(參見第11圖)的源極墊600置於介電層500上。至少一貫穿結構395置於介電層500中且位於源極墊600與源極金屬層342之間以連接源極墊600與源極金屬層342。因此保護主動元件T的源極與電阻R的第二端358皆電性連接至保護電路300的源極墊600。
保護主動元件T的汲極電性連接至二極體D的第二端404。舉例而言，保護主動元件T的汲極金屬層344與二極體D的第二端404為一體成型。另外，汲極金屬層344更藉由貫穿結構397電性連接至閘極墊800，其置於介電層500上並作為保護電路300的第二端304(參見第11圖)。貫穿結構397置於介電層500中且位於閘極墊800與汲極金屬層344之間。汲極金屬層344更電性連接至功率元件200(參見第1圖)的閘極匯流排270的上閘極部274。應注意的是，第13A圖與第13B圖的保護電路300的連接架構為例示，非用以限制本發明。
第14A圖為第11圖的保護電路300以及第1圖的源極墊600於一些實施方式的上視圖，而第14B圖為沿著第14A圖的線段I-I與II-II的剖面圖。保護主動元件T電性連接至電阻R與二極體D。詳細而言，保護主動元件T的閘極電性連接至電阻R的第一端356以及二極體D的第一端402。連接柱381置於介電層332與334中且位於二極體D的第一端402與保護主動元件T的閘極匯流排318之間，而連接柱382置於介電層332與334中且位於二極體D的第一端402與電阻R的第一端356之間。因此，保護主動元件T的閘極可藉由連接柱381、第一端402與連接柱382而電性連接至二極體D的第一端402與電阻R的第一端356。
更進一步的，上述保護主動元件T的源極電性連接至電阻R的第二端358。舉例而言，一金屬層348置於介電層332與334之間，而連接柱383置於金屬層348與電阻R的第二端358之間，以電性連接金屬層348與第二端358。另外，作為保護電路300的第一端302(參見第11圖)的第一保護電路墊650置於介電層500上。至少一貫穿結構393置於介電層500中且位於第一保護電路墊650與金屬層348之間以連接第一保護電路墊650與金屬層348。另外，至少一貫穿結構395置於介電層500中且位於第一保護電路墊650與源極金屬層342之間以連接第一保護電路墊650與源極金屬層342。因此保護主動元件T的源極與電阻R的第二端358皆電性連接至保護電路300的第一端302。
保護主動元件T的汲極電性連接至二極體D的第二端404。舉例而言，保護主動元件T的汲極金屬層344與二極體D的第二端404為一體成型。另外，汲極金屬層344更藉由貫穿結構397而電性連接至第二保護電路墊660，其置於介電層500上並作為保護電路300的第二端304。貫穿結構397置於介電層500中且位於第二保護電路墊660與汲極金屬層344之間。另外，源極墊600置於介電層500上且環繞第一保護電路墊650與第二保護電路墊660。舉例而言，源極墊600毗鄰第一保護電路墊650的三個邊緣以及第二保護電路墊660的三個邊緣，而至少部分的源極墊600置於第一保護電路墊650與第二保護電路墊660之間。應注意的是，第14A圖與第14B圖的保護電路300的連接架構為例示，非用以限制本發明。
第15A圖為第1圖的保護電路300以及源極墊600於一些實施方式的上視圖，而第15B圖為第15A圖的保護電路300的電路圖。在本實施方式中，保護電路300包含第一電路300c與第二電路300d。第一電路300c與第13A圖的保護電路300具有相似的架構，而第二電路300d的架構與第一電路300c的架構為實質鏡像對稱。詳細而言，第二電路300d包含保護主動元件T’、電阻R’與二極體D’。保護主動元件T的源極電極312(與源極金屬層342)電性連接至電阻R的第二端358、電阻R’的第二端358’與保護主動元件T’的源極電極312’(與源極金屬層342’)。電阻R’的第一端356’電性連接至保護主動元件T’的閘極電極316’(與閘極匯流排318’)與二極體D’的第一端402’。保護主動元件T’的汲極電極314’(與汲極金屬層344’)電性連接至源極墊600與二極體D’的第二端404’。舉例而言，第二端404’藉由貫穿結構398’而電性連接至源極墊600，而汲極金屬層344’藉由貫穿結構394’而電性連接至源極墊600。其他第二電路300d相關的結構細節與第一電路300c相似，且其他第一電路300c相關的結構細節與第13A圖與第13B圖的保護電路300相似，因此便不再贅述。
第16圖與第17圖為本發明依照一些實施方式的半導體裝置的上視圖。在第16圖中，至少部分的保護電路300置於閘極墊800下。換言之，閘極墊800覆蓋至少部分的保護電路300。或者，保護電路300於介電層500上的投影重疊於閘極墊800於介電層500上的投影。在第17圖中，至少部分的保護電路300置於汲極墊700下。換言之，汲極墊700覆蓋至少部分的保護電路300。或者，保護電路300於介電層500上的投影重疊於汲極墊700於介電層500上的投影。第16圖與第17圖的半導體裝置的其他結構細節與第1圖的半導體裝置相似，因此便不再贅述。
雖然本發明已以實施方式發明如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板200‧‧‧功率元件210、312、312’、412‧‧‧源極電極212‧‧‧下源極部214‧‧‧上源極部216、226、381、382、383、384、385、431、433、435、437、439、604、704‧‧‧連接柱218‧‧‧源極區域220、314、314’、414‧‧‧汲極電極222‧‧‧下汲極部224‧‧‧上汲極部228‧‧‧汲極區域230、316、316’、416‧‧‧閘極電極235、317、417‧‧‧P型層270、318、318’‧‧‧閘極匯流排272‧‧‧下閘極部274‧‧‧上閘極部300‧‧‧保護電路300a、300c‧‧‧第一電路300b、300d‧‧‧第二電路302、356、356’、402、402’‧‧‧第一端304、358、358’、404、404’‧‧‧第二端322、422‧‧‧主動層322a、422a‧‧‧通道層322b、422b‧‧‧阻障層322c、322d、354、422c‧‧‧絕緣區324、424‧‧‧二維電子氣通道332、334、336、500‧‧‧介電層336a、336b、336c‧‧‧開口342、342’‧‧‧源極金屬層342a、344a、610、710‧‧‧主體部342b、344b、620、720‧‧‧分支部343‧‧‧源極柱344、344’‧‧‧汲極金屬層345‧‧‧汲極柱346、346’、406‧‧‧連接件347’、348、349‧‧‧金屬層352‧‧‧主動路徑362、366‧‧‧下電極364、364’、368、368’‧‧‧上電極391、392’、393、394’、395、395’、397、398’‧‧‧貫穿結構600‧‧‧源極墊650‧‧‧第一保護電路墊660‧‧‧第二保護電路墊602‧‧‧源極墊區域700‧‧‧汲極墊702‧‧‧汲極墊區域800‧‧‧閘極墊910‧‧‧電線4B-4B、5B-5B、6B-6B、12B-12B、I-I、II-II、III-III‧‧‧線段A1、A2、A3‧‧‧主動區C1、C1’‧‧‧第一電容C2、C2’‧‧‧第二電容D、D’‧‧‧二極體L1、L2、L3‧‧‧長度O1、O2‧‧‧重疊區域R、R’‧‧‧電阻T、T’‧‧‧保護主動元件
第1圖為本發明一實施方式之半導體裝置的上視圖。 第2圖為第1圖的半導體裝置的電路圖。 第3圖為第1圖的保護電路根據一些實施方式的電路圖。 第4A圖為第3圖的保護主動元件根據一些實施方式的上視圖。 第4B圖為沿著第4A圖的線段4B-4B的剖面圖。 第5A圖為第3圖的電阻於一些實施方式的上視圖。 第5B圖為沿著第5A圖的線段5B-5B的剖面圖。 第6A圖為第3圖的第一電容與第二電容於一些實施方式的上視圖。 第6B圖為沿著第6A圖的線段6B-6B的剖面圖。 第7A圖為第3圖的保護電路以及第1圖的源極墊與閘極墊於一些實施方式的上視圖。 第7B圖為沿著第7A圖的線段I-I與II-II的剖面圖。 第8圖為沿第1圖的線段I-I、II-II與III-III的剖面圖。 第9A圖為第3圖的保護電路根據另一些實施方式的上視圖。 第9B圖為沿著第9A圖的線段I-I、II-II與III-III的剖面圖。 第10A圖為第1圖的保護電路以及第1圖的源極墊於一些實施方式的上視圖。 第10B圖為第10A圖的保護電路的電路圖。 第11圖為第1圖的保護電路於一些其他實施方式的電路圖。 第12A圖為第11圖的二極體於一些實施方式的上視圖。 第12B圖為沿著第12A圖的線段12B-12B的剖面圖。 第13A圖為第11圖的保護電路根據一些實施方式的上視圖。 第13B圖為沿第13A圖的線段I-I與II-II的剖面圖。 第14A圖為第11圖的保護電路以及第1圖的源極墊於一些實施方式的上視圖。 第14B圖為沿著第14A圖的線段I-I與II-II的剖面圖。 第15A圖為第1圖的保護電路以及源極墊於一些實施方式的上視圖。 第15B圖為第15A圖的保護電路的電路圖。 第16圖與第17圖為本發明依照一些實施方式的半導體裝置的上視圖。
100‧‧‧基板
200‧‧‧功率元件
210‧‧‧源極電極
212‧‧‧下源極部
214‧‧‧上源極部
218‧‧‧源極區域
220‧‧‧汲極電極
228‧‧‧汲極區域
230‧‧‧閘極電極
270‧‧‧閘極匯流排
272‧‧‧下閘極部
274‧‧‧上閘極部
300‧‧‧保護電路
322d‧‧‧絕緣區
397‧‧‧貫穿結構
500‧‧‧介電層
600‧‧‧源極墊
602‧‧‧源極墊區域
604、704‧‧‧連接柱
610、710‧‧‧主體部
620、720‧‧‧分支部
700‧‧‧汲極墊
702‧‧‧汲極墊區域
800‧‧‧閘極墊
I-I、II-II、III-III‧‧‧線段
A2‧‧‧主動區
L1、L2、L3‧‧‧長度
O1、O2‧‧‧重疊區域

Claims (19)

  1. 一種半導體裝置，包含：一基板；一功率元件，置於該基板上，該功率元件包含一汲極電極、一源極電極與一閘極電極；一保護電路，置於該基板上，且具有一第一端與一第二端，該保護電路更包含一保護主動元件，該保護主動元件包含：一主動層；一源極電極、一汲極電極與一閘極電極，置於該主動層上；一閘極滙流排，置於該主動層上且電性連接該閘極電極；一源極金屬層，置於該源極電極上且電性連接該源極電極，其中該源極金屬層包含：一主體部；以及至少一分支部，置於該保護主動元件的該源極電極上，且電性連接至該保護主動元件的該源極電極與該主體部；以及一汲極金屬層，置於該汲極電極上且電性連接該汲極電極；一介電層，置於該功率元件與該保護電路上；一汲極墊，置於該介電層上且電性連接至該功率元件的該汲極電極； 一源極墊，置於該介電層上且電性連接至該功率元件的該源極電極以及該保護電路的該第一端；以及一閘極墊，置於該介電層上且電性連接至該功率元件的該閘極電極以及該保護電路的該第二端，其中至少部分的該保護電路置於該源極墊、該閘極墊或該汲極墊下。
  2. 如請求項1的半導體裝置，更包含一第一保護電路墊，置於該介電層上，其中該第一保護電路墊電性連接該第一端且被該源極墊環繞。
  3. 如請求項2的半導體裝置，其中該第一保護電路墊藉由一電線連接至該源極墊。
  4. 如請求項1的半導體裝置，更包含一第二保護電路墊，置於該介電層上，其中該第二保護電路墊電性連接該第二端且被該源極墊環繞。
  5. 如請求項1的半導體裝置，更包含：一第一保護電路墊，置於該介電層上，且電性連接該保護電路的該第一端；以及一第二保護電路墊，置於該介電層上，且電性連接該保護電路的該第二端，其中至少部分的該源極墊置於該第一保護電路墊與該第二保護電路墊之間。
  6. 如請求項1的半導體裝置，其中該源極墊包含：一主體部，覆蓋該保護電路；以及至少一分支部，置於該功率元件的該源極電極上，且連接至該主體部。
  7. 如請求項1的半導體裝置，其中至少部分的該保護電路置於該源極墊下。
  8. 如請求項1的半導體裝置，其中至少部分的該保護電路置於該閘極墊下。
  9. 如請求項1的半導體裝置，其中該保護主動元件的該源極電極電性連接至該保護電路的該第一端，且該保護主動元件的該汲極電極電性連接至該保護電路的該第二端；一第一電容，電性連接該保護主動元件的該汲極電極與該閘極電極；一第二電容，電性連接該保護主動元件的該源極電極與該閘極電極；以及一電阻，電性連接該保護主動元件的該源極電極與該閘極電極。
  10. 如請求項9的半導體裝置，其中該第一電容包含： 一下電極，電性連接至該保護主動元件的該閘極電極；以及一上電極，電性連接至該保護主動元件的該汲極電極。
  11. 如請求項10的半導體裝置，其中該第一電容的該下電極與該保護主動元件的該閘極電極一體成型。
  12. 如請求項9的半導體裝置，其中該第二電容包含：一下電極，電性連接至該保護主動元件的該閘極電極；以及一上電極，電性連接至該保護主動元件的該源極電極。
  13. 如請求項12的半導體裝置，其中該第二電容的該下電極與該保護主動元件的該閘極電極一體成型。
  14. 如請求項1的半導體裝置，其中該保護電路包含一第一電路與一第二電路，該第二電路電性連接且鏡像對稱於該第一電路。
  15. 如請求項1的半導體裝置，其中該保護主動元件的該源極電極電性連接至該第一端，且該保護主動元件的該汲極電極電性連接至該第二端，該保護電路還包含：一二極體，電性連接至該保護主動元件的該汲極電極與該閘極電極；以及 一電阻，電性連接至該保護主動元件的該源極電極與該閘極電極。
  16. 如請求項15的半導體裝置，其中該二極體包含：一主動層；一源極電極、一汲極電極與一閘極電極，置於該主動層上，其中該二極體的該汲極電極電性連接至該二極體的該閘極電極。
  17. 如請求項1的半導體裝置，其中該功率元件更包含一主動層，該功率元件的該源極電極、該汲極電極與該閘極電極置於該主動層上，該源極墊於該主動層上的投影形成一源極墊區域，該功率元件的該汲極電極於該主動層上的投影形成一汲極區域，該源極墊區域與該汲極區域的重疊區域的面積小於或等於40%的該汲極區域的面積。
  18. 如請求項17的半導體裝置，其中該汲極墊於該主動層上的投影形成一汲極墊區域，該功率元件的該源極電極於該主動層上的投影形成一源極區域，該汲極墊區域與該源極區域的重疊區域的面積小於或等於40%的該源極區域的面積。
  19. 如請求項1的半導體裝置，其中該保護電路包含一電阻，包含： 一主動路徑，包含一二維電子氣通道；一絕緣區，圍繞該主動路徑；以及一第一端與一第二端，分別置於該主動路徑的二端。
TW106131561A 2017-03-24 2017-09-14 半導體裝置 TWI685942B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/468,133 US10665709B2 (en) 2013-09-10 2017-03-24 Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US15/468,133 2017-03-24

Publications (2)

Publication Number Publication Date
TW201841333A TW201841333A (zh) 2018-11-16
TWI685942B true TWI685942B (zh) 2020-02-21

Family

ID=63705791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106131561A TWI685942B (zh) 2017-03-24 2017-09-14 半導體裝置

Country Status (2)

Country Link
CN (1) CN108630678B (zh)
TW (1) TWI685942B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193171A1 (en) * 2010-02-05 2011-08-11 Yamagiwa Hiroto Semiconductor device
US20130062625A1 (en) * 2011-09-08 2013-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US20160043643A1 (en) * 2013-05-20 2016-02-11 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320751B (zh) * 2007-06-06 2010-08-25 西安能讯微电子有限公司 Hemt器件及其制造方法
KR101775560B1 (ko) * 2010-12-17 2017-09-07 한국전자통신연구원 전계효과 트랜지스터 및 그 제조 방법
US9245879B2 (en) * 2012-06-29 2016-01-26 Power Integrations, Inc. Static discharge system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193171A1 (en) * 2010-02-05 2011-08-11 Yamagiwa Hiroto Semiconductor device
US20130062625A1 (en) * 2011-09-08 2013-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US20160043643A1 (en) * 2013-05-20 2016-02-11 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN108630678A (zh) 2018-10-09
CN108630678B (zh) 2021-07-13
TW201841333A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
US8193608B2 (en) Semiconductor device
US10665709B2 (en) Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
JP5132977B2 (ja) 半導体装置およびその製造方法
US7859083B2 (en) Semiconductor device
JP2018078169A (ja) 電子部品
US11817494B2 (en) Semiconductor device having reduced capacitance between source and drain pads
JP2009071173A (ja) 半導体装置
TWI685942B (zh) 半導體裝置
JP4609982B2 (ja) 半導体装置およびその製造方法
US20180144984A1 (en) Semiconductor chip having on-chip noise protection circuit
JP4995364B2 (ja) 半導体集積回路装置
TW413922B (en) Electrostatic discharge protection of integrated circuits
JP3674429B2 (ja) 高耐圧半導体装置
TWI575747B (zh) 半導體裝置
KR101986711B1 (ko) 정전기 보호 기능을 구비한 전력 반도체 장치
KR20210111983A (ko) Esd 보호소자 및 제조방법
KR19990045225A (ko) 반도체장치, 정전방전보호소자 및 절연파괴방지방법
US8329548B2 (en) Field transistors for electrostatic discharge protection and methods for fabricating the same
KR100575861B1 (ko) 반도체 소자의 정전기 방지 구조
JP4899292B2 (ja) 半導体装置
JP3779278B2 (ja) 半導体装置およびその製造方法
JP5980515B2 (ja) 絶縁ゲート型半導体装置
JP3071773B1 (ja) 半導体装置の製造方法
JP3185723B2 (ja) 半導体装置
JP2000156421A (ja) 半導体装置