JP2018078169A - 電子部品 - Google Patents

Abstract

【課題】沿面放電に起因する高電圧電極および低電圧電極の短絡を抑制できる電子部品を提供する。【解決手段】トランスチップ５は、絶縁層積層構造４３と、絶縁層積層構造４３上に形成された高電圧パッド１３と、高電圧パッド１３と間隔を空けて絶縁層積層構造４３上に形成された低電圧パッド１４と、絶縁層積層構造４３の表面に沿って高電圧パッド１３および低電圧パッド１４の間の領域に形成された凹凸構造５１とを含む。【選択図】図８

Description

本発明は、電子部品に関する。

特許文献１には、絶縁層と、絶縁層上に形成された高電圧用リード（高電圧電極）と、高電圧用リードから間隔を空けて絶縁層上に形成された低電圧用リード（低電圧電極）とを含む電子部品が開示されている。

特開２０１３−１１５１３１号公報

高電圧電極および低電圧電極の間の領域に絶縁層が形成されている構造では、当該絶縁層の表面に沿って生じる沿面放電に起因して、当該絶縁層が破壊したり、当該絶縁膜が劣化したりする虞がある。絶縁層の破壊や劣化は、高電圧電極および低電圧電極の短絡を引き起こす一つの原因となる。
本発明は、沿面放電に起因する高電圧電極および低電圧電極の短絡を抑制できる電子部品を提供することを目的とする。

本発明の第１局面に係る電子部品は、第１絶縁層と、前記第１絶縁層の表面上に形成された高電圧電極と、前記高電圧電極と間隔を空けて前記第１絶縁層の表面上に形成された低電圧電極と、前記第１絶縁層の表面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含む。
本発明の第２局面に係る電子部品は、絶縁層と、前記絶縁層上に形成された高電圧電極と、前記高電圧電極の周囲において前記絶縁層に埋め込まれた埋め込み低電圧電極と、前記絶縁層の表面に沿って前記高電圧電極および前記埋め込み低電圧電極の間の領域に形成された凹凸構造とを含む。

本発明の第３局面に係る電子部品は、第１主面および第２主面を有し、かつ機能素子を含む機能素子本体と、前記機能素子本体の前記第１主面に互いに間隔を空けて形成された高電圧電極および低電圧電極と、前記機能素子本体の前記第１主面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含む。

本発明の第１局面に係る電子部品では、高電圧電極および低電圧電極の間の領域に、第１絶縁層の表面に沿う凹凸構造が形成されている。これにより、高電圧電極および低電圧電極の間の沿面距離、つまり、高電圧電極および低電圧電極の間の絶縁距離を増加させることができる。したがって、高電圧電極および低電圧電極の間の領域における沿面放電の発生を抑制できる。その結果、沿面放電に起因する高電圧電極および低電圧電極の短絡を抑制できる電子部品を提供できる。

本発明の第２局面に係る電子部品では、高電圧電極および埋め込み低電圧電極の間の領域に、絶縁層の表面に沿う凹凸構造が形成されている。これにより、高電圧電極および埋め込み低電圧電極の間の沿面距離、つまり、高電圧電極および低電圧電極の間の絶縁距離を増加させることができる。したがって、高電圧電極および低電圧電極の間の領域における沿面放電の発生を抑制できる。その結果、沿面放電に起因する高電圧電極および低電圧電極の短絡を抑制できる電子部品を提供できる。

本発明の第３局面に係る電子部品では、高電圧電極および低電圧電極の間の領域に、機能素子本体の第１主面に沿う凹凸構造が形成されている。これにより、高電圧電極および低電圧電極の間の沿面距離、つまり、高電圧電極および低電圧電極の間の絶縁距離を増加させることができる。したがって、高電圧電極および低電圧電極の間の領域における沿面放電の発生を抑制できる。その結果、沿面放電に起因する高電圧電極および低電圧電極の短絡を抑制できる電子部品を提供できる。

図１は、本発明の第１実施形態に係る電子部品が組み込まれたモジュールの模式的な平面図である。 図２は、図１のモジュールの電気的構造を図解的に示す図である。 図３は、図１の電子部品の平面構造を説明するための模式図である。 図４は、図１の電子部品の上コイルの平面構造を説明するための模式図である。 図５は、図１の電子部品の下コイルの平面構造を説明するための模式図である。 図６は、図４の二点鎖線VIにより取り囲まれた部分の拡大図である。 図７は、図６の一点鎖線VII-VIIに沿う縦断面図である。 図８は、図７の電子部品の要部拡大図である。 図９は、図６に対応する拡大図であり、凹凸構造の第１変形例を示す図である。 図１０は、図６に対応する拡大図であり、凹凸構造の第２変形例を示す図である。 図１１は、図６に対応する拡大図であり、凹凸構造の第３変形例を示す図である。 図１２は、図６に対応する拡大図であり、凹凸構造の第４変形例を示す図である。 図１３Ａは、図１の電子部品の凹凸構造の製造方法を説明するための図である。 図１３Ｂは、図１３Ａの後の工程を示す図である。 図１３Ｃは、図１３Ｂの後の工程を示す図である。 図１３Ｄは、図１３Ｃの後の工程を示す図である。 図１４は、本発明の第２実施形態に係る電子部品の要部拡大図であって、当該電子部品のうちの凹凸構造が形成された領域を示す図である。 図１５Ａは、図１４の電子部品の凹凸構造の製造方法を説明するための図である。 図１５Ｂは、図１５Ａの後の工程を示す図である。 図１５Ｃは、図１５Ｂの後の工程を示す図である。 図１５Ｄは、図１５Ｃの後の工程を示す図である。 図１６は、本発明の第３実施形態に係る電子部品の要部拡大図であって、当該電子部品のうちの凹凸構造が形成された領域を示す図である。 図１７Ａは、図１６の電子部品の凹凸構造の製造方法を説明するための図である。 図１７Ｂは、図１７Ａの後の工程を示す図である。 図１７Ｃは、図１７Ｂの後の工程を示す図である。 図１７Ｄは、図１７Ｃの後の工程を示す図である。 図１７Ｅは、図１７Ｄの後の工程を示す図である。 図１８は、図６に対応する拡大図であり、凹凸構造の変形例を示す図である。 図１９は、一変形例に係る電子部品の要部拡大図であって、当該電子部品のうちの凹凸構造が形成された領域を示す図である。 図２０は、他の変形例に係る電子部品の要部拡大図であって、当該電子部品のうちの凹凸構造が形成された領域を示す図である。 図２１は、本発明の電子部品を半導体装置に適用した場合の一形態を示す模式的な断面図である。

以下では、本発明の電子部品を、変圧器を備えたトランスチップに適用した場合の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係るトランスチップ５（電子部品）が組み込まれたモジュール１の模式的な平面図である。

モジュール１は、複数のチップが１パッケージ化された半導体モジュールである。モジュール１は、樹脂パッケージ２と、複数のリード３と、コントローラチップ４と、トランスチップ５（電子部品）と、ドライバチップ６とを含む。
樹脂パッケージ２は、たとえばエポキシ樹脂を含む封止樹脂７を用いて四角（正方形）板状に形成されている。複数のリード３は、本実施形態では、樹脂パッケージ２の互いに対向する一対の端面を介して、樹脂パッケージ２の内外に跨って設けられている。モジュール１のパッケージタイプは、ＳＯＰ（Small Outline Package）である。モジュール１には、ＳＯＰに限らず、たとえば、ＱＦＰ（Quad Flat Package）、ＳＯＪ（Small Outline J-lead Package）等、種々の形態のパッケージを採用できる。

トランスチップ５は、樹脂パッケージ２のほぼ中央部に配置されている。コントローラチップ４は、コントローラＩＣであり、トランスチップ５に対して一方のリード３側に配置されている。ドライバチップ６は、ドライバＩＣであり、トランスチップ５に対して他方のリード３側に配置されている。
コントローラチップ４、トランスチップ５およびドライバチップ６は、四角（長方形）板状に形成されている。トランスチップ５は、本実施形態では、コントローラチップ４およびドライバチップ６よりも小さい。コントローラチップ４およびトランスチップ５は、第１ダイパッド８上に配置されている。ドライバチップ６は、第１ダイパッド８から間隔を空けて設けられた第２ダイパッド９上に配置されている。

コントローラチップ４の表面には、複数の第１パッド１０および複数の第２パッド１１が、間隔を空けて形成されている。複数の第１パッド１０は、コントローラチップ４におけるリード３に近い側の長辺に沿って配列されている。
複数の第１パッド１０は、ボンディングワイヤ１２によって対応するリード３に接続されている。複数の第２パッド１１は、コントローラチップ４におけるトランスチップ５に近い側の長辺に沿って配列されている。コントローラチップ４において、複数の第１パッド１０および複数の第２パッド１１の配置形態は一例に過ぎず、適宜変更可能であり、図１の形態に限定されるものではない。

トランスチップ５の表面には、複数の高電圧パッド１３（高電圧電極）および複数の低電圧パッド１４（低電圧電極）が、間隔を空けて形成されている。複数の低電圧パッド１４は、トランスチップ５におけるコントローラチップ４側の長辺に沿って配列されている。複数の低電圧パッド１４は、ボンディングワイヤ１５によってコントローラチップ４の対応する第２パッド１１に接続されている。

複数の高電圧パッド１３は、複数の低電圧パッド１４に対して、トランスチップ５におけるドライバチップ６側に配置されている。複数の高電圧パッド１３は、ドライバチップ６側の長辺に沿って配列されている。トランスチップ５において、高電圧パッド１３および低電圧パッド１４の配置形態は一例に過ぎず、適宜変更可能であり、図１の形態に限定されるものではない。

ドライバチップ６の表面には、複数の第１パッド１６および複数の第２パッド１７が、間隔を空けて形成されている。複数の第１パッド１６は、ドライバチップ６におけるトランスチップ５側の長辺に沿って配列されている。
複数の第１パッド１６は、ボンディングワイヤ１８によってトランスチップ５の対応する高電圧パッド１３に接続されている。複数の第２パッド１７は、ドライバチップ６におけるリード３に近い側の長辺に沿って配列されている。複数の第２パッド１７は、ボンディングワイヤ１９によってリード３に接続されている。ドライバチップ６において、複数の第１パッド１６および複数の第２パッド１７の配置形態は一例に過ぎず、適宜変更可能であり、図１の形態に限定されるものではない。

図２は、図１のモジュール１の電気的構造を図解的に示す図である。
図２に示すように、トランスチップ５は、その内部において、高電圧側の螺旋状の上コイル２５（高電圧コイル）と、低電圧側の螺旋状の下コイル２６（低電圧コイル）とを含む。上コイル２５および下コイル２６は、上下方向に間隔を空けて互いに対向している。
上コイル２５および下コイル２６との磁気結合によって一つの変圧器２７が構成されている。コントローラチップ４およびドライバチップ６は、変圧器２７（上コイル２５および下コイル２６）により直流絶縁され、かつ、変圧器２７（上コイル２５および下コイル２６）により交流接続されている。

上コイル２５は、内側コイルエンド２８（螺旋の内側末端）および外側コイルエンド２９（螺旋の外側末端）を含む。上コイル２５の内側コイルエンド２８には、高電圧配線３０が接続されている。上コイル２５の外側コイルエンド２９には、高電圧配線３１が接続されている。高電圧配線３０の末端および高電圧配線３１の末端は、高電圧パッド１３として露出している。

下コイル２６は、内側コイルエンド３２（螺旋の内側末端）および外側コイルエンド３３（螺旋の外側末端）を含む。下コイル２６の内側コイルエンド３２には、低電圧配線３４が接続されている。下コイル２６の外側コイルエンド３３には、低電圧配線３５が接続されている。低電圧配線３４の末端および低電圧配線３５の末端は、低電圧パッド１４として露出している。

コントローラチップ４において、或る第１パッド１０と或る第２パッド１１とを接続する配線３６の途中には、当該配線３６の導通・遮断を行うスイッチング素子Ｓｗ１が設けられている。コントローラチップ４において、他の第１パッド１０と他の第２パッド１１とを接続する配線３７の途中には、当該配線３７の導通・遮断を行うスイッチング素子Ｓｗ２が設けられている。スイッチング素子Ｓｗ１およびスイッチング素子Ｓｗ２は、たとえばトランジスタである。

配線３６側の第１パッド１０は、ボンディングワイヤ１２を介して入力電圧に接続されている。入力電圧の電圧値は、ここでは１５Ｖである。配線３６側の第２パッド１１は、ボンディングワイヤ１５を介してトランスチップ５の低電圧パッド１４に接続されている。
配線３７側の第１パッド１０は、ボンディングワイヤ１２を介してグランドに接続されている。配線３７側の第２パッド１１は、ボンディングワイヤ１５を介してトランスチップ５の低電圧パッド１４に接続されている。したがって、トランスチップ５には、グランド電位を基準電位とした１５Ｖの電圧が印加されている。

ドライバチップ６には、本実施形態では、１７００Ｖを基準電位とした１５Ｖの制御電圧が印加されている。ドライバチップ６の複数の第２パッド１７には、たとえばＳｉＣ−ＭＯＳＦＥＴが接続されている。このＳｉＣ−ＭＯＳＦＥＴは、たとえば１７００Ｖを基準電位として制御されている。
コントローラチップ４は、第１印加状態（Ｓｗ１：ＯＮ、Ｓｗ２：ＯＦＦ）と第２印加状態（Ｓｗ１：ＯＦＦ、Ｓｗ２：ＯＮ）を交互に繰り返すことにより、周期的な昇圧前パルス電圧を生成する。コントローラチップ４により生成された昇圧前パルス電圧は、ボンディングワイヤ１５を介して下コイル２６に与えられる。図２の例では、５Ｖの昇圧前パルス電圧が、下コイル２６に与えられる。

下コイル２６に昇圧前パルス電圧が与えられると、電磁誘導により下コイル２６と上コイル２５との変圧比（巻線比）に応じた分だけ、昇圧前パルス電圧の電圧値が昇圧される。これにより、ボンディングワイヤ１８を介して上コイル２５からドライバチップ６に昇圧後パルス電圧が出力される。図２の例では、１７００Ｖの昇圧後パルス電圧が上コイル２５からドライバチップ６が出力される。

ドライバチップ６は、１７００Ｖを基準電位とする１７１５Ｖの制御パルス電圧を生成し、ＳｉＣ−ＭＯＳＦＥＴに与える。制御パルス電圧は、上コイル２５から与えられた昇圧後パルス電圧（＝１７００Ｖ）に１５Ｖを加算することにより得られる。ＳｉＣ−ＭＯＳＦＥＴは、制御パルス電圧（＝１７１５Ｖ）と基準電位（＝１７００Ｖ）との電位差である１５Ｖで制御される。

図２で示した具体的な電圧値は、モジュール１の動作を説明するために用いた一例に過ぎない。ドライバチップ６の基準電圧は、１７００Ｖ以下の値（たとえば、１２００Ｖ等）であってもよいし、１７００Ｖを超える値（たとえば、３７５０Ｖ等）であってもよい。
図３は、トランスチップ５の平面構造を説明するための模式図である。図４は、トランスチップ５の上コイル２５の平面構造を説明するための模式図である。図５は、トランスチップ５の下コイル２６の平面構造を説明するための模式図である。図６は、図４の二点鎖線VIにより取り囲まれた部分の拡大図である。図７は、図６の一点鎖線VII-VIIに沿う縦断面図である。図８は、トランスチップ５の要部拡大図である。

図３〜図６では、説明の便宜上、封止樹脂７、および、トランスチップ５に接続されたボンディングワイヤ１５，１８の図示を省略している。図６では、明瞭化のため、後述する凹凸構造５１（複数の凹部５６）がハッチングによって示されている。図７では、明瞭化のため、金属部分のみがハッチングによって示されている。
図３〜図７を参照して、トランスチップ５は、第１主面４１ａ、第２主面４１ｂおよびそれらを接続する側面４１ｃを有し、かつ機能素子（本実施形態では、上コイル２５および下コイル２６を含む変圧器２７）を含む機能素子本体４１を含む。

図３〜図７を参照して、機能素子本体４１は、直方体形状に形成されている。機能素子本体４１の第１主面４１ａおよび第２主面４１ｂは平面視長方形状に形成されている。図７を参照して、機能素子本体４１は、基板４２と、基板４２の主面上に形成（支持）された絶縁層積層構造４３（第１絶縁層／素子側絶縁層）とを含む。
機能素子本体４１の第２主面４１ｂは、基板４２によって形成されている。機能素子本体４１の第１主面４１ａは、絶縁層積層構造４３によって形成されている。基板４２は、Ｓｉ（シリコン）基板やＳｉＣ（炭化珪素）基板等の半導体基板であってもよい。基板４２が半導体基板からなる場合、本実施形態に係るトランスチップ５は、半導体装置の一種であるともみなせる。

図７を参照して、絶縁層積層構造４３は、基板４２側から順に積層された複数（本実施形態では１２層）の絶縁層４４を含む。基板４２の主面に接する最下層の絶縁層４４を除く複数の絶縁層４４は、それぞれ、下層のエッチングストッパ膜４５および上層の層間絶縁膜４６を含む積層構造を有している。本実施形態では、絶縁層積層構造４３の最上層が層間絶縁膜４６によって形成されている。したがって、最上層の層間絶縁膜４６が機能素子本体４１の第１主面４１ａを形成している。

最下層の絶縁層４４は、層間絶縁膜４６のみからなる。層間絶縁膜４６は、エッチングストッパ膜４５とは異なる絶縁材料を含む。エッチングストッパ膜４５は、たとえば、ＳｉＮ膜、ＳｉＣ膜およびＳｉＣＮ膜を含む群から選択される１つまたは複数の絶縁膜を含む。エッチングストッパ膜４５は、本実施形態では、ＳｉＮ膜である。一方、層間絶縁膜４６は、たとえばＳｉＯ_２膜、ＳｉＮ膜、ＳｉＣ膜およびＳｉＣＮ膜を含む群から選択される１つまたは複数の絶縁膜を含む。層間絶縁膜４６は、本実施形態では、ＳｉＯ_２膜である。

図３〜図７を参照して、絶縁層積層構造４３内には、機能素子としての上コイル２５および下コイル２６を含む変圧器２７が形成されている。上コイル２５および下コイル２６は、絶縁層積層構造４３において互いに異なる絶縁層４４に形成され、一層以上の絶縁層４４を挟んで互いに対向している。本実施形態では、上コイル２５は、基板４２から１１層目の絶縁層４４に形成されている。下コイル２６は、上コイル２５との間に６層の絶縁層４４を挟んで、基板４２から４層目の絶縁層４４に形成されている。

図４を参照して、上コイル２５は、中央に平面視楕円形の内方領域４７が区画されるように、当該内方領域４７の周囲を取り囲む楕円環状の領域に形成されている。上コイル２５は、トランスチップ５の長手方向に間隔を空けて２つずつペアで合計４つ形成されている。
図５を参照して、下コイル２６は、中央に平面視楕円形の内方領域４８が区画されるように、当該内方領域４８の周囲を取り囲む楕円環状の領域に形成されている。下コイル２６は、トランスチップ５の長手方向に間隔を空けて２つずつペアで合計４つ形成されている。４つの下コイル２６および４つの上コイル２５は、それぞれ、絶縁層積層構造４３の積層方向に互いに対向している。

図３〜図８を参照して、トランスチップ５は、機能素子本体４１の第１主面４１ａ上に互いに間隔を空けて形成された高電圧パッド１３および低電圧パッド１４を含む。トランスチップ５は、高電圧パッド１３の周囲において絶縁層積層構造４３に埋め込まれ、かつ、高電圧パッド１３に印加される電圧よりも低い電圧が印加されるシールド電極層４９（埋め込み低電圧電極）を含む。

トランスチップ５は、高電圧パッド１３および低電圧パッド１４を露出させるように機能素子本体４１の第１主面４１ａを被覆する表面絶縁層５０（第２絶縁層／絶縁層）を含む。トランスチップ５は、機能素子本体４１の第１主面４１ａ（絶縁層積層構造４３の表面）に沿って高電圧パッド１３および低電圧パッド１４の間の領域に形成された絶縁性の凹凸構造５１を含む。

図３〜図８を参照して、高電圧パッド１３および低電圧パッド１４は、機能素子本体４１の第１主面４１ａ（絶縁層積層構造４３の表面）上に互いに間隔を空けて形成されている。高電圧パッド１３および低電圧パッド１４は、絶縁層積層構造４３の最上配線として形成されている。高電圧パッド１３および低電圧パッド１４は、たとえば、アルミニウム（Ａｌ）、銅（Ｃｕ）またはアルミニウム−銅合金（ＡｌＣｕ）を含む。

高電圧パッド１３は、各上コイル２５の内方領域４７の上方および各ペアにおける上コイル２５間の領域の上方に一つずつ、合計６個配置されている。高電圧パッド１３は、機能素子本体４１の長手方向に沿って一列に並んで配列されている。低電圧パッド１４は、高電圧パッド１３のそれぞれの側方に一つずつ、合計６個配置されている。低電圧パッド１４は、機能素子本体４１の長手方向に沿って一列に並んで配列されている。

図３〜図７に示すように、シールド電極層４９は、高電圧パッド１３に加えて低電圧パッド１４を取り囲むように、機能素子本体４１の側面４１ｃに沿って壁状に形成されている。より具体的には、シールド電極層４９は、上コイル２５、下コイル２６、高電圧パッド１３および低電圧パッド１４等を含む内方領域５７を取り囲むように平面視長方形環状に形成されている。

シールド電極層４９は、その底部において基板４２に接続されている。これにより、シールド電極層４９は、基板電圧に固定されている。基板電圧は、本実施形態では、グランド電位である。シールド電極層４９は、低電圧パッド１４と同電位である。シールド電極層４９は、外部（機能素子本体４１の側面４１ｃ外）から内方領域５７に水分が侵入することを抑制する。これに加えて、シールド電極層４９は、機能素子本体４１の側面４１ｃに生じたクラックが内方領域５７に広がることを抑制する。

図７および図８に示すように、表面絶縁層５０は、機能素子本体４１の第１主面４１ａのほぼ全面に形成されている。表面絶縁層５０は、高電圧パッド１３を露出させるパッド開口５２と、低電圧パッド１４を露出させるパッド開口５３とを含む。
パッド開口５２は、高電圧パッド１３のうちの縁部を除く内方領域を露出させている。パッド開口５２は、低電圧パッド１４のうちの縁部を除く内方領域を露出させている。表面絶縁層５０は、本実施形態では、絶縁層積層構造４３側からこの順に積層された保護膜５４およびパッシベーション膜５５を含む積層構造を有している。

パッシベーション膜５５は、保護膜５４を形成する絶縁材料とは異なる絶縁材料を含む。保護膜５４は、たとえばＳｉＯ_２を含む。パッシベーション膜５５は、たとえばＳｉＮを含む。パッシベーション膜５５は、保護膜５４の厚さよりも大きい厚さを有している。保護膜５４の厚さは、たとえば１００ｎｍ以上３０００ｎｍ以下である。パッシベーション膜５５の厚さは、１００ｎｍ以上３０００ｎｍ以下である。

図６〜図８を参照して、凹凸構造５１は、高電圧パッド１３および低電圧パッド１４の間の領域に設けられている。凹凸構造５１によって、高電圧パッド１３および低電圧パッド１４の間の沿面距離を増加させるために形成されている。沿面距離は、高電圧パッド１３および低電圧パッド１４の間の絶縁距離でもある。凹凸構造５１により、高電圧パッド１３および低電圧パッド１４の間の沿面放電の発生が抑制されている。

本実施形態では、高電圧パッド１３および低電圧パッド１４の間の領域に加えて、高電圧パッド１３およびシールド電極層４９の間の領域にも、機能素子本体４１の第１主面４１ａ（絶縁層積層構造４３の表面）に沿って凹凸構造５１が設けられている。高電圧パッド１３およびシールド電極層４９の間の沿面距離は、凹凸構造５１によって増加させられている。したがって、凹凸構造５１により、高電圧パッド１３およびシールド電極層４９の間の沿面放電の発生も抑制されている。

凹凸構造５１は、本実施形態では、表面絶縁層５０の表面から絶縁層積層構造４３に向かって窪んだ複数の凹部５６を含む。本実施形態に係る凹凸構造５１は、表面絶縁層５０の表面に沿う沿面距離を増加させている。したがって、凹凸構造５１は、表面絶縁層５０の表面に沿う沿面放電の発生を抑制している。
複数の凹部５６は、本実施形態では、表面絶縁層５０を貫通し、かつ、絶縁層積層構造４３を露出させている。より具体的には、複数の凹部５６は、パッシベーション膜５５および保護膜５４を貫通するように形成されている。複数の凹部５６は、絶縁層積層構造４３のうちの最上層の層間絶縁膜４６を露出させている。複数の凹部５６の底部は、最上層の層間絶縁膜４６内に位置している。

複数の凹部５６は、本実施形態では、複数の高電圧パッド１３を一括して取り囲むように形成されている。より具体的には、複数の凹部５６は、平面視長円環状の無端状に形成されている。複数の凹部５６は、機能素子本体４１の長手方向一方側において、各上コイル２５の内方領域４７の上方および各ペアにおける上コイル２５間の領域の上方に配置された３つの高電圧パッド１３を一括して取り囲んでいる。複数の凹部５６の平面視形状は、平面視長円環状に限らず、平面視多角環状（たとえば平面視四角環状や平面視長方形環状）に形成されていてもよい。

本実施形態では、複数の凹部５６には、相対的に短い周囲長を有する凹部５６と、当該相対的に短い周囲長を有する凹部５６を取り囲む相対的に長い周囲長を有する凹部５６とが含まれる。したがって、複数の高電圧パッド１３は、相対的に短い周囲長を有する凹部５６および相対的に長い周囲長を有する凹部５６によって取り囲まれている。
複数の凹部５６は、高電圧パッド１３および低電圧パッド１４の対向方向に間隔を空けて形成され、かつ、高電圧パッド１３および低電圧パッド１４の対向方向に交差する方向に延びるように形成されている。このような構造の複数の凹部５６により、高電圧パッド１３および低電圧パッド１４の間の沿面距離を効果的に増加させることができる。

複数の凹部５６は、高電圧パッド１３およびシールド電極層４９の対向方向に間隔を空けて形成され、かつ、高電圧パッド１３およびシールド電極層４９の対向方向に交差する方向に延びるように形成されている。このような構造の複数の凹部５６により、高電圧パッド１３および低電圧パッド１４の間の沿面距離を効果的に増加させることができる。
本実施形態では、機能素子本体４１の長手方向他方側においても、３つの高電圧パッド１３を一括して取り囲むように複数の凹部５６（凹凸構造５１）が形成されている。機能素子本体４１の長手方向他方側に形成された複数の凹部５６（凹凸構造５１）の構造は、機能素子本体４１の長手方向一方側に形成された複数の凹部５６（凹凸構造５１）の構造と同様であるので、その説明を省略する。

複数の凹部５６（凹凸構造５１）は、機能素子本体４１の長手方向一方側および他方側に設けられた全ての高電圧パッド１３を一括して取り囲むように形成されていてもよい。複数の凹部５６（凹凸構造５１）は、高電圧パッド１３の一つ一つを個別的に取り囲むように平面視長円環状、平面視円環状、平面視多角環状（たとえば平面視四角環状）に形成されていてもよい。複数の凹部５６（凹凸構造５１）は、高電圧パッド１３および低電圧パッド１４の間の領域に加えて、互いに隣り合う複数の高電圧パッド１３の間の領域に形成されていてもよい。

図６では、凹凸構造５１が、複数の高電圧パッド１３を取り囲む複数の凹部５６を含む形態について説明したが、凹凸構造５１は、図９〜図１２に示されるような形態も採り得る。
図９は、図６に対応する拡大図であり、凹凸構造５１の第１変形例を示す図である。図９に示すように、凹凸構造５１は、高電圧パッド１３を取り囲むように形成された有端状の複数の凹部５６を含む。複数の凹部５６は、内側に位置する凹部５６の両端部間の空き領域が、外側に位置する凹部５６によって閉塞されるように形成されている。図９では、全ての凹部５６が有端状に形成された形態が示されているが、一つの凹部５６だけが有端状に形成されていてもよい。

複数の凹部５６は、高電圧パッド１３および低電圧パッド１４の対向方向に間隔を空けて形成され、かつ、高電圧パッド１３および低電圧パッド１４の対向方向に交差する方向に延びるように形成されている。複数の凹部５６は、高電圧パッド１３およびシールド電極層４９の対向方向に間隔を空けて形成され、かつ、高電圧パッド１３およびシールド電極層４９の対向方向に交差する方向に延びるように形成されている。

このような構造であっても、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０の表面に沿う沿面距離、ならびに、高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０の表面に沿う沿面距離を増加させることができる。
図１０は、図６に対応する拡大図であり、凹凸構造５１の第２変形例を示す図である。図１０では、凹凸構造５１は、複数の凹部５６が、平面視螺旋状の一つの凹部を形成するように互いに接続され、かつ、高電圧パッド１３を取り囲んでいる構造を有している。

平面視螺旋状の一つの凹部において、複数の凹部５６は、高電圧パッド１３および低電圧パッド１４の対向方向に間隔を空けて形成され、かつ、高電圧パッド１３および低電圧パッド１４の対向方向に交差する方向に延びるように形成されている。
平面視螺旋状の一つの凹部において、複数の凹部５６は、高電圧パッド１３およびシールド電極層４９の対向方向に間隔を空けて形成され、かつ、高電圧パッド１３およびシールド電極層４９の対向方向に交差する方向に延びるように形成されている。

このような構造であっても、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０の表面に沿う沿面距離、ならびに、高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０の表面に沿う沿面距離を増加させることができる。
図１１は、図６に対応する拡大図であり、凹凸構造５１の第３変形例を示す図である。図１１では、凹凸構造５１が、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０、ならびに、高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０に離散的に形成された複数の凹部５６を含む。

複数の凹部５６は、表面絶縁層５０の表面の全域に離散的に形成されていてもよい。複数の凹部５６は、本変形例では、平面視四角形状に形成されている。複数の凹部５６は、平面視三角形状や平面視六角形状等の平面視四角形状以外の平面視多角形状に形成されていてもよいし、平面視長方形状や平面視円形状に形成されていてもよい。
複数の凹部５６は、高電圧パッド１３および低電圧パッド１４の対向方向および当該対向方向に交差する方向に沿って間隔を空けて形成されている。複数の凹部５６は、本変形例では、高電圧パッド１３および低電圧パッド１４の間の領域において行列状の規則的な配列で形成されている。

複数の凹部５６は、高電圧パッド１３および低電圧パッド１４の間の沿面距離を増加させることができるのであれば、高電圧パッド１３および低電圧パッド１４の間の領域において不規則な配列で形成されていてもよい。
複数の凹部５６は、高電圧パッド１３およびシールド電極層４９の対向方向および当該対向方向に交差する方向に沿って間隔を空けて形成されている。複数の凹部５６は、本変形例では、高電圧パッド１３およびシールド電極層４９の間の領域において行列状の規則的な配列で形成されている。

複数の凹部５６は、高電圧パッド１３およびシールド電極層４９の間の沿面距離を増加させることができるのであれば、高電圧パッド１３およびシールド電極層４９の間の領域において不規則な配列で形成されていてもよい。
このような構造であっても、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０の表面に沿う沿面距離、ならびに、高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０の表面に沿う沿面距離を増加させることができる。

図１２は、図６に対応する拡大図であり、凹凸構造５１の第４変形例を示す図である。図１２に示すように、凹凸構造５１は、高電圧パッド１３を挟み込むように、当該高電圧パッド１３および低電圧パッド１４の間の領域、ならびに、当該高電圧パッド１３およびシールド電極層４９の間の領域を帯状に延びる複数の凹部５６を含む。
より具体的には、高電圧パッド１３および低電圧パッド１４の間の領域において、複数の凹部５６は、高電圧パッド１３および低電圧パッド１４の対向方向に間隔を空けて形成され、かつ、当該対向方向に交差する方向（直交する方向）に延びる帯状に形成されている。

高電圧パッド１３およびシールド電極層４９の間の領域において、複数の凹部５６は、高電圧パッド１３およびシールド電極層４９の対向方向に間隔を空けて形成され、かつ、当該対向方向に交差する方向（直交する方向）に延びる帯状に形成されている。
このような構造であっても、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０の表面に沿う沿面距離、ならびに、高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０の表面に沿う沿面距離を増加させることができる。

トランスチップ５は、図６、図９〜図１２に示される凹凸構造５１に限らず、図６に示される凹凸構造５１、図９に示される凹凸構造５１、図１０に示される凹凸構造５１、図１１に示される凹凸構造５１、および、図１２に示される凹凸構造５１のうちの任意の２つ以上が組み合わされた構造の凹凸構造５１を含んでいてもよい。たとえば、トランスチップ５は、高電圧パッド１３を取り囲む複数の凹部５６と、高電圧パッド１３および低電圧パッド１４の間の領域に離散的に形成された複数の凹部５６とを含む凹凸構造５１を有していてもよい。

図７および図８を再度参照して、トランスチップ５は、樹脂層５８をさらに含む。樹脂層５８は、凹凸構造５１を埋めて、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０を被覆している。
本実施形態に係る樹脂層５８は、前述の樹脂パッケージ２を形成する封止樹脂７（本実施形態ではエポキシ樹脂）の一部により形成されている。樹脂層５８は、凹凸構造５１（複数の凹部５６）と接する部分において、当該凹凸構造５１と噛合う凹凸状のアンカー構造５９を有している。

樹脂層５８は、複数の凹部５６内において、当該複数の凹部５６の側壁および底壁を含む内面に密着するように表面絶縁層５０上に形成されている。樹脂層５８は、本実施形態では、複数の凹部５６内において、保護膜５４およびパッシベーション膜５５に加えて、絶縁層積層構造４３（最上層の層間絶縁膜４６）と接している。
これにより、表面絶縁層５０からの樹脂層５８の剥離が抑制されており、かつ、樹脂層５８および表面絶縁層５０の境界領域（つまり、樹脂層５８および表面絶縁層５０が接する部分）に空隙が形成されるのが抑制されている。

以下、図３〜図８を再度参照して、上コイル２５、下コイル２６、複数の高電圧パッド１３、複数の低電圧パッド１４等を含む内方領域５７の具体的な構造について説明する。
図４に示すように、各上コイル２５の内方領域４７には、内側コイルエンド配線６５が形成されている。各ペアにおいて、隣り合う上コイル２５間には、外側コイルエンド配線６６が形成されている。各ペアにおいて、一方の上コイル２５および他方の上コイル２５は、外側コイルエンド配線６６によって電気的に接続されている。これにより、一方の上コイル２５、他方の上コイル２５、内側コイルエンド配線６５および外側コイルエンド配線６６が同電位となっている。

図８に示すように、内方領域４７を取り囲む楕円環状の領域において、絶縁層４４には、楕円螺旋状のコイル溝６７が形成されている。コイル溝６７は、層間絶縁膜４６およびその下方のエッチングストッパ膜４５を貫通して形成されている。これにより、コイル溝６７の上端および下端は、それぞれ、上方の絶縁層４４のエッチングストッパ膜４５および下方の絶縁層４４の層間絶縁膜４６に開放した面となっている。

コイル溝６７の内面（側面および底面）には、バリア電極６８が形成されている。バリア電極６８は、上方が開放した空間がコイル溝６７内に形成されるように、コイル溝６７の内面に倣って膜状に形成されている。
本実施形態では、バリア電極６８は、コイル溝６７の内面に近い側からタンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜およびタンタル（Ｔａ）膜がこの順に積層された積層構造を有している。コイル溝６７においてバリア電極６８の内側には、銅（Ｃｕ）を含む導電体６９が埋め込まれている。これにより、バリア電極６８および導電体６９を含む上コイル２５が形成されている。

上コイル２５は、その上面が絶縁層４４の上面と面一になるように形成されている。上コイル２５は、側面、上面および下面において、互いに異なる絶縁層４４に接している。より具体的には、上コイル２５の側面は、当該上コイル２５が埋め込まれた絶縁層４４のエッチングストッパ膜４５および層間絶縁膜４６に接している。
上コイル２５の上面は、当該上コイル２５が埋め込まれた絶縁層４４の上層に形成された絶縁層４４のエッチングストッパ膜４５に接している。上コイル２５の下面は、当該上コイル２５が埋め込まれた絶縁層４４の下層に形成された絶縁層４４の層間絶縁膜４６に接している。

上コイル２５と同一の絶縁層４４に埋め込まれた内側コイルエンド配線６５は、ビア７０を介して或る高電圧パッド１３に接続されている。図示はしないが、上コイル２５と同一の絶縁層４４に埋め込まれた外側コイルエンド配線６６は、同様の構造によって、ビアを介して他の高電圧パッド１３に接続されている。
これにより、内側コイルエンド配線６５およびビア７０、ならびに、外側コイルエンド配線６６およびビア（図示せず）を介して、上コイル２５に伝達された信号を高電圧パッド１３から出力できる。内側コイルエンド配線６５およびそれに接続されたビア７０、ならびに、外側コイルエンド配線６６およびそれに接続されたビア（図示せず）を合わせたものが、それぞれ、図２の高電圧配線３０および高電圧配線３１となる。

内側コイルエンド配線６５は、上コイル２５と同様に、配線溝７１に埋め込まれたバリア電極７２および導電体７３を含む。内側コイルエンド配線６５に接続されたビア７０は、上コイル２５と同様に、配線溝７４に埋め込まれたバリア電極７５および導電体７６を含む。
バリア電極７２，７５には、前述のバリア電極６８と同じ材料を適用できる。導電体７３，７６には、前述の導電体６９と同じ材料を適用できる。外側コイルエンド配線６６およびそれに接続されたビア（図示せず）も、内側コイルエンド配線６５およびそれに接続されたビア７０と同様の構成をとることができる。

図４および図５に示すように、各下コイル２６の内方領域４８には、内側コイルエンド配線７７が形成されている。下コイル２６側の内側コイルエンド配線７７は、平面視において上コイル２５側の内側コイルエンド配線６５からずれた位置に配置されている。各ペアにおいて、隣り合う下コイル２６間には、外側コイルエンド配線７８が形成されている。

下コイル２６側の外側コイルエンド配線７８は、平面視において上コイル２５側の外側コイルエンド配線６６からずれた位置に配置されている。各ペアにおいて、一方の下コイル２６および他方の下コイル２６は、外側コイルエンド配線７８によって電気的に接続されている。これにより、一方の下コイル２６、他方の下コイル２６、内側コイルエンド配線７７および外側コイルエンド配線７８が同電位となっている。

詳細は省略するが、下コイル２６は、上コイル２５と同様に、楕円螺旋状のコイル溝に埋め込まれたバリア電極および導電体を含む構造とされている。下コイル２６は、その上面が絶縁層４４の上面と面一になるように形成されている。下コイル２６は、側面、上面および下面において、互いに異なる絶縁層４４に接している。
より具体的には、下コイル２６の側面は、当該下コイル２６が埋め込まれた絶縁層４４のエッチングストッパ膜４５および層間絶縁膜４６に接している。下コイル２６の上面は、当該下コイル２６が埋め込まれた絶縁層４４の上層に形成された絶縁層４４のエッチングストッパ膜４５に接している。下コイル２６の下面は、当該下コイル２６が埋め込まれた絶縁層４４の下層に形成された絶縁層４４の層間絶縁膜４６に接している。

下コイル２６は、絶縁層積層構造４３内を引き回された低電圧配線３４，３５によって各低電圧パッド１４に接続されている。
低電圧配線３４は、貫通配線８０と、引き出し配線８１とを含む。貫通配線８０は、各低電圧パッド１４から少なくとも下コイル２６が形成された絶縁層４４を貫通して、下コイル２６よりも下方の絶縁層４４に達する柱状に形成されている。

より具体的には、貫通配線８０は、上コイル２５と同一の絶縁層４４に埋め込まれた島状（四角形状）の上側の低電圧層配線８２と、下コイル２６と同一の絶縁層４４に埋め込まれた島状（四角形状）の下側の低電圧層配線８３とを含む。
貫通配線８０は、上側の低電圧層配線８２および下側の低電圧層配線８２の間を接続する複数のビア８４と、上側の低電圧層配線８２および低電圧パッド１４を接続するビア８５と、下側の低電圧層配線８３および引き出し配線８１を接続するビア８６とを含む。引き出し配線８１は、低電圧パッド１４側から下コイル２６側に向けて引き出されるように、下コイル２６よりも下方の絶縁層４４に形成されている。

引き出し配線８１は、より具体的には、前述の内側コイルエンド配線７７と、下コイル２６よりも下方の絶縁層４４に埋め込まれた引き出し層配線８７と、引き出し層配線８７および内側コイルエンド配線７７を接続するビア８８とを含む。引き出し層配線８７は、下コイル２６を下方で横切る線状に形成されており、かつ、ビア８９を介して基板４２に接続されている。これにより、低電圧配線３４は、基板電圧に固定されている。

配線７７，８２，８３，８７は、それぞれ上コイル２５と同様に、配線溝にバリア電極および導電体を埋め込むことによって形成されている。一例として、図８に示すように、低電圧層配線８２は、配線溝９０にバリア電極９１および導電体９２を埋め込むことによって形成されている。
ビア８４，８５，８６，８８，８９は、それぞれ上コイル２５と同様に、配線溝にバリア電極および導電体を埋め込むことによって形成されている。一例として、図８に示すように、ビア８４は、それぞれ配線溝９３にバリア電極９５および導電体９７を埋め込むことによって形成されている。ビア８５は、それぞれ配線溝９４にバリア電極９６および導電体９８を埋め込むことによって形成されている。

詳細は省略するが、低電圧配線３５も、低電圧配線３４と同様に、貫通配線（図示せず）と、引き出し配線９９（図３〜図５参照）とを含む配線によって形成されている。
下コイル２６側の内側コイルエンド配線７７は、貫通配線８０および引き出し配線８１を介して或る低電圧パッド１４に接続されている。下コイル２６側の外側コイルエンド配線７８は、貫通配線（図示せず）および引き出し配線９９を介して他の低電圧パッド１４に接続されている。これにより、低電圧パッド１４に入力された信号を、貫通配線８０および引き出し配線８１を介して下コイル２６に伝達できる。

図７に示すように、シールド電極層４９は、上コイル２５、下コイル２６および引き出し層配線８７と同一の絶縁層４４に埋め込まれたシールド層配線１００，１０１，１０２と、それらの間を接続する複数のビア１０３と、最下層のシールド層配線１０２および基板４２を接続するビア１０４とを含む。
シールド層配線１００，１０１，１０２は、上コイル２５と同様に、配線溝にバリア電極および導電体を埋め込むことによって形成されている。ビア１０３，１０４も、上コイル２５と同様に、配線溝にバリア電極および導電体を埋め込むことによって形成されている。

次に、凹凸構造５１の製造方法の一例について説明する。図１３Ａ〜図１３Ｄは、トランスチップ５の要部拡大図であって、トランスチップ５のうちの凹凸構造５１の製造方法を説明するための図である。
図１３Ａを参照して、基板４２と、基板４２上に形成された絶縁層積層構造４３とを含む機能素子本体４１が準備される。

次に、たとえばスパッタ法により、電極材料（たとえばアルミニウム−銅合金）が機能素子本体４１の第１主面４１ａ上に堆積されて、高電圧パッド１３および低電圧パッド１４の基となる電極層（図示せず）が形成される。
次に、たとえばマスク（図示せず）を介するエッチングにより、電極層の不要な部分が除去されて、電極層が所定の形状にパターニングされる。これにより、機能素子本体４１の第１主面４１ａ上に高電圧パッド１３および低電圧パッド１４が形成される。

次に、図１３Ｂを参照して、たとえばＣＶＤ法により、高電圧パッド１３および低電圧パッド１４を覆うように、絶縁材料（たとえばＳｉＯ_２）が機能素子本体４１の第１主面４１ａ上に堆積されて、保護膜５４が形成される。
次に、たとえばＣＶＤ法により、絶縁材料（たとえばＳｉＮ）が保護膜５４上に堆積されて、パッシベーション膜５５が形成される。これにより、保護膜５４およびパッシベーション膜５５を含む表面絶縁層５０が形成される。

次に、図１３Ｃを参照して、たとえば凹凸構造５１（複数の凹部５６）を形成すべき領域、高電圧パッド１３を露出させるパッド開口５２を形成すべき領域、および、低電圧パッド１４を露出させるパッド開口５３を形成すべき領域を露出させる開口１１０，１１１，１１２を選択的に有するマスク１１３が表面絶縁層５０上に形成される。
次に、図１３Ｄを参照して、たとえばマスク１１３を介するエッチング（ここではドライエッチング）により、表面絶縁層５０の不要な部分が除去される。この工程では、表面絶縁層５０に加えて、絶縁層積層構造４３の一部（最上層の層間絶縁膜４６の一部）も除去される。これにより、表面絶縁層５０に凹凸構造５１（複数の凹部５６）が形成される。これにより、高電圧パッド１３を露出させるパッド開口５２と、低電圧パッド１４を露出させるパッド開口５３とが形成される。その後、マスク１１３が除去される。

次に、表面絶縁層５０に形成された凹凸構造５１を埋めて当該表面絶縁層５０を覆う封止樹脂７が形成される。本実施形態では、封止樹脂７のうちの凹凸構造５１を埋めて表面絶縁層５０と接する部分が樹脂層５８として形成される。このようにして、トランスチップ５が形成される。
以上、本実施形態に係るトランスチップ５では、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０に複数の凹部５６を含む凹凸構造５１が形成されている。これにより、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０の表面に沿う沿面距離を増加させることができ、かつ、高電圧パッド１３および低電圧パッド１４の間の絶縁距離を増加させることができる。

よって、高電圧パッド１３および低電圧パッド１４の間の領域において沿面放電の発生を抑制できるから、これら高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０の破壊や劣化を抑制できる。その結果、高電圧パッド１３および低電圧パッド１４が短絡するのを抑制できるから、当該短絡の発生による表面絶縁層５０の更なる破壊や劣化を抑制できる。

本実施形態に係るトランスチップ５では、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０に加えて、高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０にも凹凸構造５１が形成されている。これにより、高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０の表面に沿う沿面距離を増加させることができ、かつ、高電圧パッド１３およびシールド電極層４９の間の絶縁距離を増加させることができる。

よって、高電圧パッド１３およびシールド電極層４９の間の領域において沿面放電の発生を抑制できるから、これら高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０の破壊や劣化を抑制できる。その結果、高電圧パッド１３およびシールド電極層４９が短絡するのを抑制できるから、当該短絡の発生による表面絶縁層５０の更なる破壊や劣化を抑制できる。

特に、本実施形態に係るトランスチップ５では、高電圧パッド１３および低電圧パッド１４の対向方向に間隔を空け、かつ、高電圧パッド１３および低電圧パッド１４の対向方向に交差する方向に延びる複数の凹部５６が形成されている。本実施形態に係るトランスチップ５では、高電圧パッド１３およびシールド電極層４９の対向方向に間隔を空け、かつ、高電圧パッド１３およびシールド電極層４９の対向方向に交差する方向に延びる複数の凹部５６が形成されている。

これらの構造によれば、高電圧パッド１３および低電圧パッド１４の間の沿面距離を効果的に増加させることができ、かつ、高電圧パッド１３およびシールド電極層４９の間の沿面距離を効果的に増加させることができる。本実施形態に係るトランスチップ５では、このような構造を、複数の凹部５６によって高電圧パッド１３を取り囲むという比較的簡素な構造で実現している。

本実施形態に係るトランスチップ５では、凹凸構造５１が、表面絶縁層５０を貫通し、かつ、絶縁層積層構造４３の一部（最上層の層間絶縁膜４６の一部）を露出させる複数の凹部５６を含む。これにより、複数の凹部５６が絶縁層積層構造４３の一部（最上層の層間絶縁膜４６の一部）を露出させない構造と比べて、高電圧パッド１３およびシールド電極層４９の間の沿面距離、ならびに、高電圧パッド１３およびシールド電極層４９の間の沿面距離を増加させることができる。

本実施形態に係るトランスチップ５では、凹凸構造５１を埋めて、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０を被覆する樹脂層５８が形成されている。この樹脂層５８は、凹凸構造５１と接する部分において、当該凹凸構造５１と噛合う凹凸状のアンカー構造５９を有している。これにより、表面絶縁層５０からの樹脂層５８の剥離を抑制できるから、樹脂層５８および表面絶縁層５０の境界領域（つまり、樹脂層５８および表面絶縁層５０が接する部分）に空隙が形成されるのを抑制できる。

たとえば、樹脂層５８および表面絶縁層５０の境界領域に空隙が形成された構造の場合、高電圧パッド１３および低電圧パッド１４の間に電位差が生じると、当該空隙に電界が集中する虞がある。空隙に電界が集中すると、当該空隙に生じた電界を起点として沿面放電が発生したり、他の領域で生じた放電が当該空隙に生じた電界を介してさらに他の領域に広がったりする虞がある。そのため、表面絶縁層５０で沿面放電が生じるリスクが高まる。

これに対して、本実施形態に係るトランスチップ５のように、凹凸構造５１と接する部分において、当該凹凸構造５１と噛合う凹凸状のアンカー構造５９を有する樹脂層５８によれば、表面絶縁層５０からの樹脂層５８の剥離が抑制される結果、当該樹脂層５８と表面絶縁層５０との境界領域に空隙が形成され難くなる。これにより、表面絶縁層５０において沿面放電が生じるリスクを低減できる。よって、樹脂層５８による機能素子本体４１の保護効果を高めることができると同時に、沿面放電に起因する表面絶縁層５０の破壊や劣化を抑制できる。

＜第２実施形態＞
図１４は、本発明の第２実施形態に係るトランスチップ１２１の要部拡大図であって、当該トランスチップ１２１のうちの凹凸構造１２２が形成された領域を示す図である。図１４において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。

第２実施形態に係るトランスチップ１２１は、凹凸構造５１に代えて凹凸構造１２２を含む。第２実施形態に係るトランスチップ１２１は、凹凸構造１２２の形状が第１実施形態に係るトランスチップ５の凹凸構造５１の形状と異なる点を除いて、第１実施形態に係るトランスチップ５とほぼ同様の構成を有している。
凹凸構造１２２は、表面絶縁層５０の表面から絶縁層積層構造４３に向かって窪んだ複数の凹部１２３を含む。複数の凹部１２３は、前述の第１実施形態に係る複数の凹部５６と異なり、表面絶縁層５０を貫通しておらず、当該表面絶縁層５０内（より具体的には、パッシベーション膜５５内）に側壁および底壁を有している。複数の凹部１２３の形態（平面視形状）としては、図６、図９〜図１２を参照して述べた複数の凹部５６の形態（平面視形状）と同様のものを採用できる。

次に、凹凸構造１２２の製造方法の一例について説明する。図１５Ａ〜図１５Ｄは、トランスチップ１２１の要部拡大図であって、トランスチップ１２１のうちの凹凸構造１２２の製造方法を説明するための図である。
図１５Ａを参照して、前述の図１３Ａ〜図１３Ｂの工程と同様の工程を経て、機能素子本体４１の第１主面４１ａ上に表面絶縁層５０が形成される。

次に、表面絶縁層５０上に、高電圧パッド１３を露出させるパッド開口５２を形成すべき領域、および、低電圧パッド１４を露出させるパッド開口５３を形成すべき領域を露出させる開口１２４，１２５を選択的に有するマスク１２６が表面絶縁層５０上に形成される。
次に、図１５Ｂを参照して、たとえばマスク１２６を介するエッチング（ここではドライエッチング）により、表面絶縁層５０の不要な部分が除去される。これにより、高電圧パッド１３を露出させるパッド開口５２と、低電圧パッド１４を露出させるパッド開口５３とが、表面絶縁層５０に形成される。

次に、図１５Ｃを参照して、表面絶縁層５０上に、凹凸構造１２２（複数の凹部１２３）を形成すべき領域を露出させる開口１２７を選択的に有するマスク１２８が表面絶縁層５０上に形成される。
次に、図１５Ｄを参照して、たとえばマスク１２８を介するエッチング（ここではドライエッチング）により、表面絶縁層５０の不要な部分が除去される。この工程では、表面絶縁層５０の表層部だけが選択的に除去される。これにより、表面絶縁層５０に凹凸構造１２２（複数の凹部１２３）が形成される。その後、マスク１２８が除去される。

次に、凹凸構造１２２を埋めて表面絶縁層５０を覆う封止樹脂７が形成される。本実施形態では、封止樹脂７のうちの凹凸構造１２２を埋めて表面絶縁層５０と接する部分が樹脂層５８として形成される。このようにして、トランスチップ１２１が形成される。
以上、本実施形態に係るトランスチップ１２１は、表面絶縁層５０内（より具体的には、パッシベーション膜５５内）に側壁および底壁を有する複数の凹部１２３を含む凹凸構造１２２を有している。したがって、高電圧パッド１３およびシールド電極層４９の間の沿面距離、ならびに、高電圧パッド１３およびシールド電極層４９の間の沿面距離は、第１実施形態に係るトランスチップ５ほど増加しないが、凹凸構造１２２の存在しないデバイスと比べると、これらの沿面距離を増加させることができる。よって、前述の第１実施形態において述べた効果とほぼ同様の効果を奏することができる。

＜第３実施形態＞
図１６は、本発明の第３実施形態に係るトランスチップ１３１の要部拡大図であって、当該トランスチップ１３１のうちの凹凸構造１３２が形成された領域を示す図である。図１６において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。

第２実施形態に係るトランスチップ１２１は、凹凸構造５１に代えて凹凸構造１３２を含む。第３実施形態に係るトランスチップ１３１は、凹凸構造１３２の形状が第１実施形態に係るトランスチップ５の凹凸構造５１の形状と異なる点を除いて、第１実施形態に係るトランスチップ５とほぼ同様の構成を有している。
凹凸構造１３２は、表面絶縁層５０上に形成され、かつ当該表面絶縁層５０との間で凹凸を形成する複数の凸部１３３を含む。複数の凸部１３３の形態（平面視形状）としては、図６、図９〜図１２を参照して述べた複数の凹部５６の形態（平面視形状）と同様のものを採用できる。複数の凸部１３３は、絶縁材料によって形成されている。

複数の凸部１３３の絶縁材料としては、たとえばポリイミド樹脂、ポリアミド樹脂またはフェノール樹脂等の有機系絶縁材料の他、ＳｉＯ_２、ＳｉＮ、ＳｉＣ、ＡｌＮ等の無機系絶縁材料を例示できる。複数の凸部１３３は、表面絶縁層５０を形成する絶縁材料とは異なる絶縁材料を含むことが好ましい。この構成によれば、表面絶縁層５０をエッチングストッパ層として、当該表面絶縁層５０上に複数の凸部１３３を形成できる。

次に、凹凸構造１３２の製造方法の一例について説明する。図１７Ａ〜図１７Ｅは、図１６のトランスチップ１３１のうちの凹凸構造１３２の製造方法を説明するための図である。
図１７Ａを参照して、前述の図１３Ａ〜図１３Ｂの工程と同様の工程を経て、機能素子本体４１の第１主面４１ａ上に表面絶縁層５０が形成される。

次に、表面絶縁層５０上に、高電圧パッド１３を露出させるパッド開口５２を形成すべき領域、および、低電圧パッド１４を露出させるパッド開口５３を形成すべき領域を露出させる開口１３４，１３５を選択的に有するマスク１３６が表面絶縁層５０上に形成される。
次に、図１７Ｂを参照して、たとえばマスク１３６を介するエッチング（ここではドライエッチング）により、表面絶縁層５０の不要な部分が除去される。これにより、高電圧パッド１３を露出させるパッド開口５２と、低電圧パッド１４を露出させるパッド開口５３とが、表面絶縁層５０に形成される。

次に、図１７Ｃを参照して、表面絶縁層５０上に、たとえば感光性樹脂（ここでは、ポリイミド樹脂）が塗布されて、当該表面絶縁層５０上に樹脂膜１３７が形成される。
次に、図１７Ｄを参照して、凹凸構造１３２（複数の凸部１３３）を形成すべき領域を露出させる開口１３８を選択的に有するフォトマスク１３９を介して樹脂膜１３７が露光される。

次に、図１７Ｅを参照して、樹脂膜１３７が現像される。これにより、表面絶縁層５０上に複数の凸部１３３を含む凹凸構造１３２が形成される。
その後、表面絶縁層５０に形成された凹凸構造１３２を埋めて当該表面絶縁層５０を覆う封止樹脂７が形成される。本実施形態では、封止樹脂７のうちの凹凸構造１３２を埋めて表面絶縁層５０と接する部分が樹脂層５８として形成される。このようにして、トランスチップ１３１が形成される。

図１７Ａ〜図１７Ｅでは、複数の凸部１３３が有機系の絶縁材料（ポリイミド樹脂）からなる例について説明したが、複数の凸部１３３は、無機系の絶縁材料によっても形成できる。
この場合、まず、図１７Ｃの工程において、たとえばＣＶＤ法によって無機系の絶縁材料（たとえばＳｉＯ_２）を表面絶縁層５０上に堆積させて、当該表面絶縁層５０上に絶縁膜（図示せず）が形成される。

次に、図１７Ｄの工程において、凹凸構造１３２（複数の凸部１３３）を形成すべき領域を露出させる開口を選択的に有するマスク（図示せず）が、絶縁膜上に形成される。
次に、図１７Ｅの工程において、たとえばマスク（図示せず）を介するエッチング（ここではドライエッチング）により、絶縁膜の不要な部分が除去される。これにより、表面絶縁層５０上に複数の凸部１３３を含む凹凸構造１３２が形成される。

以上、本実施形態に係るトランスチップ１３１のように、複数の凹部５６を有する凹凸構造５１に代えて、複数の凸部１３３を有する凹凸構造１３２を含む構造であっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。

たとえば、前述の第１実施形態では、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０、ならびに、高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０に凹凸構造５１（複数の凹部５６）が形成された例について説明した。しかし、図１８に示されるような構造が採用されてもよい。図１８は、図６に対応する拡大図であり、凹凸構造５１の変形例を示す図である。図１８において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。

図１８では、凹凸構造５１が、高電圧パッド１３およびシールド電極層４９（機能素子本体４１の長手方向に沿って延びるシールド電極層４９）の間の表面絶縁層５０にだけ形成された複数の凹部５６を含む。複数の凹部５６は、高電圧パッド１３およびシールド電極層４９の対向方向に間隔を空けて形成され、かつ、当該対向方向に交差する方向（直交する方向）に延びる帯状に形成されている。

このような構造によれば、高電圧パッド１３および低電圧パッド１４の間の表面絶縁層５０の表面に沿う沿面距離を増加させることはできないが、高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０の表面に沿う沿面距離を増加させることができる。高電圧パッド１３およびシールド電極層４９の間の表面絶縁層５０で生じる沿面放電だけが問題になる状況下では、このような構造が採用されてもよい。

むろん、高電圧パッド１３およびシールド電極層４９（機能素子本体４１の長手方向に沿って延びるシールド電極層４９）の間の表面絶縁層５０だけに凹凸構造５１が形成された構造は、前述の第２実施形態および第３実施形態にも適用可能である。
前述の第１実施形態では、表面絶縁層５０に凹凸構造５１が形成された例について説明したが、図１９に示される構造が採用されてもよい。図１９は、一変形例に係るトランスチップ１４１の要部拡大図であって、当該トランスチップ１４１のうちの凹凸構造１４２が形成された領域を示す図である。図１９において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。

本変形例に係るトランスチップ１４１は、表面絶縁層５０を有していない点、高電圧パッド１３および低電圧パッド１４の間の絶縁層積層構造４３に凹凸構造１４２が形成されている点で、前述の第１実施形態に係るトランスチップ５と異なる。凹凸構造１４２は、絶縁層積層構造４３の表面からその厚さ方向に向かって窪んだ複数の凹部１４３を含む。
凹凸構造１４２（複数の凹部１４３）は、第１実施形態に係る表面絶縁層５０に凹凸構造５１（複数の凹部５６）を形成する工程の一部を、絶縁層積層構造４３に凹凸構造１４２（複数の凹部１４３）を形成する工程として適用することによって形成できる。凹凸構造１４２（複数の凹部１４３）は、第２実施形態に係る表面絶縁層５０に凹凸構造１２２（複数の凹部１２３）を形成する工程の一部を、絶縁層積層構造４３に凹凸構造１４２（複数の凹部１４３）を形成する工程として適用することによっても形成できる。

複数の凹部１４３は、最上層の絶縁層４４（エッチングストッパ膜４５および上層の層間絶縁膜４６）を貫通して形成されている。これら複数の凹部１４３は、たとえばビア７０の配線溝７４を形成する工程と同時に形成される。複数の凹部１４３は、最上層の絶縁層４４において層間絶縁膜４６だけを貫通して形成されていてもよい。複数の凹部１４３の形態（平面視形状）としては、図６、図９〜図１２を参照して述べた複数の凹部５６の形態（平面視形状）と同様のものを採用できる。

前述の樹脂層５８は、凹凸構造１４２を埋めて、高電圧パッド１３および低電圧パッド１４の間の絶縁層積層構造４３を被覆している。このような構造によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
ただし、機能素子（つまり、上コイル２５および下コイル２６を含む変圧器２７）および機能素子本体４１を保護する観点からすると、機能素子本体４１が表面絶縁層５０によって覆われた前述の第１実施形態に係る構造の方が好ましい。絶縁層積層構造４３に凹凸構造１４２が形成された構造は、前述の第１実施形態〜第３実施形態にも適用可能である。

前述の第１実施形態では、表面絶縁層５０に凹凸構造５１が形成された例について説明したが、図２０に示される構造が採用されてもよい。図２０は、他の変形例に係るトランスチップ１５１の要部拡大図であって、当該トランスチップ１５１のうちの凹凸構造１５２が形成された領域を示す図である。図２０において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。

本変形例に係るトランスチップ１５１は、表面絶縁層５０を有していない点、高電圧パッド１３および低電圧パッド１４の間の絶縁層積層構造４３に凹凸構造１５２が形成されている点で、前述の第１実施形態に係るトランスチップ５と異なる。凹凸構造１５２は、絶縁層積層構造４３（最上層の層間絶縁膜４６）の表面上に形成された複数の凸部１５３を含む。

凹凸構造１５２（複数の凸部１５３）は、第３実施形態に係る表面絶縁層５０上に凹凸構造１３２（複数の凸部１３３）を形成する工程の一部を、絶縁層積層構造４３上に凹凸構造１５２を形成する工程として適用することによって形成できる。
複数の凸部１５３の形態（平面視形状）としては、図６、図９〜図１２を参照して述べた複数の凹部５６の形態（平面視形状）と同様のものを採用できる。複数の凸部１５３の絶縁材料としては、たとえばポリイミド樹脂、ポリアミド樹脂またはフェノール樹脂等の有機系絶縁材料の他、ＳｉＯ_２、ＳｉＮ、ＳｉＣ、ＡｌＮ等の無機系絶縁材料を例示できる。

複数の凸部１５３は、絶縁層積層構造４３（最上層の層間絶縁膜４６）を形成する絶縁材料とは異なる絶縁材料を含むことが好ましい。この構成によれば、絶縁層積層構造４３（最上層の層間絶縁膜４６）をエッチングストッパ層として、当該絶縁層積層構造４３（最上層の層間絶縁膜４６）上に複数の凸部１５３を形成できる。
前述の樹脂層５８は、凹凸構造１５２を埋めて、高電圧パッド１３および低電圧パッド１４の間の絶縁層積層構造４３を被覆している。このような構造によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。

ただし、機能素子（つまり、上コイル２５および下コイル２６を含む変圧器２７）および機能素子本体４１を保護する観点からすると、機能素子本体４１が表面絶縁層５０によって覆われた前述の第１実施形態に係る構造の方が好ましい。絶縁層積層構造４３に凹凸構造１５２が形成された構造は、前述の第１実施形態〜第３実施形態にも適用可能である。

前述の第１実施形態では、高電圧パッド１３を取り囲むように凹凸構造５１が形成された例について説明した。しかし、これに代えてまたはこれに加えて、低電圧パッド１４を取り囲む凹凸構造５１が形成されていてもよい。低電圧パッド１４を取り囲む凹凸構造５１が形成された構造は、前述の第２実施形態および第３実施形態にも適用可能である。
前述の各実施形態では、基板４２が、シリコン基板やＳｉＣ基板等の半導体基板からなる例について説明した。しかし、任意の絶縁材料からなる絶縁基板が、基板４２として採用されてもよい。絶縁基板としては、たとえばガラス基板やセラミック基板等を例示できる。

前述の各実施形態に係る凹凸構造５１，１２２，１３２の内の少なくとも任意の２つを組み合わせた構造のトランスチップが採用されてもよい。たとえば、凹凸構造５１，１２２，１３２の全てが組み合わされて、複数の凹部５６、複数の凹部１２３および複数の凸部１３３を含む凹凸構造を備えたトランスチップが採用されてもよい。凹凸構造５１，１３２が組み合わされて、複数の凹部５６および複数の凸部１３３を含む凹凸構造を備えたトランスチップが採用されてもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
本発明に係る電子部品は、トランスチップに限らず、たとえば、図２１に示されるように、半導体装置１６１に適用されてもよい。図２１は、本発明の電子部品を半導体装置１６１に適用した場合の一形態を示す模式的な断面図である。図２１において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。

図２１を参照して、半導体装置１６１は、ｎ型不純物および／またはｐ型不純物が選択的に導入された半導体層１６２と、当該半導体層１６２の表層部に形成されたｎ型不純物および／またはｐ型不純物を含む不純物領域１６３を有する半導体素子１６４とを含む。
半導体層１６２は、ｐ型またはｎ型の基板４２だけを含む構造を有していてもよい。半導体層１６２は、ｐ型またはｎ型の基板４２と、当該基板４２上に積層されたｐ型またはｎ型のエピタキシャル層とを含む構造を有していてもよい。半導体素子１６４としては、ダイオード、バイポーラトランジスタ、電界効果トランジスタ等を例示できる。

半導体素子１６４がダイオードの場合、たとえばｐ型の半導体層１６２の表層部に、当該ｐ型の半導体層１６２との間でｐｎ接合を形成するｎ型の不純物領域１６３が形成された構造となる。
半導体素子１６４がバイポーラトランジスタの場合、たとえばｎ型の半導体層１６２の表層部に、ｐ型の不純物領域１６３、ｎ型の不純物領域１６３およびｐ型の不純物領域１６３が形成され、当該ｎ型の半導体層１６２の表層部において、これらの領域が互いに電気的に接続されて成るｐｎｐ構造が形成された構造となる。

半導体素子１６４が電界効果トランジスタの場合、たとえばｐ型の半導体層１６２の表層部にソース領域となるｎ型の不純物領域１６３およびドレイン領域となるｎ型の不純物領域１６３が形成され、ｐ型の半導体層１６２の表面上にゲート絶縁膜を挟んでソース領域およびドレイン領域の間のチャネル領域と対向するゲート電極が形成された構造となる。

むろん、半導体素子１６４として、ダイオード、バイポーラトランジスタ、電界効果トランジスタ等の素子に代えて、またはこれらに加えて、たとえばｎ型および／またはｐ型の不純物領域を利用して形成されるコンデンサや抵抗等の素子が形成されてもよい。
図２１では、説明の便宜上、絶縁層積層構造４３内に形成された内部配線およびビアの図示を省略して示しているが、半導体素子１６４は、絶縁層積層構造４３内に形成された内部配線およびビアを介して、高電圧パッド１３および低電圧パッド１４と電気的に接続されている。したがって、半導体素子１６４は、高電圧パッド１３および低電圧パッド１４間に印加された電圧に基づいて制御される。

このように、高電圧パッド１３および低電圧パッド１４により制御される半導体素子１６４を含む半導体装置１６１においても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。

５ トランスチップ（電子部品）
１３ 高電圧パッド（高電圧電極）
１４ 低電圧パッド（低電圧電極）
２５ 上コイル
２６ 下コイル
４１ 機能素子本体
４１ａ 機能素子本体の第１主面
４１ｂ 機能素子本体の第２主面
４２ 基板
４３ 絶縁層積層構造（第１絶縁層／素子側絶縁層）
４９ シールド電極層（埋め込み低電圧電極）
５０ 表面絶縁層（第２絶縁層／絶縁層）
５１ 凹凸構造
５６ 凹凸構造の凹部
５８ 樹脂層
５９ 樹脂層のアンカー構造
１２１ トランスチップ
１２２ 凹凸構造
１２３ 凹凸構造の凹部
１３１ トランスチップ
１３２ 凹凸構造
１３３ 凹凸構造の凸部
１４１ トランスチップ
１４２ 凹凸構造
１４３ 凹凸構造の凹部
１５１ トランスチップ
１５２ 凹凸構造
１５３ 凹凸構造の凸部
１６１ 半導体装置（電子部品）
１６２ 半導体層
１６３ 不純物領域
１６４ 半導体素子

Claims (27)

1. 第１絶縁層と、
   前記第１絶縁層の表面上に形成された高電圧電極と、
   前記高電圧電極と間隔を空けて前記第１絶縁層の表面上に形成された低電圧電極と、
   前記第１絶縁層の表面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含む、電子部品。
2. 前記高電圧電極および前記低電圧電極を露出させるように前記第１絶縁層の表面上に形成された第２絶縁層をさらに含み、
   前記凹凸構造は、前記第２絶縁層の表面から前記第１絶縁層に向かって窪んだ複数の凹部を含む、請求項１に記載の電子部品。
3. 前記高電圧電極および前記低電圧電極を露出させるように前記第１絶縁層の表面上に形成された第２絶縁層をさらに含み、
   前記凹凸構造は、前記第２絶縁層を貫通し、かつ、前記第１絶縁層を露出させる複数の凹部を含む、請求項１に記載の電子部品。
4. 前記複数の凹部は、前記高電圧電極および前記低電圧電極の対向方向に沿って間隔を空けて形成されている、請求項２または３に記載の電子部品。
5. 前記複数の凹部は、前記高電圧電極および前記低電圧電極の対向方向に交差する方向に延びている、請求項２〜４のいずれか一項に記載の電子部品。
6. 前記複数の凹部は、前記高電圧電極を取り囲むように形成されている、請求項２〜５のいずれか一項に記載の電子部品。
7. 前記複数の凹部は、前記高電圧電極および前記低電圧電極の間の領域に離散的に形成されている、請求項２〜６のいずれか一項に記載の電子部品。
8. 前記高電圧電極および前記低電圧電極を露出させるように前記第１絶縁層の表面上に形成された第２絶縁層をさらに含み、
   前記凹凸構造は、前記第２絶縁層の表面上に形成され、かつ当該第２絶縁層との間で凹凸を形成する複数の凸部を含む、請求項１に記載の電子部品。
9. 前記複数の凸部は、前記高電圧電極および前記低電圧電極の対向方向に沿って間隔を空けて形成されている、請求項８に記載の電子部品。
10. 前記複数の凸部は、前記高電圧電極および前記低電圧電極の対向方向に交差する方向に延びている、請求項８または９に記載の電子部品。
11. 前記複数の凸部は、前記高電圧電極を取り囲むように形成されている、請求項８〜１０のいずれか一項に記載の電子部品。
12. 前記複数の凸部は、前記高電圧電極および前記低電圧電極の間の領域に離散的に形成されている、請求項８〜１１のいずれか一項に記載の電子部品。
13. 前記複数の凸部は、前記第２絶縁層を形成する絶縁材料とは異なる絶縁材料を含む、請求項８〜１２のいずれか一項に記載の電子部品。
14. 前記凹凸構造は、前記第１絶縁層の表面からその厚さ方向に向かって窪んだ複数の凹部を含む、請求項１に記載の電子部品。
15. 前記凹凸構造は、前記第１絶縁層の表面上に形成された複数の凸部を含む、請求項１に記載の電子部品。
16. 前記凹凸構造を埋める樹脂層をさらに含む、請求項１〜１５のいずれか一項に記載の電子部品。
17. 前記樹脂層は、前記凹凸構造と接する部分において、当該凹凸構造と噛合う凹凸状のアンカー構造を有している、請求項１６に記載の電子部品。
18. 前記高電圧電極の周囲において前記第１絶縁層に埋め込まれた埋め込み低電圧電極をさらに含み、
    前記凹凸構造は、前記高電圧電極および前記低電圧電極の間の領域に加えて、前記第１絶縁層の表面に沿って前記高電圧電極および前記埋め込み低電圧電極の間の領域にも形成されている、請求項１〜１７のいずれか一項に記載の電子部品。
19. 前記埋め込み低電圧電極は、平面視において前記高電圧電極を取り囲んでいる、請求項１８に記載の電子部品。
20. 前記埋め込み低電圧電極は、平面視において前記低電圧電極を取り囲んでいる、請求項１８または１９に記載の電子部品。
21. 絶縁層と、
    前記絶縁層の表面上に形成された高電圧電極と、
    前記高電圧電極の周囲において前記絶縁層に埋め込まれた埋め込み低電圧電極と、
    前記絶縁層の表面に沿って前記高電圧電極および前記埋め込み低電圧電極の間の領域に形成された凹凸構造とを含む、電子部品。
22. 前記凹凸構造を埋める樹脂層をさらに含む、請求項２１に記載の電子部品。
23. 前記樹脂層は、前記凹凸構造と接する部分において、当該凹凸構造と噛合う凹凸状のアンカー構造を有している、請求項２２に記載の電子部品。
24. 前記埋め込み低電圧電極は、平面視において前記高電圧電極を取り囲んでいる、請求項２１〜２３のいずれか一項に記載の電子部品。
25. 第１主面および第２主面を有し、かつ機能素子を含む機能素子本体と、
    前記機能素子本体の前記第１主面に互いに間隔を空けて形成された高電圧電極および低電圧電極と、
    前記機能素子本体の前記第１主面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含む、電子部品。
26. 前記機能素子本体は、前記第１主面を形成する素子側絶縁層と、前記素子側絶縁層を支持し、かつ前記第２主面を形成する基板とを含み、
    前記機能素子は、前記素子側絶縁層内に形成されたコイルを含む、請求項２５に記載の電子部品。
27. 前記機能素子本体は、前記第１主面を形成する素子側絶縁層と、前記素子側絶縁層を支持し、かつ前記第２主面を形成する半導体層とを含み、
    前記機能素子は、前記半導体層に形成された半導体素子を含む、請求項２５に記載の電子部品。

Images