JP6841634B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP6841634B2
JP6841634B2 JP2016218181A JP2016218181A JP6841634B2 JP 6841634 B2 JP6841634 B2 JP 6841634B2 JP 2016218181 A JP2016218181 A JP 2016218181A JP 2016218181 A JP2016218181 A JP 2016218181A JP 6841634 B2 JP6841634 B2 JP 6841634B2
Authority
JP
Japan
Prior art keywords
insulating layer
voltage electrode
high voltage
electronic component
low voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016218181A
Other languages
English (en)
Other versions
JP2018078169A (ja
Inventor
文悟 田中
文悟 田中
靖史 濱澤
靖史 濱澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016218181A priority Critical patent/JP6841634B2/ja
Priority to US15/806,282 priority patent/US11094443B2/en
Publication of JP2018078169A publication Critical patent/JP2018078169A/ja
Application granted granted Critical
Publication of JP6841634B2 publication Critical patent/JP6841634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/32Insulating of coils, windings, or parts thereof
    • H01F27/324Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00Coils
    • H01F5/003Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0073Printed inductances with a special conductive pattern, e.g. flat spiral
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0086Printed inductances on semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/288Shielding
    • H01F27/2885Shielding with shields or electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、電子部品に関する。
特許文献1には、絶縁層と、絶縁層上に形成された高電圧用リード(高電圧電極)と、高電圧用リードから間隔を空けて絶縁層上に形成された低電圧用リード(低電圧電極)とを含む電子部品が開示されている。
特開2013−115131号公報
高電圧電極および低電圧電極の間の領域に絶縁層が形成されている構造では、当該絶縁層の表面に沿って生じる沿面放電に起因して、当該絶縁層が破壊したり、当該絶縁膜が劣化したりする虞がある。絶縁層の破壊や劣化は、高電圧電極および低電圧電極の短絡を引き起こす一つの原因となる。
本発明は、沿面放電に起因する高電圧電極および低電圧電極の短絡を抑制できる電子部品を提供することを目的とする。
本発明の第1局面に係る電子部品は、第1絶縁層と、前記第1絶縁層の表面上に形成された高電圧電極と、前記高電圧電極と間隔を空けて前記第1絶縁層の表面上に形成された低電圧電極と、前記第1絶縁層の表面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含む。
本発明の第2局面に係る電子部品は、絶縁層と、前記絶縁層上に形成された高電圧電極と、前記高電圧電極の周囲において前記絶縁層に埋め込まれた埋め込み低電圧電極と、前記絶縁層の表面に沿って前記高電圧電極および前記埋め込み低電圧電極の間の領域に形成された凹凸構造とを含む。
本発明の第3局面に係る電子部品は、第1主面および第2主面を有し、かつ機能素子を含む機能素子本体と、前記機能素子本体の前記第1主面に互いに間隔を空けて形成された高電圧電極および低電圧電極と、前記機能素子本体の前記第1主面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含む。
本発明の第1局面に係る電子部品では、高電圧電極および低電圧電極の間の領域に、第1絶縁層の表面に沿う凹凸構造が形成されている。これにより、高電圧電極および低電圧電極の間の沿面距離、つまり、高電圧電極および低電圧電極の間の絶縁距離を増加させることができる。したがって、高電圧電極および低電圧電極の間の領域における沿面放電の発生を抑制できる。その結果、沿面放電に起因する高電圧電極および低電圧電極の短絡を抑制できる電子部品を提供できる。
本発明の第2局面に係る電子部品では、高電圧電極および埋め込み低電圧電極の間の領域に、絶縁層の表面に沿う凹凸構造が形成されている。これにより、高電圧電極および埋め込み低電圧電極の間の沿面距離、つまり、高電圧電極および低電圧電極の間の絶縁距離を増加させることができる。したがって、高電圧電極および低電圧電極の間の領域における沿面放電の発生を抑制できる。その結果、沿面放電に起因する高電圧電極および低電圧電極の短絡を抑制できる電子部品を提供できる。
本発明の第3局面に係る電子部品では、高電圧電極および低電圧電極の間の領域に、機能素子本体の第1主面に沿う凹凸構造が形成されている。これにより、高電圧電極および低電圧電極の間の沿面距離、つまり、高電圧電極および低電圧電極の間の絶縁距離を増加させることができる。したがって、高電圧電極および低電圧電極の間の領域における沿面放電の発生を抑制できる。その結果、沿面放電に起因する高電圧電極および低電圧電極の短絡を抑制できる電子部品を提供できる。
図1は、本発明の第1実施形態に係る電子部品が組み込まれたモジュールの模式的な平面図である。 図2は、図1のモジュールの電気的構造を図解的に示す図である。 図3は、図1の電子部品の平面構造を説明するための模式図である。 図4は、図1の電子部品の上コイルの平面構造を説明するための模式図である。 図5は、図1の電子部品の下コイルの平面構造を説明するための模式図である。 図6は、図4の二点鎖線VIにより取り囲まれた部分の拡大図である。 図7は、図6の一点鎖線VII-VIIに沿う縦断面図である。 図8は、図7の電子部品の要部拡大図である。 図9は、図6に対応する拡大図であり、凹凸構造の第1変形例を示す図である。 図10は、図6に対応する拡大図であり、凹凸構造の第2変形例を示す図である。 図11は、図6に対応する拡大図であり、凹凸構造の第3変形例を示す図である。 図12は、図6に対応する拡大図であり、凹凸構造の第4変形例を示す図である。 図13Aは、図1の電子部品の凹凸構造の製造方法を説明するための図である。 図13Bは、図13Aの後の工程を示す図である。 図13Cは、図13Bの後の工程を示す図である。 図13Dは、図13Cの後の工程を示す図である。 図14は、本発明の第2実施形態に係る電子部品の要部拡大図であって、当該電子部品のうちの凹凸構造が形成された領域を示す図である。 図15Aは、図14の電子部品の凹凸構造の製造方法を説明するための図である。 図15Bは、図15Aの後の工程を示す図である。 図15Cは、図15Bの後の工程を示す図である。 図15Dは、図15Cの後の工程を示す図である。 図16は、本発明の第3実施形態に係る電子部品の要部拡大図であって、当該電子部品のうちの凹凸構造が形成された領域を示す図である。 図17Aは、図16の電子部品の凹凸構造の製造方法を説明するための図である。 図17Bは、図17Aの後の工程を示す図である。 図17Cは、図17Bの後の工程を示す図である。 図17Dは、図17Cの後の工程を示す図である。 図17Eは、図17Dの後の工程を示す図である。 図18は、図6に対応する拡大図であり、凹凸構造の変形例を示す図である。 図19は、一変形例に係る電子部品の要部拡大図であって、当該電子部品のうちの凹凸構造が形成された領域を示す図である。 図20は、他の変形例に係る電子部品の要部拡大図であって、当該電子部品のうちの凹凸構造が形成された領域を示す図である。 図21は、本発明の電子部品を半導体装置に適用した場合の一形態を示す模式的な断面図である。
以下では、本発明の電子部品を、変圧器を備えたトランスチップに適用した場合の実施形態を、添付図面を参照して詳細に説明する。
<第1実施形態>
図1は、本発明の第1実施形態に係るトランスチップ5(電子部品)が組み込まれたモジュール1の模式的な平面図である。
モジュール1は、複数のチップが1パッケージ化された半導体モジュールである。モジュール1は、樹脂パッケージ2と、複数のリード3と、コントローラチップ4と、トランスチップ5(電子部品)と、ドライバチップ6とを含む。
樹脂パッケージ2は、たとえばエポキシ樹脂を含む封止樹脂7を用いて四角(正方形)板状に形成されている。複数のリード3は、本実施形態では、樹脂パッケージ2の互いに対向する一対の端面を介して、樹脂パッケージ2の内外に跨って設けられている。モジュール1のパッケージタイプは、SOP(Small Outline Package)である。モジュール1には、SOPに限らず、たとえば、QFP(Quad Flat Package)、SOJ(Small Outline J-lead Package)等、種々の形態のパッケージを採用できる。
トランスチップ5は、樹脂パッケージ2のほぼ中央部に配置されている。コントローラチップ4は、コントローラICであり、トランスチップ5に対して一方のリード3側に配置されている。ドライバチップ6は、ドライバICであり、トランスチップ5に対して他方のリード3側に配置されている。
コントローラチップ4、トランスチップ5およびドライバチップ6は、四角(長方形)板状に形成されている。トランスチップ5は、本実施形態では、コントローラチップ4およびドライバチップ6よりも小さい。コントローラチップ4およびトランスチップ5は、第1ダイパッド8上に配置されている。ドライバチップ6は、第1ダイパッド8から間隔を空けて設けられた第2ダイパッド9上に配置されている。
コントローラチップ4の表面には、複数の第1パッド10および複数の第2パッド11が、間隔を空けて形成されている。複数の第1パッド10は、コントローラチップ4におけるリード3に近い側の長辺に沿って配列されている。
複数の第1パッド10は、ボンディングワイヤ12によって対応するリード3に接続されている。複数の第2パッド11は、コントローラチップ4におけるトランスチップ5に近い側の長辺に沿って配列されている。コントローラチップ4において、複数の第1パッド10および複数の第2パッド11の配置形態は一例に過ぎず、適宜変更可能であり、図1の形態に限定されるものではない。
トランスチップ5の表面には、複数の高電圧パッド13(高電圧電極)および複数の低電圧パッド14(低電圧電極)が、間隔を空けて形成されている。複数の低電圧パッド14は、トランスチップ5におけるコントローラチップ4側の長辺に沿って配列されている。複数の低電圧パッド14は、ボンディングワイヤ15によってコントローラチップ4の対応する第2パッド11に接続されている。
複数の高電圧パッド13は、複数の低電圧パッド14に対して、トランスチップ5におけるドライバチップ6側に配置されている。複数の高電圧パッド13は、ドライバチップ6側の長辺に沿って配列されている。トランスチップ5において、高電圧パッド13および低電圧パッド14の配置形態は一例に過ぎず、適宜変更可能であり、図1の形態に限定されるものではない。
ドライバチップ6の表面には、複数の第1パッド16および複数の第2パッド17が、間隔を空けて形成されている。複数の第1パッド16は、ドライバチップ6におけるトランスチップ5側の長辺に沿って配列されている。
複数の第1パッド16は、ボンディングワイヤ18によってトランスチップ5の対応する高電圧パッド13に接続されている。複数の第2パッド17は、ドライバチップ6におけるリード3に近い側の長辺に沿って配列されている。複数の第2パッド17は、ボンディングワイヤ19によってリード3に接続されている。ドライバチップ6において、複数の第1パッド16および複数の第2パッド17の配置形態は一例に過ぎず、適宜変更可能であり、図1の形態に限定されるものではない。
図2は、図1のモジュール1の電気的構造を図解的に示す図である。
図2に示すように、トランスチップ5は、その内部において、高電圧側の螺旋状の上コイル25(高電圧コイル)と、低電圧側の螺旋状の下コイル26(低電圧コイル)とを含む。上コイル25および下コイル26は、上下方向に間隔を空けて互いに対向している。
上コイル25および下コイル26との磁気結合によって一つの変圧器27が構成されている。コントローラチップ4およびドライバチップ6は、変圧器27(上コイル25および下コイル26)により直流絶縁され、かつ、変圧器27(上コイル25および下コイル26)により交流接続されている。
上コイル25は、内側コイルエンド28(螺旋の内側末端)および外側コイルエンド29(螺旋の外側末端)を含む。上コイル25の内側コイルエンド28には、高電圧配線30が接続されている。上コイル25の外側コイルエンド29には、高電圧配線31が接続されている。高電圧配線30の末端および高電圧配線31の末端は、高電圧パッド13として露出している。
下コイル26は、内側コイルエンド32(螺旋の内側末端)および外側コイルエンド33(螺旋の外側末端)を含む。下コイル26の内側コイルエンド32には、低電圧配線34が接続されている。下コイル26の外側コイルエンド33には、低電圧配線35が接続されている。低電圧配線34の末端および低電圧配線35の末端は、低電圧パッド14として露出している。
コントローラチップ4において、或る第1パッド10と或る第2パッド11とを接続する配線36の途中には、当該配線36の導通・遮断を行うスイッチング素子Sw1が設けられている。コントローラチップ4において、他の第1パッド10と他の第2パッド11とを接続する配線37の途中には、当該配線37の導通・遮断を行うスイッチング素子Sw2が設けられている。スイッチング素子Sw1およびスイッチング素子Sw2は、たとえばトランジスタである。
配線36側の第1パッド10は、ボンディングワイヤ12を介して入力電圧に接続されている。入力電圧の電圧値は、ここでは15Vである。配線36側の第2パッド11は、ボンディングワイヤ15を介してトランスチップ5の低電圧パッド14に接続されている。
配線37側の第1パッド10は、ボンディングワイヤ12を介してグランドに接続されている。配線37側の第2パッド11は、ボンディングワイヤ15を介してトランスチップ5の低電圧パッド14に接続されている。したがって、トランスチップ5には、グランド電位を基準電位とした15Vの電圧が印加されている。
ドライバチップ6には、本実施形態では、1700Vを基準電位とした15Vの制御電圧が印加されている。ドライバチップ6の複数の第2パッド17には、たとえばSiC−MOSFETが接続されている。このSiC−MOSFETは、たとえば1700Vを基準電位として制御されている。
コントローラチップ4は、第1印加状態(Sw1:ON、Sw2:OFF)と第2印加状態(Sw1:OFF、Sw2:ON)を交互に繰り返すことにより、周期的な昇圧前パルス電圧を生成する。コントローラチップ4により生成された昇圧前パルス電圧は、ボンディングワイヤ15を介して下コイル26に与えられる。図2の例では、5Vの昇圧前パルス電圧が、下コイル26に与えられる。
下コイル26に昇圧前パルス電圧が与えられると、電磁誘導により下コイル26と上コイル25との変圧比(巻線比)に応じた分だけ、昇圧前パルス電圧の電圧値が昇圧される。これにより、ボンディングワイヤ18を介して上コイル25からドライバチップ6に昇圧後パルス電圧が出力される。図2の例では、1700Vの昇圧後パルス電圧が上コイル25からドライバチップ6が出力される。
ドライバチップ6は、1700Vを基準電位とする1715Vの制御パルス電圧を生成し、SiC−MOSFETに与える。制御パルス電圧は、上コイル25から与えられた昇圧後パルス電圧(=1700V)に15Vを加算することにより得られる。SiC−MOSFETは、制御パルス電圧(=1715V)と基準電位(=1700V)との電位差である15Vで制御される。
図2で示した具体的な電圧値は、モジュール1の動作を説明するために用いた一例に過ぎない。ドライバチップ6の基準電圧は、1700V以下の値(たとえば、1200V等)であってもよいし、1700Vを超える値(たとえば、3750V等)であってもよい。
図3は、トランスチップ5の平面構造を説明するための模式図である。図4は、トランスチップ5の上コイル25の平面構造を説明するための模式図である。図5は、トランスチップ5の下コイル26の平面構造を説明するための模式図である。図6は、図4の二点鎖線VIにより取り囲まれた部分の拡大図である。図7は、図6の一点鎖線VII-VIIに沿う縦断面図である。図8は、トランスチップ5の要部拡大図である。
図3〜図6では、説明の便宜上、封止樹脂7、および、トランスチップ5に接続されたボンディングワイヤ15,18の図示を省略している。図6では、明瞭化のため、後述する凹凸構造51(複数の凹部56)がハッチングによって示されている。図7では、明瞭化のため、金属部分のみがハッチングによって示されている。
図3〜図7を参照して、トランスチップ5は、第1主面41a、第2主面41bおよびそれらを接続する側面41cを有し、かつ機能素子(本実施形態では、上コイル25および下コイル26を含む変圧器27)を含む機能素子本体41を含む。
図3〜図7を参照して、機能素子本体41は、直方体形状に形成されている。機能素子本体41の第1主面41aおよび第2主面41bは平面視長方形状に形成されている。図7を参照して、機能素子本体41は、基板42と、基板42の主面上に形成(支持)された絶縁層積層構造43(第1絶縁層/素子側絶縁層)とを含む。
機能素子本体41の第2主面41bは、基板42によって形成されている。機能素子本体41の第1主面41aは、絶縁層積層構造43によって形成されている。基板42は、Si(シリコン)基板やSiC(炭化珪素)基板等の半導体基板であってもよい。基板42が半導体基板からなる場合、本実施形態に係るトランスチップ5は、半導体装置の一種であるともみなせる。
図7を参照して、絶縁層積層構造43は、基板42側から順に積層された複数(本実施形態では12層)の絶縁層44を含む。基板42の主面に接する最下層の絶縁層44を除く複数の絶縁層44は、それぞれ、下層のエッチングストッパ膜45および上層の層間絶縁膜46を含む積層構造を有している。本実施形態では、絶縁層積層構造43の最上層が層間絶縁膜46によって形成されている。したがって、最上層の層間絶縁膜46が機能素子本体41の第1主面41aを形成している。
最下層の絶縁層44は、層間絶縁膜46のみからなる。層間絶縁膜46は、エッチングストッパ膜45とは異なる絶縁材料を含む。エッチングストッパ膜45は、たとえば、SiN膜、SiC膜およびSiCN膜を含む群から選択される1つまたは複数の絶縁膜を含む。エッチングストッパ膜45は、本実施形態では、SiN膜である。一方、層間絶縁膜46は、たとえばSiO膜、SiN膜、SiC膜およびSiCN膜を含む群から選択される1つまたは複数の絶縁膜を含む。層間絶縁膜46は、本実施形態では、SiO膜である。
図3〜図7を参照して、絶縁層積層構造43内には、機能素子としての上コイル25および下コイル26を含む変圧器27が形成されている。上コイル25および下コイル26は、絶縁層積層構造43において互いに異なる絶縁層44に形成され、一層以上の絶縁層44を挟んで互いに対向している。本実施形態では、上コイル25は、基板42から11層目の絶縁層44に形成されている。下コイル26は、上コイル25との間に6層の絶縁層44を挟んで、基板42から4層目の絶縁層44に形成されている。
図4を参照して、上コイル25は、中央に平面視楕円形の内方領域47が区画されるように、当該内方領域47の周囲を取り囲む楕円環状の領域に形成されている。上コイル25は、トランスチップ5の長手方向に間隔を空けて2つずつペアで合計4つ形成されている。
図5を参照して、下コイル26は、中央に平面視楕円形の内方領域48が区画されるように、当該内方領域48の周囲を取り囲む楕円環状の領域に形成されている。下コイル26は、トランスチップ5の長手方向に間隔を空けて2つずつペアで合計4つ形成されている。4つの下コイル26および4つの上コイル25は、それぞれ、絶縁層積層構造43の積層方向に互いに対向している。
図3〜図8を参照して、トランスチップ5は、機能素子本体41の第1主面41a上に互いに間隔を空けて形成された高電圧パッド13および低電圧パッド14を含む。トランスチップ5は、高電圧パッド13の周囲において絶縁層積層構造43に埋め込まれ、かつ、高電圧パッド13に印加される電圧よりも低い電圧が印加されるシールド電極層49(埋め込み低電圧電極)を含む。
トランスチップ5は、高電圧パッド13および低電圧パッド14を露出させるように機能素子本体41の第1主面41aを被覆する表面絶縁層50(第2絶縁層/絶縁層)を含む。トランスチップ5は、機能素子本体41の第1主面41a(絶縁層積層構造43の表面)に沿って高電圧パッド13および低電圧パッド14の間の領域に形成された絶縁性の凹凸構造51を含む。
図3〜図8を参照して、高電圧パッド13および低電圧パッド14は、機能素子本体41の第1主面41a(絶縁層積層構造43の表面)上に互いに間隔を空けて形成されている。高電圧パッド13および低電圧パッド14は、絶縁層積層構造43の最上配線として形成されている。高電圧パッド13および低電圧パッド14は、たとえば、アルミニウム(Al)、銅(Cu)またはアルミニウム−銅合金(AlCu)を含む。
高電圧パッド13は、各上コイル25の内方領域47の上方および各ペアにおける上コイル25間の領域の上方に一つずつ、合計6個配置されている。高電圧パッド13は、機能素子本体41の長手方向に沿って一列に並んで配列されている。低電圧パッド14は、高電圧パッド13のそれぞれの側方に一つずつ、合計6個配置されている。低電圧パッド14は、機能素子本体41の長手方向に沿って一列に並んで配列されている。
図3〜図7に示すように、シールド電極層49は、高電圧パッド13に加えて低電圧パッド14を取り囲むように、機能素子本体41の側面41cに沿って壁状に形成されている。より具体的には、シールド電極層49は、上コイル25、下コイル26、高電圧パッド13および低電圧パッド14等を含む内方領域57を取り囲むように平面視長方形環状に形成されている。
シールド電極層49は、その底部において基板42に接続されている。これにより、シールド電極層49は、基板電圧に固定されている。基板電圧は、本実施形態では、グランド電位である。シールド電極層49は、低電圧パッド14と同電位である。シールド電極層49は、外部(機能素子本体41の側面41c外)から内方領域57に水分が侵入することを抑制する。これに加えて、シールド電極層49は、機能素子本体41の側面41cに生じたクラックが内方領域57に広がることを抑制する。
図7および図8に示すように、表面絶縁層50は、機能素子本体41の第1主面41aのほぼ全面に形成されている。表面絶縁層50は、高電圧パッド13を露出させるパッド開口52と、低電圧パッド14を露出させるパッド開口53とを含む。
パッド開口52は、高電圧パッド13のうちの縁部を除く内方領域を露出させている。パッド開口52は、低電圧パッド14のうちの縁部を除く内方領域を露出させている。表面絶縁層50は、本実施形態では、絶縁層積層構造43側からこの順に積層された保護膜54およびパッシベーション膜55を含む積層構造を有している。
パッシベーション膜55は、保護膜54を形成する絶縁材料とは異なる絶縁材料を含む。保護膜54は、たとえばSiOを含む。パッシベーション膜55は、たとえばSiNを含む。パッシベーション膜55は、保護膜54の厚さよりも大きい厚さを有している。保護膜54の厚さは、たとえば100nm以上3000nm以下である。パッシベーション膜55の厚さは、100nm以上3000nm以下である。
図6〜図8を参照して、凹凸構造51は、高電圧パッド13および低電圧パッド14の間の領域に設けられている。凹凸構造51によって、高電圧パッド13および低電圧パッド14の間の沿面距離を増加させるために形成されている。沿面距離は、高電圧パッド13および低電圧パッド14の間の絶縁距離でもある。凹凸構造51により、高電圧パッド13および低電圧パッド14の間の沿面放電の発生が抑制されている。
本実施形態では、高電圧パッド13および低電圧パッド14の間の領域に加えて、高電圧パッド13およびシールド電極層49の間の領域にも、機能素子本体41の第1主面41a(絶縁層積層構造43の表面)に沿って凹凸構造51が設けられている。高電圧パッド13およびシールド電極層49の間の沿面距離は、凹凸構造51によって増加させられている。したがって、凹凸構造51により、高電圧パッド13およびシールド電極層49の間の沿面放電の発生も抑制されている。
凹凸構造51は、本実施形態では、表面絶縁層50の表面から絶縁層積層構造43に向かって窪んだ複数の凹部56を含む。本実施形態に係る凹凸構造51は、表面絶縁層50の表面に沿う沿面距離を増加させている。したがって、凹凸構造51は、表面絶縁層50の表面に沿う沿面放電の発生を抑制している。
複数の凹部56は、本実施形態では、表面絶縁層50を貫通し、かつ、絶縁層積層構造43を露出させている。より具体的には、複数の凹部56は、パッシベーション膜55および保護膜54を貫通するように形成されている。複数の凹部56は、絶縁層積層構造43のうちの最上層の層間絶縁膜46を露出させている。複数の凹部56の底部は、最上層の層間絶縁膜46内に位置している。
複数の凹部56は、本実施形態では、複数の高電圧パッド13を一括して取り囲むように形成されている。より具体的には、複数の凹部56は、平面視長円環状の無端状に形成されている。複数の凹部56は、機能素子本体41の長手方向一方側において、各上コイル25の内方領域47の上方および各ペアにおける上コイル25間の領域の上方に配置された3つの高電圧パッド13を一括して取り囲んでいる。複数の凹部56の平面視形状は、平面視長円環状に限らず、平面視多角環状(たとえば平面視四角環状や平面視長方形環状)に形成されていてもよい。
本実施形態では、複数の凹部56には、相対的に短い周囲長を有する凹部56と、当該相対的に短い周囲長を有する凹部56を取り囲む相対的に長い周囲長を有する凹部56とが含まれる。したがって、複数の高電圧パッド13は、相対的に短い周囲長を有する凹部56および相対的に長い周囲長を有する凹部56によって取り囲まれている。
複数の凹部56は、高電圧パッド13および低電圧パッド14の対向方向に間隔を空けて形成され、かつ、高電圧パッド13および低電圧パッド14の対向方向に交差する方向に延びるように形成されている。このような構造の複数の凹部56により、高電圧パッド13および低電圧パッド14の間の沿面距離を効果的に増加させることができる。
複数の凹部56は、高電圧パッド13およびシールド電極層49の対向方向に間隔を空けて形成され、かつ、高電圧パッド13およびシールド電極層49の対向方向に交差する方向に延びるように形成されている。このような構造の複数の凹部56により、高電圧パッド13および低電圧パッド14の間の沿面距離を効果的に増加させることができる。
本実施形態では、機能素子本体41の長手方向他方側においても、3つの高電圧パッド13を一括して取り囲むように複数の凹部56(凹凸構造51)が形成されている。機能素子本体41の長手方向他方側に形成された複数の凹部56(凹凸構造51)の構造は、機能素子本体41の長手方向一方側に形成された複数の凹部56(凹凸構造51)の構造と同様であるので、その説明を省略する。
複数の凹部56(凹凸構造51)は、機能素子本体41の長手方向一方側および他方側に設けられた全ての高電圧パッド13を一括して取り囲むように形成されていてもよい。複数の凹部56(凹凸構造51)は、高電圧パッド13の一つ一つを個別的に取り囲むように平面視長円環状、平面視円環状、平面視多角環状(たとえば平面視四角環状)に形成されていてもよい。複数の凹部56(凹凸構造51)は、高電圧パッド13および低電圧パッド14の間の領域に加えて、互いに隣り合う複数の高電圧パッド13の間の領域に形成されていてもよい。
図6では、凹凸構造51が、複数の高電圧パッド13を取り囲む複数の凹部56を含む形態について説明したが、凹凸構造51は、図9〜図12に示されるような形態も採り得る。
図9は、図6に対応する拡大図であり、凹凸構造51の第1変形例を示す図である。図9に示すように、凹凸構造51は、高電圧パッド13を取り囲むように形成された有端状の複数の凹部56を含む。複数の凹部56は、内側に位置する凹部56の両端部間の空き領域が、外側に位置する凹部56によって閉塞されるように形成されている。図9では、全ての凹部56が有端状に形成された形態が示されているが、一つの凹部56だけが有端状に形成されていてもよい。
複数の凹部56は、高電圧パッド13および低電圧パッド14の対向方向に間隔を空けて形成され、かつ、高電圧パッド13および低電圧パッド14の対向方向に交差する方向に延びるように形成されている。複数の凹部56は、高電圧パッド13およびシールド電極層49の対向方向に間隔を空けて形成され、かつ、高電圧パッド13およびシールド電極層49の対向方向に交差する方向に延びるように形成されている。
このような構造であっても、高電圧パッド13および低電圧パッド14の間の表面絶縁層50の表面に沿う沿面距離、ならびに、高電圧パッド13およびシールド電極層49の間の表面絶縁層50の表面に沿う沿面距離を増加させることができる。
図10は、図6に対応する拡大図であり、凹凸構造51の第2変形例を示す図である。図10では、凹凸構造51は、複数の凹部56が、平面視螺旋状の一つの凹部を形成するように互いに接続され、かつ、高電圧パッド13を取り囲んでいる構造を有している。
平面視螺旋状の一つの凹部において、複数の凹部56は、高電圧パッド13および低電圧パッド14の対向方向に間隔を空けて形成され、かつ、高電圧パッド13および低電圧パッド14の対向方向に交差する方向に延びるように形成されている。
平面視螺旋状の一つの凹部において、複数の凹部56は、高電圧パッド13およびシールド電極層49の対向方向に間隔を空けて形成され、かつ、高電圧パッド13およびシールド電極層49の対向方向に交差する方向に延びるように形成されている。
このような構造であっても、高電圧パッド13および低電圧パッド14の間の表面絶縁層50の表面に沿う沿面距離、ならびに、高電圧パッド13およびシールド電極層49の間の表面絶縁層50の表面に沿う沿面距離を増加させることができる。
図11は、図6に対応する拡大図であり、凹凸構造51の第3変形例を示す図である。図11では、凹凸構造51が、高電圧パッド13および低電圧パッド14の間の表面絶縁層50、ならびに、高電圧パッド13およびシールド電極層49の間の表面絶縁層50に離散的に形成された複数の凹部56を含む。
複数の凹部56は、表面絶縁層50の表面の全域に離散的に形成されていてもよい。複数の凹部56は、本変形例では、平面視四角形状に形成されている。複数の凹部56は、平面視三角形状や平面視六角形状等の平面視四角形状以外の平面視多角形状に形成されていてもよいし、平面視長方形状や平面視円形状に形成されていてもよい。
複数の凹部56は、高電圧パッド13および低電圧パッド14の対向方向および当該対向方向に交差する方向に沿って間隔を空けて形成されている。複数の凹部56は、本変形例では、高電圧パッド13および低電圧パッド14の間の領域において行列状の規則的な配列で形成されている。
複数の凹部56は、高電圧パッド13および低電圧パッド14の間の沿面距離を増加させることができるのであれば、高電圧パッド13および低電圧パッド14の間の領域において不規則な配列で形成されていてもよい。
複数の凹部56は、高電圧パッド13およびシールド電極層49の対向方向および当該対向方向に交差する方向に沿って間隔を空けて形成されている。複数の凹部56は、本変形例では、高電圧パッド13およびシールド電極層49の間の領域において行列状の規則的な配列で形成されている。
複数の凹部56は、高電圧パッド13およびシールド電極層49の間の沿面距離を増加させることができるのであれば、高電圧パッド13およびシールド電極層49の間の領域において不規則な配列で形成されていてもよい。
このような構造であっても、高電圧パッド13および低電圧パッド14の間の表面絶縁層50の表面に沿う沿面距離、ならびに、高電圧パッド13およびシールド電極層49の間の表面絶縁層50の表面に沿う沿面距離を増加させることができる。
図12は、図6に対応する拡大図であり、凹凸構造51の第4変形例を示す図である。図12に示すように、凹凸構造51は、高電圧パッド13を挟み込むように、当該高電圧パッド13および低電圧パッド14の間の領域、ならびに、当該高電圧パッド13およびシールド電極層49の間の領域を帯状に延びる複数の凹部56を含む。
より具体的には、高電圧パッド13および低電圧パッド14の間の領域において、複数の凹部56は、高電圧パッド13および低電圧パッド14の対向方向に間隔を空けて形成され、かつ、当該対向方向に交差する方向(直交する方向)に延びる帯状に形成されている。
高電圧パッド13およびシールド電極層49の間の領域において、複数の凹部56は、高電圧パッド13およびシールド電極層49の対向方向に間隔を空けて形成され、かつ、当該対向方向に交差する方向(直交する方向)に延びる帯状に形成されている。
このような構造であっても、高電圧パッド13および低電圧パッド14の間の表面絶縁層50の表面に沿う沿面距離、ならびに、高電圧パッド13およびシールド電極層49の間の表面絶縁層50の表面に沿う沿面距離を増加させることができる。
トランスチップ5は、図6、図9〜図12に示される凹凸構造51に限らず、図6に示される凹凸構造51、図9に示される凹凸構造51、図10に示される凹凸構造51、図11に示される凹凸構造51、および、図12に示される凹凸構造51のうちの任意の2つ以上が組み合わされた構造の凹凸構造51を含んでいてもよい。たとえば、トランスチップ5は、高電圧パッド13を取り囲む複数の凹部56と、高電圧パッド13および低電圧パッド14の間の領域に離散的に形成された複数の凹部56とを含む凹凸構造51を有していてもよい。
図7および図8を再度参照して、トランスチップ5は、樹脂層58をさらに含む。樹脂層58は、凹凸構造51を埋めて、高電圧パッド13および低電圧パッド14の間の表面絶縁層50を被覆している。
本実施形態に係る樹脂層58は、前述の樹脂パッケージ2を形成する封止樹脂7(本実施形態ではエポキシ樹脂)の一部により形成されている。樹脂層58は、凹凸構造51(複数の凹部56)と接する部分において、当該凹凸構造51と噛合う凹凸状のアンカー構造59を有している。
樹脂層58は、複数の凹部56内において、当該複数の凹部56の側壁および底壁を含む内面に密着するように表面絶縁層50上に形成されている。樹脂層58は、本実施形態では、複数の凹部56内において、保護膜54およびパッシベーション膜55に加えて、絶縁層積層構造43(最上層の層間絶縁膜46)と接している。
これにより、表面絶縁層50からの樹脂層58の剥離が抑制されており、かつ、樹脂層58および表面絶縁層50の境界領域(つまり、樹脂層58および表面絶縁層50が接する部分)に空隙が形成されるのが抑制されている。
以下、図3〜図8を再度参照して、上コイル25、下コイル26、複数の高電圧パッド13、複数の低電圧パッド14等を含む内方領域57の具体的な構造について説明する。
図4に示すように、各上コイル25の内方領域47には、内側コイルエンド配線65が形成されている。各ペアにおいて、隣り合う上コイル25間には、外側コイルエンド配線66が形成されている。各ペアにおいて、一方の上コイル25および他方の上コイル25は、外側コイルエンド配線66によって電気的に接続されている。これにより、一方の上コイル25、他方の上コイル25、内側コイルエンド配線65および外側コイルエンド配線66が同電位となっている。
図8に示すように、内方領域47を取り囲む楕円環状の領域において、絶縁層44には、楕円螺旋状のコイル溝67が形成されている。コイル溝67は、層間絶縁膜46およびその下方のエッチングストッパ膜45を貫通して形成されている。これにより、コイル溝67の上端および下端は、それぞれ、上方の絶縁層44のエッチングストッパ膜45および下方の絶縁層44の層間絶縁膜46に開放した面となっている。
コイル溝67の内面(側面および底面)には、バリア電極68が形成されている。バリア電極68は、上方が開放した空間がコイル溝67内に形成されるように、コイル溝67の内面に倣って膜状に形成されている。
本実施形態では、バリア電極68は、コイル溝67の内面に近い側からタンタル(Ta)膜、窒化タンタル(TaN)膜およびタンタル(Ta)膜がこの順に積層された積層構造を有している。コイル溝67においてバリア電極68の内側には、銅(Cu)を含む導電体69が埋め込まれている。これにより、バリア電極68および導電体69を含む上コイル25が形成されている。
上コイル25は、その上面が絶縁層44の上面と面一になるように形成されている。上コイル25は、側面、上面および下面において、互いに異なる絶縁層44に接している。より具体的には、上コイル25の側面は、当該上コイル25が埋め込まれた絶縁層44のエッチングストッパ膜45および層間絶縁膜46に接している。
上コイル25の上面は、当該上コイル25が埋め込まれた絶縁層44の上層に形成された絶縁層44のエッチングストッパ膜45に接している。上コイル25の下面は、当該上コイル25が埋め込まれた絶縁層44の下層に形成された絶縁層44の層間絶縁膜46に接している。
上コイル25と同一の絶縁層44に埋め込まれた内側コイルエンド配線65は、ビア70を介して或る高電圧パッド13に接続されている。図示はしないが、上コイル25と同一の絶縁層44に埋め込まれた外側コイルエンド配線66は、同様の構造によって、ビアを介して他の高電圧パッド13に接続されている。
これにより、内側コイルエンド配線65およびビア70、ならびに、外側コイルエンド配線66およびビア(図示せず)を介して、上コイル25に伝達された信号を高電圧パッド13から出力できる。内側コイルエンド配線65およびそれに接続されたビア70、ならびに、外側コイルエンド配線66およびそれに接続されたビア(図示せず)を合わせたものが、それぞれ、図2の高電圧配線30および高電圧配線31となる。
内側コイルエンド配線65は、上コイル25と同様に、配線溝71に埋め込まれたバリア電極72および導電体73を含む。内側コイルエンド配線65に接続されたビア70は、上コイル25と同様に、配線溝74に埋め込まれたバリア電極75および導電体76を含む。
バリア電極72,75には、前述のバリア電極68と同じ材料を適用できる。導電体73,76には、前述の導電体69と同じ材料を適用できる。外側コイルエンド配線66およびそれに接続されたビア(図示せず)も、内側コイルエンド配線65およびそれに接続されたビア70と同様の構成をとることができる。
図4および図5に示すように、各下コイル26の内方領域48には、内側コイルエンド配線77が形成されている。下コイル26側の内側コイルエンド配線77は、平面視において上コイル25側の内側コイルエンド配線65からずれた位置に配置されている。各ペアにおいて、隣り合う下コイル26間には、外側コイルエンド配線78が形成されている。
下コイル26側の外側コイルエンド配線78は、平面視において上コイル25側の外側コイルエンド配線66からずれた位置に配置されている。各ペアにおいて、一方の下コイル26および他方の下コイル26は、外側コイルエンド配線78によって電気的に接続されている。これにより、一方の下コイル26、他方の下コイル26、内側コイルエンド配線77および外側コイルエンド配線78が同電位となっている。
詳細は省略するが、下コイル26は、上コイル25と同様に、楕円螺旋状のコイル溝に埋め込まれたバリア電極および導電体を含む構造とされている。下コイル26は、その上面が絶縁層44の上面と面一になるように形成されている。下コイル26は、側面、上面および下面において、互いに異なる絶縁層44に接している。
より具体的には、下コイル26の側面は、当該下コイル26が埋め込まれた絶縁層44のエッチングストッパ膜45および層間絶縁膜46に接している。下コイル26の上面は、当該下コイル26が埋め込まれた絶縁層44の上層に形成された絶縁層44のエッチングストッパ膜45に接している。下コイル26の下面は、当該下コイル26が埋め込まれた絶縁層44の下層に形成された絶縁層44の層間絶縁膜46に接している。
下コイル26は、絶縁層積層構造43内を引き回された低電圧配線34,35によって各低電圧パッド14に接続されている。
低電圧配線34は、貫通配線80と、引き出し配線81とを含む。貫通配線80は、各低電圧パッド14から少なくとも下コイル26が形成された絶縁層44を貫通して、下コイル26よりも下方の絶縁層44に達する柱状に形成されている。
より具体的には、貫通配線80は、上コイル25と同一の絶縁層44に埋め込まれた島状(四角形状)の上側の低電圧層配線82と、下コイル26と同一の絶縁層44に埋め込まれた島状(四角形状)の下側の低電圧層配線83とを含む。
貫通配線80は、上側の低電圧層配線82および下側の低電圧層配線82の間を接続する複数のビア84と、上側の低電圧層配線82および低電圧パッド14を接続するビア85と、下側の低電圧層配線83および引き出し配線81を接続するビア86とを含む。引き出し配線81は、低電圧パッド14側から下コイル26側に向けて引き出されるように、下コイル26よりも下方の絶縁層44に形成されている。
引き出し配線81は、より具体的には、前述の内側コイルエンド配線77と、下コイル26よりも下方の絶縁層44に埋め込まれた引き出し層配線87と、引き出し層配線87および内側コイルエンド配線77を接続するビア88とを含む。引き出し層配線87は、下コイル26を下方で横切る線状に形成されており、かつ、ビア89を介して基板42に接続されている。これにより、低電圧配線34は、基板電圧に固定されている。
配線77,82,83,87は、それぞれ上コイル25と同様に、配線溝にバリア電極および導電体を埋め込むことによって形成されている。一例として、図8に示すように、低電圧層配線82は、配線溝90にバリア電極91および導電体92を埋め込むことによって形成されている。
ビア84,85,86,88,89は、それぞれ上コイル25と同様に、配線溝にバリア電極および導電体を埋め込むことによって形成されている。一例として、図8に示すように、ビア84は、それぞれ配線溝93にバリア電極95および導電体97を埋め込むことによって形成されている。ビア85は、それぞれ配線溝94にバリア電極96および導電体98を埋め込むことによって形成されている。
詳細は省略するが、低電圧配線35も、低電圧配線34と同様に、貫通配線(図示せず)と、引き出し配線99(図3〜図5参照)とを含む配線によって形成されている。
下コイル26側の内側コイルエンド配線77は、貫通配線80および引き出し配線81を介して或る低電圧パッド14に接続されている。下コイル26側の外側コイルエンド配線78は、貫通配線(図示せず)および引き出し配線99を介して他の低電圧パッド14に接続されている。これにより、低電圧パッド14に入力された信号を、貫通配線80および引き出し配線81を介して下コイル26に伝達できる。
図7に示すように、シールド電極層49は、上コイル25、下コイル26および引き出し層配線87と同一の絶縁層44に埋め込まれたシールド層配線100,101,102と、それらの間を接続する複数のビア103と、最下層のシールド層配線102および基板42を接続するビア104とを含む。
シールド層配線100,101,102は、上コイル25と同様に、配線溝にバリア電極および導電体を埋め込むことによって形成されている。ビア103,104も、上コイル25と同様に、配線溝にバリア電極および導電体を埋め込むことによって形成されている。
次に、凹凸構造51の製造方法の一例について説明する。図13A〜図13Dは、トランスチップ5の要部拡大図であって、トランスチップ5のうちの凹凸構造51の製造方法を説明するための図である。
図13Aを参照して、基板42と、基板42上に形成された絶縁層積層構造43とを含む機能素子本体41が準備される。
次に、たとえばスパッタ法により、電極材料(たとえばアルミニウム−銅合金)が機能素子本体41の第1主面41a上に堆積されて、高電圧パッド13および低電圧パッド14の基となる電極層(図示せず)が形成される。
次に、たとえばマスク(図示せず)を介するエッチングにより、電極層の不要な部分が除去されて、電極層が所定の形状にパターニングされる。これにより、機能素子本体41の第1主面41a上に高電圧パッド13および低電圧パッド14が形成される。
次に、図13Bを参照して、たとえばCVD法により、高電圧パッド13および低電圧パッド14を覆うように、絶縁材料(たとえばSiO)が機能素子本体41の第1主面41a上に堆積されて、保護膜54が形成される。
次に、たとえばCVD法により、絶縁材料(たとえばSiN)が保護膜54上に堆積されて、パッシベーション膜55が形成される。これにより、保護膜54およびパッシベーション膜55を含む表面絶縁層50が形成される。
次に、図13Cを参照して、たとえば凹凸構造51(複数の凹部56)を形成すべき領域、高電圧パッド13を露出させるパッド開口52を形成すべき領域、および、低電圧パッド14を露出させるパッド開口53を形成すべき領域を露出させる開口110,111,112を選択的に有するマスク113が表面絶縁層50上に形成される。
次に、図13Dを参照して、たとえばマスク113を介するエッチング(ここではドライエッチング)により、表面絶縁層50の不要な部分が除去される。この工程では、表面絶縁層50に加えて、絶縁層積層構造43の一部(最上層の層間絶縁膜46の一部)も除去される。これにより、表面絶縁層50に凹凸構造51(複数の凹部56)が形成される。これにより、高電圧パッド13を露出させるパッド開口52と、低電圧パッド14を露出させるパッド開口53とが形成される。その後、マスク113が除去される。
次に、表面絶縁層50に形成された凹凸構造51を埋めて当該表面絶縁層50を覆う封止樹脂7が形成される。本実施形態では、封止樹脂7のうちの凹凸構造51を埋めて表面絶縁層50と接する部分が樹脂層58として形成される。このようにして、トランスチップ5が形成される。
以上、本実施形態に係るトランスチップ5では、高電圧パッド13および低電圧パッド14の間の表面絶縁層50に複数の凹部56を含む凹凸構造51が形成されている。これにより、高電圧パッド13および低電圧パッド14の間の表面絶縁層50の表面に沿う沿面距離を増加させることができ、かつ、高電圧パッド13および低電圧パッド14の間の絶縁距離を増加させることができる。
よって、高電圧パッド13および低電圧パッド14の間の領域において沿面放電の発生を抑制できるから、これら高電圧パッド13および低電圧パッド14の間の表面絶縁層50の破壊や劣化を抑制できる。その結果、高電圧パッド13および低電圧パッド14が短絡するのを抑制できるから、当該短絡の発生による表面絶縁層50の更なる破壊や劣化を抑制できる。
本実施形態に係るトランスチップ5では、高電圧パッド13および低電圧パッド14の間の表面絶縁層50に加えて、高電圧パッド13およびシールド電極層49の間の表面絶縁層50にも凹凸構造51が形成されている。これにより、高電圧パッド13およびシールド電極層49の間の表面絶縁層50の表面に沿う沿面距離を増加させることができ、かつ、高電圧パッド13およびシールド電極層49の間の絶縁距離を増加させることができる。
よって、高電圧パッド13およびシールド電極層49の間の領域において沿面放電の発生を抑制できるから、これら高電圧パッド13およびシールド電極層49の間の表面絶縁層50の破壊や劣化を抑制できる。その結果、高電圧パッド13およびシールド電極層49が短絡するのを抑制できるから、当該短絡の発生による表面絶縁層50の更なる破壊や劣化を抑制できる。
特に、本実施形態に係るトランスチップ5では、高電圧パッド13および低電圧パッド14の対向方向に間隔を空け、かつ、高電圧パッド13および低電圧パッド14の対向方向に交差する方向に延びる複数の凹部56が形成されている。本実施形態に係るトランスチップ5では、高電圧パッド13およびシールド電極層49の対向方向に間隔を空け、かつ、高電圧パッド13およびシールド電極層49の対向方向に交差する方向に延びる複数の凹部56が形成されている。
これらの構造によれば、高電圧パッド13および低電圧パッド14の間の沿面距離を効果的に増加させることができ、かつ、高電圧パッド13およびシールド電極層49の間の沿面距離を効果的に増加させることができる。本実施形態に係るトランスチップ5では、このような構造を、複数の凹部56によって高電圧パッド13を取り囲むという比較的簡素な構造で実現している。
本実施形態に係るトランスチップ5では、凹凸構造51が、表面絶縁層50を貫通し、かつ、絶縁層積層構造43の一部(最上層の層間絶縁膜46の一部)を露出させる複数の凹部56を含む。これにより、複数の凹部56が絶縁層積層構造43の一部(最上層の層間絶縁膜46の一部)を露出させない構造と比べて、高電圧パッド13およびシールド電極層49の間の沿面距離、ならびに、高電圧パッド13およびシールド電極層49の間の沿面距離を増加させることができる。
本実施形態に係るトランスチップ5では、凹凸構造51を埋めて、高電圧パッド13および低電圧パッド14の間の表面絶縁層50を被覆する樹脂層58が形成されている。この樹脂層58は、凹凸構造51と接する部分において、当該凹凸構造51と噛合う凹凸状のアンカー構造59を有している。これにより、表面絶縁層50からの樹脂層58の剥離を抑制できるから、樹脂層58および表面絶縁層50の境界領域(つまり、樹脂層58および表面絶縁層50が接する部分)に空隙が形成されるのを抑制できる。
たとえば、樹脂層58および表面絶縁層50の境界領域に空隙が形成された構造の場合、高電圧パッド13および低電圧パッド14の間に電位差が生じると、当該空隙に電界が集中する虞がある。空隙に電界が集中すると、当該空隙に生じた電界を起点として沿面放電が発生したり、他の領域で生じた放電が当該空隙に生じた電界を介してさらに他の領域に広がったりする虞がある。そのため、表面絶縁層50で沿面放電が生じるリスクが高まる。
これに対して、本実施形態に係るトランスチップ5のように、凹凸構造51と接する部分において、当該凹凸構造51と噛合う凹凸状のアンカー構造59を有する樹脂層58によれば、表面絶縁層50からの樹脂層58の剥離が抑制される結果、当該樹脂層58と表面絶縁層50との境界領域に空隙が形成され難くなる。これにより、表面絶縁層50において沿面放電が生じるリスクを低減できる。よって、樹脂層58による機能素子本体41の保護効果を高めることができると同時に、沿面放電に起因する表面絶縁層50の破壊や劣化を抑制できる。
<第2実施形態>
図14は、本発明の第2実施形態に係るトランスチップ121の要部拡大図であって、当該トランスチップ121のうちの凹凸構造122が形成された領域を示す図である。図14において、前述の第1実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
第2実施形態に係るトランスチップ121は、凹凸構造51に代えて凹凸構造122を含む。第2実施形態に係るトランスチップ121は、凹凸構造122の形状が第1実施形態に係るトランスチップ5の凹凸構造51の形状と異なる点を除いて、第1実施形態に係るトランスチップ5とほぼ同様の構成を有している。
凹凸構造122は、表面絶縁層50の表面から絶縁層積層構造43に向かって窪んだ複数の凹部123を含む。複数の凹部123は、前述の第1実施形態に係る複数の凹部56と異なり、表面絶縁層50を貫通しておらず、当該表面絶縁層50内(より具体的には、パッシベーション膜55内)に側壁および底壁を有している。複数の凹部123の形態(平面視形状)としては、図6、図9〜図12を参照して述べた複数の凹部56の形態(平面視形状)と同様のものを採用できる。
次に、凹凸構造122の製造方法の一例について説明する。図15A〜図15Dは、トランスチップ121の要部拡大図であって、トランスチップ121のうちの凹凸構造122の製造方法を説明するための図である。
図15Aを参照して、前述の図13A〜図13Bの工程と同様の工程を経て、機能素子本体41の第1主面41a上に表面絶縁層50が形成される。
次に、表面絶縁層50上に、高電圧パッド13を露出させるパッド開口52を形成すべき領域、および、低電圧パッド14を露出させるパッド開口53を形成すべき領域を露出させる開口124,125を選択的に有するマスク126が表面絶縁層50上に形成される。
次に、図15Bを参照して、たとえばマスク126を介するエッチング(ここではドライエッチング)により、表面絶縁層50の不要な部分が除去される。これにより、高電圧パッド13を露出させるパッド開口52と、低電圧パッド14を露出させるパッド開口53とが、表面絶縁層50に形成される。
次に、図15Cを参照して、表面絶縁層50上に、凹凸構造122(複数の凹部123)を形成すべき領域を露出させる開口127を選択的に有するマスク128が表面絶縁層50上に形成される。
次に、図15Dを参照して、たとえばマスク128を介するエッチング(ここではドライエッチング)により、表面絶縁層50の不要な部分が除去される。この工程では、表面絶縁層50の表層部だけが選択的に除去される。これにより、表面絶縁層50に凹凸構造122(複数の凹部123)が形成される。その後、マスク128が除去される。
次に、凹凸構造122を埋めて表面絶縁層50を覆う封止樹脂7が形成される。本実施形態では、封止樹脂7のうちの凹凸構造122を埋めて表面絶縁層50と接する部分が樹脂層58として形成される。このようにして、トランスチップ121が形成される。
以上、本実施形態に係るトランスチップ121は、表面絶縁層50内(より具体的には、パッシベーション膜55内)に側壁および底壁を有する複数の凹部123を含む凹凸構造122を有している。したがって、高電圧パッド13およびシールド電極層49の間の沿面距離、ならびに、高電圧パッド13およびシールド電極層49の間の沿面距離は、第1実施形態に係るトランスチップ5ほど増加しないが、凹凸構造122の存在しないデバイスと比べると、これらの沿面距離を増加させることができる。よって、前述の第1実施形態において述べた効果とほぼ同様の効果を奏することができる。
<第3実施形態>
図16は、本発明の第3実施形態に係るトランスチップ131の要部拡大図であって、当該トランスチップ131のうちの凹凸構造132が形成された領域を示す図である。図16において、前述の第1実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
第2実施形態に係るトランスチップ121は、凹凸構造51に代えて凹凸構造132を含む。第3実施形態に係るトランスチップ131は、凹凸構造132の形状が第1実施形態に係るトランスチップ5の凹凸構造51の形状と異なる点を除いて、第1実施形態に係るトランスチップ5とほぼ同様の構成を有している。
凹凸構造132は、表面絶縁層50上に形成され、かつ当該表面絶縁層50との間で凹凸を形成する複数の凸部133を含む。複数の凸部133の形態(平面視形状)としては、図6、図9〜図12を参照して述べた複数の凹部56の形態(平面視形状)と同様のものを採用できる。複数の凸部133は、絶縁材料によって形成されている。
複数の凸部133の絶縁材料としては、たとえばポリイミド樹脂、ポリアミド樹脂またはフェノール樹脂等の有機系絶縁材料の他、SiO、SiN、SiC、AlN等の無機系絶縁材料を例示できる。複数の凸部133は、表面絶縁層50を形成する絶縁材料とは異なる絶縁材料を含むことが好ましい。この構成によれば、表面絶縁層50をエッチングストッパ層として、当該表面絶縁層50上に複数の凸部133を形成できる。
次に、凹凸構造132の製造方法の一例について説明する。図17A〜図17Eは、図16のトランスチップ131のうちの凹凸構造132の製造方法を説明するための図である。
図17Aを参照して、前述の図13A〜図13Bの工程と同様の工程を経て、機能素子本体41の第1主面41a上に表面絶縁層50が形成される。
次に、表面絶縁層50上に、高電圧パッド13を露出させるパッド開口52を形成すべき領域、および、低電圧パッド14を露出させるパッド開口53を形成すべき領域を露出させる開口134,135を選択的に有するマスク136が表面絶縁層50上に形成される。
次に、図17Bを参照して、たとえばマスク136を介するエッチング(ここではドライエッチング)により、表面絶縁層50の不要な部分が除去される。これにより、高電圧パッド13を露出させるパッド開口52と、低電圧パッド14を露出させるパッド開口53とが、表面絶縁層50に形成される。
次に、図17Cを参照して、表面絶縁層50上に、たとえば感光性樹脂(ここでは、ポリイミド樹脂)が塗布されて、当該表面絶縁層50上に樹脂膜137が形成される。
次に、図17Dを参照して、凹凸構造132(複数の凸部133)を形成すべき領域を露出させる開口138を選択的に有するフォトマスク139を介して樹脂膜137が露光される。
次に、図17Eを参照して、樹脂膜137が現像される。これにより、表面絶縁層50上に複数の凸部133を含む凹凸構造132が形成される。
その後、表面絶縁層50に形成された凹凸構造132を埋めて当該表面絶縁層50を覆う封止樹脂7が形成される。本実施形態では、封止樹脂7のうちの凹凸構造132を埋めて表面絶縁層50と接する部分が樹脂層58として形成される。このようにして、トランスチップ131が形成される。
図17A〜図17Eでは、複数の凸部133が有機系の絶縁材料(ポリイミド樹脂)からなる例について説明したが、複数の凸部133は、無機系の絶縁材料によっても形成できる。
この場合、まず、図17Cの工程において、たとえばCVD法によって無機系の絶縁材料(たとえばSiO)を表面絶縁層50上に堆積させて、当該表面絶縁層50上に絶縁膜(図示せず)が形成される。
次に、図17Dの工程において、凹凸構造132(複数の凸部133)を形成すべき領域を露出させる開口を選択的に有するマスク(図示せず)が、絶縁膜上に形成される。
次に、図17Eの工程において、たとえばマスク(図示せず)を介するエッチング(ここではドライエッチング)により、絶縁膜の不要な部分が除去される。これにより、表面絶縁層50上に複数の凸部133を含む凹凸構造132が形成される。
以上、本実施形態に係るトランスチップ131のように、複数の凹部56を有する凹凸構造51に代えて、複数の凸部133を有する凹凸構造132を含む構造であっても、前述の第1実施形態において述べた効果と同様の効果を奏することができる。
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の第1実施形態では、高電圧パッド13および低電圧パッド14の間の表面絶縁層50、ならびに、高電圧パッド13およびシールド電極層49の間の表面絶縁層50に凹凸構造51(複数の凹部56)が形成された例について説明した。しかし、図18に示されるような構造が採用されてもよい。図18は、図6に対応する拡大図であり、凹凸構造51の変形例を示す図である。図18において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図18では、凹凸構造51が、高電圧パッド13およびシールド電極層49(機能素子本体41の長手方向に沿って延びるシールド電極層49)の間の表面絶縁層50にだけ形成された複数の凹部56を含む。複数の凹部56は、高電圧パッド13およびシールド電極層49の対向方向に間隔を空けて形成され、かつ、当該対向方向に交差する方向(直交する方向)に延びる帯状に形成されている。
このような構造によれば、高電圧パッド13および低電圧パッド14の間の表面絶縁層50の表面に沿う沿面距離を増加させることはできないが、高電圧パッド13およびシールド電極層49の間の表面絶縁層50の表面に沿う沿面距離を増加させることができる。高電圧パッド13およびシールド電極層49の間の表面絶縁層50で生じる沿面放電だけが問題になる状況下では、このような構造が採用されてもよい。
むろん、高電圧パッド13およびシールド電極層49(機能素子本体41の長手方向に沿って延びるシールド電極層49)の間の表面絶縁層50だけに凹凸構造51が形成された構造は、前述の第2実施形態および第3実施形態にも適用可能である。
前述の第1実施形態では、表面絶縁層50に凹凸構造51が形成された例について説明したが、図19に示される構造が採用されてもよい。図19は、一変形例に係るトランスチップ141の要部拡大図であって、当該トランスチップ141のうちの凹凸構造142が形成された領域を示す図である。図19において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
本変形例に係るトランスチップ141は、表面絶縁層50を有していない点、高電圧パッド13および低電圧パッド14の間の絶縁層積層構造43に凹凸構造142が形成されている点で、前述の第1実施形態に係るトランスチップ5と異なる。凹凸構造142は、絶縁層積層構造43の表面からその厚さ方向に向かって窪んだ複数の凹部143を含む。
凹凸構造142(複数の凹部143)は、第1実施形態に係る表面絶縁層50に凹凸構造51(複数の凹部56)を形成する工程の一部を、絶縁層積層構造43に凹凸構造142(複数の凹部143)を形成する工程として適用することによって形成できる。凹凸構造142(複数の凹部143)は、第2実施形態に係る表面絶縁層50に凹凸構造122(複数の凹部123)を形成する工程の一部を、絶縁層積層構造43に凹凸構造142(複数の凹部143)を形成する工程として適用することによっても形成できる。
複数の凹部143は、最上層の絶縁層44(エッチングストッパ膜45および上層の層間絶縁膜46)を貫通して形成されている。これら複数の凹部143は、たとえばビア70の配線溝74を形成する工程と同時に形成される。複数の凹部143は、最上層の絶縁層44において層間絶縁膜46だけを貫通して形成されていてもよい。複数の凹部143の形態(平面視形状)としては、図6、図9〜図12を参照して述べた複数の凹部56の形態(平面視形状)と同様のものを採用できる。
前述の樹脂層58は、凹凸構造142を埋めて、高電圧パッド13および低電圧パッド14の間の絶縁層積層構造43を被覆している。このような構造によっても、前述の第1実施形態において述べた効果と同様の効果を奏することができる。
ただし、機能素子(つまり、上コイル25および下コイル26を含む変圧器27)および機能素子本体41を保護する観点からすると、機能素子本体41が表面絶縁層50によって覆われた前述の第1実施形態に係る構造の方が好ましい。絶縁層積層構造43に凹凸構造142が形成された構造は、前述の第1実施形態〜第3実施形態にも適用可能である。
前述の第1実施形態では、表面絶縁層50に凹凸構造51が形成された例について説明したが、図20に示される構造が採用されてもよい。図20は、他の変形例に係るトランスチップ151の要部拡大図であって、当該トランスチップ151のうちの凹凸構造152が形成された領域を示す図である。図20において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
本変形例に係るトランスチップ151は、表面絶縁層50を有していない点、高電圧パッド13および低電圧パッド14の間の絶縁層積層構造43に凹凸構造152が形成されている点で、前述の第1実施形態に係るトランスチップ5と異なる。凹凸構造152は、絶縁層積層構造43(最上層の層間絶縁膜46)の表面上に形成された複数の凸部153を含む。
凹凸構造152(複数の凸部153)は、第3実施形態に係る表面絶縁層50上に凹凸構造132(複数の凸部133)を形成する工程の一部を、絶縁層積層構造43上に凹凸構造152を形成する工程として適用することによって形成できる。
複数の凸部153の形態(平面視形状)としては、図6、図9〜図12を参照して述べた複数の凹部56の形態(平面視形状)と同様のものを採用できる。複数の凸部153の絶縁材料としては、たとえばポリイミド樹脂、ポリアミド樹脂またはフェノール樹脂等の有機系絶縁材料の他、SiO、SiN、SiC、AlN等の無機系絶縁材料を例示できる。
複数の凸部153は、絶縁層積層構造43(最上層の層間絶縁膜46)を形成する絶縁材料とは異なる絶縁材料を含むことが好ましい。この構成によれば、絶縁層積層構造43(最上層の層間絶縁膜46)をエッチングストッパ層として、当該絶縁層積層構造43(最上層の層間絶縁膜46)上に複数の凸部153を形成できる。
前述の樹脂層58は、凹凸構造152を埋めて、高電圧パッド13および低電圧パッド14の間の絶縁層積層構造43を被覆している。このような構造によっても、前述の第1実施形態において述べた効果と同様の効果を奏することができる。
ただし、機能素子(つまり、上コイル25および下コイル26を含む変圧器27)および機能素子本体41を保護する観点からすると、機能素子本体41が表面絶縁層50によって覆われた前述の第1実施形態に係る構造の方が好ましい。絶縁層積層構造43に凹凸構造152が形成された構造は、前述の第1実施形態〜第3実施形態にも適用可能である。
前述の第1実施形態では、高電圧パッド13を取り囲むように凹凸構造51が形成された例について説明した。しかし、これに代えてまたはこれに加えて、低電圧パッド14を取り囲む凹凸構造51が形成されていてもよい。低電圧パッド14を取り囲む凹凸構造51が形成された構造は、前述の第2実施形態および第3実施形態にも適用可能である。
前述の各実施形態では、基板42が、シリコン基板やSiC基板等の半導体基板からなる例について説明した。しかし、任意の絶縁材料からなる絶縁基板が、基板42として採用されてもよい。絶縁基板としては、たとえばガラス基板やセラミック基板等を例示できる。
前述の各実施形態に係る凹凸構造51,122,132の内の少なくとも任意の2つを組み合わせた構造のトランスチップが採用されてもよい。たとえば、凹凸構造51,122,132の全てが組み合わされて、複数の凹部56、複数の凹部123および複数の凸部133を含む凹凸構造を備えたトランスチップが採用されてもよい。凹凸構造51,132が組み合わされて、複数の凹部56および複数の凸部133を含む凹凸構造を備えたトランスチップが採用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
本発明に係る電子部品は、トランスチップに限らず、たとえば、図21に示されるように、半導体装置161に適用されてもよい。図21は、本発明の電子部品を半導体装置161に適用した場合の一形態を示す模式的な断面図である。図21において、前述の第1実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
図21を参照して、半導体装置161は、n型不純物および/またはp型不純物が選択的に導入された半導体層162と、当該半導体層162の表層部に形成されたn型不純物および/またはp型不純物を含む不純物領域163を有する半導体素子164とを含む。
半導体層162は、p型またはn型の基板42だけを含む構造を有していてもよい。半導体層162は、p型またはn型の基板42と、当該基板42上に積層されたp型またはn型のエピタキシャル層とを含む構造を有していてもよい。半導体素子164としては、ダイオード、バイポーラトランジスタ、電界効果トランジスタ等を例示できる。
半導体素子164がダイオードの場合、たとえばp型の半導体層162の表層部に、当該p型の半導体層162との間でpn接合を形成するn型の不純物領域163が形成された構造となる。
半導体素子164がバイポーラトランジスタの場合、たとえばn型の半導体層162の表層部に、p型の不純物領域163、n型の不純物領域163およびp型の不純物領域163が形成され、当該n型の半導体層162の表層部において、これらの領域が互いに電気的に接続されて成るpnp構造が形成された構造となる。
半導体素子164が電界効果トランジスタの場合、たとえばp型の半導体層162の表層部にソース領域となるn型の不純物領域163およびドレイン領域となるn型の不純物領域163が形成され、p型の半導体層162の表面上にゲート絶縁膜を挟んでソース領域およびドレイン領域の間のチャネル領域と対向するゲート電極が形成された構造となる。
むろん、半導体素子164として、ダイオード、バイポーラトランジスタ、電界効果トランジスタ等の素子に代えて、またはこれらに加えて、たとえばn型および/またはp型の不純物領域を利用して形成されるコンデンサや抵抗等の素子が形成されてもよい。
図21では、説明の便宜上、絶縁層積層構造43内に形成された内部配線およびビアの図示を省略して示しているが、半導体素子164は、絶縁層積層構造43内に形成された内部配線およびビアを介して、高電圧パッド13および低電圧パッド14と電気的に接続されている。したがって、半導体素子164は、高電圧パッド13および低電圧パッド14間に印加された電圧に基づいて制御される。
このように、高電圧パッド13および低電圧パッド14により制御される半導体素子164を含む半導体装置161においても、前述の第1実施形態において述べた効果と同様の効果を奏することができる。
5 トランスチップ(電子部品)
13 高電圧パッド(高電圧電極)
14 低電圧パッド(低電圧電極)
25 上コイル
26 下コイル
41 機能素子本体
41a 機能素子本体の第1主面
41b 機能素子本体の第2主面
42 基板
43 絶縁層積層構造(第1絶縁層/素子側絶縁層)
49 シールド電極層(埋め込み低電圧電極)
50 表面絶縁層(第2絶縁層/絶縁層)
51 凹凸構造
56 凹凸構造の凹部
58 樹脂層
59 樹脂層のアンカー構造
121 トランスチップ
122 凹凸構造
123 凹凸構造の凹部
131 トランスチップ
132 凹凸構造
133 凹凸構造の凸部
141 トランスチップ
142 凹凸構造
143 凹凸構造の凹部
151 トランスチップ
152 凹凸構造
153 凹凸構造の凸部
161 半導体装置(電子部品)
162 半導体層
163 不純物領域
164 半導体素子

Claims (16)

  1. 第1絶縁層と、
    前記第1絶縁層の表面上に形成された高電圧電極と、
    前記高電圧電極と間隔を空けて前記第1絶縁層の表面上に形成された低電圧電極と、
    前記高電圧電極および前記低電圧電極を露出させるように前記第1絶縁層の表面上に形成された第2絶縁層と、
    前記第1絶縁層の表面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含み、
    前記凹凸構造は、前記第2絶縁層を貫通し、かつ、前記第1絶縁層を露出させる複数の凹部を含む、電子部品。
  2. 前記複数の凹部は、前記高電圧電極および前記低電圧電極の対向方向に沿って間隔を空けて形成されている、請求項に記載の電子部品。
  3. 前記複数の凹部は、前記高電圧電極および前記低電圧電極の対向方向に交差する方向に延びている、請求項1または2に記載の電子部品。
  4. 前記複数の凹部は、前記高電圧電極を取り囲むように形成されている、請求項のいずれか一項に記載の電子部品。
  5. 前記複数の凹部は、前記高電圧電極および前記低電圧電極の間の領域に離散的に形成されている、請求項のいずれか一項に記載の電子部品。
  6. 第1絶縁層と、
    前記第1絶縁層の表面上に形成された高電圧電極と、
    前記高電圧電極と間隔を空けて前記第1絶縁層の表面上に形成された低電圧電極と、
    前記高電圧電極および前記低電圧電極を露出させるように前記第1絶縁層の表面上に形成された第2絶縁層と、
    前記第1絶縁層の表面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含み、
    前記凹凸構造は、前記第2絶縁層の表面から前記第1絶縁層に向かって窪んだ複数の凹部を含み、
    前記複数の凹部は、前記高電圧電極および前記低電圧電極の間の領域に離散的に形成されている、電子部品。
  7. 第1絶縁層と、
    前記第1絶縁層の表面上に形成された高電圧電極と、
    前記高電圧電極と間隔を空けて前記第1絶縁層の表面上に形成された低電圧電極と、
    前記高電圧電極および前記低電圧電極を露出させるように前記第1絶縁層の表面上に形成された第2絶縁層と、
    前記第2絶縁層の表面上に形成され、かつ、当該第2絶縁層との間で凹凸を形成する複数の凸部を含み、前記第2絶縁層の表面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含む、電子部品。
  8. 前記複数の凸部は、前記高電圧電極および前記低電圧電極の対向方向に沿って間隔を空けて形成されている、請求項に記載の電子部品。
  9. 前記複数の凸部は、前記高電圧電極および前記低電圧電極の対向方向に交差する方向に延びている、請求項またはに記載の電子部品。
  10. 前記複数の凸部は、前記高電圧電極を取り囲むように形成されている、請求項のいずれか一項に記載の電子部品。
  11. 前記複数の凸部は、前記高電圧電極および前記低電圧電極の間の領域に離散的に形成されている、請求項10のいずれか一項に記載の電子部品。
  12. 前記複数の凸部は、前記第2絶縁層を形成する絶縁材料とは異なる絶縁材料を含む、請求項11のいずれか一項に記載の電子部品。
  13. 第1絶縁層と、
    前記第1絶縁層の表面上に形成された高電圧電極と、
    前記高電圧電極と間隔を空けて前記第1絶縁層の表面上に形成された低電圧電極と、
    前記第1絶縁層の表面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含み、
    前記凹凸構造は、前記第1絶縁層の表面上に形成された複数の凸部を含む、電子部品。
  14. 前記凹凸構造を埋める樹脂層をさらに含む、請求項1〜13のいずれか一項に記載の電子部品。
  15. 前記樹脂層は、前記凹凸構造と接する部分において、当該凹凸構造と噛合う凹凸状のアンカー構造を有している、請求項14に記載の電子部品。
  16. 第1主面および第2主面を有し、かつ機能素子を含む機能素子本体と、
    前記機能素子本体の前記第1主面に互いに間隔を空けて形成された高電圧電極および低電圧電極と、
    前記機能素子本体の前記第1主面に沿って前記高電圧電極および前記低電圧電極の間の領域に形成された凹凸構造とを含み、
    前記機能素子本体は、前記第1主面を形成する素子側絶縁層と、前記素子側絶縁層を支持し、かつ前記第2主面を形成する半導体層とを含み、
    前記機能素子は、前記半導体層に形成された半導体素子を含む、電子部品。
JP2016218181A 2016-11-08 2016-11-08 電子部品 Active JP6841634B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016218181A JP6841634B2 (ja) 2016-11-08 2016-11-08 電子部品
US15/806,282 US11094443B2 (en) 2016-11-08 2017-11-07 Electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016218181A JP6841634B2 (ja) 2016-11-08 2016-11-08 電子部品

Publications (2)

Publication Number Publication Date
JP2018078169A JP2018078169A (ja) 2018-05-17
JP6841634B2 true JP6841634B2 (ja) 2021-03-10

Family

ID=62064120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016218181A Active JP6841634B2 (ja) 2016-11-08 2016-11-08 電子部品

Country Status (2)

Country Link
US (1) US11094443B2 (ja)
JP (1) JP6841634B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP2018182223A (ja) * 2017-04-20 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE112018004478T5 (de) 2017-10-13 2020-07-30 Rohm Co., Ltd. Elektronikkomponente und elektronikkomponentenmodul
JP7172113B2 (ja) * 2018-04-24 2022-11-16 Tdk株式会社 コイル部品及びその製造方法
JP7034031B2 (ja) * 2018-08-01 2022-03-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20200100967A (ko) * 2019-02-19 2020-08-27 주식회사 엘지화학 Ic 칩 및 이를 이용한 회로 시스템
JP6899493B2 (ja) * 2019-03-08 2021-07-07 ローム株式会社 電子部品
JP7170685B2 (ja) * 2020-03-19 2022-11-14 株式会社東芝 アイソレータ
JP7284121B2 (ja) 2020-03-23 2023-05-30 株式会社東芝 アイソレータ
JP2021153239A (ja) 2020-03-24 2021-09-30 株式会社東芝 アイソレータ
DE112021004587B4 (de) 2020-09-30 2024-03-28 Rohm Co., Ltd. Halbleiterbauteil und Halbleitermodul
JP2022101068A (ja) * 2020-12-24 2022-07-06 ローム株式会社 ゲートドライバ
CN116868287A (zh) * 2021-02-25 2023-10-10 罗姆股份有限公司 绝缘模块及栅极驱动器
CN117981081A (zh) * 2021-08-30 2024-05-03 罗姆股份有限公司 信号传输装置和绝缘芯片
JPWO2023048105A1 (ja) 2021-09-21 2023-03-30

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP5499915B2 (ja) * 2009-06-10 2014-05-21 富士電機株式会社 高耐圧半導体装置
JP5800691B2 (ja) 2011-11-25 2015-10-28 ルネサスエレクトロニクス株式会社 トランス
JP5772987B2 (ja) * 2012-01-12 2015-09-02 トヨタ自動車株式会社 半導体装置とその製造方法
JP2014022600A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体集積回路
WO2014155478A1 (ja) * 2013-03-25 2014-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6395304B2 (ja) * 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
WO2017212990A1 (ja) * 2016-06-07 2017-12-14 株式会社村田製作所 電子部品、振動板、電子機器および電子部品の製造方法

Also Published As

Publication number Publication date
US20180130587A1 (en) 2018-05-10
JP2018078169A (ja) 2018-05-17
US11094443B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
JP6841634B2 (ja) 電子部品
US11657953B2 (en) Semiconductor device and semiconductor module
US10056319B2 (en) Power module package having patterned insulation metal substrate
JP7423717B2 (ja) 半導体装置
JP7509849B2 (ja) 半導体装置
JP6899493B2 (ja) 電子部品
JP7220743B2 (ja) 絶縁型部品およびモジュール
US20100155960A1 (en) Semiconductor device
WO2022181402A1 (ja) 絶縁モジュールおよびゲートドライバ
CN114762114A (zh) 半导体装置
US10770576B2 (en) Power MOSFET device and manufacturing process thereof
JP2007027481A (ja) 半導体装置
JP2000200905A (ja) 半導体装置
JP2020202313A (ja) 半導体装置および半導体装置の製造方法
JP5477599B2 (ja) 半導体装置
JP7117260B2 (ja) 半導体装置とその製造方法
WO2022070749A1 (ja) 半導体装置および半導体モジュール
JP7139673B2 (ja) 半導体装置
JP5299410B2 (ja) 半導体装置
JP2022019309A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210218

R150 Certificate of patent or registration of utility model

Ref document number: 6841634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250