CN116868287A - 绝缘模块及栅极驱动器 - Google Patents
绝缘模块及栅极驱动器 Download PDFInfo
- Publication number
- CN116868287A CN116868287A CN202280016260.0A CN202280016260A CN116868287A CN 116868287 A CN116868287 A CN 116868287A CN 202280016260 A CN202280016260 A CN 202280016260A CN 116868287 A CN116868287 A CN 116868287A
- Authority
- CN
- China
- Prior art keywords
- layer
- transformer
- chip
- coil
- voltage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 68
- 229920005989 resin Polymers 0.000 claims abstract description 207
- 239000011347 resin Substances 0.000 claims abstract description 207
- 238000002161 passivation Methods 0.000 claims abstract description 154
- 238000000465 moulding Methods 0.000 claims abstract description 65
- 239000004020 conductor Substances 0.000 claims abstract description 46
- 239000003990 capacitor Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 637
- 239000000758 substrate Substances 0.000 description 71
- 239000011241 protective layer Substances 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 13
- 238000000926 separation method Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 238000007789 sealing Methods 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 10
- 230000005856 abnormality Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000004804 winding Methods 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- DZPJVKXUWVWEAD-UHFFFAOYSA-N [C].[N].[Si] Chemical compound [C].[N].[Si] DZPJVKXUWVWEAD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
- H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
- H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
- H01F2019/085—Transformer for galvanic isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
绝缘模块具有:第一导体和第二导体,其埋入到绝缘层内,并在绝缘层的厚度方向上分离地对置配置;第一电极,其与第一导体连接;第二电极,从绝缘层的厚度方向观察,第二电极设置于相对于第一电极分离的位置,并与第二导体连接;钝化层,其形成于绝缘层的表面;低介电层,其形成于钝化层的表面,介电常数比钝化层低;模制树脂,其覆盖低介电层。
Description
技术领域
本公开涉及绝缘模块及栅极驱动器。
背景技术
以往,已知具有隔着绝缘层相互对置配置的初级侧线圈以及次级侧线圈的绝缘变压器(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1:日本特开2009-49035号公报
发明内容
发明要解决的课题
在现有的绝缘变压器中,各线圈被绝缘层覆盖,绝缘层的表面被由氮化硅(SiN)构成的保护绝缘层覆盖。并且,保护绝缘层被模制树脂覆盖。
然而,在对绝缘变压器施加高电压的情况下,有时在保护绝缘层与模制树脂的界面产生沿面放电。此外,这样的问题不限于绝缘变压器,对于通过电容器绝缘的绝缘模块也一样。
用于解决课题的手段
解决上述课题的绝缘模块具有:第一导体和第二导体,其埋入到绝缘层内,并在所述绝缘层的厚度方向上分离地对置配置;第一电极,其与所述第一导体连接;第二电极,从所述绝缘层的厚度方向观察,所述第二电极设置于相对于所述第一电极分离的位置,并与所述第二导体连接;钝化层,其形成于所述绝缘层的表面;低介电层,其形成于所述钝化层的表面,介电常数比所述钝化层低;以及模制树脂,其覆盖所述低介电层。
解决上述课题的栅极驱动器,其对开关元件的栅极施加驱动电压信号,所述栅极驱动器具有:低压电路,其构成为通过被施加第一电压而动作;高压电路,其构成为通过被施加比所述第一电压高的第二电压而动作;以及绝缘模块,所述低压电路与所述高压电路经由所述绝缘模块连接,并经由所述绝缘模块传递信号,所述绝缘模块具有:第一导体和第二导体,其埋入到绝缘层内,并在所述绝缘层的厚度方向上分离地对置配置;第一电极,其与所述第一导体连接;第二电极,从所述绝缘层的厚度方向观察,所述第二电极设置于相对于所述第一电极分离的位置,并与所述第二导体连接;钝化层,其形成于所述绝缘层的表面,并保护所述绝缘层;低介电层,其形成于所述钝化层的表面,介电常数比所述钝化层低;以及模制树脂,其覆盖所述低介电层。
发明效果
根据上述绝缘模块以及栅极驱动器,能够抑制沿面放电的产生。
附图说明
图1是第一实施方式的栅极驱动器的示意性的电路图。
图2是表示第一实施方式的栅极驱动器的内部结构的俯视图。
图3是第一实施方式的栅极驱动器的变压器芯片的立体图。
图4是图3的变压器芯片的俯视图。
图5是示意性地表示图3的变压器芯片的内部构造的剖视图。
图6是示意性地表示图3的变压器芯片中的与图5不同的位置处的内部构造的剖视图。
图7是变压器芯片搭载于低压裸片焊盘的状态下图4的7-7线的剖视图。
图8是图7的变压器芯片的局部放大图。
图9是图7的变压器芯片中的与图8不同的局部放大图。
图10是对于第二实施方式的栅极驱动器,变压器芯片搭载于低压裸片焊盘的状态的剖视图。
图11是第三实施方式的栅极驱动器的示意性的电路图。
图12是表示第三实施方式的栅极驱动器的内部结构的俯视图。
图13是第三实施方式的栅极驱动器的变压器芯片搭载于低压裸片焊盘的状态的示意性的剖视图。
图14是第四实施方式的栅极驱动器的示意性的电路图。
图15是第四实施方式的栅极驱动器的变压器芯片搭载于低压裸片焊盘的状态的剖视图。
图16是表示变更例的栅极驱动器的内部结构的俯视图。
图17是变更例的栅极驱动器的示意性的电路图。
具体实施方式
以下,参照附图对栅极驱动器的实施方式进行说明。以下所示的实施方式例示了用于将技术思想具体化的结构、方法,各结构部件的材质、形状、构造、配置、尺寸等不限于下述内容。
[第一实施方式]
参照图1~图9,对第一实施方式的栅极驱动器10进行说明。图1简化表示栅极驱动器10的电路结构的一例。
如图1所示,栅极驱动器10对开关元件的栅极施加驱动电压信号,例如,应用于搭载于电动汽车、混合动力汽车的逆变器装置500。逆变器装置500具有:相互串联连接的一对开关元件501、502、栅极驱动器10、以及控制栅极驱动器10的ECU(Electronic ControlUnit)503。开关元件501例如是与驱动电源连接的高侧(high side)的开关元件,开关元件502是低侧(low side)的开关元件。作为开关元件501、502,例如可举出SiMOSFET(SiMetal-Oxide-Semiconductor Field-Effect Transistor)、SiCMOSFET、IGBT(Insulated GateBipolar Transistor)等晶体管。本实施方式的栅极驱动器10对开关元件501的栅极施加驱动电压信号。此外,在以后的说明中,设为开关元件501、502使用了SiCMOSFET的情况进行说明。
栅极驱动器10按开关元件501、502设置,单独驱动开关元件501、502。在本实施方式中,为了便于说明,对驱动开关元件501的栅极驱动器10进行说明。
栅极驱动器10具有:被施加第一电压V1的低压电路20、被施加比第一电压V1高的第二电压V2的高压电路30、以及设置在低压电路20与高压电路30之间的变压器40。即,低压电路20和高压电路30经由变压器40连接。第一电压V1和第二电压V2是直流电压。
本实施方式的栅极驱动器10构成为,根据来自ECU503的控制信号,从低压电路20经由变压器40向高压电路30传递信号,从高压电路30输出驱动电压信号。
作为从低压电路20向高压电路30传递的信号,即从低压电路20输出的信号,例如是用于驱动开关元件501的信号,作为一例,可举出置位信号(SET)及复位信号(RESET)。置位信号是传递来自ECU503的控制信号的上升的信号,复位信号是传递来自ECU503的控制信号的下降的信号。也可以说置位信号和复位信号是用于生成开关元件501的驱动电压信号的信号。因此,置位信号和复位信号对应于“第一信号”。
更详细而言,低压电路20是构成为通过被施加第一电压V1而动作的电路。低压电路20是与ECU503电连接的电路,根据从ECU503输入的控制信号生成置位信号及复位信号。例如,低压电路20响应于控制信号的上升而生成置位信号,另一方面,响应于控制信号的下降而生成复位信号。并且,低压电路20向高压电路30发送生成的置位信号和复位信号。
高压电路30是构成为通过被施加第二电压V2而动作的电路。高压电路30是与开关元件501的栅极电连接的电路,根据从低压电路20接收到的置位信号及复位信号,生成用于驱动开关元件501的驱动电压信号,将该驱动电压信号施加于开关元件501的栅极。即,也可以说高压电路30根据从低压电路20输出的第一信号来生成施加于开关元件501的栅极的驱动电压信号。更详细而言,高压电路30根据置位信号生成接通开关元件501的驱动电压信号,将该驱动电压信号施加于开关元件501的栅极。另一方面,高压电路30根据复位信号生成断开开关元件501的驱动电压信号,将该驱动电压信号施加于开关元件501的栅极。这样,通过栅极驱动器10控制开关元件501的接通断开(ON/OFF)。
高压电路30例如具有被输入置位信号以及复位信号的RS型触发器电路、根据RS型触发器电路的输出信号来生成驱动电压信号的驱动器部。但是,高压电路30的具体的电路结构能够任意变更。
在本实施方式的栅极驱动器10中,通过变压器40使低压电路20与高压电路30绝缘。更详细而言,通过变压器40限制在低压电路20与高压电路30之间传递直流电压,另一方面,能够进行置位信号、复位信号等各种信号的传递。
即,低压电路20与高压电路30绝缘的状态是指在低压电路20与高压电路30之间直流电压的传递被切断的状态,允许低压电路20与高压电路30之间的信号传递。
栅极驱动器10的绝缘耐压例如为2500Vrms以上且7500Vrms以下。本实施方式的栅极驱动器10的绝缘耐压为5000Vrms左右。但是,栅极驱动器10的绝缘耐压的具体数值不限于此,是任意的。
在本实施方式中,独立地设置低压电路20的接地和高压电路30的接地。以下,将低压电路20的接地电位设为第一基准电位,将高压电路30的接地电位设为第二基准电位。该情况下,第一电压V1为来自第一基准电位的电压,第二电压V2为来自第二基准电位的电压。第一电压V1例如为4.5V以上且5.5V以下,第二电压V2例如为9V以上且24V以下。
以下,对变压器40进行详细说明。
本实施方式的栅极驱动器10与从低压电路20向高压电路30传递两种信号对应地具有两个变压器40。更详细而言,栅极驱动器10具有用于传送置位信号的变压器40和用于传送复位信号的变压器40。以下,为了便于说明,将用于传递置位信号的变压器40设为“变压器40A”,将用于传递复位信号的变压器40设为“变压器40B”。
栅极驱动器10具有连接低压电路20和变压器40A的低压信号线21A、连接低压电路20和变压器40B的低压信号线21B。因此,低压信号线21A将置位信号从低压电路20传递到变压器40A。低压信号线21B将复位信号从低压电路20传递到变压器40B。
栅极驱动器10具有连接变压器40A和高压电路30的高压信号线31A、连接变压器40B和高压电路30的高压信号线31B。因此,高压信号线31A将置位信号从变压器40A传递到高压电路30。高压信号线31B将复位信号从变压器40B传递到高压电路30。
变压器40A从低压电路20向高压电路30传递置位信号,另一方面,使低压电路20与高压电路30电绝缘。变压器40A的绝缘耐压例如为2500Vrms以上且7500Vrms以下。此外,变压器40A的绝缘耐压例如可以为2500Vrms以上且5700Vrms以下。
变压器40A具有第一线圈41A和与第一线圈41A电绝缘且能够磁耦合的第二线圈42A。
第一线圈41A通过低压信号线21A与低压电路20连接,另一方面,与低压电路20的接地连接。即,第一线圈41A的第一端部与低压电路20电连接,第一线圈41A的第二端部与低压电路20的接地电连接。因此,第一线圈41A的第二端部的电位成为第一基准电位。第一基准电位例如为0V。
第二线圈42A通过高压信号线31A与高压电路30连接,另一方面,与高压电路30的接地连接。即,第二线圈42A的第一端部与高压电路30电连接,第二线圈42A的第二端部与高压电路30的接地电连接。因此,第二线圈42A的第二端部的电位成为第二基准电位。高压电路30的接地与开关元件501的源极连接,因此,第二基准电位随着逆变器装置500的驱动而变动,例如有时成为600V以上。
变压器40B从低压电路20向高压电路30传递复位信号,另一方面,使低压电路20与高压电路30电绝缘。变压器40B的绝缘耐压与变压器40A的绝缘耐压相同。变压器40B具有第一线圈41B和与第一线圈41B电绝缘且能够磁耦合的第二线圈42B。此外,变压器40B的连接结构与变压器40A的连接结构一样,因此,省略详细的说明。在此,在本实施方式中,第一线圈41A、41B对应于“第一导体”,第二线圈42A、42B对应于“第二导体”。
图2示出了表示栅极驱动器10的内部结构的俯视图的一例。此外,在图1中,简化表示栅极驱动器10的电路结构,因此,图2的栅极驱动器10的外部端子的数量比图1的栅极驱动器10的外部端子的数量多。在此,栅极驱动器10的外部端子的数量是指能够将栅极驱动器10与ECU503、开关元件501(参照图1)等栅极驱动器10的外部电子部件连接的外部电极的数量。另外,图2的栅极驱动器10中从低压电路20向高压电路30传递信号的信号线的数量(后述的导线W的数量)比图1的栅极驱动器10的信号线的数量多。
如图2所示,栅极驱动器10是对多个半导体芯片进行了单封装化而成的半导体装置,例如安装于在逆变器装置500设置的电路基板。此外,各开关元件501、502安装于与上述电路基板不同的安装基板。在该安装基板实装有冷却器。
栅极驱动器10的封装形式是SO(Small Outline)系,在本实施方式中是SOP(SmallOutline Package)。栅极驱动器10具有:作为半导体芯片的低压电路芯片60、高压电路芯片70及变压器芯片80;搭载有低压电路芯片60的低压引线框90;搭载有高压电路芯片70的高压引线框100;将各引线框90、100的一部分及各芯片60、70、80密封的模制树脂110。此外,在本实施方式中,变压器芯片80及模制树脂110对应于将低压电路20和高压电路30绝缘的“绝缘模块”。另外,在图2中,为了便于说明栅极驱动器10的内部构造,用双点划线表示模制树脂110。另外,栅极驱动器10的封装形式能够任意变更。
模制树脂110由具有电绝缘性的材料构成,例如由黑色的环氧树脂构成。模制树脂110形成为以z方向为厚度方向的矩形板状。模制树脂110具有4个树脂侧面111~114。更详细而言,模制树脂110具有作为x方向的两端面的树脂侧面111、112、作为y方向的两端面的树脂侧面113、114。x方向和y方向是与z方向正交的方向。x方向和y方向彼此正交。此外,在以后的说明中,俯视是指从z方向观察。
低压引线框90及高压引线框100分别由导体构成,在本实施方式中由Cu(铜)构成。各引线框90、100设置为跨越模制树脂110的内外。
低压引线框90具有:配置在模制树脂110内的低压裸片焊盘91、配置为跨越模制树脂110的内外的多根低压引线92。各低压引线92构成与ECU503(参照图1)等外部电子设备电连接的外部端子。
在本实施方式中,在低压裸片焊盘91搭载有低压电路芯片60及变压器芯片80双方。在俯视图中,低压裸片焊盘91配置成其y方向的中央比模制树脂110的y方向的中央靠近树脂侧面113。在本实施方式中,低压裸片焊盘91不从模制树脂110露出。俯视图中的低压裸片焊盘91的形状是x方向为长边方向,y方向为短边方向的矩形状。
多根低压引线92在x方向上相互分离地排列。多根低压引线92中的配置于x方向的两端部的低压引线92分别与低压裸片焊盘91一体化。各低压引线92的一部分从树脂侧面113向模制树脂110的外侧突出。
高压引线框100具有:配置在模制树脂110内的高压裸片焊盘101、配置为跨越模制树脂110的内外的多根高压引线102。各高压引线102构成与开关元件501(参照图1)的栅极等外部电子设备电连接的外部端子。
在高压裸片焊盘101搭载有高压电路芯片70。在俯视图中,高压裸片焊盘101在y方向上配置于比低压裸片焊盘91靠近树脂侧面114的位置。在本实施方式中,高压裸片焊盘101不从模制树脂110露出。俯视图中的高压裸片焊盘101的形状是x方向为长边方向,y方向为短边方向的矩形状。
低压裸片焊盘91和高压裸片焊盘101在y方向上分离地排列。因此,也可以说y方向是两裸片焊盘91、101的排列方向。
低压裸片焊盘91及高压裸片焊盘101的y方向的尺寸根据搭载的半导体芯片的尺寸、数量来设定。在本实施方式中,在低压裸片焊盘91搭载有低压电路芯片60及变压器芯片80,在高压裸片焊盘101搭载有高压电路芯片70,因此,低压裸片焊盘91的y方向的尺寸比高压裸片焊盘101的y方向的尺寸大。
多根高压引线102在x方向上相互分离地排列。多根高压引线102中的一对高压引线102与高压裸片焊盘101一体化。各高压引线102的一部分从树脂侧面114向模制树脂110的外侧突出。
在本实施方式中,高压引线102的数量与低压引线92的数量相同。从图2可知,多根低压引线92和多根高压引线102在与低压裸片焊盘91和高压裸片焊盘101的排列方向(y方向)正交的方向(x方向)上排列。此外,高压引线102的数量以及低压引线92的数量分别能够任意变更。
在本实施方式中,低压裸片焊盘91被与低压裸片焊盘91一体化的一对低压引线92支承,高压裸片焊盘101被与高压裸片焊盘101一体化的一对高压引线102支承,因此,在各裸片焊盘91、101没有设置从树脂侧面111、112露出的悬挂引线。因此,能够增大低压引线框90与高压引线框100之间的绝缘距离。
低压电路芯片60、高压电路芯片70以及变压器芯片80在y方向上相互分离地排列。在y方向上从低压引线92向高压引线102依次排列有低压电路芯片60、变压器芯片80及高压电路芯片70。
低压电路芯片60包含图1所示的低压电路20。俯视图中的低压电路芯片60的形状是具有短边以及长边的矩形状。在俯视图中,低压电路芯片60以长边沿着x方向,短边沿着y方向的方式搭载于低压裸片焊盘91。低压电路芯片60具有在z方向上彼此朝向相反侧的芯片主面60s及芯片背面(省略图示)。低压电路芯片60的芯片背面通过焊料或Ag(银)膏等导电性接合材料与低压裸片焊盘91接合。
在低压电路芯片60的芯片主面60s形成有多个第一电极焊盘61、多个第二电极焊盘62和多个第三电极焊盘63。各电极焊盘61~63与低压电路20电连接。
多个第一电极焊盘61配置在芯片主面60s中的比芯片主面60s的y方向的中央靠近低压引线92的位置。多个第一电极焊盘61在x方向上排列。多个第二电极焊盘62配置于芯片主面60s的y方向的两端部中的靠近变压器芯片80的端部。多个第二电极焊盘62在x方向上排列。多个第三电极焊盘63配置于芯片主面60s的x方向的两端部。
高压电路芯片70包含图1所示的高压电路30。俯视图中的高压电路芯片70的形状是具有短边和长边的矩形。在俯视图中,高压电路芯片70以长边沿着x方向,短边沿着y方向的方式搭载于高压裸片焊盘101。高压电路芯片70具有在z方向上彼此朝向相反侧的芯片主面70s及芯片背面(省略图示)。高压电路芯片70的芯片背面通过导电性接合材料与高压裸片焊盘101接合。
在高压电路芯片70的芯片主面70s形成有多个第一电极焊盘71、多个第二电极焊盘72和多个第三电极焊盘73。各电极焊盘71~73与高压电路30电连接。
多个第一电极焊盘71配置在芯片主面70s的y方向的两端部中的靠近变压器芯片80的端部。多个第一电极焊盘71在x方向上排列。多个第二电极焊盘72配置在芯片主面70s的y方向的两端部中的远离变压器芯片80的端部。即,多个第二电极焊盘72配置在芯片主面70s的y方向的两端部中的靠近高压引线102的端部。多个第二电极焊盘72在x方向上排列。多个第三电极焊盘73配置在芯片主面70s的x方向的两端部。
变压器芯片80包含图1所示的变压器40。俯视图中的变压器芯片80的形状是具有短边及长边的矩形状。在本实施方式中,在俯视图中,变压器芯片80以长边沿着x方向,短边沿着y方向的方式搭载于低压裸片焊盘91。
变压器芯片80配置在低压电路芯片60的y方向的旁边。变压器芯片80配置在比低压电路芯片60靠近高压电路芯片70的位置。即,变压器芯片80配置在低压电路芯片60与高压电路芯片70的y方向之间。
变压器芯片80具有在z方向上彼此朝向相反侧的芯片主面80s及芯片背面80r(参照图7)。变压器芯片80的芯片背面80r通过导电性接合材料SD(参照图7)与低压裸片焊盘91接合。
如图2所示,在变压器芯片80的芯片主面80s形成有多个第一电极焊盘81及多个第二电极焊盘82。在此,在本实施方式中,各第一电极焊盘81对应于“第一电极”,各第二电极焊盘82对应于“第二电极”。
多个第一电极焊盘81例如配置在芯片主面80s的y方向的两端部中的靠近低压电路芯片60的端部。多个第一电极焊盘81在x方向上排列。多个第二电极焊盘82例如配置在芯片主面80s的y方向的中央附近。多个第二电极焊盘82在x方向上排列。变压器40A、40B在俯视图中配置于芯片主面80s的y方向的中央附近。如图4所示,在俯视图中,多个第二电极焊盘82和变压器40A、40B配置在相互不重叠的位置。各电极焊盘81、82与变压器40A、40B电连接。
如图2所示,为了将栅极驱动器10的绝缘耐压设为预先设定的绝缘耐压,需要使各引线框90、100最接近的低压裸片焊盘91和高压裸片焊盘101相互分离。因此,在俯视图中,高压电路芯片70与变压器芯片80之间的距离比低压电路芯片60与变压器芯片80之间的距离大。
低压电路芯片60、变压器芯片80以及高压电路芯片70分别与多根导线W连接。各导线W是由导线键合装置形成的键合导线,例如由Au(金)、Al(铝)、Cu等导体构成。
低压电路芯片60通过导线W与低压引线框90电连接。更详细而言,低压电路芯片60的多个第一电极焊盘61和多个第三电极焊盘63与多根低压引线92通过导线W连接。低压电路芯片60的多个第三电极焊盘63和多根低压引线92中的与低压裸片焊盘91一体化的一对低压引线92通过导线W连接。由此,低压电路20与多根低压引线92(栅极驱动器10的外部电极中的与ECU503电连接的外部电极)电连接。在本实施方式中,与低压裸片焊盘91一体化的一对低压引线92构成接地端子,且通过导线W将低压电路20与低压裸片焊盘91电连接,因此,低压裸片焊盘91成为与低压电路20的接地相同的电位。
高压电路芯片70和高压引线框100的多根高压引线102分别通过导线W电连接。更详细而言,高压电路芯片70的多个第二电极焊盘72和多个第三电极焊盘73与高压引线102通过导线W连接。由此,高压电路30与多根高压引线102(栅极驱动器10的外部电极中的与开关元件501等电连接的外部电极)电连接。在本实施方式中,与高压裸片焊盘101一体化的一对高压引线102构成接地端子,且通过导线W将高压电路30和高压裸片焊盘101电连接,因此,高压裸片焊盘101成为与高压电路30的接地相同的电位。
变压器芯片80与低压电路芯片60及高压电路芯片70双方通过导线W连接。更详细而言,变压器芯片80的多个第一电极焊盘81与低压电路芯片60的多个第二电极焊盘62通过导线W连接。变压器芯片80的多个第二电极焊盘82与高压电路芯片70的多个第一电极焊盘71通过导线W连接。
此外,变压器40A的第一线圈41A及变压器40B的第一线圈41B(均参照图1)双方经由导线W及低压电路芯片60等与低压电路20的接地电连接。变压器40A的第二线圈42A以及变压器40B的第二线圈42B(均参照图1)双方经由导线W以及高压电路芯片70等与高压电路30的接地电连接。
参照图3~图9,对变压器芯片80的结构的一例进行说明。此外,变压器40B是与变压器40A相同的结构,因此,省略其说明。另外,在以后的说明中,将从变压器芯片80的芯片背面80r朝向芯片主面80s的方向作为上方,将从芯片主面80s朝向芯片背面80r的方向作为下方。
图4是变压器芯片80的俯视图,为了便于说明,分别用虚线表示变压器40A、40B和后述的屏蔽电极86及虚设图案120。
图5是在变压器芯片80中的各变压器40AA、40AB、40BA、40BB的第一线圈41A、41B的z方向的位置用xy平面剖切的剖视图,表示各变压器40AA、40AB、40BA、40BB的第一线圈41A、41B的连接关系。图6是在变压器芯片80中的各变压器40AA、40AB、40BA、40BB的第二线圈42A、42B的z方向的位置用xy平面剖切的剖视图,表示各变压器40AA、40AB、40BA、40BB的第二线圈42A、42B的连接关系。此外,在图5以及图6中,为了方便,省略了剖面线。
图7是沿着图4的7-7线剖切的变压器芯片80的变压器40A及其周边的剖视图。此外,在图7中,为了方便,表示了变压器芯片80被栅极驱动器10的模制树脂110密封的状态。另外,在图7中,从附图的可视性的观点出发,省略剖面线的一部分而进行表示。图8以及图9是图7的一部分的放大图,与图7一样,省略剖面线的一部分而进行表示。
如图4所示,变压器芯片80包含两变压器40A、40B,更详细而言,是对两变压器40A、40B进行单芯片化而成的。即,变压器芯片80是与低压电路芯片60和高压电路芯片70(均参照图2)不同的两变压器40A、40B专用的半导体芯片。变压器芯片80具有与芯片主面80s及芯片背面80r双方正交的4个芯片侧面80a、80b、80c、80d。芯片侧面80a~80d设置在芯片主面80s与芯片背面80r的z方向之间。芯片侧面80a、80b构成变压器芯片80的y方向的两端面,芯片侧面80c、80d构成变压器芯片80的x方向的两端面。在俯视图中,芯片侧面80a、80b构成变压器芯片80的长边,芯片侧面80c、80d构成变压器芯片80的短边。在本实施方式中,芯片侧面80a是比芯片侧面80b靠近高压电路芯片70(参照图2)的侧面,芯片侧面80b是比芯片侧面80a靠近低压电路芯片60(参照图2)的侧面。
如图7所示,变压器芯片80具有基板84和形成在基板84上的绝缘层85。
基板84例如由半导体基板构成,在本实施方式中为由包含Si(硅)的材料形成的基板。此外,基板84也可以使用宽带隙半导体、化合物半导体作为半导体基板。另外,基板84也可以代替半导体基板而使用由包含玻璃的材料形成的绝缘基板。
宽带隙半导体是具有2.0eV以上的带隙的半导体基板。宽带隙半导体可以是SiC(碳化硅)。化合物半导体可以是III-V族化合物半导体。化合物半导体可以包含AlN(氮化铝)、InN(氮化铟)、GaN(氮化镓)和GaAs(砷化镓)中的至少一种。
基板84具有:在z方向上彼此朝向相反侧的基板主面84s及基板背面84r。基板背面84r构成变压器芯片80的芯片背面80r。
在本实施方式中,在基板84的基板主面84s,在z方向上层叠有多个绝缘层85。即,也可以说z方向是绝缘层85的厚度方向。绝缘层85形成在基板84的基板主面84s上。在本实施方式中,多个绝缘层85的合计厚度T1比基板84的厚度T2厚(T1>T2)。其中,根据变压器芯片80所要求的绝缘耐压来设定绝缘层85的层叠数。因此,根据绝缘层85的层叠数不同,厚度T1也可以比厚度T2薄(T1<T2)。
绝缘层85具有:第一绝缘层85A和形成在第一绝缘层85A上的第二绝缘层85B。
第一绝缘层85A例如是蚀刻阻挡层,由SiN(氮化硅)、SiC、SiCN(硅碳氮)等构成。在本实施方式中,第一绝缘层85A由SiN构成。第二绝缘层85B例如是层间绝缘层,由SiO2(氧化硅)构成。如图7所示,第二绝缘层85B的厚度比第一绝缘层85A的厚度厚。第一绝缘层85A的厚度可以为100nm以上且小于1000nm。第二绝缘层85B的厚度可以为1000nm以上且3000nm以下。在本实施方式中,第一绝缘层85A的厚度例如为300nm左右,第二绝缘层85B的厚度例如为2000nm左右。
与基板84的基板主面84s相接的最下层的绝缘层85L、最上层的绝缘层85U双方由第二绝缘层85B构成。因此,最下层的绝缘层85L及最上层的绝缘层85U双方的厚度比其他绝缘层85薄。最下层的绝缘层85L及最上层的绝缘层85U双方的厚度为第一绝缘层85A的厚度以上且为第二绝缘层85B的厚度以下。
此外,最下层的绝缘层85L及最上层的绝缘层85U双方的厚度能够任意变更。在一例中,最下层的绝缘层85L和最上层的绝缘层85U双方的厚度既可以比第二绝缘层85B的厚度厚,也可以是由第一绝缘层85A和第二绝缘层85B构成的绝缘层85的厚度以上。
最上层的绝缘层85U的外侧面位于比其他绝缘层85的外侧面靠内侧的位置。例如,如图7所示,最上层的绝缘层85U的外侧面中的朝向与芯片侧面80a相同的一侧的外侧面,在y方向上位于比芯片侧面80a靠内侧的位置。最上层的绝缘层85U的外侧面中的朝向与芯片侧面80b相同的一侧的外侧面,在y方向上位于比芯片侧面80b靠内侧的位置。
变压器芯片80具有形成于绝缘层85内的屏蔽电极86。屏蔽电极86抑制水分向绝缘层85的浸入、绝缘层85的裂纹产生。屏蔽电极86在俯视图中设置于绝缘层85的外周部(变压器芯片80的外周部)。更详细而言,如图4~图6所示,屏蔽电极86与芯片侧面80a~80d分离地设置。在俯视图中,屏蔽电极86形成为带状,沿着芯片侧面80a~80d延伸。在本实施方式中,俯视图中的屏蔽电极86的形状为矩形环状。屏蔽电极86将绝缘层85划分为内侧区域87和外侧区域88。在本实施方式中,如图7所示,最上层的绝缘层85U在俯视图中形成为横跨屏蔽电极86。即,也可以说最上层的绝缘层85U具有外侧区域88。
如图4所示,内侧区域87是被屏蔽电极86保护的绝缘层85的区域。俯视图中的内侧区域87的形状是x方向为长边方向,y方向为短边方向的矩形状。外侧区域88在俯视图中是包围内侧区域87的矩形环状的区域。外侧区域88在俯视图中是屏蔽电极86与芯片侧面80a~80d之间的区域。即,外侧区域88是包含芯片侧面80a~80d的矩形环状的区域。
屏蔽电极86的材料适当选择Ti(钛)、TiN(氮化钛)、Au、Ag、Cu、Al及W(钨)中的一种或多种。如图7所示,屏蔽电极86在z方向上贯通多个绝缘层85。更详细而言,从与z方向正交的方向观察,屏蔽电极86设置为与变压器40A、40B的各线圈41A、41B、42A、42B重叠。在本实施方式中,屏蔽电极86在z方向上从比最上层的绝缘层85U靠下两个的绝缘层85贯通到比最下层的绝缘层85L靠上一个的绝缘层85。在最下层的绝缘层85L设置有在z方向上贯通最下层的绝缘层85L的通孔89。通孔89在俯视图中配置于与屏蔽电极86重叠的位置,将屏蔽电极86与基板84连接。由此,屏蔽电极86与基板84电连接。通孔89例如可以由与屏蔽电极86相同的材料形成。
在绝缘层85内埋入有变压器40A和变压器40B。变压器40A以及变压器40B配置于内侧区域87。如图4所示,变压器40A以及变压器40B以在y方向上相互对齐的状态在x方向上相互分离地排列。也可以说,变压器40A和变压器40B在俯视图中在与排列各芯片60、70、80的方向正交的方向上排列。此外,本实施方式的变压器芯片80具有两个变压器40A及两个变压器40B。为了方便,将在x方向上靠近芯片侧面80c的两个变压器设为“变压器40AA”以及“变压器40AB”,将在x方向上靠近芯片侧面80d的两个变压器设为“变压器40BA”以及“变压器40BB”。
如图4所示,随着在x方向上从芯片侧面80c朝向芯片侧面80d,依次排列变压器40AA、变压器40AB、变压器40BA、变压器40BB。
如图7所示,变压器40AA的第一线圈41A以及第二线圈42A隔着绝缘层85在z方向上相互对置配置。在本实施方式中,第一线圈41A和第二线圈42A隔着多个绝缘层85在z方向上彼此对置配置。
各线圈41A、42A构成为埋入到1层绝缘层85内的导电层。更详细而言,在埋入有各线圈41A、42A的绝缘层85X形成有在z方向上贯通第一绝缘层85A以及第二绝缘层85B双方的槽。构成各线圈41A、42A的导电层埋入到绝缘层85X的槽。埋入有各线圈41A、42A的绝缘层85X被与绝缘层85X在z方向上相邻的绝缘层85覆盖。由此,可以说,各线圈41A、42A埋入到绝缘层85。
在z方向上,第二线圈42A位于比第一线圈41A远离基板84的位置。换言之,也可以说第二线圈42A位于比第一线圈41A靠上方的位置。另外,也可以说第一线圈41A配置于比第二线圈42A靠近基板84的位置。在本实施方式中,第一线圈41A与第二线圈42A的z方向之间的距离比第一线圈41A与基板84的基板主面84s之间的距离大。
如图4所示,俯视图中的第二线圈42A的形状为椭圆螺旋状。此外,第一线圈41A也是与第二线圈42A一样的形状。第一线圈41A和第二线圈42A在俯视图中由相同的卷绕方向形成。在本实施方式中,第一线圈41A的匝数与第二线圈42A的匝数相同。各线圈41A、42A适当选择Ti、TiN、Au、Ag、Cu、Al以及W中的一个或者多个。此外,变压器40AB的结构与变压器40AA的结构相同,因此,省略其说明。
如图4所示,在俯视图中,多个第一电极焊盘81和多个第二电极焊盘82分别配置在内侧区域87内。如图7所示,各电极焊盘81、82形成在比最上层的绝缘层85U下一个的绝缘层85上。最上层的绝缘层85U形成在与各电极焊盘81、82对齐的位置。也可以说各电极焊盘81及各电极焊盘82埋入到绝缘层85。如图7所示,在本实施方式中,各电极焊盘81及各电极焊盘82配置在相对于变压器40A、40B的第二线圈42A、42B远离基板84的位置。换言之,各电极焊盘81和各电极焊盘82位于比变压器40A、40B的第二线圈42A、42B靠上方的位置。在本实施方式中,第一线圈41A与第二线圈42A之间的距离比第二线圈42A与各电极焊盘81、82的z方向之间的距离大。
最上层的绝缘层85U形成为覆盖各电极焊盘81、82的外周部。即,如图8和图9所示,最上层的绝缘层85U具有:用于使第一电极焊盘81露出的第一绝缘层开口部85Ua、用于使第二电极焊盘82露出的第二绝缘层开口部85Ub。第一绝缘层开口部85Ua与多个一对第一电极焊盘81对应地设置多个,第二绝缘层开口部85Ub与多个一对第二电极焊盘82对应地设置多个。
如图4所示,在俯视图中,多个第一电极焊盘81分别配置在与2个变压器40AA、40AB及2个变压器40BA、40BB在x方向上对齐的位置、变压器40AA与变压器40AB的x方向之间、变压器40BA与变压器40BB的x方向之间。多个第一电极焊盘81在y方向上配置在比变压器40AA、40AB、40BA、40BB靠近芯片侧面80b的位置。换言之,多个第一电极焊盘81配置在变压器40AA、40AB、40BA、40BB与芯片侧面80b的y方向之间。也可以说,在俯视图中,多个第一电极焊盘81配置在比变压器40AA、40AB、40BA、40BB靠近低压引线92(参照图2)的位置。以下,为了方便,从芯片侧面80c朝向芯片侧面80d将多个第一电极焊盘81设为第一电极焊盘81A、第一电极焊盘81B、第一电极焊盘81C、第一电极焊盘81D、第一电极焊盘81E以及第一电极焊盘81F。此外,在对与第一电极焊盘81A~81F共同的事项进行说明的情况下,设为第一电极焊盘81进行说明。
从y方向观察,第一电极焊盘81A配置在与变压器40AA重叠的位置。从y方向观察,第一电极焊盘81B配置在与变压器40AA和变压器40AB的x方向之间的部分重叠的位置。从y方向观察,第一电极焊盘81C配置在与变压器40AB重叠的位置。从y方向观察,第一电极焊盘81D配置在与变压器40BA重叠的位置。从y方向观察,第一电极焊盘81E配置在与变压器40BA和变压器40BB的x方向之间的部分重叠的位置。从y方向观察,第一电极焊盘81F配置在与变压器40BB重叠的位置。各第一电极焊盘81A~81F由在x方向上相邻的一对电极焊盘构成。多个第一电极焊盘81A~81F以在y方向上相互对齐的状态在x方向上相互分离地排列。
在俯视图中,多个第二电极焊盘82分别配置在各变压器40AA、40AB、40BA、40BB内、变压器40AA与变压器40AB的x方向之间、变压器40BA与变压器40BB的x方向之间。从x方向观察,多个第二电极焊盘82配置在与变压器40AA、40AB、40BA、40BB重叠的位置。以下,为了方便,从芯片侧面80c朝向芯片侧面80d将多个第二电极焊盘82设为第二电极焊盘82A、第二电极焊盘82B、第二电极焊盘82C、第二电极焊盘82D、第二电极焊盘82E以及第二电极焊盘82F。此外,在对与第二电极焊盘82A~82F共同的事项进行说明的情况下,设为第二电极焊盘82进行说明。
第二电极焊盘82A配置于在变压器40AA的椭圆螺旋状的第二线圈42A形成的内侧空间。第二电极焊盘82B配置在变压器40AA与变压器40AB的x方向之间。第二电极焊盘82C配置于在变压器40AB的椭圆螺旋状的第二线圈42A形成的内侧空间。第二电极焊盘82D配置于在变压器40BA的椭圆螺旋状的第二线圈42B形成的内侧空间。第二电极焊盘82E配置在变压器40BA与变压器40BB的x方向之间。第二电极焊盘82F配置于在变压器40BB的椭圆螺旋状的第二线圈42B形成的内侧空间。各第二电极焊盘82A~82F由在x方向上相邻的一对电极焊盘构成。各第二电极焊盘82A~82F以在y方向上相互对齐的状态在x方向上相互分离地排列。
如图4、图5及图7所示,第一电极焊盘81A~81F与变压器40AA、40AB、40BA、40BB的第一线圈41A、41B个别地电连接。如图4、图6及图7所示,第二电极焊盘82A~82F与变压器40AA、40AB、40BA、40BB的第二线圈42A、42B个别地电连接。
如图5及图6所示,变压器芯片80具有用于个别地连接各电极焊盘81A~81F、82A~82F和变压器40AA、40AB、40BA、40BB的各线圈41A、41B、42A、42B的连接布线。在本实施方式中,该连接布线包含:第一连接布线131A~131F、第二连接布线132A、132B、第三连接布线133A~133D以及第四连接布线134A、134B。各连接布线131A~131D、132A、132B、133A~133D、134A、134B设置在内侧区域87内,适当选择Ti、TiN、Au、Ag、Cu、Al及W中的一个或多个。
如图4和图5所示,第一连接布线131A是将第一电极焊盘81A与变压器40AA的第一线圈41A的第一端部连接的布线。第一连接布线131B是将第一电极焊盘81C与变压器40AB的第一线圈41A的第一端部连接的布线。第一连接布线131C是将第一电极焊盘81D与变压器40BA的第一线圈41B的第一端部连接的布线。第一连接布线131D是将第一电极焊盘81F与变压器40BB的第一线圈41B的第一端部连接的布线。
第二连接布线132A是将第一电极焊盘81B与变压器40AA的第一线圈41A的第二端部和变压器40AB的第一线圈41A的第二端部双方连接的布线。第二连接布线132B是将第一电极焊盘81E与变压器40BA的第一线圈41B的第二端部和变压器40BB的第一线圈41B的第二端部双方连接的布线。
此外,第一连接布线131A~131D是彼此一样的构造,第二连接布线132A、132B是彼此一样的构造。因此,以下对第一连接布线131A的结构以及第二连接布线132A的结构进行说明,省略第一连接布线131B~131D以及第二连接布线132B的详细说明。
如图7所示,第一连接布线131A具有:以贯通多个绝缘层85的方式沿z方向延伸的第一布线部135、沿y方向延伸的第二布线部136、以及与变压器40AA的第一线圈41A的第一端部连接的第三布线部137。
第一布线部135在俯视图中配置于与第一电极焊盘81A重叠的位置,与第一电极焊盘81A连接。第一布线部135从多个绝缘层85中的比最上层的绝缘层85U靠下一个的绝缘层85,贯通到比最下层的绝缘层85L靠上两个的绝缘层85。第一布线部135具有:平板状的布线部,其分别设置于与设置有各线圈41A、42A的绝缘层85X相同的位置;多个通孔,其分别设置于两布线部的z方向之间、上方的布线部与第一电极焊盘81A之间、以及下方的布线部与第二布线部136之间。
第二布线部136设置在比第一布线部135靠近基板84的位置。第二布线部136设置在比第一线圈41A靠近基板84的位置。在本实施方式中,第二布线部136设置于多个绝缘层85中的比最下层的绝缘层85L靠上一个的绝缘层85。第二布线部136的x方向的两端部中的靠近变压器芯片80的芯片侧面80b的端部在俯视图中设置于与第一布线部135重叠的位置。第二布线部136与第一布线部135连接。第二布线部136的x方向的两端部中的靠近变压器芯片80的芯片侧面80a的端部,在俯视图中设置于与变压器40AA的第一线圈41A重叠的位置。
第三布线部137在俯视图中配置于与第二电极焊盘82A重叠的位置。第三布线部137具有:在z方向上设置于与第一线圈41A相同的位置的线圈连接布线部、将线圈连接布线部与第二布线部136连接的连接布线部。线圈连接布线部与第一线圈41A的第一端部连接。连接布线部在俯视图中配置于与线圈连接布线部重叠的位置,在z方向上贯通线圈连接布线部与第二布线部136的z方向之间的绝缘层85。
如图5所示,第二连接布线132A为与第一连接布线131A一样的结构。在第二连接布线132A中,与第一连接布线131A不同,第三布线部137与变压器40AA、40AB的第一线圈41A的第二端部连接。
如图4和图6所示,第三连接布线133A是将第二电极焊盘82A与变压器40AA的第二线圈42A的第一端部连接的布线。第三连接布线133A在俯视图中配置于与第二电极焊盘82A重叠的位置。第三连接布线133A在俯视图中以相对于第一连接布线131A的第三布线部137在x方向上对齐的状态在y方向上配置在变压器芯片80的芯片侧面80a附近。
第三连接布线133B是将第二电极焊盘82C与变压器40AB的第二线圈42A的第一端部连接的布线。第三连接布线133B在俯视图中配置于与第二电极焊盘82C重叠的位置。第三连接布线133B在俯视图中以相对于第一连接布线131B的第三布线部137在x方向上对齐的状态在y方向上配置在变压器芯片80的芯片侧面80a附近。
第三连接布线133C是将第二电极焊盘82D与变压器40BA的第二线圈42B的第一端部连接的布线。第三连接布线133C在俯视图中配置于与第二电极焊盘82D重叠的位置。第三连接布线133C在俯视图中以相对于第一连接布线131C的第三布线部137在x方向上对齐的状态在y方向上配置在变压器芯片80的芯片侧面80a附近。
第三连接布线133D是将第二电极焊盘82F与变压器40BB的第二线圈42B的第一端部连接的布线。第三连接布线133D在俯视图中配置于与第二电极焊盘82F重叠的位置。第三连接布线133C在俯视图中以相对于第一连接布线131D的第三布线部137在x方向上对齐的状态在y方向上配置在变压器芯片80的芯片侧面80a附近。
第四连接布线134A是将第二电极焊盘82B与变压器40AA的第二线圈42A的第二端部和变压器40AB的第二线圈42A的第二端部连接的布线。第四连接布线134A在x方向上配置于变压器40AA的第二线圈42A与变压器40AB的第二线圈42A之间。从x方向观察,第四连接布线134A配置于与变压器40AA、40AB的第二线圈42A重叠的位置。
第四连接布线134B是将第二电极焊盘82D与变压器40BA的第二线圈42B的第二端部以及变压器40BB的第二线圈42B的第二端部连接的布线。第四连接布线134B在x方向上配置在变压器40BA的第二线圈42B与变压器40BB的第二线圈42B之间。从x方向观察,第四连接布线134B配置在与变压器40BA、40BB的第二线圈42B重叠的位置。
如图4及图6所示,在本实施方式中,变压器芯片80具有设置在变压器40AA、40AB、40BA、40BB的第二线圈42A、42B周围的虚设图案120。
虚设图案120设置于内侧区域87,具有:第一虚设图案121、第二虚设图案122以及第三虚设图案123。各虚设图案121~123的材料适当选择Ti、TiN、Au、Ag、Cu、Al及W中的一个或多个。
第一虚设图案121在俯视图中分别设置于变压器40AA的第二线圈42A与变压器40AB的第二线圈42A的x方向之间的区域、变压器40BA的第二线圈42B与变压器40BB的第二线圈42B的x方向之间的区域、变压器40AB的第二线圈42B与变压器40BA的第二线圈42B的x方向之间的区域。
第一虚设图案121经由第四连接布线134B与第二线圈42B电连接。此外,第一虚设图案121也可以与第二线圈42A电连接。即,第一虚设图案121与第二线圈42A、42B中的至少一方电连接即可。这样,第一虚设图案121与第二线圈42A、42B为相同电位。因此,随着第二线圈42A、42B的第二基准电位的变化,有时第一虚设图案121的电压与第二线圈42B一样,变得比第一线圈41B高。如图6所示,以与第二线圈42A、42B不同的图案形成第一虚设图案121。
虽未图示,但第一虚设图案121在z方向上配置于与第二线圈42A、42B对齐的位置。即,第一虚设图案121配置在比第一线圈41A、41B远离基板84的位置。即,也可以说虚设图案120设置在变压器40AA、40AB、40BA、40BB中的靠近变压器芯片80的芯片主面80s的线圈周围。
第一虚设图案121成为与第二线圈42A、42B相同的电压,由此,能够抑制第二线圈42A、42B与第一虚设图案121之间的电压下降。因此,能够抑制针对第二线圈42A、42B的电场集中。
如图6所示,第三虚设图案123在俯视图中形成为包围变压器40AA、40AB、40BA、40BB的第二线圈42A、42B。第三虚设图案123与第一虚设图案121电连接。因此,第三虚设图案123与第一虚设图案121一样,随着第二线圈42B的第二基准电位的变化,有时第三虚设图案123的电压变得比第一线圈41B高。
如图7所示,第三虚设图案123在z方向上配置于与第二线圈42A对齐的位置。另外,虽未图示,但第三虚设图案123在z方向上配置于与第二线圈42B对齐的位置。即,第三虚设图案123配置在比第一线圈41A、41B远离基板84的位置。这样,各虚设图案121~123在z方向上配置于相互对齐的位置。
第三虚设图案123成为与第二线圈42A、42B相同的电压,由此,能够抑制第二线圈42A、42B与第三虚设图案123之间的电压下降。因此,能够抑制针对第二线圈42A、42B的电场集中。
第二虚设图案122在俯视图中形成为包围第三虚设图案123。第二虚设图案122独立于第二线圈42A、42B。即,第二虚设图案122不与第二线圈42A、42B电连接。
如图7所示,第二虚设图案122在z方向上配置于与第二线圈42A对齐的位置。另外,虽未图示,但第二虚设图案122在z方向上配置于与第二线圈42B对齐的位置。即,第二虚设图案122配置在比第一线圈41A、41B远离基板84的位置。第二虚设图案122能够抑制第二线圈42A、42B周围的电场强度的增加,并且能够抑制针对第二电极焊盘82A~82F的电场集中。
如图7所示,变压器芯片80具有保护绝缘层85的钝化层150。钝化层150形成于绝缘层85的表面85s。绝缘层85的表面85s是多个绝缘层85中的最上层的绝缘层85U的表面。最上层的绝缘层85U的表面朝向与基板84的基板主面84s相同的一侧。钝化层150设置在变压器芯片80中的芯片主面80s附近。因此,也可以说虚设图案120设置于第一线圈41A、41B和第二线圈42A、42B中的配置于钝化层150附近的线圈(在本实施方式中为第二线圈42A、42B)周围。
钝化层150以使各电极焊盘81及各电极焊盘82的一部分从z方向露出的方式覆盖各电极焊盘81及各电极焊盘82。即,在钝化层150形成有使各电极焊盘81露出的第一保护层开口部151和使各电极焊盘82露出的第二保护层开口部152。即,在钝化层150,与多个第一电极焊盘81对应地形成有多个第一保护层开口部151,与多个第二电极焊盘82对应地形成有多个第二保护层开口部152。各第一保护层开口部151使多个第一电极焊盘81中的在x方向上相邻的一对第一电极焊盘81双方露出。各第二保护层开口部152使多个第二电极焊盘82中的在x方向上相邻的一对第二电极焊盘82双方露出。
如图8所示,第一保护层开口部151在俯视图中设置于与第一电极焊盘81重叠的位置,贯通钝化层150。第一保护层开口部151与最上层的绝缘层85U的第一绝缘层开口部85Ua连通。构成第一保护层开口部151的第一内表面例如与构成第一绝缘层开口部85Ua的第一内表面平齐。
如图9所示,第二保护层开口部152在俯视图中设置于与第二电极焊盘82重叠的位置,贯通钝化层150。第二保护层开口部152与最上层的绝缘层85U的第二绝缘层开口部85Ub连通。构成第二保护层开口部152的第二内表面例如与构成第二绝缘层开口部85Ub的第二内表面平齐。
如图7所示,钝化层150形成于内侧区域87。钝化层150在俯视图中配置于与屏蔽电极86重叠的位置。钝化层150在俯视图中比屏蔽电极86稍微向外侧伸出。即,钝化层150也形成于外侧区域88的一部分。在本实施方式中,钝化层150覆盖最上层的绝缘层85U的表面85s的整体。钝化层150的外侧面与最上层的绝缘层85U的外侧面平齐。因此,在变压器芯片80的外侧区域88形成有台阶部88a。台阶部88a在俯视图中形成于比屏蔽电极86靠外侧的位置。
钝化层150例如由包含氮化硅的材料形成。作为包含氮化硅的材料,例如可举出SiN及SiCN。在本实施方式中,钝化层150由包含SiN的材料形成。
在一例中,如图8所示,钝化层150的厚度TP为绝缘层85的厚度TR以下。钝化层150的厚度TP比最上层的绝缘层85U的厚度TRU薄。另外,钝化层150的厚度TP也可以与第一绝缘层85A的厚度相等。
如图8和图9所示,钝化层150具有第一隆起部153和第二隆起部154。第一隆起部153覆盖最上层的绝缘层85U,该最上层的绝缘层85U覆盖沿x方向排列的一对第一电极焊盘81的外周部。第二隆起部154覆盖最上层的绝缘层85U,该最上层的绝缘层85U覆盖沿x方向排列的一对第二电极焊盘82的外周部。第一隆起部153是构成第一保护层开口部151的部分,第二隆起部154是构成第二保护层开口部152的部分。俯视图中的第一隆起部153和第二隆起部154的形状分别是x方向为长边方向,y方向为短边方向的矩形状。
如图7所示,变压器芯片80具有形成于钝化层150的表面150s的低介电层160。在本实施方式中,低介电层160与钝化层150相接。在此,钝化层150的表面150s在俯视图中是钝化层150中的朝向与基板84的基板主面84s相同的一侧的面。
在本实施方式中,在俯视图中遍及钝化层150的表面150s的整体地形成低介电层160。更详细而言,在俯视图中,低介电层160的外缘与钝化层150的外缘对齐。也就是说,如图8所示,低介电层160的外侧面与钝化层150的外侧面平齐。
也可以说低介电层160以钝化层150与模制树脂110不相接的方式介于钝化层150与模制树脂110的z方向之间。如图8所示,低介电层160的厚度TE为钝化层150的厚度TP以下。在本实施方式中,低介电层160的厚度TE比钝化层150的厚度TP薄。
此外,低介电层160的厚度TE能够任意变更。在一例中,低介电层160的厚度TE也可以比钝化层150的厚度TP厚。
如图8以及图9所示,在低介电层160形成有:第一介电层开口部161,其在俯视图中设置于与各第一保护层开口部151重叠的位置;第二介电层开口部162,其在俯视图中设置于与各第二保护层开口部152重叠的位置。即,在低介电层160形成有与多个第一保护层开口部151对应的多个第一介电层开口部161和与多个第二保护层开口部152对应的多个第二介电层开口部162。第一介电层开口部161与第一保护层开口部151连通,第二介电层开口部162与第二保护层开口部152连通。
构成第一介电层开口部161的第一内表面与构成第一保护层开口部151的第一内表面平齐。构成第二介电层开口部162的第二内表面与构成第二保护层开口部152的第二内表面平齐。
这样,在本实施方式中,在变压器芯片80形成有:由第一绝缘层开口部85Ua、第一保护层开口部151、第一介电层开口部161构成的第一开口部171;由第二绝缘层开口部85Ub、第二保护层开口部152、第二介电层开口部162构成的第二开口部172。在本实施方式中,也可以说第一开口部171以及第二开口部172分别贯通钝化层150以及低介电层160双方。并且,也可以说第一开口部171及第二开口部172分别贯通最上层的绝缘层85U。即,第一开口部171是使第一电极焊盘81从z方向露出的开口部,第二开口部172是使第二电极焊盘82从z方向露出的开口部。通过第一开口部171,第一电极焊盘81与导线W(在图7及图8中省略图示)连接。通过第二开口部172,第二电极焊盘82与导线W(在图7及图9中省略图示)连接。
另外,如图8和图9所示,低介电层160具有第一隆起部163和第二隆起部164。第一隆起部163覆盖钝化层150的第一隆起部153。第二隆起部164覆盖第二隆起部154。
这样,第一开口部171由最上层的绝缘层85U、钝化层150以及低介电层160构成,因此,在第一开口部171周围设置有第一隆起部173,该第一隆起部173覆盖沿x方向排列的一对第一电极焊盘81的外周部。即,第一隆起部173由最上层的绝缘层85U中的覆盖一对第一电极焊盘81的外周部的部分、钝化层150的第一隆起部153以及低介电层160的第一隆起部163构成。
第二开口部172由最上层的绝缘层85U、钝化层150以及低介电层160构成,因此,在第二开口部172周围设置有第二隆起部174,该第二隆起部174覆盖沿x方向排列的一对第二电极焊盘82的外周部。即,第二隆起部174由最上层的绝缘层85U中的覆盖一对第二电极焊盘82的外周部的部分、钝化层150的第二隆起部154以及低介电层160的第二隆起部164构成。
如图7~图9所示,变压器芯片80具有形成在低介电层160上的树脂层180。树脂层180与低介电层160相接。树脂层180例如由包含聚酰亚胺(PI)的材料形成。树脂层180是缓和模制树脂110与绝缘层85及基板84之间的应力的层。树脂层180的外侧面与低介电层160的外侧面平齐。
如图8所示,树脂层180的厚度TD比低介电层160的厚度TE厚。换言之,低介电层160的厚度TE比树脂层180的厚度TD薄。树脂层180的厚度TD比最上层的绝缘层85U的厚度TRU厚,比钝化层150的厚度TP厚。
如图3和图4所示,树脂层180被分离槽183分离为内侧树脂层181和外侧树脂层182。在俯视图中,分离槽183形成为包围变压器40AA、40AB、40BA、40BB。因此,内侧树脂层181在俯视图中包含与变压器40AA、40AB、40BA、40BB重叠的区域。更详细而言,如图7所示,内侧树脂层181在俯视图中包含与虚设图案120重叠的区域。另外,内侧树脂层181在俯视图中形成为包围在x方向上相邻的一对第二电极焊盘82。外侧树脂层182在俯视图中包含低介电层160的外周区域。外侧树脂层182在俯视图中形成为包围在x方向上相邻的一对第一电极焊盘81。另外,在分离槽183中,低介电层160的表面160s从树脂层180向z方向露出。俯视图中的分离槽183的形状是x方向为长边方向,y方向为短边方向的矩形环状。在此,在本实施方式中,分离槽183对应于“使低介电层的表面露出的槽”。
这样,在本实施方式中,凹凸构造190设置在低介电层160的表面160s上的第一电极焊盘81与第二电极焊盘82之间的区域。本实施方式的凹凸构造190由内侧树脂层181、外侧树脂层182以及分离槽183构成。详细而言,凹凸构造190由低介电层160与模制树脂110的接合面、树脂层180与模制树脂110的接合面构成。更详细而言,凹凸构造190由设置于开口部184内的低介电层160与模制树脂110的接合面、内侧树脂层181与模制树脂110的接合面、分离槽183中的树脂层180及低介电层160与模制树脂110的接合面、外侧树脂层182与模制树脂110的接合面构成。
此外,分离槽183例如也可以相互分离地设置多个。该情况下,凹凸构造190的凹凸数量增加,因此,第一电极焊盘81与第二电极焊盘82之间的沿面距离变长。
如图8和图9所示,树脂层180具有:第一树脂层开口部184,其在俯视图中设置于与各第一开口部171重叠的位置;第二树脂层开口部185,其在俯视图中设置于与各第二开口部172重叠的位置。即,树脂层180具有与多个第一开口部171对应的多个第一树脂层开口部184和与多个第二开口部172对应的多个第二树脂层开口部185。
第一树脂层开口部184的开口面积比第一开口部171的开口面积大。第一树脂层开口部184收容第一隆起部173。在俯视图中,构成第一树脂层开口部184的内侧面位于比第一隆起部173靠外侧的位置。由此,第一隆起部173在z方向上从树脂层180露出。即,在俯视图中,低介电层160的表面160s中的位于第一树脂层开口部184内的部分从第一树脂层开口部184向z方向露出。低介电层160的表面160s中的位于第一树脂层开口部184内的部分包含低介电层160的表面160s中的第一隆起部173及其周围的部分。
第二树脂层开口部185的开口面积比第二开口部172的开口面积大。第二树脂层开口部185收容第二隆起部174。在俯视图中,构成第一树脂层开口部184的内侧面位于比第二隆起部174靠外侧的位置。由此,第二隆起部174在z方向上从树脂层180露出。即,在俯视图中,低介电层160的表面160s中的位于第二树脂层开口部185内的部分从第二树脂层开口部185向z方向露出。低介电层160的表面160s中的位于第二树脂层开口部185内的部分包含低介电层160的表面160s中的第二隆起部174及其周围的部分。
第一树脂层开口部184与第一介电层开口部161连通,第二树脂层开口部185与第二介电层开口部162连通。即,各第一电极焊盘81通过各第一介电层开口部161、各第一保护层开口部151及各第一树脂层开口部184相对于变压器芯片80沿z方向露出。各第二电极焊盘82通过各第二介电层开口部162、各第二保护层开口部152及各第二树脂层开口部185相对于变压器芯片80沿z方向露出。
栅极驱动器10的模制树脂110覆盖变压器芯片80。更详细而言,如图7所示,模制树脂110形成为覆盖树脂层180。树脂层180形成为覆盖钝化层150、低介电层160以及树脂层180的侧面。模制树脂110进入到分离槽183。因此,模制树脂110在分离槽183内与低介电层160的表面160s相接。模制树脂110填充到分离槽183内。由此,模制树脂110与构成分离槽183的树脂层180的内侧树脂层181的外侧面以及外侧树脂层182的内侧面双方相接。
另外,模制树脂110进入到各第一树脂层开口部184和各第二树脂层开口部185。因此,模制树脂110在各第一树脂层开口部184内及各第二树脂层开口部185内与低介电层160的表面160s相接。模制树脂110分别填充到各第一树脂层开口部184内和各第二树脂层开口部185内。由此,模制树脂110分别与构成各第一树脂层开口部184的树脂层180的第一内表面以及构成各第二树脂层开口部185的树脂层180的第二内表面相接。
并且,模制树脂110进入到各第一开口部171内以及各第二开口部172内。由此,模制树脂110经由第一开口部171与第一电极焊盘81相接,并且经由第二开口部172与第二电极焊盘82相接。
在本实施方式中,模制树脂110进入到各第一开口部171,由此,与从各第一开口部171露出的一对第一电极焊盘81相接。模制树脂110填充于各第一开口部171。由此,模制树脂110在各第一开口部171内分别与构成各第一开口部171的第一绝缘层开口部85Ua的第一内表面、第一保护层开口部151的第一内表面以及第一介电层开口部161的第一内表面相接。
在本实施方式中,模制树脂110进入到各第二开口部172,由此,与从各第二开口部172露出的一对第二电极焊盘82相接。模制树脂110填充于各第二开口部172。由此,模制树脂110在各第二开口部172内分别与构成各第二开口部172的第二绝缘层开口部85Ub的第二内表面、第二保护层开口部152的第二内表面以及第二介电层开口部162的第二内表面相接。
接着,对绝缘层85、钝化层150、低介电层160、树脂层180及模制树脂110的介电常数的关系进行说明。
在本实施方式中,绝缘层85由包含SiO2的材料构成,因此,绝缘层85的介电常数为4.1左右。钝化层150由包含SiN的材料构成,因此,钝化层150的介电常数为7.0左右。即,钝化层150的介电常数比绝缘层85的介电常数高。
在本实施方式中,树脂层180由包含聚酰亚胺的材料构成,因此,树脂层180的介电常数为2.9左右。
另外,在本实施方式中,模制树脂110由包含环氧树脂的材料构成,因此,模制树脂110的介电常数为3.9左右。即,模制树脂110的介电常数比钝化层150的介电常数低。模制树脂110的介电常数比树脂层180的介电常数高。
低介电层160的介电常数比钝化层150低。例如,低介电层160为绝缘层85的介电常数以下。更详细而言,低介电层160比绝缘层85的第一绝缘层85A的介电常数低。低介电层160为绝缘层85的第二绝缘层85B的介电层以下。低介电层160也可以为模制树脂110的介电常数以下。
低介电层160例如可以由包含SiO2的材料形成。这样,低介电层160可以由与绝缘层85的第二绝缘层85B相同的材料形成。另外,低介电层160的介电常数可以比绝缘层85低。低介电层160可以由Low-K膜形成。作为Low-K膜,例如从SiOC(碳掺杂氧化硅膜)、SiOF(氟掺杂氧化硅膜)、多孔膜等中适当选择。在低介电层160由SiOC构成时,低介电层160的介电常数为2.5以上且3.0以下。在低介电层160由SiOF构成时,低介电层160的介电常数为3.4以上且3.8以下。在低介电层160由多孔膜构成时,低介电层160的介电常数小于2.5。这样,通过在低介电层160中使用Low-K膜,能够使低介电层160的介电常数比绝缘层85及模制树脂110低。
对于本实施方式的栅极驱动器10的制造方法的一例,对其概要进行说明。
首先,准备低压电路芯片60、高压电路芯片70以及变压器芯片80。变压器芯片80的制造方法主要具有以下工序:准备基板84的工序、在基板84上形成绝缘层85的工序、将多个变压器40及多个虚设图案120埋入到绝缘层85的工序、形成多个第一电极焊盘81及多个第二电极焊盘82的工序、埋入屏蔽电极86的工序、形成钝化层150的工序、形成低介电层160的工序、形成各第一开口部171及各第二开口部172的工序、形成树脂层180的工序。
在形成各第一开口部171和各第二开口部172的工序中,在多个绝缘层85中的最上层的绝缘层85U上层叠钝化层150。接着,在钝化层150上层叠低介电层160。接着,以在z方向上分别贯通最上层的绝缘层85U、钝化层150以及低介电层160的方式形成各第一开口部171以及各第二开口部172。
在形成树脂层180的工序中,在将各第一开口部171和各第二开口部172遮蔽的状态下形成树脂层180。接着,去除各第一开口部171和各第二开口部172的掩模。经过以上的工序,制造出变压器芯片80。
接着,准备形成有低压裸片焊盘91及低压引线92、高压裸片焊盘101及高压引线102的引线框。在该工序中,低压引线92及高压引线102为与引线框一体化的状态。
接着,将低压电路芯片60及变压器芯片80例如裸片键合于低压裸片焊盘91,将高压电路芯片70例如裸片键合于高压裸片焊盘101。接着,使用导线键合装置来形成以下导线W:连接低压电路芯片60的各电极焊盘61、63和低压引线92的导线W;连接低压电路芯片60的第二电极焊盘62和变压器芯片80的第一电极焊盘81的导线W;连接变压器芯片80的第二电极焊盘82和高压电路芯片70的第一电极焊盘71的导线W;连接高压电路芯片70的各电极焊盘72、73和高压引线102的导线W。
接着,形成至少密封低压裸片焊盘91、高压裸片焊盘101、低压电路芯片60、高压电路芯片70、变压器芯片80及多根导线W的密封层。密封层例如由黑色的环氧树脂构成,通过压缩模塑形成。
接着,切断密封层和引线框。由此,形成模制树脂110、低压引线92以及高压引线102。经过以上的工序,制造出栅极驱动器10。
(第一实施方式的作用)
对本实施方式的栅极驱动器10的作用进行说明。在以下的说明中,将从栅极驱动器10的变压器芯片80省略了低介电层160的结构的变压器芯片作为比较例的变压器芯片。
在比较例的变压器芯片中,钝化层150具有从树脂层180露出的部分。即,在比较例的变压器芯片中,形成钝化层150与模制树脂110相接的部分。在通过模制树脂110密封变压器芯片80时,在模制树脂110的成型过程中,在模制树脂110内存在空隙。该空隙有时位于模制树脂110与钝化层150的边界部分。这样的状态下,在对比较例的变压器芯片施加了高电压时,有时经由位于模制树脂110与钝化层150的边界部分的空隙进行局部放电。因该局部放电,有时沿着模制树脂110与钝化层150的边界部分产生沿面放电。关于这样的放电,本申请的发明人发现,与模制树脂110相接的层的介电常数越高,局部放电的开始电压越低,越容易产生局部放电和沿面放电。即,在比较例的变压器芯片中,与模制树脂110相接的钝化层150由包含SiN的材料构成,介电常数也为7.0时,比其他层高,因此,局部放电的开始电压变低,容易产生局部放电和沿面放电。
因此,本申请的发明人发现,通过用介电常数比钝化层150低的层覆盖钝化层150,使钝化层150成为不与模制树脂110相接的构造即可。并且,在本实施方式中,变压器芯片80具有覆盖钝化层150的低介电层160。低介电层160是与模制树脂110相接的层。由此,抑制模制树脂110与钝化层150相接。因此,模制树脂110与钝化层150相接,能够抑制因存在于模制树脂110与钝化层150的边界部分的空隙而产生局部放电进而产生沿面放电。此外,低介电层160的介电常数比钝化层150低。因此,低介电层160与模制树脂110的边界部分处的局部放电的开始电压比钝化层150与模制树脂110的边界部分处的局部放电的开始电压高。因此,能够抑制因存在于模制树脂110与低介电层160的边界部分的空隙而产生局部放电进而沿面放电。
(第一实施方式的效果)
根据本实施方式的栅极驱动器10,能够得到以下的效果。
(1-1)变压器芯片80具有:第一线圈41A、41B和第二线圈42A、42B;第一电极焊盘81,其与第一线圈41A、41B连接;第二电极焊盘82,其在俯视图中设置于与第一电极焊盘81分离的位置,并与第二线圈42A、42B连接;钝化层150,其形成于绝缘层85的表面85s,并保护绝缘层85;低介电层160,其形成于钝化层150的表面150s,介电常数比钝化层150低。低介电层160被模制树脂110覆盖。
根据该结构,低介电层160介于钝化层150与模制树脂110之间,由此,抑制钝化层150与模制树脂110相接。由此,能够抑制因存在于模制树脂110与钝化层150的边界部分的空隙而产生局部放电,进而沿面放电。因此,能够提高变压器芯片80的可靠性。
(1-2)低介电层160的介电常数为模制树脂110的介电常数以下。
根据该结构,能够提高低介电层160与模制树脂110的边界部分的局部放电的开始电压,因此,能够抑制因存在于低介电层160与模制树脂110的边界部分的空隙而产生局部放电,进而沿面放电。
(1-3)低介电层160的厚度TE为钝化层150的厚度TP以下。根据该结构,能够抑制变压器芯片80的z方向的尺寸变大。
(1-4)在栅极驱动器10进行驱动时,在变压器芯片80中,对各第二电极焊盘82施加高电压,因此,在各第二电极焊盘82周围形成高电场。因此,虽然通过低介电层160抑制了沿面放电的产生,但在各第二电极焊盘82周围的低介电层160与模制树脂110的边界部分,与其他边界部分相比容易产生沿面放电。并且,作为产生沿面放电,当该沿面放电从第二电极焊盘82朝向第一电极焊盘81时,在第二电极焊盘82与第一电极焊盘81之间的沿面距离短的结构时,有时第二电极焊盘82与第一电极焊盘81导通。
因此,在本实施方式中,在低介电层160的表面160s的第一电极焊盘81与第二电极焊盘82之间设置有凹凸构造190。能够增大第一电极焊盘81与第二电极焊盘82之间的沿面距离。因此,即使在低介电层160与模制树脂110的边界部分产生沿面放电,第一电极焊盘81与第二电极焊盘82也难以导通。
(1-5)在俯视图中,在第二线圈42A、42B周围设置有虚设图案120。
根据该结构,向第二线圈42A、42B的电场集中得以缓和,因此,能够抑制因第二线圈42A、42B附近的低介电层160与模制树脂110的边界部分的空隙而产生局部放电,进而沿面放电。
(1-6)栅极驱动器10具有:低压电路20,其构成为通过被施加第一电压V1而动作;高压电路30,其构成为通过被施加比第一电压V1高的第二电压V2而动作;变压器芯片80。低压电路20和高压电路30经由变压器芯片80连接,并经由变压器芯片80传递信号。变压器芯片80具有:第一线圈41A、41B和第二线圈42A、42B;第一电极焊盘81,其与第一线圈41A、41B连接;第二电极焊盘82,其在俯视图中设置于与第一电极焊盘81分离的位置,并与第二线圈42A、42B连接;钝化层150,其形成于绝缘层85的表面85s,并保护绝缘层85;低介电层160,其形成于钝化层150的表面150s,介电常数比钝化层150的表面150s低。低介电层160被模制树脂110覆盖。根据该结构,能够得到与上述(1-1)一样的效果,因此,能够得到可靠性高的栅极驱动器10。
(1-7)作为栅极驱动器10具有变压器40的结构,例如考虑设为包含低压电路20和变压器40的低压电路芯片的结构、或者设为包含高压电路30和变压器40的高压电路芯片的结构。但是,在这些结构中,在变更低压电路20或高压电路30的电路结构时,需要按该芯片进行变更,在制造多种栅极驱动器的情况下成本变高。
关于这一点,在本实施方式中,变压器40包含在相对于低压电路芯片60及高压电路芯片70独立的芯片即变压器芯片80中。即,设置有变压器40专用的芯片。因此,能够对不同的低压电路20及高压电路30使用共同的变压器芯片80。由此,在制造低压电路20以及高压电路30的至少一方不同的多种栅极驱动器10时能够降低成本。
[第二实施方式]
参照图10,对第二实施方式的栅极驱动器10进行说明。在本实施方式的栅极驱动器10中,与第一实施方式的栅极驱动器10相比,变压器芯片80的低介电层160的形状不同。在以下的说明中,对与第一实施方式的栅极驱动器10不同的点进行详细说明,对与第一实施方式的栅极驱动器10共同的构成要素标注共同的符号,省略其说明。
如图10所示,本实施方式的低介电层160与第一实施方式的低介电层160相比,还具有:第一内表面罩部165、第二内表面罩部166、外侧面罩部167。在此,在本实施方式中,在俯视图中将低介电层160中的覆盖钝化层150的部分作为主罩部168。在本实施方式中,低介电层160的第一内表面罩部165、第二内表面罩部166、外侧面罩部167以及主罩部168一体化。
在本实施方式中,第一开口部171由钝化层150的第一保护层开口部151和最上层的绝缘层85U的第一绝缘层开口部85Ua构成。第二开口部172由钝化层150的第二保护层开口部152和最上层的绝缘层85U的第二绝缘层开口部85Ub构成。最上层的绝缘层85U具有:构成第一绝缘层开口部85Ua的第一内表面、构成第二绝缘层开口部85Ub的第二内表面。钝化层150具有:构成第一保护层开口部151的第一内表面、构成第二保护层开口部152的第二内表面。在此,在本实施方式中,第一保护层开口部151的第一内表面与“第一开口部的第一内表面”对应,第二保护层开口部152的第二内表面与“第二开口部的第二内表面”对应。
第一内表面罩部165形成于第一保护层开口部151的第一内表面。换言之,第一内表面罩部165覆盖第一保护层开口部151的第一内表面。在本实施方式中,第一内表面罩部165的前端面与第一电极焊盘81相接。即,也可以说第一内表面罩部165形成于第一开口部171的第一内表面。在本实施方式中,第一内表面罩部165的前端面与第一电极焊盘81相接。
这样,在本实施方式中,第一介电层开口部161形成将第一电极焊盘81从z方向开口的开口部。第一介电层开口部161由第一内表面罩部165构成。此外,虽未图示,但第一电极焊盘81通过第一介电层开口部161与导线W连接。
第二内表面罩部166形成于第二保护层开口部152的第二内表面。换言之,第二内表面罩部166覆盖第二保护层开口部152的第二内表面。在本实施方式中,第二内表面罩部166的前端面与第二电极焊盘82相接。即,也可以说第二内表面罩部166形成于第二开口部172的第二内表面。
这样,在本实施方式中,第二介电层开口部162形成将第二电极焊盘82从z方向开口的开口部。第二介电层开口部162由第二内表面罩部166构成。此外,虽未图示,但第二电极焊盘82通过第二介电层开口部162与导线W连接。
外侧面罩部167形成于位于外侧区域88的钝化层150的外侧面。换言之,外侧面罩部167覆盖位于外侧区域88的钝化层150的外侧面。钝化层150的外侧面是构成台阶部88a的面。即,外侧面罩部167覆盖钝化层150的外侧面的整体。因此,也可以说低介电层160覆盖钝化层150的端面。
这样,在本实施方式中,构成为钝化层150因低介电层160而不与模制树脂110相接。由此,能够抑制在钝化层150与模制树脂110之间形成空隙,因此,能够抑制该空隙导致的局部放电的产生。
另外,在本实施方式中,外侧面罩部167的前端面与多个绝缘层85中的比最上层的绝缘层85U靠下一个的绝缘层85的表面相接。即,外侧面罩部167覆盖最上层的绝缘层85U的外侧面的整体。
针对本实施方式的栅极驱动器10的制造方法的一例,对其概要进行说明。在本实施方式的栅极驱动器10的制造方法中,与第一实施方式的栅极驱动器10的制造方法相比,变压器芯片80的各开口部171、172以及低介电层160各自的形成方法不同。以下,对变压器芯片80的各开口部171、172及低介电层160各自的形成方法进行说明。
在形成变压器芯片80的各开口部171、172的工序中,与第一实施方式不同,在最上层的绝缘层85U上形成钝化层150之后,通过贯通钝化层150来形成各开口部171、172。
接着,在钝化层150上形成低介电层160。此时,低介电层160的一部分形成在各开口部171、172内。接下来,去除低介电层160,使得形成在各开口部171、172的低介电层160中的各电极焊盘81、82在z方向上露出。由此,形成第一内表面罩部165和第二内表面罩部166。
另外,低介电层160的一部分形成于外侧区域88的台阶部88a。接着,去除形成在台阶部88a的低介电层160中的、形成于多个绝缘层85中的最上层的绝缘层85上的低介电层160。由此,形成外侧面罩部167。经过以上的工序,形成低介电层160。
(第二实施方式的效果)
根据本实施方式的栅极驱动器10,除了第一实施方式的效果之外,还能够得到以下的效果。
(2-1)低介电层160形成在构成第一开口部171的第一内表面和构成第二开口部172的第二内表面双方。低介电层160覆盖钝化层150的端面。
根据该结构,构成各开口部171、172的钝化层150和钝化层150的外侧面被低介电层160覆盖,因此,能够进一步抑制钝化层150与模制树脂110直接接触。因此,能够进一步抑制在对变压器芯片80施加了高电压时产生局部放电及沿面放电。
[第三实施方式]
参照图11~图13,对第三实施方式的栅极驱动器10进行说明。在本实施方式的栅极驱动器10中,与第一实施方式的栅极驱动器10相比,变压器的绝缘构造不同。在以下的说明中,对与第一实施方式的栅极驱动器10不同的点进行详细说明,对与第一实施方式的栅极驱动器10共同的构成要素标注共同的符号,省略其说明。此外,在图13中,为了方便,将各变压器的线圈、虚设图案的形状以及屏蔽电极比第一实施方式简化,省略各电极焊盘与线圈的连接构造来进行展示。
如图11所示,本实施方式的栅极驱动器10具有基于多个变压器的双重绝缘构造。即,变压器40A具有相互串联连接的第一变压器43A及第二变压器44A。变压器40B具有相互串联连接的第一变压器43B及第二变压器44B。这样,变压器40A、40B分别成为双重绝缘构造,因此,栅极驱动器10的绝缘耐压比第一及第二实施方式高,例如是7500Vrms左右。
第一变压器43A与低压电路20电连接。第一变压器43A具有:第一线圈45A、与第一线圈45A绝缘且能够磁耦合的第二线圈46A。
第二变压器44A与高压电路30电连接。第二变压器44A连接第一变压器43A和高压电路30。第二变压器44A具有:第一线圈47A、与第一线圈47A绝缘且能够磁耦合的第二线圈48A。
第一线圈45A通过低压信号线21A与低压电路20电连接,另一方面,与低压电路20的接地连接。即,第一线圈45A的第一端部与低压电路20电连接,第一线圈45A的第二端部与低压电路20的接地电连接。因此,第一线圈45A的第二端部的电位成为第一基准电位。第一基准电位例如为0V。
第二线圈46A与第二变压器44A的第一线圈47A连接。在一例中,第二线圈46A及第一线圈47A以成为电浮动状态的方式相互连接。即,第二线圈46A的第一端部与第一线圈47A的第一端部连接,第二线圈46A的第二端部与第一线圈47A的第二端部连接。这样,第二线圈46A及第一线圈47A成为对从第一线圈45A向第二线圈48A的置位信号传递进行中继的中继线圈。
第二线圈48A通过高压信号线31A与高压电路30电连接,另一方面,与高压电路30的接地连接。即,第二线圈48A的第一端部与高压电路30连接,第二线圈48A的第二端部与高压电路30的接地连接。因此,第二线圈48A的第二端部的电位成为第二基准电位。第二基准电位随着逆变器装置500的驱动而变动,例如成为600V以上。
另外,俯视图中的第一变压器43A的各线圈45A、46A及第二变压器44A的各线圈47A、48A的形状与第一实施方式一样为椭圆螺旋状(参照图12)。第一变压器43A的各线圈45A、46A的卷绕方向与第二变压器44A的各线圈47A、48A的卷绕方向为反方向。此外,各线圈45A、46A、47A、48A的卷绕方向能够分别任意变更。在一例中,各线圈45A、46A的卷绕方向与各线圈47A、48A的卷绕方向可以是同一方向。
变压器40B的第一变压器43B具有与低压电路20电连接的第一线圈45B和与第一线圈45B绝缘且能够磁耦合的第二线圈46B。
变压器40B的第二变压器44B具有:与高压电路30电连接的第一线圈47B、与第一线圈47B绝缘且能够磁耦合的第二线圈48B。变压器40B与变压器40A一样,因此,省略详细的说明。
图12示出了表示栅极驱动器10的内部结构的俯视图的一例。此外,在图11中,简化表示栅极驱动器10的电路结构,因此,图12的栅极驱动器10的外部端子的数量比图11的栅极驱动器10的外部端子的数量多。在此,栅极驱动器10的外部端子的数量是指能够将栅极驱动器10与ECU503、开关元件501(参照图11)等栅极驱动器10的外部电子部件连接的外部电极的数量。另外,图12的栅极驱动器10中从低压电路20向高压电路30传递信号的信号线的数量(后述的导线W的数量)比图11的栅极驱动器10的信号线的数量多。
如图12所示,变压器芯片80包含第一变压器43A、43B及第二变压器44A、44B,更详细而言,是对这些变压器43A、44A、43B、44B进行了单封装化而成的。在变压器芯片80中,第一变压器43A及第二变压器44A以在x方向上相互对齐的状态在y方向上相互分离地排列。第一变压器43B以及第二变压器44B以在x方向上相互对齐的状态在y方向上相互分离地排列。第一变压器43A以及第一变压器43B以在y方向上相互对齐的状态在x方向上相互分离地排列。也可以说第一变压器43A以及第二变压器44A在排列有各芯片60、70、80的方向上相互分离地排列。第二变压器44A以及第二变压器44B以在y方向上相互对齐的状态在x方向上相互分离地排列。也可以说第一变压器43B及第二变压器44B在排列有各芯片60、70、80的方向上相互分离地排列。
第一变压器43A、43B配置在变压器芯片80中的比第二变压器44A、44B靠近低压电路芯片60的位置。由此,与低压电路芯片60电连接的第一变压器43A、43B配置在低压电路芯片60附近,因此,能够缩短低压电路20与第一变压器43A、43B的导电路径。
第二变压器44A、44B配置在变压器芯片80中的比第一变压器43A、43B靠近高压电路芯片70的位置。由此,与高压电路芯片70电连接的第二变压器44A、44B配置在高压电路芯片70附近,因此,能够缩短高压电路30与第二变压器44A、44B的导电路径。
如图12所示,低压电路芯片60、变压器芯片80及高压电路芯片70的配置形态及基于导线W的连接形态分别与第一实施方式一样。低压电路芯片60、变压器芯片80及高压电路芯片70与低压裸片焊盘91及高压裸片焊盘101的配置形态与第一实施方式一样。
参照图13,对变压器芯片80的内部构造的一例进行说明。图13表示变压器芯片80中的变压器40A的示意性的截面构造。此外,变压器40B是与变压器40A相同的结构,因此,省略其详细的说明。另外,在以后的说明中,将从变压器芯片80的芯片背面80r朝向芯片主面80s的方向作为上方,将从芯片主面80s朝向芯片背面80r的方向作为下方。
如图13所示,在绝缘层85内埋入有第一变压器43A及第二变压器44A。也可以说第一变压器43A以及第二变压器44A在排列有各芯片60、70、80的方向上相互分离地排列。第一变压器43A以及第二变压器44A双方配置于绝缘层85中的内侧区域87。
第一变压器43A的第一线圈45A以及第二线圈46A隔着绝缘层85在z方向上相互对置配置。在本实施方式中,第一线圈45A和第二线圈46A隔着多个绝缘层85在z方向上彼此对置配置。各线圈45A、46A与第一实施方式一样地构成为埋入到1层绝缘层85内的导电层。
在z方向上,第二线圈46A位于比第一线圈45A远离基板84的位置。换言之,可以说第二线圈46A位于比第一线圈45A靠上方的位置。另外,也可以说第一线圈45A在z方向上配置于比第二线圈46A靠近基板84的位置。
第二变压器44A的第一线圈47A以及第二线圈48A隔着绝缘层85在z方向上相互对置配置。各线圈47A、48A与各线圈45A、46A一样地构成为埋入到1层绝缘层85内的导电层。在z方向上,第一线圈47A位于比第二线圈48A远离基板84的位置。换言之,可以说第一线圈47A位于比第二线圈48A靠上方的位置。另外,也可以说第二线圈48A在z方向上配置于比第一线圈47A靠近基板84的位置。
变压器芯片80内的各第一线圈45A、47A及各第二线圈46A、48A的位置设定为变压器芯片80的绝缘耐压成为预先设定的绝缘耐压。
第一线圈45A与第二线圈46A之间的距离D11比第一线圈47A与第二线圈48A之间的距离D12大。由此,能够抑制因第一线圈45A与第二线圈46A短路导致的绝缘破坏。在一例中,距离D11为距离D12的2倍以上。但是,不限于此,距离D11也可以小于距离D12的2倍。
在本实施方式中,第二线圈46A和第一线圈47A在z方向上配置于对齐的位置。另一方面,在z方向上,第二线圈48A位于比第一线圈45A远离基板84的位置(即上方)。由此,距离D11比距离D12大。
此时,从y方向观察,第二线圈48A配置于第一线圈45A与第二线圈46A的z方向之间的位置。即,第二线圈48A与基板84之间的距离D14比第一线圈45A与基板84之间的距离D13大。由此,能够增大容易被施加高电压的第二线圈48A与基板84之间的距离D14,因此,能够实现变压器芯片80的绝缘耐压的提高。在一例中,距离D14为距离D13的2倍以上。但是,不限于此,距离D14也可以小于距离D13的2倍。
第二线圈48A与高压裸片焊盘101(参照图12)电连接,因此,第二线圈48A的第二端部和基板84有时成为不同的电位。因此,第二线圈48A和基板84需要绝缘。即,通过增大第二线圈48A与基板84之间的距离D14,能够实现变压器芯片80的绝缘耐压的提高。
在一例中,第二线圈48A与基板84之间的距离D14为第一线圈47A与第二线圈48A之间的距离D12以上。由此,能够抑制增大变压器芯片80的z方向的尺寸,并且能够增大距离D14,因此,能够实现变压器芯片80的绝缘耐压的提高。另外,与施加于第二线圈48A与基板84之间的电压相比,施加于第一线圈45A与第二线圈46A之间的电压容易变低,因此,即使距离D12变小,也能够确保变压器芯片80的绝缘耐压。
在本实施方式中,距离D14比距离D12大。在一例中,距离D14为距离D12的2倍以上。但是,不限于此,距离D14也可以小于距离D12的2倍。
另外,在一例中,第二线圈48A与基板84之间的距离D14为第一线圈45A与第二线圈46A之间的距离D11以上。由此,能够增大容易被施加高电压的第二线圈48A与基板84之间的距离D14,因此,能够实现变压器芯片80的绝缘耐压的提高。此外,在本实施方式中,距离D14与距离D11相等。
根据这样的距离D11~D14的关系,也可以说第一线圈45A位于比第二线圈48A靠近基板84的位置。第一线圈45A和基板84双方与低压裸片焊盘91电连接,因此,第一线圈45A的接地与基板84成为相同电位。因此,即使第一线圈45A配置在基板84附近,也能够抑制变压器芯片80的绝缘耐压降低。在本实施方式中,第一线圈45A与基板84之间的距离D13比第一线圈45A与第二线圈46A之间的距离D11小。距离D13为距离D11的1/2以下。但是,不限于此,距离D13也可以比距离D11的1/2大。
另外,在一例中,第二线圈48A与第一线圈45A之间的距离D15为第二线圈48A与基板84之间的距离D14以上。距离D15是第二线圈48A与第一线圈45A之间的最短距离。由此,难以产生因第一线圈45A与第二线圈48A短路的绝缘破坏。因此,能够实现变压器芯片80的绝缘耐压的提高。
在本实施方式中,距离D15与距离D14相等。距离D15为距离D11以上。在本实施方式中,距离D14与距离D11相等,因此,距离D15与距离D11相等。
第二线圈48A与第一线圈47A的y方向之间的距离根据第二线圈48A与第一线圈45A之间的距离D15来设定。详细而言,第一线圈45A的中心轴J1与第二线圈46A的中心轴J2一致,第一线圈47A的中心轴J3与第二线圈48A的中心轴J4一致。因此,随着设定距离D15来设定第一线圈45A和第二线圈48A在x方向和y方向的位置。在俯视图中,第二线圈46A及第一线圈47A的x方向及y方向的位置成为与第一线圈45A及第二线圈48A的x方向及y方向的位置相同的位置,因此,设定第二线圈48A与第一线圈47A的y方向之间的距离。
也可以在第一变压器43A的第二线圈46A、46B周围及第二变压器44A的第二线圈48A、48B周围分别设置虚设图案。由此,能够抑制对第二线圈46A、46B、48A、48B的电场集中。在以下的说明中,将设置于第二线圈46A、46B周围的虚设图案设为虚设图案120A,将设置于第二线圈48A、48B周围的虚设图案设为虚设图案120B。这些虚设图案120A、120B的结构与第一实施方式的虚设图案120的结构相同。第二线圈46B、48B与虚设图案120A、120B的关系和第二线圈46A、48A与虚设图案120A、120B的关系相同。因此,在以下的说明中,对第二线圈46A、48A与虚设图案120A、120B的关系进行说明,省略第二线圈46B、48B与虚设图案120A、120B的关系的说明。
虚设图案120A在z方向上设置于与第二线圈46A对齐的位置,虚设图案120B在z方向上设置于与第二线圈48A对齐的位置。因此,虚设图案120A与第一线圈45A的z方向之间的距离D31比第一线圈45A与第二线圈46A之间的距离D12大。虚设图案120B与基板84的z方向之间的距离D32为第一线圈47A与第二线圈48A的z方向之间的距离D12以上。在本实施方式中,距离D32比距离D12大。
第二线圈48A配置于比第二线圈46A靠近基板84的位置,因此,虚设图案120B配置于比虚设图案120A靠近基板84的位置。另外,第二线圈48A配置于比第一线圈45A远离基板84的位置,因此,也可以说虚设图案120B在z方向上配置于比第一线圈45A远离基板84的位置。也可以说虚设图案120B在z方向上配置于第一线圈45A与第二线圈46A之间。
第一线圈45A与第二线圈48A之间的距离D15为虚设图案120B与基板84的z方向之间的距离D32以上。在本实施方式中,距离D15与距离D32相等。另外,距离D15也可以是虚设图案120A与第一线圈45A的z方向之间的距离D31以上。
此外,在本实施方式中,虚设图案120B设置在第一线圈47A和第二线圈48A中的远离钝化层150(芯片主面80s)的线圈(第二线圈48A)周围,但虚设图案120B的形成位置不限于此。例如,虚设图案120B也可以设置于第一线圈47A周围。即,虚设图案120B也可以设置于第一线圈47A和第二线圈48A中的靠近钝化层150(芯片主面80s)的线圈(第一线圈47A)周围。
在多个绝缘层85中的比最上层的绝缘层85U靠下一个的绝缘层85上形成有多个第一电极焊盘81、多个第二电极焊盘82以及多个连接布线83。各连接布线83是连接第一变压器43A(43B)和第二变压器44A(44B)的布线,例如由Al或Cu构成。各连接布线83例如被最上层的绝缘层85U覆盖。各第一电极焊盘81在y方向上相对于第一变压器43A配置于第二变压器44A的相反侧。各第二电极焊盘82在y方向上相对于第二变压器44A配置于第一变压器43A的相反侧。
多个连接布线83包含将第一变压器43A的第二线圈46A与第二变压器44A的第一线圈47A连接的第一连接布线、以及将第一变压器43B的第二线圈46B与第二变压器44B的第一线圈47B连接的第二连接布线。因此,例如与使用导线W连接第二线圈46A与第一线圈47A的结构及使用导线W连接第二线圈46B与第一线圈47B的结构相比,能够减小第二线圈46A与第一线圈47A之间的距离及第二线圈46B与第一线圈47B之间的距离双方。
与第一实施方式一样,在最上层的绝缘层85U上依次层叠有钝化层150、低介电层160及树脂层180。
钝化层150在俯视图中形成为覆盖各变压器40A、40B以及虚设图案120A、120B的全部。与第一实施方式一样,低介电层160在俯视图中形成为覆盖钝化层150的整体。即,也可以说低介电层160在俯视图中形成为覆盖各变压器40A、40B、虚设图案120A、120B及各连接布线83的全部。
(第三实施方式的效果)
根据本实施方式的栅极驱动器10,除了第一实施方式的效果之外,还能够得到以下的效果。
(3-1)变压器40A具有相互串联连接的第一变压器43A以及第二变压器44A。变压器40B具有相互串联连接的第一变压器43B及第二变压器44B。根据该结构,在传递置位信号的信号线中,通过第一变压器43A及第二变压器44A在低压电路20与高压电路30之间成为双重绝缘构造,在传递复位信号的信号线中,通过第一变压器43B及第二变压器44B在低压电路20与高压电路30之间成为双重绝缘构造,因此,能够提高栅极驱动器10的绝缘耐压。
[第四实施方式]
参照图14以及图15,对第三实施方式的栅极驱动器10进行说明。在本实施方式的栅极驱动器10中,与第一实施方式的栅极驱动器10相比,不同点在于,从基于变压器40的绝缘构造变更为基于电容器50的绝缘构造。在以下的说明中,对与第一实施方式的栅极驱动器10不同的点进行详细说明,对与第一实施方式的栅极驱动器10共同的结构要素标注共同的符号,省略其说明。
如图14所示,作为使低压电路20与高压电路30电绝缘的绝缘构造,电容器50具有:与传递置位信号的信号线连接的电容器50A、与传递复位信号的信号线连接的电容器50B。电容器50A、50B双方设置在低压电路20与高压电路30之间。
电容器50A具有第一电极板51A及第二电极板52A,电容器50B具有第一电极板51B及第二电极板52B。电容器50A的第一电极板51A通过低压信号线21A与低压电路20连接,电容器50A的第二电极板52A通过高压信号线31A与高压电路30连接。电容器50B的第一电极板51B通过低压信号线21B与低压电路20连接,电容器50B的第二电极板52B通过高压信号线31B与高压电路30连接。这样,低压电路20和高压电路30经由电容器50A传递置位信号,经由电容器50B传递复位信号。
在本实施方式中,栅极驱动器10具有:低压电路芯片60、电容器芯片200(参照图15)以及高压电路芯片70(参照图2)。虽未图示,但是低压电路芯片60和电容器芯片200双方搭载于低压引线框90的低压裸片焊盘91(参照图15),高压电路芯片70搭载于高压引线框100的高压裸片焊盘101(参照图2)。低压电路芯片60、电容器芯片200及高压电路芯片70的配置形态与第一实施方式的低压电路芯片60、变压器芯片80及高压电路芯片70的配置形态一样。即,在本实施方式中,成为将第一实施方式的变压器芯片80置换为电容器芯片200的配置形态。
如图15所示,电容器芯片200具有在z方向上彼此朝向相反侧的芯片主面200s及芯片背面200r。电容器芯片200的芯片背面200r通过导电性接合材料SD与低压裸片焊盘91接合。
在电容器芯片200的芯片主面200s形成有多个第一电极焊盘81及多个第二电极焊盘82。虽然未图示,但多个第一电极焊盘81配置在芯片主面200s的y方向的两端部中的靠近低压电路芯片60的端部。多个第一电极焊盘81在x方向上排列。多个第二电极焊盘82配置在芯片主面200s的y方向的两端部中的靠近高压电路芯片70的端部。多个第二电极焊盘82在x方向上排列。在俯视图中,电容器50A、50B排列在多个第一电极焊盘81与多个第二电极焊盘82的y方向之间。电容器50A、50B以在y方向上相互对齐的状态在x方向上相互分离地排列。
参照图15,对电容器芯片200的内部构造的一例进行说明。图15表示电容器50A的示意性的截面构造。此外,电容器50B是与电容器50A相同的结构,因此,省略其说明。另外,在以后的说明中,将从电容器芯片200的芯片背面200r朝向芯片主面200s的方向设为上方,将从芯片主面200s朝向芯片背面200r的方向设为下方。另外,在电容器芯片200中,对与变压器芯片80共同的结构标注共同的符号,省略其说明。
如图15所示,电容器50A的第一电极板51A以及第二电极板52A隔着绝缘层85在z方向上相互对置配置。各电极板51A、52A构成为埋入到1层绝缘层85内的导电层。即,在埋入有各电极板51A、52A的绝缘层85形成有在z方向上贯通第一绝缘层85A和第二绝缘层85B双方的开口部。构成各电极板51A、52A的导电层埋入到绝缘层85的开口部。
在z方向上,第二电极板52A位于比第一电极板51A远离基板84的位置。换言之,也可以说第二电极板52A位于比第一电极板51A靠上方的位置。第一电极板51A通过第一连接布线131A与第一电极焊盘81连接。第二电极板52A通过第三连接布线133A与第二电极焊盘82连接。
与第一实施方式一样,在最上层的绝缘层85U上依次层叠有钝化层150、低介电层160及树脂层180。钝化层150、低介电层160及树脂层180的形状与第一实施方式一样。这样,根据本实施方式,能够得到与第一实施方式一样的效果。
[变更例]
上述各实施方式是本公开相关的绝缘模块及栅极驱动器能够采取的方式的例示,并不意图限制其方式。本公开相关的绝缘模块及栅极驱动器能够采取与上述各实施方式所例示的方式不同的方式。其一例是对上述各实施方式的结构的一部分进行了置换、变更或者省略的方式、或者对上述各实施方式附加了新的结构的方式。另外,以下的各变更例只要在技术上不矛盾,就能够相互组合。在以下的各变更例中,对与上述各实施方式共同的部分标注与上述各实施方式相同的符号,省略其说明。
·在各实施方式中,其他绝缘层或低介电层也可以介于钝化层150与低介电层160之间。即,低介电层160可以是不与钝化层150相接的结构。
·在第一~第三实施方式中,也可以从变压器芯片80省略树脂层180。由此,从变压器芯片80省略凹凸构造190。另外,第四实施方式也一样,可以从电容器芯片200省略树脂层180。
·在各实施方式中,钝化层150只要是能够保护绝缘层85的层即可,不限于包含氮化硅的材料。但是,钝化层150由介电常数比低介电层160高的材料构成。
·在各实施方式中,低介电层160的介电常数只要是比钝化层150的介电常数低的范围即可,也可以比模制树脂110的介电常数高。
·在第一以及第二实施方式中,变压器40AA、40AB、40BA、40BB的配置形态能够任意地变更。在一例中,也可以从变压器芯片80的芯片侧面80c朝向芯片侧面80d,依次配置变压器40AA、变压器40BA、变压器40AB以及变压器40BB。
·在第一和第二实施方式中,虚设图案120的第一虚设图案121与第二线圈42B电连接,但不限于此。例如,也可以独立于第二线圈42A、42B地设置第一虚设图案121。即,第一虚设图案121也可以不与第二线圈42A、42B电连接。另外,在第一和第二实施方式中,第三虚设图案123与第一虚设图案121电连接,但不限于此。例如,第三虚设图案123也可以不与第一虚设图案121电连接。在第一变压器芯片80A中,也可以构成为对各虚设图案121~123施加比施加于第一线圈41A、41B的电压高的电压。此外,针对第三实施方式的虚设图案120A、120B也能够与虚设图案120一样地进行变更。
·在第一~第三实施方式中,虚设图案120、120A、120B的结构能够任意变更。例如在虚设图案120、120A、120B中,也可以省略第一虚设图案121、第二虚设图案122以及第三虚设图案123中的一个或者两个。另外,也可以从变压器芯片80省略虚设图案120、120A、120B。
·在第二实施方式中,低介电层160的第一内表面罩部165也可以在z方向上远离第一电极焊盘81。另外,低介电层160的第二内表面罩部166也可以在z方向上远离第二电极焊盘82。
·在第二实施方式中,低介电层160的第一内表面罩部165至少形成于钝化层150的第一保护层开口部151的第一内表面即可,例如也可以不形成于最上层的绝缘层85U的第一绝缘层开口部85Ua的第一内表面。另外,低介电层160的第二内表面罩部166至少形成于钝化层150的第二保护层开口部152的第二内表面即可,例如也可以不形成于最上层的绝缘层85U的第二绝缘层开口部85Ub的第二内表面。
·在第二实施方式中,也可以从低介电层160省略第一内表面罩部165、第二内表面罩部166以及外侧面罩部167中的一个或两个。
·在第三实施方式中,栅极驱动器10也可以代替变压器芯片80,具有第一变压器芯片80A以及第二变压器芯片80B。即,如图16所示,栅极驱动器10具有:低压电路芯片60、高压电路芯片70、第一变压器芯片80A以及第二变压器芯片80B。低压电路芯片60、高压电路芯片70、第一变压器芯片80A以及第二变压器芯片80B在y方向上相互分离地排列。也可以说这些芯片60、70、80A、80B在低压裸片焊盘91及高压裸片焊盘101的排列方向上排列。
在图示的例子中,从低压引线92朝向高压引线102依次排列低压电路芯片60、第一变压器芯片80A、第二变压器芯片80B、以及高压电路芯片70。换言之,在俯视图中,各变压器芯片80A、80B配置在低压电路芯片60与高压电路芯片70之间。
在图示的例子中,低压电路芯片60及第一变压器芯片80A双方搭载于低压引线框90的低压裸片焊盘91。高压电路芯片70和第二变压器芯片80B双方搭载于高压引线框100的高压裸片焊盘101。
第一变压器芯片80A包含变压器40A的第一变压器43A以及变压器40B的第一变压器43B,更详细而言,是对两变压器43A、43B进行了单封装化而成的。即,第一变压器芯片80A包含变压器40A、40B中的在电路上配置于比高压电路30靠近低压电路20的位置的变压器。
第二变压器芯片80B包含变压器40A的第二变压器44A以及变压器40B的第二变压器44B,更详细而言,是对两变压器44A、44B进行了单封装化而成的。即,第二变压器芯片80B包含变压器40A、40B中的在电路上配置于比低压电路20靠近高压电路30的位置的变压器。
在图示的例子中,第一变压器芯片80A的结构与第一实施方式的变压器芯片80的结构一样。第二变压器芯片80B与第一实施方式的变压器芯片80的结构相比,各线圈47A、47B、48A、48B的配置结构和各线圈47A、47B、48A、48B与各电极焊盘81、82的配置结构不同。
更详细而言,第二变压器芯片80B的多个第一电极焊盘81配置在第二变压器芯片80B的芯片主面80s的y方向的中央附近。第二变压器芯片80B的多个第二电极焊盘82配置在第二变压器芯片80B的芯片主面80s的y方向的两端部中的靠近高压电路芯片70的端部。
在第二变压器芯片80B中,虽未图示,但第一线圈47A、47B配置于比第二线圈48A、48B远离基板84的位置。换言之,第二线圈48A、48B配置在比第一线圈47A、47B靠近基板84的位置。第一线圈47A、47B与第二变压器芯片80B的多个第一电极焊盘81个别地电连接。第二线圈48A、48B与第二变压器芯片80B的多个第二电极焊盘82个别地电连接。
低压电路芯片60和第一变压器芯片80A通过导线W连接。更详细而言,低压电路芯片60的第二电极焊盘62和第一变压器芯片80A的第一电极焊盘81通过导线W连接。由此,低压电路20与第一变压器43A的第一线圈45A(参照图11)电连接,低压电路20与第一变压器43B的第一线圈45B(参照图11)电连接。
第一变压器芯片80A和第二变压器芯片80B通过导线W连接。更详细而言,第一变压器芯片80A的第二电极焊盘82和第二变压器芯片80B的第一电极焊盘81通过导线W连接。由此,第一变压器43A的第二线圈46A与第二变压器44A的第一线圈47A电连接,第一变压器43B的第二线圈46B与第二变压器44B的第一线圈47B电连接。
第二变压器芯片80B和高压电路芯片70通过导线W连接。更详细而言,第二变压器芯片80B的第二电极焊盘82和高压电路芯片70的第一电极焊盘71通过导线W连接。由此,第二变压器44A的第二线圈48A(参照图11)与高压电路30电连接,第二变压器44B的第二线圈48B(参照图11)与高压电路30电连接。
·在第三以及第四实施方式中,低介电层160的形状能够任意变更。在一例中,低介电层160也可设为第二实施方式的低介电层160的形状。
·在第一~第三实施方式中,低压电路20和变压器40形成为个别的芯片,但不限于此。变压器40和低压电路20也可以搭载于一个芯片。该芯片被模制树脂110覆盖。因此,设置于芯片的低介电层160被模制树脂110覆盖。在一例中,也可以在变压器芯片80的基板84形成低压电路20。变压器芯片80被模制树脂110覆盖。此外,第四实施方式也一样,电容器50和低压电路20也可以搭载于一个芯片。即,也可以是绝缘模块和低压电路20搭载于一个芯片的结构。
·在第一~第三实施方式中,高压电路30和变压器40形成为个别的芯片,但不限于此。变压器40和高压电路30可以搭载于一个芯片。该芯片被模制树脂110覆盖。因此,设置于芯片的低介电层160被模制树脂110覆盖。在一例中,也可以在变压器芯片80的基板84形成高压电路30。该情况下,变压器芯片80搭载于高压裸片焊盘101。变压器芯片80被模制树脂110覆盖。此外,第四实施方式也一样,电容器50和高压电路30搭载于一个芯片。即,也可以是绝缘模块和高压电路30搭载于一个芯片的结构。
·在第一~第三实施方式中,栅极驱动器10也可以具有将变压器40收容于一个封装的绝缘模块。绝缘模块具有变压器芯片80和密封变压器芯片80的模制树脂110。绝缘模块也可以还具有:搭载变压器芯片80的裸片焊盘、多根引线、以及将多根引线与变压器芯片80连接的导线。模制树脂110至少密封变压器芯片80、裸片焊盘以及导线。多根引线能够与低压电路20以及高压电路30双方电连接。此外,在第四实施方式中也一样,栅极驱动器10也可以具有将电容器50收容于一个封装的绝缘模块。即,绝缘模块具有绝缘芯片和将绝缘芯片密封的模制树脂。该绝缘模块用于使栅极驱动器10中包含的低压电路20与高压电路30绝缘。
·在第一~第三实施方式中,栅极驱动器10也可以具有将低压电路20和变压器40收容于一个封装的低压电路单元。低压电路单元也可以具有:低压电路芯片60、变压器芯片80、密封低压电路芯片60及变压器芯片80的模制树脂110。低压电路单元也可以还具有:裸片焊盘、多根第一引线、连接多根第一引线和低压电路芯片60的第一导线、多根第二引线、以及连接多根第二引线和变压器芯片80的第二导线。模制树脂110至少密封低压电路芯片60、变压器芯片80、裸片焊盘以及各导线。多根第一引线例如能够与ECU503电连接,多根第二引线能够与高压电路30电连接。此外,在第四实施方式中也一样,栅极驱动器10也可以具有将低压电路20和电容器50收容于一个封装的低压电路单元。即,低压电路单元只要具有低压电路芯片60、绝缘模块、将低压电路芯片60及绝缘模块双方密封的模制树脂110即可。
·在第一~第三实施方式中,栅极驱动器10也可以具有将高压电路30和变压器40收容于一个封装的高压电路单元。高压电路单元也可以具有:高压电路芯片70、变压器芯片80、以及将高压电路芯片70和变压器芯片80双方密封的模制树脂110。高压电路单元也可以还具有:裸片焊盘、多根第一引线、将多根第一引线与高压电路芯片70连接的第一导线、多根第二引线、以及将多根第二引线与变压器芯片80连接的第二导线。模制树脂110至少密封高压电路芯片70、变压器芯片80、裸片焊盘以及各导线。多根第一引线例如能够与开关元件501的源极电连接,多根第二引线能够与低压电路20电连接。此外,在第四实施方式中也一样,栅极驱动器10也可以具有将高压电路30和电容器50收容于一个封装的高压电路单元。即,高压电路单元只要具有高压电路芯片70、绝缘模块、以及将高压电路芯片70及绝缘模块双方密封的模制树脂110即可。
·在各实施方式中,栅极驱动器10也可以经由绝缘模块从高压电路30向低压电路20传递信号。作为一例,如图17所示,对在第一实施方式的栅极驱动器10中追加了从高压电路30向低压电路20发送信号的信号路径的结构进行说明。
如图17所示,栅极驱动器10具有用于从高压电路30向低压电路20传递信号的变压器40C。变压器40C从高压电路30向低压电路20发送信号,另一方面,使高压电路30与低压电路20绝缘。作为该信号,例如是在检测到开关元件501的异常时输出的异常检测信号。作为开关元件501的异常,例如可举出开关元件501的温度过度上升的异常(温度异常)、在开关元件501中流过过大电流的异常(过电流)、对开关元件501施加过高电压的异常(过电压)等。即,栅极驱动器10在检测到开关元件501的温度异常、过电流、过电压等时,经由变压器40C从高压电路30向低压电路20发送异常检测信号。
变压器40C与变压器40A、40B的结构相同,具有第一线圈41C及第二线圈42C。
第一线圈41C连接于与低压电路20连接的低压信号线21C,另一方面,连接于低压电路20的接地。第二线圈42C连接于与高压电路30连接的高压信号线31C,另一方面,连接于高压电路30的接地。从高压电路30输出的信号经由变压器40C传递到低压电路20。
这样,在图17所示的变更例中,在低压电路20与高压电路30之间双向传递信号。该信号包含从低压电路20向高压电路30传递的第一信号和从高压电路30向低压电路20传递的第二信号。依次经由第一线圈41A(41B)及第二线圈42A(42B)从低压电路20向高压电路30传递第一信号。依次经由第二线圈42C及第一线圈41C从高压电路30向低压电路20传递第二信号。
在本公开中使用的“在~上”这样的用语包含“在~上”和“在~的上方”的含义,除非上下文清楚地表明。因此,“A形成在B上”这样的表述在一实施方式中可以是A与B接触而直接配置在B上,但作为变更例,也可以是A与B不接触地配置在B的上方。即,“在~上”这样的用语不排除在A与B之间形成其他部件的构造。
在本公开中使用的z方向不一定需要是铅垂方向,也不需要与铅垂方向完全一致。因此,本公开的各种构造不限定于本说明书中说明的z方向的“上”以及“下”是铅垂方向的“上”以及“下”。例如,x方向也可以是铅垂方向,或者y方向也可以是铅垂方向。
本说明书中的描述“A和B中的至少一个”应理解为意味着“仅A、或仅B、或A和B双方”。
[附记]
以下记载了能够从上述各实施方式以及上述各变更例掌握的技术思想。此外,用括号表示与各附记所记载的构成要素对应的实施方式的构成要素的符号。符号是为了辅助理解而作为例子表示的,各附记所记载的构成要素不应限定于符号所示的构成要素。
(附记1)
一种绝缘模块,具有:
第一导体(41A、41B/51A、51B)和第二导体(42A、42B/52A、52B),其埋入到绝缘层(85)内,并在所述绝缘层(85)的厚度方向(z方向)上分离地对置配置;
第一电极(81),其与所述第一导体(41A、41B/51A、51B)连接;
第二电极(82),从所述绝缘层(85)的厚度方向(z方向)观察,所述第二电极(82)设置于相对于所述第一电极(81)分离的位置,并与所述第二导体(42A、42B/52A、52B)连接;
钝化层(150),其形成于所述绝缘层(85)的表面(85s);
低介电层(160),其形成于所述钝化层(150)的表面(150s),介电常数比所述钝化层(150)低;以及
模制树脂(110),其覆盖所述低介电层(160)。
(附记2)
根据附记1所述的绝缘模块,其中,
所述钝化层(150)由包含氮化硅的材料构成。
(附记3)
根据附记1或2所述的绝缘模块,其中,
所述低介电层(160)的介电常数为所述模制树脂(110)的介电常数以下。
(附记4)
根据附记1~3中任一项所述的绝缘模块,其中,
所述低介电层(160)的厚度(TE)为所述钝化层(150)的厚度(TP)以下。
(附记5)
根据附记1~4中任一项所述的绝缘模块,其中,
在所述钝化层(150)及所述低介电层(160)中从所述绝缘层(85)的厚度方向(z方向)观察与所述第一电极(81)重叠的位置,形成有贯通所述钝化层(150)及所述低介电层(160)双方的第一开口部(171),
在所述钝化层(150)及所述低介电层(160)中从所述绝缘层(85)的厚度方向(z方向)观察与所述第二电极(82)重叠的位置,形成有贯通所述钝化层(150)及所述低介电层(160)双方的第二开口部(172),
所述模制树脂(110)经由所述第一开口部(171)与所述第一电极(81)相接,并且经由所述第二开口部(172)与所述第二电极(82)相接。
(附记6)
根据附记1~4中任一项所述的绝缘模块,其中,
在所述钝化层(150)中从所述绝缘层(85)的厚度方向(z方向)观察与所述第一电极(81)重叠的位置,形成有贯通所述钝化层(150)的第一开口部(171),
在所述钝化层(150)中从所述绝缘层(85)的厚度方向(z方向)观察与所述第二电极(82)重叠的位置,形成有贯通所述钝化层(150)的第二开口部(172),
在构成所述第一开口部(171)的第一内表面以及构成所述第二开口部(172)的第二内表面双方形成有所述低介电层(160/165、166),
所述低介电层(160/167)覆盖所述钝化层(150)的端面。
(附记7)
根据附记1~6中任一项所述的绝缘模块,其中,
在所述低介电层(160)的表面(160s)设置有树脂层(180),该树脂层(180)具有使所述低介电层(160)的表面(160s)露出的槽(183),
在所述低介电层(160)的表面(160s)中所述第一电极(81)与所述第二电极(82)之间的区域设置有凹凸构造(190),该凹凸构造(190)由所述模制树脂(110)与所述树脂层(180)的接合面、所述模制树脂(110)与所述低介电层(160)的接合面构成。
(附记8)
根据附记1~7中任一项所述的绝缘模块,其中,
所述第一导体是第一线圈(41A、41B),
所述第二导体是第二线圈(42A、42B),
由所述第一线圈(41A、41B)和所述第二线圈(42A、42B)构成变压器(40/40A、40B)。
(附记9)
根据附记8所述的绝缘模块,其中,
在所述第一线圈(41A、41B)及所述第二线圈(42A、42B)中的配置于所述钝化层(150)附近的线圈(42A、42B)周围设置有虚设图案(120)。
(附记10)
根据附记1~7中任一项所述的绝缘模块,其中,
所述第一导体是第一电极板(51A、51B),
所述第二导体是第二电极板(52A、52B),
由所述第一电极板(51A、51B)和所述第二电极板(52A、52B)构成电容器(50/50A、50B)。
(附记11)
一种栅极驱动器(10),其对开关元件(501)的栅极施加驱动电压信号,
所述栅极驱动器(10)具有:
低压电路(20),其构成为通过被施加第一电压(V1)而动作;
高压电路(30),其构成为通过被施加比所述第一电压(V1)高的第二电压(V2)而动作;以及
绝缘模块(80、110),
所述低压电路(20)与所述高压电路(30)经由所述绝缘模块(80、110)连接,并经由所述绝缘模块(80、110)传递信号,
所述绝缘模块(80、110)具有:
第一导体(41A、41B/51A、51B)和第二导体(42A、42B/51A、51B),其埋入到绝缘层(85)内,并在所述绝缘层(85)的厚度方向(z方向)上分离地对置配置;
第一电极(81),其与所述第一导体(41A、41B/51A、51B)连接;
第二电极(82),从所述绝缘层(85)的厚度方向(z方向)观察,所述第二电极(82)设置于相对于所述第一电极(81)分离的位置,并与所述第二导体(42A、42B/52A、52B)连接;
钝化层(150),其形成于所述绝缘层(85)的表面(85s),并保护所述绝缘层(85);
低介电层(160),其形成于所述钝化层(150)的表面(150s),介电常数比所述钝化层(150)低;以及
模制树脂(110),其覆盖所述低介电层(160)。
(附记12)
根据附记11所述的栅极驱动器,其中,
所述信号包含第一信号,
从所述低压电路(20)输出的所述第一信号经由所述绝缘模块(80、110)传递到所述高压电路(30),
所述高压电路(30)根据来自所述低压电路(20)的所述第一信号生成所述驱动电压信号。
(附记13)
根据附记12所述的栅极驱动器,其中,
所述信号包含第二信号,
从所述高压电路(30)输出的所述第二信号经由所述绝缘模块(80、110)向所述低压电路(20)传递。
(附记14)
根据附记11~13中任一项所述的栅极驱动器,其中,
所述绝缘模块(80、110)和所述低压电路(20)搭载于一个芯片。
(附记15)
根据附记11~13中任一项所述的栅极驱动器,其中,
所述绝缘模块(80、110)和所述高压电路(30)搭载于一个芯片。
(附记16)
根据附记8所述的绝缘模块,其中,
所述变压器(40/40A、40B)包含相互串联连接的第一变压器(43A、43B)以及第二变压器(44A、44B),
所述第一变压器(43A、43B)与所述低压电路(20)连接,
所述第二变压器(44A、44B)与所述第一变压器(43A、43B)和所述高压电路(30)双方连接。
符号说明
10…栅极驱动器
20…低压电路
30…高压电路
40、40A、40B、40AA、40AB、40BA、40BB、40C…变压器
41A、41B…第一线圈(第一导体)
42A、42B…第二线圈(第二导体)
43A、43B…第一变压器
44A、44B…第二变压器
45A、45B、47A、47B…第一线圈(第一导体)
46A、46B、48A、48B…第二线圈(第二导体)
80…变压器芯片
50、50A、50B…电容器
51A、51B…第一电极板(第一导体)
52A、52B…第二电极板(第二导体)
81、81A~81F…第一电极焊盘(第一电极)
82、82A~82F…第二电极焊盘(第二电极)
85…绝缘层
85s…表面
110…模制树脂
120、120A、120B…虚设图案
150…钝化层
150s…表面
160…低介电层
160s…表面
171…第一开口部
172…第二开口部
180…树脂层
190…凹凸构造
200…电容器芯片
501、502…开关元件。
Claims (15)
1.一种绝缘模块,其特征在于,具有:
第一导体和第二导体,其埋入到绝缘层内,并在所述绝缘层的厚度方向上分离地对置配置;
第一电极,其与所述第一导体连接;
第二电极,从所述绝缘层的厚度方向观察,所述第二电极设置于相对于所述第一电极分离的位置,并与所述第二导体连接;
钝化层,其形成于所述绝缘层的表面;
低介电层,其形成于所述钝化层的表面,介电常数比所述钝化层低;以及
模制树脂,其覆盖所述低介电层。
2.根据权利要求1所述的绝缘模块,其特征在于,
所述钝化层由包含氮化硅的材料形成。
3.根据权利要求1或2所述的绝缘模块,其特征在于,
所述低介电层的介电常数为所述模制树脂的介电常数以下。
4.根据权利要求1~3中任一项所述的绝缘模块,其特征在于,
所述低介电层的厚度为所述钝化层的厚度以下。
5.根据权利要求1~4中任一项所述的绝缘模块,其特征在于,
在所述钝化层及所述低介电层中从所述绝缘层的厚度方向观察与所述第一电极重叠的位置,形成有贯通所述钝化层及所述低介电层双方的第一开口部,
在所述钝化层及所述低介电层中从所述绝缘层的厚度方向观察与所述第二电极重叠的位置,形成有贯通所述钝化层及所述低介电层双方的第二开口部,
所述模制树脂经由所述第一开口部与所述第一电极相接,并且经由所述第二开口部与所述第二电极相接。
6.根据权利要求1~4中任一项所述的绝缘模块,其特征在于,
在所述钝化层中从所述绝缘层的厚度方向观察与所述第一电极重叠的位置,形成有贯通所述钝化层的第一开口部,
在所述钝化层中从所述绝缘层的厚度方向观察与所述第二电极重叠的位置,形成有贯通所述钝化层的第二开口部,
在构成所述第一开口部的第一内表面以及构成所述第二开口部的第二内表面双方形成有所述低介电层,
所述低介电层覆盖所述钝化层的端面。
7.根据权利要求1~6中任一项所述的绝缘模块,其特征在于,
在所述低介电层的表面设置有树脂层,该树脂层具有使所述低介电层的表面露出的槽,
在所述低介电层的表面中所述第一电极与所述第二电极之间的区域设置有凹凸构造,该凹凸构造由所述模制树脂与所述树脂层的接合面、所述模制树脂与所述低介电层的接合面构成。
8.根据权利要求1~7中任一项所述的绝缘模块,其特征在于,
所述第一导体是第一线圈,
所述第二导体是第二线圈,
由所述第一线圈和所述第二线圈构成变压器。
9.根据权利要求8所述的绝缘模块,其特征在于,
在所述第一线圈及所述第二线圈中的配置于所述钝化层附近的线圈周围,设置有虚设图案。
10.根据权利要求1~7中任一项所述的绝缘模块,其特征在于,
所述第一导体是第一电极板,
所述第二导体是第二电极板,
由所述第一电极板和所述第二电极板构成电容器。
11.一种栅极驱动器,其对开关元件的栅极施加驱动电压信号,其特征在于,
所述栅极驱动器具有:
低压电路,其构成为通过被施加第一电压而动作;
高压电路,其构成为通过被施加比所述第一电压高的第二电压而动作;以及
绝缘模块,
所述低压电路与所述高压电路经由所述绝缘模块连接,并经由所述绝缘模块传递信号,
所述绝缘模块具有:
第一导体和第二导体,其埋入到绝缘层内,并在所述绝缘层的厚度方向上分离地对置配置;
第一电极,其与所述第一导体连接;
第二电极,从所述绝缘层的厚度方向观察,所述第二电极设置于相对于所述第一电极分离的位置,并与所述第二导体连接;
钝化层,其形成于所述绝缘层的表面,并保护所述绝缘层;
低介电层,其形成于所述钝化层的表面,介电常数比所述钝化层低;以及
模制树脂,其覆盖所述低介电层。
12.根据权利要求11所述的栅极驱动器,其特征在于,
所述信号包含第一信号,
从所述低压电路输出的所述第一信号经由所述绝缘模块传递到所述高压电路,
所述高压电路根据来自所述低压电路的所述第一信号生成所述驱动电压信号。
13.根据权利要求12所述的栅极驱动器,其特征在于,
所述信号包含第二信号,
从所述高压电路输出的所述第二信号经由所述绝缘模块向所述低压电路传递。
14.根据权利要求11~13中任一项所述的栅极驱动器,其特征在于,
所述绝缘模块和所述低压电路搭载于一个芯片。
15.根据权利要求11~13中任一项所述的栅极驱动器,其特征在于,
所述绝缘模块和所述高压电路搭载于一个芯片。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021028463 | 2021-02-25 | ||
JP2021-028463 | 2021-02-25 | ||
PCT/JP2022/006044 WO2022181402A1 (ja) | 2021-02-25 | 2022-02-16 | 絶縁モジュールおよびゲートドライバ |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116868287A true CN116868287A (zh) | 2023-10-10 |
Family
ID=83049268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280016260.0A Pending CN116868287A (zh) | 2021-02-25 | 2022-02-16 | 绝缘模块及栅极驱动器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230395454A1 (zh) |
JP (1) | JPWO2022181402A1 (zh) |
CN (1) | CN116868287A (zh) |
DE (1) | DE112022000711T5 (zh) |
WO (1) | WO2022181402A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024070957A1 (ja) * | 2022-09-29 | 2024-04-04 | ローム株式会社 | 信号伝達装置 |
WO2024070958A1 (ja) * | 2022-09-29 | 2024-04-04 | ローム株式会社 | 信号伝達装置 |
WO2024070956A1 (ja) * | 2022-09-29 | 2024-04-04 | ローム株式会社 | 信号伝達装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6395304B2 (ja) * | 2013-11-13 | 2018-09-26 | ローム株式会社 | 半導体装置および半導体モジュール |
WO2016021471A1 (ja) * | 2014-08-05 | 2016-02-11 | シャープ株式会社 | 撮像パネル、撮像パネルの製造方法、及びx線撮像装置 |
JP6841634B2 (ja) * | 2016-11-08 | 2021-03-10 | ローム株式会社 | 電子部品 |
JP7068075B2 (ja) * | 2018-07-03 | 2022-05-16 | ローム株式会社 | 信号伝達装置 |
-
2022
- 2022-02-16 CN CN202280016260.0A patent/CN116868287A/zh active Pending
- 2022-02-16 JP JP2023502309A patent/JPWO2022181402A1/ja active Pending
- 2022-02-16 DE DE112022000711.7T patent/DE112022000711T5/de active Pending
- 2022-02-16 WO PCT/JP2022/006044 patent/WO2022181402A1/ja active Application Filing
-
2023
- 2023-08-22 US US18/453,315 patent/US20230395454A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JPWO2022181402A1 (zh) | 2022-09-01 |
US20230395454A1 (en) | 2023-12-07 |
DE112022000711T5 (de) | 2023-11-09 |
WO2022181402A1 (ja) | 2022-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116868287A (zh) | 绝缘模块及栅极驱动器 | |
US11094443B2 (en) | Electronic component | |
US9368434B2 (en) | Electronic component | |
WO2019133260A1 (en) | Wire bonding between isolation capacitors for multichip modules | |
CN112400229B (zh) | 半导体器件 | |
US20220208674A1 (en) | Insulating chip | |
CN111919298A (zh) | 电子部件 | |
CN114762114A (zh) | 半导体装置 | |
US20240047438A1 (en) | Semiconductor equipment | |
WO2022202129A1 (ja) | 半導体装置 | |
US20220068776A1 (en) | Semiconductor device | |
US20240014201A1 (en) | Insulating transformer | |
US20240021599A1 (en) | Isolation transformer | |
US20240029949A1 (en) | Insulating transformer | |
US20240021598A1 (en) | Isolation transformer | |
US20230387041A1 (en) | Semiconductor device and semiconductor module | |
US20240030276A1 (en) | Isolator, insulating module, and gate driver | |
WO2022168675A1 (ja) | ゲートドライバ、絶縁モジュール、低圧回路ユニット、および高圧回路ユニット | |
WO2022210542A1 (ja) | 絶縁トランス、絶縁モジュールおよびゲートドライバ | |
US20230370064A1 (en) | Gate driver, insulation module, low-voltage circuit unit, and high-voltage circuit unit | |
WO2023095659A1 (ja) | 半導体装置 | |
WO2022220013A1 (ja) | 半導体装置 | |
CN118199569A (zh) | 信号传递装置、工业机器、车辆 | |
CN117242571A (zh) | 信号传递装置及绝缘模块 | |
CN118235329A (zh) | 信号传递装置和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |