WO2022220013A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022220013A1
WO2022220013A1 PCT/JP2022/012573 JP2022012573W WO2022220013A1 WO 2022220013 A1 WO2022220013 A1 WO 2022220013A1 JP 2022012573 W JP2022012573 W JP 2022012573W WO 2022220013 A1 WO2022220013 A1 WO 2022220013A1
Authority
WO
WIPO (PCT)
Prior art keywords
die pad
semiconductor device
support member
insulating
semiconductor element
Prior art date
Application number
PCT/JP2022/012573
Other languages
English (en)
French (fr)
Inventor
嘉蔵 大角
靖史 濱澤
登茂平 菊地
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to DE112022001273.0T priority Critical patent/DE112022001273T5/de
Priority to JP2023514536A priority patent/JPWO2022220013A1/ja
Priority to CN202280028447.2A priority patent/CN117136434A/zh
Publication of WO2022220013A1 publication Critical patent/WO2022220013A1/ja
Priority to US18/480,233 priority patent/US20240030105A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present disclosure relates to a semiconductor device mounted with a plurality of semiconductor elements and an insulating element that insulates the plurality of semiconductor elements from each other.
  • the inverter device includes, for example, a semiconductor device and switching elements such as IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal Oxide Semiconductor Field Effect Transistors).
  • the semiconductor device includes a control element (controller) and a driving element (gate driver).
  • a control signal output from the outside is input to the control element.
  • the control element converts the control signal into a PWM (Pulse Width Modulation) control signal and then transmits the PWM control signal to the driving element.
  • the driving element drives, for example, six switching elements at desired timing based on the PWM control signal. As a result, the three-phase AC power for driving the motor is generated from the DC power.
  • Patent Document 1 discloses an example of a semiconductor device used in a motor drive device.
  • one object of the present disclosure is to provide a semiconductor device capable of improving the withstand voltage between a plurality of semiconductor elements and an insulating element.
  • a semiconductor device provided by the present disclosure includes a plurality of conductive members including a first die pad and a second die pad, a first semiconductor element mounted on the first die pad, and a second semiconductor mounted on the second die pad.
  • an insulating element electrically connected to the first semiconductor element and the second semiconductor element and insulating the first semiconductor element and the second semiconductor element from each other; 2 a sealing resin covering the semiconductor element, the insulating element, and at least a portion of each of the plurality of conductive members; and an insulating portion at least partially containing a resin, and a support on which the insulating element is mounted.
  • a member The first die pad and the second die pad are separated from each other in a first direction perpendicular to the thickness direction of the first semiconductor element.
  • the support member is supported by at least one of the first die pad, the second die pad and the sealing resin.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present disclosure
  • FIG. FIG. 2 is a plan view corresponding to FIG. 1 and seen through the sealing resin.
  • 3 is a front view of the semiconductor device shown in FIG. 1.
  • FIG. 4 is a rear view of the semiconductor device shown in FIG. 1.
  • FIG. 5 is a left side view of the semiconductor device shown in FIG. 1.
  • FIG. 6 is a cross-sectional view taken along line VI-VI of FIG.
  • FIG. 7 is a cross-sectional view along line VII-VII of FIG. 8 is a partially enlarged view of FIG. 6.
  • FIG. 9 is a schematic diagram of the insulating element and support member shown in FIG. 6.
  • FIG. 10 is a plan view illustrating a step of forming a support member of the semiconductor device shown in FIG. 1;
  • FIG. 11 is a plan view illustrating a step of forming a support member of the semiconductor device shown in FIG. 1.
  • FIG. 12A and 12B are partially enlarged cross-sectional views for explaining a step of forming a supporting member of the semiconductor device shown in FIG. 13A and 13B are partially enlarged cross-sectional views for explaining a step of forming a supporting member of the semiconductor device shown in FIG. 14A and 14B are partially enlarged cross-sectional views for explaining a step of forming a supporting member of the semiconductor device shown in FIG. 15A and 15B are plan views for explaining a step of forming a supporting member of the semiconductor device shown in FIG.
  • FIG. 16 is a partially enlarged cross-sectional view of a semiconductor device according to a modification of the first embodiment of the present disclosure
  • FIG. FIG. 17 is a plan view of the semiconductor device according to the second embodiment of the present disclosure, which is transparent through the sealing resin.
  • 18 is a cross-sectional view taken along line XVIII-XVIII in FIG. 17.
  • FIG. 19 is a partially enlarged view of FIG. 18.
  • FIG. FIG. 20 is a plan view of the semiconductor device according to the third embodiment of the present disclosure, which is transparent through the sealing resin.
  • 21 is a cross-sectional view taken along line XXI-XXI of FIG. 20.
  • FIG. 22 is a partially enlarged view of FIG. 21.
  • FIG. 23 is a plan view of the semiconductor device according to the fourth embodiment of the present disclosure, which is transparent through the sealing resin.
  • 24 is a cross-sectional view along line XXIV-XXIV of FIG. 23.
  • FIG. FIG. 25 is a plan view illustrating a step of forming a support member of the semiconductor device shown in FIG. 23;
  • FIG. 26 is a plan view illustrating a step of forming a support member of the semiconductor device shown in FIG. 23;
  • FIG. 27 is a plan view of the semiconductor device according to the fifth embodiment of the present disclosure, which is transparent through the sealing resin.
  • 28 is a front view of the semiconductor device shown in FIG. 27.
  • FIG. 29 is a rear view of the semiconductor device shown in FIG. 27.
  • FIG. 30 is a cross-sectional view taken along line XXX-XXX in FIG. 27.
  • FIG. 31 is a cross-sectional view taken along line XXXI-XXXI of FIG. 27.
  • FIG. FIG. 32 is a plan view for explaining the step of forming the supporting member of the semiconductor device shown in FIG. 27.
  • FIG. 33 is a plan view for explaining the step of forming the support member of the semiconductor device shown in FIG. 27.
  • FIG. FIG. 34 is a plan view of the semiconductor device according to the sixth embodiment of the present disclosure, which is transparent through the sealing resin.
  • 35 is a cross-sectional view taken along line XXXV-XXXV of FIG. 34.
  • FIG. 36 is a cross-sectional view taken along line XXXVI-XXXVI of FIG. 34.
  • FIG. FIG. 37 is a plan view for explaining the step of forming the supporting member of the semiconductor device shown in FIG. 34.
  • FIG. 38 is a plan view for explaining the step of forming the supporting member of the semiconductor device shown in FIG. 34.
  • FIG. FIG. 39 is a plan view of the semiconductor device according to the seventh embodiment of the present disclosure, which is transparent through the sealing resin. 40 is a partially enlarged view of FIG. 39.
  • FIG. 41 is a cross-sectional view along line XLI-XLI in FIG. 39.
  • FIG. 42 is a schematic diagram of the insulating element and support member shown in FIG. 41.
  • FIG. 1 A semiconductor device A1 according to the first embodiment of the present disclosure will be described based on FIGS. 1 to 9.
  • FIG. The semiconductor device A1 includes a first semiconductor element 11, a second semiconductor element 12, an insulating element 13, a plurality of conductive members 20, a support member 23, a bonding layer 29, a plurality of first wires 41, a plurality of second wires 42, a plurality of third wires 43 , a plurality of fourth wires 44 , and a sealing resin 50 .
  • the plurality of conductive members 20 includes a first die pad 21 , a second die pad 22 , a plurality of first terminals 31 and a plurality of second terminals 32 .
  • the semiconductor device A1 is surface-mounted, for example, on a wiring board of an inverter device such as an electric vehicle (or hybrid vehicle).
  • the package format of the semiconductor device A1 is SOP (Small Outline Package).
  • SOP Small Outline Package
  • the package format of the semiconductor device A1 is not limited to SOP.
  • FIG. 2 shows the encapsulation resin 50 through the encapsulation resin 50, and the encapsulation resin 50 is indicated by an imaginary line (chain double-dashed line).
  • the thickness direction of each of the first semiconductor element 11, the second semiconductor element 12 and the insulating element 13 is called "thickness direction z".
  • One direction perpendicular to the thickness direction z is called a “first direction x”.
  • a direction orthogonal to both the thickness direction z and the first direction x is called a "second direction y”.
  • the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13 are elements that serve as functional centers of the semiconductor device A1.
  • the first semiconductor element 11, the second semiconductor element 12 and the insulating element 13 are composed of individual elements.
  • the second semiconductor element 12 is located on the opposite side of the insulating element 13 from the first semiconductor element 11 .
  • the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13 have a rectangular shape with long sides in the second direction y.
  • the first semiconductor element 11 is a gate driver controller (control element) that drives switching elements such as IGBTs and MOSFETs.
  • the first semiconductor element 11 includes a circuit for converting a control signal input from an ECU or the like into a PWM control signal, a transmission circuit for transmitting the PWM control signal to the second semiconductor element 12, and a signal from the second semiconductor element 12. a receiving circuit for receiving an electrical signal of
  • the second semiconductor element 12 is a gate driver (driving element) for driving the switching element.
  • the second semiconductor element 12 includes a receiving circuit for receiving a PWM control signal, a circuit for driving the switching element based on the PWM control signal, and a transmitting circuit for transmitting an electrical signal to the first semiconductor element 11.
  • the electric signal is, for example, an output signal from a temperature sensor arranged near the motor.
  • the isolation element 13 is an element for transmitting the PWM control signal and other electrical signals in an isolated state.
  • the insulating element 13 is of the inductive type.
  • An example of the inductive insulating element 13 is an insulating transformer.
  • An isolation transformer performs electrical signal transmission in an insulated state by inductively coupling two inductors (coils).
  • the insulating element 13 has a substrate made of silicon.
  • An inductor made of copper (Cu) is formed on the substrate.
  • the inductor includes a transmitting inductor and a receiving inductor, which are stacked in the thickness direction z.
  • a dielectric layer made of silicon dioxide (SiO 2 ) or the like is interposed between the transmitting side inductor and the receiving side inductor. The dielectric layer electrically insulates the transmitting inductor from the receiving inductor.
  • the insulating element 13 may be of the capacitive type.
  • a capacitor is an example of the capacitive insulating element 13 .
  • the voltage applied to the first semiconductor element 11 and the voltage applied to the second semiconductor element 12 are relatively different. Therefore, a potential difference is generated between the first semiconductor element 11 and the second semiconductor element 12 . Furthermore, in the semiconductor device A1, the power supply voltage supplied to the second semiconductor element 12 is higher than the power supply voltage supplied to the first semiconductor element 11. FIG.
  • the first circuit including the first semiconductor element 11 as a component and the second circuit including the second semiconductor element 12 as a component are insulated from each other by the insulating element 13.
  • the isolation element 13 is electrically connected to the first circuit and the second circuit.
  • Components of the first circuit include a first die pad 21 , a plurality of first terminals 31 , a plurality of first wires 41 and a plurality of third wires 43 in addition to the first semiconductor element 11 .
  • Components of the second circuit include a second die pad 22 , a plurality of second terminals 32 , a plurality of second wires 42 , and a plurality of fourth wires 44 in addition to the second semiconductor element 12 .
  • the potentials of the first circuit and the second circuit are relatively different.
  • the potential of the second circuit is higher than the potential of the first circuit.
  • the isolation element 13 then relays mutual signals in the first and second circuits.
  • the voltage applied to the ground of the first semiconductor element 11 is approximately 0 V
  • the voltage applied to the ground of the second semiconductor element 12 is transiently 600 V. It may be more than that.
  • the first semiconductor element 11 has a plurality of first electrodes 111.
  • the plurality of first electrodes 111 are provided on the upper surface of the first semiconductor element 11 (the surface facing the same direction as the first mounting surface 211A of the first pad portion 211 of the first die pad 21, which will be described later).
  • a composition of the plurality of first electrodes 111 includes, for example, aluminum (Al). That is, each first electrode 111 contains aluminum.
  • the multiple first electrodes 111 are electrically connected to the circuit configured in the first semiconductor element 11 .
  • the insulating element 13 is positioned between the first semiconductor element 11 and the second semiconductor element 12 in the first direction x.
  • the insulating element 13 has multiple first relay electrodes 131 and multiple second relay electrodes 132 .
  • the plurality of first relay electrodes 131 and the plurality of second relay electrodes 132 are provided on the upper surface of the insulating element 13 (the surface facing the same direction as the mounting surface 23A of the support member 23 described later).
  • the plurality of first relay electrodes 131 are arranged along the second direction y and positioned closer to the first semiconductor element 11 than the second semiconductor element 12 in the first direction x.
  • the plurality of second relay electrodes 132 are arranged along the second direction y and positioned closer to the second semiconductor element 12 than to the first semiconductor element 11 in the first direction x.
  • the insulating element 13 further has a first transmitter/receiver 133, a second transmitter/receiver 134 and a relay 135.
  • the first transmitting/receiving section 133, the second transmitting/receiving section 134, and the relay section 135 are inductors.
  • the first transceiver 133 and the second transceiver 134 are positioned apart from each other in the first direction x.
  • the first transmitting/receiving section 133 is electrically connected to the plurality of first relay electrodes 131 .
  • the first transmitting/receiving section 133 is electrically connected to the first semiconductor element 11 via a plurality of third wires 43 .
  • the second transmitting/receiving section 134 is electrically connected to the plurality of second relay electrodes 132 .
  • the second transmitter/receiver 134 is electrically connected to the second semiconductor element 12 via a plurality of fourth wires 44 .
  • the relay section 135 is located apart from the first transmission/reception section 133 and the second transmission/reception section 134 in the thickness direction z.
  • a dielectric layer (not shown) made of silicon dioxide or the like is interposed between the relay section 135 and the first transmitting/receiving section 133 and the second transmitting/receiving section 134 .
  • the relay unit 135 transmits and receives signals between the first transmission/reception unit 133 and the second transmission/reception unit 134 .
  • the relay portion 135 is positioned closer to the support member 23 than the first transceiver portion 133 and the second transceiver portion 134 in the thickness direction z.
  • the potential of the relay section 135 takes a value between the potential of the first transmission/reception section 133 and the potential of the second transmission/reception section 134 .
  • the second semiconductor element 12 has multiple second electrodes 121 .
  • the plurality of second electrodes 121 are provided on the upper surface of the second semiconductor element 12 (the surface facing the same direction as the second mounting surface 221A of the second pad portion 221 of the second die pad 22 described below).
  • the composition of the plurality of second electrodes 121 includes, for example, aluminum.
  • the multiple second electrodes 121 are electrically connected to the circuit configured in the second semiconductor element 12 .
  • the plurality of conductive members 20 form conductive paths between the first semiconductor element 11, the second semiconductor element 12, the insulating element 13, and the wiring board on which the semiconductor device A1 is mounted.
  • a plurality of conductive members 20 are obtained from a lead frame 80, which will be described later.
  • the leadframe 80 includes copper in its composition.
  • the multiple conductive members 20 include the first die pads 21 , the second die pads 22 , the multiple first terminals 31 , and the multiple second terminals 32 .
  • the first die pad 21 and the second die pad 22 are positioned apart from each other in the first direction x, as shown in FIGS.
  • the first semiconductor element 11 is mounted on the first die pad 21 .
  • a second semiconductor element 12 is mounted on the second die pad 22 .
  • the voltage applied to the second die pad 22 is higher than the voltage applied to the first die pad 21 .
  • the first die pad 21 has a first pad portion 211 and two first hanging lead portions 212 .
  • the first semiconductor element 11 is mounted on the first pad portion 211 .
  • the first pad portion 211 has a first mounting surface 211A facing the thickness direction z.
  • the first semiconductor element 11 is bonded to the first mounting surface 211A via a conductive bonding material (solder, metal paste, etc.) not shown.
  • the first pad portion 211 is covered with the sealing resin 50 .
  • the thickness of first pad portion 211 is, for example, 150 ⁇ m or more and 200 ⁇ m or less.
  • the two first suspension lead portions 212 are connected to both sides of the first pad portion 211 in the second direction y.
  • the two first suspension lead portions 212 have covered portions 212A and exposed portions 212B.
  • the covering portion 212A is connected to the first pad portion 211 and covered with the sealing resin 50 .
  • the covering portion 212A includes a section extending in the first direction x.
  • the exposed portion 212B is connected to the covered portion 212A and exposed from the sealing resin 50 .
  • the exposed portion 212B extends along the first direction x when viewed in the thickness direction z. When viewed in the second direction y, the exposed portion 212B is bent in a gullwing shape (see FIGS. 3 and 4).
  • the surface of exposed portion 212B may be plated with tin (Sn), for example.
  • the second die pad 22 has a second pad portion 221 and two second suspension lead portions 222 .
  • the second semiconductor element 12 is mounted on the second pad portion 221 .
  • the second pad portion 221 has a second mounting surface 221A facing the thickness direction z.
  • the second semiconductor element 12 is bonded to the second mounting surface 221A via a conductive bonding material (solder, metal paste, etc.) not shown.
  • the second pad portion 221 is covered with the sealing resin 50 .
  • the thickness of second pad portion 221 is, for example, 150 ⁇ m or more and 200 ⁇ m or less.
  • the two second suspension lead portions 222 extend from both sides of the second pad portion 221 in the second direction y.
  • the two second hanging lead portions 222 have covered portions 222A and exposed portions 222B.
  • the covering portion 222A is connected to the second pad portion 221 and covered with the sealing resin 50 .
  • the covering portion 222A includes a section extending in the first direction x.
  • the exposed portion 222B is connected to the covered portion 222A and is exposed from the sealing resin 50 .
  • the exposed portion 222B extends along the first direction x when viewed in the thickness direction z. When viewed in the second direction y, the exposed portion 222B is bent in a gull-wing shape (see FIGS. 2 and 4).
  • the surface of the exposed portion 222B may be plated with tin, for example.
  • the insulating element 13 is mounted on the support member 23 as shown in FIGS. As shown in FIGS. 2 and 6, in the semiconductor device A1, the support member 23 is positioned between the first die pad 21 and the second die pad 22 in the first direction x. Further, in the semiconductor device A1, the support member 23 is positioned away from both sides of the sealing resin 50 in the second direction y. The support member 23 is covered with a sealing resin 50 .
  • both sides of the support member 23 in the first direction x are in contact with the first pad portion 211 of the first die pad 21 and the second pad portion 221 of the second die pad 22. ing. Thereby, the support member 23 fills the gap between the first pad portion 211 and the second pad portion 221 . Furthermore, both sides of the support member 23 in the thickness direction z are in contact with the sealing resin 50 . Therefore, in the semiconductor device A1, the supporting member 23 is supported by the first die pad 21, the second die pad 22 and the sealing resin 50. As shown in FIG.
  • the support member 23 has a mounting surface 23A facing the thickness direction z.
  • the insulating element 13 is mounted on the mounting surface 23A.
  • the thickness t of the support member 23 is thinner than the thickness T of each of the first pad portion 211 of the first die pad 21 and the second pad portion 221 of the second die pad 22 .
  • the mounting surface 23A is connected to the first mounting surface 211A of the first pad portion 211 and the second mounting surface 221A of the second pad portion 221 .
  • the support member 23 is the insulating portion 231.
  • the insulating portion 231 is made of a material containing resin.
  • the resin is, for example, an epoxy resin.
  • the entire supporting member 23 serves as the insulating portion 231. As shown in FIG.
  • the bonding layer 29 is interposed between the mounting surface 23A of the support member 23 and the insulating element 13, as shown in FIGS.
  • the insulating element 13 is bonded to the mounting surface 23A via the bonding layer 29 .
  • the bonding layer 29 has electrical insulation.
  • Bonding layer 29 is made of a material containing, for example, epoxy resin.
  • the plurality of first terminals 31 are positioned on one side in the first direction x, as shown in FIGS. More specifically, the plurality of first terminals 31 are located on the side opposite to the second pad portion 221 of the second die pad 22 with respect to the first pad portion 211 of the first die pad 21 in the first direction x. .
  • the multiple first terminals 31 are arranged along the second direction y. At least one of the plurality of first terminals 31 is electrically connected to the first semiconductor element 11 via the third wire 43 .
  • the multiple first terminals 31 include multiple first intermediate terminals 31A and two first side terminals 31B.
  • the two first side terminals 31B are located on both sides of the plurality of first intermediate terminals 31A in the second direction y.
  • Two first suspension terminals of the first die pad 21 are provided between one of the two first side terminals 31B and the first intermediate terminal 31A located closest to the first side terminal 31B in the second direction y. Any of the leads 212 is located.
  • the plurality of first terminals 31 have covered portions 311 and exposed portions 312 .
  • the covering portion 311 is covered with the sealing resin 50 .
  • the dimension of the covering portion 311 of each of the two first side terminals 31B in the first direction x is larger than the dimension of the covering portion 311 of each of the plurality of first intermediate terminals 31A in the first direction x.
  • the exposed portion 312 is connected to the covering portion 311 and exposed from the sealing resin 50 .
  • the exposed portion 312 extends along the first direction x when viewed in the thickness direction z.
  • the exposed portion 312 is bent in a gull-wing shape when viewed in the second direction y.
  • the shape of the exposed portion 312 is equal to the shape of the exposed portion 212B of each of the two first hanging lead portions 212 of the first die pad 21 .
  • the surface of the exposed portion 312 may be plated with tin, for example.
  • the plurality of second terminals 32 are positioned on the other side in the first direction x, as shown in FIGS. More specifically, the plurality of second terminals 32 are located on the side opposite to the plurality of first terminals 31 with respect to the first pad portion 211 of the first die pad 21 in the first direction x.
  • the multiple second terminals 32 are arranged along the second direction y. At least one of the plurality of second terminals 32 is electrically connected to the second semiconductor element 12 via the fourth wire 44 .
  • the multiple second terminals 32 include multiple second intermediate terminals 32A and two second side terminals 32B.
  • the two second side terminals 32B are located on both sides of the plurality of second intermediate terminals 32A in the second direction y.
  • Two second suspension terminals of the second die pad 22 are provided between one of the two second side terminals 32B and the second intermediate terminal 32A located closest to the second side terminal 32B in the second direction y. Any of the leads 222 is located.
  • the plurality of second terminals 32 have covered portions 321 and exposed portions 322 .
  • the covering portion 321 is covered with the sealing resin 50 .
  • the dimension of the covering portion 321 of each of the two second side terminals 32B in the first direction x is larger than the dimension of the covering portion 321 of each of the plurality of second intermediate terminals 32A in the first direction x.
  • the exposed portion 322 is connected to the covering portion 321 and exposed from the sealing resin 50 .
  • the exposed portion 322 extends along the first direction x when viewed in the thickness direction z.
  • the exposed portion 322 is bent in a gull-wing shape when viewed in the second direction y.
  • the shape of the exposed portion 322 is equal to the shape of the exposed portion 222B of each of the two second suspension lead portions 222 of the second die pad 22 .
  • the surface of the exposed portion 322 may be plated with tin, for example.
  • the plurality of first wires 41 , the plurality of second wires 42 , the plurality of third wires 43 , and the plurality of fourth wires 44 are connected together with the plurality of conductive members 20 to the first semiconductor element 11 , the second semiconductor element 12 and the insulation.
  • the element 13 constitutes a conducting path for performing a predetermined function.
  • the plurality of first wires 41 are joined to the plurality of first electrodes 111 of the first semiconductor element 11 and the covering portions 311 of the plurality of first terminals 31, as shown in FIGS. Accordingly, at least one of the plurality of first terminals 31 is electrically connected to the first semiconductor element 11 . Furthermore, at least one of the plurality of first wires 41 is joined to one of the plurality of first electrodes 111 and one of the covering portions 212A of the two first hanging lead portions 212 of the first die pad 21 . As a result, the first semiconductor element 11 is electrically connected to at least one of the two first hanging lead portions 212 . As a result, at least one of the two first hanging lead portions 212 serves as a ground terminal of the first semiconductor element 11 .
  • the composition of the plurality of first wires 41 contains gold (Au). Alternatively, the composition of the plurality of first wires 41 may contain copper.
  • the plurality of second wires 42 are joined to the plurality of second electrodes 121 of the second semiconductor element 12 and the covering portions 321 of the plurality of second terminals 32, as shown in FIGS. As a result, at least one of the plurality of second terminals 32 is electrically connected to the second semiconductor element 12 . Furthermore, at least one of the plurality of second wires 42 is joined to one of the plurality of second electrodes 121 and one of the covering portions 222A of the two second suspension lead portions 222 of the second die pad 22 . Thereby, the second semiconductor element 12 is electrically connected to at least one of the two second suspension lead portions 222 . As a result, at least one of the two second hanging lead portions 222 serves as a ground terminal of the second semiconductor element 12 .
  • the composition of the plurality of second wires 42 includes gold. Alternatively, the composition of the plurality of second wires 42 may contain copper.
  • the plurality of third wires 43 are joined to the plurality of first relay electrodes 131 of the insulating element 13 and the plurality of first electrodes 111 of the first semiconductor element 11, as shown in FIGS. Thereby, the first semiconductor element 11 and the insulating element 13 are electrically connected to each other.
  • the multiple third wires 43 are arranged along the second direction y.
  • a plurality of third wires 43 straddle the boundary between the first pad portion 211 of the first die pad 21 and the support member 23 .
  • the composition of the plurality of third wires 43 contains gold.
  • the plurality of fourth wires 44 are joined to the plurality of second relay electrodes 132 of the insulating element 13 and the plurality of second electrodes 121 of the second semiconductor element 12, as shown in FIGS. Thereby, the second semiconductor element 12 and the insulating element 13 are electrically connected to each other.
  • the multiple fourth wires 44 are arranged along the second direction y.
  • a plurality of fourth wires 44 straddle the boundary between the support member 23 and the second pad portion 221 of the second die pad 22 .
  • the composition of the plurality of fourth wires 44 includes gold.
  • the sealing resin 50 covers the first semiconductor element 11, the second semiconductor element 12, the insulating element 13, and at least a part of each of the plurality of conductive members 20, as shown in FIG. Furthermore, the sealing resin 50 covers the plurality of first wires 41 , the plurality of second wires 42 , the plurality of third wires 43 , and the plurality of fourth wires 44 .
  • the sealing resin 50 has electrical insulation. Sealing resin 50 is made of a material including epoxy resin, for example.
  • the sealing resin 50 has a rectangular shape when viewed in the thickness direction z.
  • the sealing resin 50 has a top surface 51, a bottom surface 52, a pair of first side surfaces 53, and a pair of second side surfaces .
  • the top surface 51 and the bottom surface 52 are positioned apart from each other in the thickness direction z.
  • the top surface 51 and the bottom surface 52 face opposite sides in the thickness direction z.
  • the top surface 51 and bottom surface 52 are flat (or substantially flat).
  • the pair of first side surfaces 53 are connected to the top surface 51 and the bottom surface 52 and are separated from each other in the first direction x.
  • the exposed portions 212B of the two first hanging lead portions 212 of the first die pad 21 and the plurality of first terminals 31 and the exposed portion 312 of are exposed.
  • the exposed portions 212B of the two second suspension lead portions 222 of the second die pad 22, the plurality of second terminals 32 and the exposed portion 322 of are exposed.
  • the pair of first side surfaces 53 includes a first upper portion 531, a first lower portion 532 and a first intermediate portion 533, as shown in FIGS.
  • One side of the first upper portion 531 in the thickness direction z is connected to the top surface 51 , and the other side in the thickness direction z is connected to the first intermediate portion 533 .
  • the first upper portion 531 is inclined with respect to the top surface 51 .
  • One side of the first lower portion 532 in the thickness direction z is connected to the bottom surface 52 , and the other side in the thickness direction z is connected to the first intermediate portion 533 .
  • the first lower portion 532 is inclined with respect to the bottom surface 52 .
  • first intermediate portion 533 in the thickness direction z is connected to the first upper portion 531 , and the other side in the thickness direction z is connected to the first lower portion 532 .
  • the in-plane directions of the first intermediate portion 533 are the thickness direction z and the second direction y.
  • the first intermediate portion 533 is located outside the top surface 51 and the bottom surface 52 when viewed in the thickness direction z. From the first intermediate portions 533 of the pair of first side surfaces 53, the exposed portions 212B of the two first suspension lead portions 212 of the first die pad 21 and the exposed portions 212B of the two second suspension lead portions 222 of the second die pad 22 are exposed. , the exposed portions 312 of the plurality of first terminals 31 and the exposed portions 322 of the plurality of second terminals 32 are exposed.
  • the pair of second side surfaces 54 are connected to the top surface 51 and the bottom surface 52 and are separated from each other in the second direction y. As shown in FIG. 1 , the first die pad 21 , the second die pad 22 , the plurality of first terminals 31 , and the plurality of second terminals 32 are positioned away from the pair of second side surfaces 54 .
  • the pair of second side surfaces 54 includes a second upper portion 541, a second lower portion 542 and a second intermediate portion 543, as shown in FIGS.
  • One side of the second upper portion 541 in the thickness direction z is connected to the top surface 51 , and the other side in the thickness direction z is connected to the second intermediate portion 543 .
  • the second upper portion 541 is inclined with respect to the top surface 51 .
  • One side of the second lower portion 542 in the thickness direction z is connected to the bottom surface 52 , and the other side in the thickness direction z is connected to the second intermediate portion 543 .
  • the second lower portion 542 is inclined with respect to the bottom surface 52 .
  • the second intermediate portion 543 has one side in the thickness direction z connected to the second upper portion 541 and the other side in the thickness direction z connected to the second lower portion 542 .
  • the in-plane directions of the second intermediate portion 543 are the thickness direction z and the second direction y.
  • the second intermediate portion 543 is located outside the top surface 51 and the bottom surface 52 when viewed in the thickness direction z.
  • a half-bridge circuit including a low-side (low-potential side) switching element and a high-side (high-potential side) switching element.
  • these switching elements are MOSFETs.
  • the low-side switching element both the source of the switching element and the reference potential of the gate driver that drives the switching element are grounded.
  • both the reference potential of the source of the switching element and the reference potential of the gate driver that drives the switching element correspond to the potential at the output node of the half bridge circuit.
  • the reference potential of the gate driver that drives the high-side switching element changes.
  • the reference potential is equivalent to the voltage applied to the drain of the high-side switching element (for example, 600V or higher).
  • the semiconductor device A1 the ground of the first semiconductor element 11 and the ground of the second semiconductor element 12 are separated. Therefore, when the semiconductor device A1 is used as a gate driver for driving the high-side switching element, a transient voltage equivalent to the voltage applied to the drain of the high-side switching element is applied to the ground of the second semiconductor element 12. applied
  • FIG. 10 to 15 an example of a method for forming the support member 23 of the semiconductor device A1 will be described with reference to FIGS. 10 to 15.
  • FIG. 12 to 14 the cross-sectional positions of FIGS. 12 to 14 are the same as the cross-sectional positions of FIG.
  • a first resist layer 88 covering the lead frame 80 is formed by photolithographic patterning.
  • the first resist layer 88 is indicated by dots.
  • the lead frame 80 has a main surface 80A and a back surface 80B facing opposite to each other in the thickness direction z.
  • the first resist layer 88 covers the major surface 80A.
  • the first resist layer 88 has a first opening 881 .
  • the first opening 881 is provided in a region of the lead frame 80 where the support member 23 is formed. 80 A of main surfaces are exposed from the 1st opening 881. As shown in FIG.
  • the lead frame 80 has a plurality of leads 81, a frame portion 82, two first dambars 83, and two second dambars 84.
  • the multiple leads 81 correspond to the multiple conductive members 20 .
  • the frame portion 82 surrounds the leads 81 .
  • the plurality of leads 81 are connected to regions of the frame portion 82 that are separated from each other in the first direction x.
  • the two first dambars 83 are positioned apart from each other in the first direction x and extend along the second direction y.
  • One first dambar 83 of the two first dambars 83 is connected to the first die pad 21 and the plurality of leads 81 corresponding to the plurality of first terminals 31 .
  • the other first dam bar 83 of the two first dam bars 83 is connected to the second die pad 22 and the plurality of leads 81 corresponding to the plurality of second terminals 32 .
  • the two second dambars 84 are positioned next to the first opening 881 of the first resist layer 88 when viewed in the thickness direction z.
  • the two second dambars 84 are spaced apart in the second direction y and extend along the first direction x.
  • Two second dam bars 84 are connected to both sides in the second direction of each of the lead 81 corresponding to the first pad portion 211 of the first die pad 21 and the lead 81 corresponding to the second pad portion 221 of the second die pad 22. ing.
  • the insulating portion 231 of the support member 23 is formed.
  • the insulating portion 231 and the two second dam bars 84 are indicated by hatching.
  • the insulating portion 231 is surrounded by a lead 81 corresponding to the first pad portion 211 of the first die pad 21 , a lead 81 corresponding to the second pad portion 221 of the second die pad 22 , and two second dambars 84 .
  • the insulating part 231 is formed through the steps shown in FIGS.
  • the main surface 80A of the lead frame 80 exposed from the first opening 881 of the first resist layer 88 is half-etched.
  • the lead frame 80 is formed with a recess 80C that is recessed from the main surface 80A in the thickness direction z.
  • an insulating portion 231 is formed by molding. The insulating portion 231 is formed so as to fill the recess 80C.
  • the back surface 80B exposed through the second opening 891 of the second resist layer 89 is Etching is applied.
  • the position, size and range of the second opening 891 are equal to those of the first opening 881 of the first resist layer 88 when viewed in the thickness direction z.
  • the portion of the lead frame 80 overlapping the insulating portion 231 when viewed in the thickness direction z is removed, and the insulating portion 231 is exposed from the rear surface 80B.
  • the formation of the insulating portion 231 is completed through the above steps.
  • the two second dambars 84 are removed by etching. As a result, both sides of the insulating portion 231 in the first direction x are supported by the lead 81 corresponding to the first pad portion 211 of the first die pad 21 and the lead 81 corresponding to the second pad portion 221 of the second die pad 22. be done. As described above, the support member 23 of the semiconductor device A1 is obtained.
  • FIG. 16 a semiconductor device A11, which is a modification of the semiconductor device A1, will be described.
  • the cross-sectional position of FIG. 16 is the same as the cross-sectional position of FIG.
  • the support member 23 includes two layers laminated in the thickness direction z.
  • the overall thickness t of the support member 23 is equal to or thicker than the thickness T of each of the first pad portion 211 of the first die pad 21 and the second pad portion 221 of the second die pad 22 .
  • the mounting surface 23A of the support member 23 is connected to the first mounting surface 211A of the first pad portion 211 and the second mounting surface 221A of the second pad portion 221 . Therefore, the support member 23 fills the gap between the first pad portion 211 and the second pad portion 221 over the entire thickness direction z.
  • the support member 23 of the semiconductor device A11 undergoes the step of etching the back surface 80B of the lead frame 80 exposed from the second opening 891 of the second resist layer 89 shown in FIG. 14, and then the steps shown in FIG. Similarly, it can be obtained by forming the insulating portion 231 of the support member 23 again by molding.
  • the semiconductor device A1 includes a plurality of conductive members 20 including a first die pad 21 and a second die pad 22 positioned apart from each other in the first direction x, a first semiconductor element 11, a second semiconductor element 12, a first semiconductor An insulating element 13 for insulating the element 11 and the second semiconductor element 12 from each other, and a sealing resin 50 are provided.
  • Semiconductor device A1 further includes support member 23 on which insulating element 13 is mounted.
  • the support member 23 has an insulating portion 231 containing resin.
  • the support member 23 is supported by at least one of the first die pad 21 , the second die pad 22 and the sealing resin 50 . By adopting this configuration, the support member 23 is electrically floated with respect to the first die pad 21 and the second die pad 22 .
  • the support member 23 is positioned between the first die pad 21 and the second die pad 22 in the first direction x. Thereby, the respective shortest distances from the first semiconductor element 11 and the second semiconductor element 12 to the insulating element 13 are set relatively long. As a result, the moving distance of charged carriers from the first semiconductor element 11 and the second semiconductor element 12 to the insulating element 13 becomes longer. , the effect of improving the dielectric strength of is greater. Furthermore, in the semiconductor device A1, the entire support member 23 is the insulating portion 231. As shown in FIG. Therefore, movement of the carrier is more effectively inhibited.
  • the semiconductor device A1 further includes a bonding layer 29 interposed between the support member 23 and the insulating element 13.
  • the bonding layer 29 preferably has electrical insulation. This effectively inhibits movement of charged carriers from the upper surface (mounting surface 23A) of the support member 23 to the lower surface of the insulating element 13 facing the upper surface.
  • the insulating element 13 has a first transmission/reception section 133 , a second transmission/reception section 134 and a relay section 135 .
  • the relay portion 135 is positioned closer to the support member 23 than the first transceiver portion 133 and the second transceiver portion 134 in the thickness direction z.
  • the potential difference between the upper surface (mounting surface 23A) of the support member 23 and the lower surface of the insulating element 13 facing the upper surface is reduced. Therefore, it is possible to effectively improve the withstand voltage between the support member 23 and the insulating element 13 .
  • each of the plurality of conductive members 20 is exposed from one of the pair of first side surfaces 53 of the sealing resin 50 .
  • the two first suspension lead portions 212 of the first die pad 21 are exposed from one side of the sealing resin 50 in the first direction x, and the two second suspension lead portions 222 of the second die pad 22 are sealed. It is obtained by exposing the stopper resin 50 from the other side in the first direction x.
  • the plurality of conductive members 20 can be arranged away from the pair of second side surfaces 54 of the sealing resin 50 . Therefore, it is possible to improve the withstand voltage of the semiconductor device A1.
  • FIG. 17 is transparent through the sealing resin 50 and shows the sealing resin 50 with imaginary lines.
  • the configurations of the first die pad 21 and the support member 23 are different from those of the semiconductor device A1 described above.
  • the support member 23 overlaps the first pad portion 211 of the first die pad 21 when viewed in the thickness direction z.
  • the support member 23 is in contact with the first pad portion 211 .
  • the entire supporting member 23 serves as the insulating portion 231. As shown in FIG.
  • the first pad portion 211 of the first die pad 21 is formed with a recess 211B that is recessed in the thickness direction z from the first mounting surface 211A.
  • the support member 23 is embedded in the recess 211B. Therefore, in the semiconductor device A2, the supporting member 23 is supported by the first die pad 21. As shown in FIG. 19
  • the plurality of third wires 43 are positioned on the first pad portion 211 of the first die pad 21. As shown in FIGS. A plurality of fourth wires 44 straddle the gap between the first pad portion 211 and the second pad portion 221 of the second die pad 22 .
  • the support member 23 of the semiconductor device A2 First, in the step of forming the first resist layer 88 covering the main surface 80A of the lead frame 80 shown in FIG. set up.
  • the lead frame 80 is processed in advance so that the leads 81 corresponding to the first die pad 21 and the leads 81 corresponding to the second die pad 22 are separated from each other in the first direction x.
  • the main surface 80A exposed from the first opening 881 shown in FIG. 12 is half-etched to form the recess 211B in the first pad portion 211.
  • FIG. through the step of forming the insulating portion 231 of the support member 23 shown in FIG. 13 by molding, the insulating portion 231 embedded in the concave portion 211B is formed. As described above, the support member 23 of the semiconductor device A2 is obtained.
  • the semiconductor device A2 includes a plurality of conductive members 20 including a first die pad 21 and a second die pad 22 positioned apart from each other in the first direction x, a first semiconductor element 11, a second semiconductor element 12, a first semiconductor An insulating element 13 for insulating the element 11 and the second semiconductor element 12 from each other, and a sealing resin 50 are provided.
  • Semiconductor device A2 further includes support member 23 on which insulating element 13 is mounted.
  • the support member 23 has an insulating portion 231 containing resin.
  • the support member 23 is supported by at least one of the first die pad 21 , the second die pad 22 and the sealing resin 50 .
  • the semiconductor device A2 has the same effect as the semiconductor device A1 by adopting a configuration common to the semiconductor device A1.
  • the first pad portion 211 of the first die pad 21 is formed with a recess 211B recessed in the thickness direction z.
  • the support member 23 is embedded in the recess 211B. Accordingly, in the method of forming the support member 23 of the semiconductor device A2, the step of etching the back surface 80B of the lead frame 80 exposed from the second opening 891 of the second resist layer 89 shown in FIG. Etching away the two second dambars 84 shown at 15 is no longer necessary. Therefore, the man-hour required for forming the support member 23 can be reduced more than the man-hour required for forming the support member 23 of the semiconductor device A1.
  • FIG. 20 is transparent through the sealing resin 50 and shows the sealing resin 50 with imaginary lines.
  • the configurations of the second die pad 22 and the support member 23 are different from those of the semiconductor device A1 described above.
  • the support member 23 overlaps the second pad portion 221 of the second die pad 22 when viewed in the thickness direction z.
  • the support member 23 is in contact with the second pad portion 221 .
  • the entire supporting member 23 serves as the insulating portion 231. As shown in FIG.
  • the second pad portion 221 of the second die pad 22 is formed with a recess 221B that is recessed in the thickness direction z from the second mounting surface 221A.
  • the support member 23 is embedded in the recess 221B. Therefore, in the semiconductor device A3, the supporting member 23 is supported by the second die pad 22. As shown in FIG. 22
  • the plurality of third wires 43 straddle the gap between the first pad portion 211 of the first die pad 21 and the second pad portion 221 of the second die pad 22 .
  • a plurality of fourth wires 44 are positioned on the second pad portion 221 .
  • the support member 23 of the semiconductor device A3 First, in the step of forming the first resist layer 88 covering the main surface 80A of the lead frame 80 shown in FIG. set up.
  • the lead frame 80 is processed in advance so that the leads 81 corresponding to the first die pad 21 and the leads 81 corresponding to the second die pad 22 are separated from each other in the first direction x.
  • the main surface 80A exposed from the first opening 881 shown in FIG. 12 is half-etched to form a recess 221B in the second pad portion 221.
  • FIG. through the step of forming the insulating portion 231 of the support member 23 shown in FIG. 13 by molding, the insulating portion 231 embedded in the concave portion 221B is formed. As described above, the support member 23 of the semiconductor device A3 is obtained.
  • the semiconductor device A3 includes a plurality of conductive members 20 including a first die pad 21 and a second die pad 22 positioned apart from each other in the first direction x, a first semiconductor element 11, a second semiconductor element 12, a first semiconductor An insulating element 13 for insulating the element 11 and the second semiconductor element 12 from each other, and a sealing resin 50 are provided.
  • Semiconductor device A3 further includes support member 23 on which insulating element 13 is mounted.
  • the support member 23 has an insulating portion 231 containing resin.
  • the support member 23 is supported by at least one of the first die pad 21 , the second die pad 22 and the sealing resin 50 .
  • the semiconductor device A3 has the same effect as the semiconductor device A1 by adopting a structure common to the semiconductor device A1.
  • the second pad portion 221 of the second die pad 22 is formed with a recess 221B recessed in the thickness direction z.
  • the support member 23 is embedded in the recess 221B.
  • FIG. 23 is transparent through the sealing resin 50 for convenience of understanding.
  • the permeated sealing resin 50 is indicated by imaginary lines.
  • the configuration of the support member 23 is different from that of the semiconductor device A1 described above.
  • the support member 23 includes a metal portion 232 supported by an insulating portion 231. As shown in FIGS. The metal part 232 is positioned between the first die pad 21 and the second die pad 22 in the first direction x. The insulating element 13 is mounted on the mounting surface 23A of the metal portion 232 .
  • the metal portion 232 of the support member 23 corresponds to part of the lead frame 80 shown in FIG. Therefore, the metal portion 232 is obtained from the lead frame 80 as well as the plurality of conductive members 20 . Therefore, the composition of the metal portion 232 is the same as the composition of the plurality of conductive members 20 .
  • the thickness of the metal portion 232 is equal to the thickness T of each of the first pad portion 211 of the first die pad 21 and the second pad portion 221 of the second die pad 22 shown in FIG.
  • the insulating portion 231 of the support member 23 has a first portion 231A and a second portion 231B positioned with a metal portion 232 interposed therebetween.
  • the first portion 231A and the second portion 231B are positioned apart from each other in the first direction x.
  • the first portion 231 A is in contact with the first pad portion 211 of the first die pad 21 .
  • the second portion 231 B is in contact with the second pad portion 221 of the second die pad 22 . Therefore, in the semiconductor device A4, the supporting member 23 is supported by the first die pad 21, the second die pad 22 and the sealing resin 50. As shown in FIG.
  • the metal portion 232 is supported by the first portion 231A, the second portion 231B and the sealing resin 50. As shown in FIG.
  • the multiple third wires 43 straddle the first portion 231A.
  • a plurality of fourth wires 44 straddle the second portion 231B.
  • FIG. 25 An example of a method for forming the support member 23 of the semiconductor device A4 will be described with reference to FIGS. 25 and 26.
  • FIG. 25 An example of a method for forming the support member 23 of the semiconductor device A4 will be described with reference to FIGS. 25 and 26.
  • FIG. 25 shows a state in which the insulating portion 231 of the support member 23 is formed on the lead frame 80.
  • FIG. The insulating portion 231 is formed through the steps shown in FIGS. 12 to 14 in the same manner as the insulating portion 231 of the semiconductor device A1.
  • the first part 231A and the second part 231B of the insulating part 231 and the two second dam bars 84 are hatched.
  • a metal portion 232 of the support member 23 is formed between the first portion 231A and the second portion 231B in the first direction x.
  • the lead 81 corresponding to the first pad portion 211 of the first die pad 21, the lead 81 corresponding to the second pad portion 221 of the second die pad 22, and the metal portion 232 each have two second electrodes on both sides in the second direction. 2 dambars 84 are connected.
  • the first portion 231A of the insulating portion 231 is surrounded by the lead 81 corresponding to the first pad portion 211 of the first die pad 21, the metal portion 232, and the two second dambars 84.
  • the second portion 231B of the insulating portion 231 is surrounded by the lead 81 corresponding to the second pad portion 221 of the second die pad 22, the metal portion 232, and the two second dambars .
  • FIG. 26 shows a state where the two second dam bars 84 are removed by etching.
  • both sides of the metal portion 232 in the first direction x are supported by the first portion 231A and the second portion 231B of the insulating portion 231 .
  • the first portion 231A is supported by the lead 81 corresponding to the first pad portion 211 of the first die pad 21, and the second portion 231B is supported by the lead 81 corresponding to the second pad portion 221 of the second die pad 22. Supported.
  • the support member 23 of the semiconductor device A4 is obtained.
  • the semiconductor device A4 includes a plurality of conductive members 20 including a first die pad 21 and a second die pad 22 positioned apart from each other in the first direction x, a first semiconductor element 11, a second semiconductor element 12, a first semiconductor An insulating element 13 for insulating the element 11 and the second semiconductor element 12 from each other, and a sealing resin 50 are provided.
  • Semiconductor device A4 further includes support member 23 on which insulating element 13 is mounted.
  • the support member 23 has an insulating portion 231 containing resin.
  • the support member 23 is supported by at least one of the first die pad 21 , the second die pad 22 and the sealing resin 50 .
  • the semiconductor device A4 has the same effect as the semiconductor device A1 by adopting a structure common to the semiconductor device A1.
  • FIG. 27 is transparent through the sealing resin 50 and shows the sealing resin 50 with imaginary lines.
  • the configuration of the insulating portion 231 of the support member 23 is different from that of the semiconductor device A4 described above.
  • the insulating portion 231 of the support member 23 has a first portion 231A and a second portion 231B positioned with a metal portion 232 interposed therebetween.
  • the first portion 231A and the second portion 231B are positioned apart from each other in the second direction y. Accordingly, in the semiconductor device A5, the support member 23 is located apart from the first die pad 21 and the second die pad 22. As shown in FIG. Therefore, in the semiconductor device A5, the supporting member 23 is supported by the sealing resin 50. As shown in FIG.
  • the first portion 231A and the second portion 231B of the insulating portion 231 have end faces 23B facing the second direction y.
  • the end surface 23B of the first portion 231A is extended. is exposed.
  • the end surface 23B of the second portion 231B is exposed from the second intermediate portion 543 of the second side surface 54 located on the other side in the second direction y among the pair of second side surfaces 54. . Therefore, in the semiconductor device A5, the first portion 231A and the second portion 231B are exposed from both sides of the sealing resin 50 in the second direction y.
  • the plurality of third wires 43 straddle the gap between the first pad portion 211 of the first die pad 21 and the metal portion 232 of the support member 23.
  • a plurality of fourth wires 44 straddle the gap between the metal portion 232 and the second pad portion 221 of the second die pad 22 .
  • FIG. 32 An example of a method for forming the support member 23 of the semiconductor device A5 will be described with reference to FIGS. 32 and 33.
  • FIG. 32 An example of a method for forming the support member 23 of the semiconductor device A5 will be described with reference to FIGS. 32 and 33.
  • FIG. 32 shows a state in which the insulating portion 231 of the support member 23 is formed on the lead frame 80.
  • FIG. The insulating portion 231 is formed through the steps shown in FIGS. 12 to 14 in the same manner as the insulating portion 231 of the semiconductor device A1.
  • the first part 231A and the second part 231B of the insulating part 231 and the two second dam bars 84 are hatched.
  • a metal portion 232 of the support member 23 is formed between the first portion 231A and the second portion 231B in the second direction y.
  • the two second dam bars 84 are positioned with the metal portion 232 interposed therebetween in the first direction x and extend along the second direction y.
  • Both sides of the two second dam bars 84 in the second direction y are connected to the frame portion 82 .
  • Two second dam bars 84 are connected to both sides of the metal portion 232 in the first direction x.
  • the first portion 231A and the second portion 231B are each surrounded by two second dam bars 84, a frame portion 82, and a metal portion 232. As shown in FIG.
  • FIG. 33 shows a state where the two second dam bars 84 are removed by etching.
  • both sides of the metal portion 232 in the second direction y are supported by the first portion 231A and the second portion 231B of the insulating portion 231 .
  • the first portion 231A and the second portion 231B are supported by the frame portion 82 .
  • the metal portion 232 , the first portion 231 A and the second portion 231 B are located apart from the plurality of leads 81 .
  • the support member 23 of the semiconductor device A5 is obtained.
  • the semiconductor device A5 includes a plurality of conductive members 20 including a first die pad 21 and a second die pad 22 positioned apart from each other in the first direction x, a first semiconductor element 11, a second semiconductor element 12, a first semiconductor An insulating element 13 for insulating the element 11 and the second semiconductor element 12 from each other, and a sealing resin 50 are provided.
  • Semiconductor device A5 further includes support member 23 on which insulating element 13 is mounted.
  • the support member 23 has an insulating portion 231 containing resin.
  • the support member 23 is supported by at least one of the first die pad 21 , the second die pad 22 and the sealing resin 50 .
  • the semiconductor device A5 has the same effect as the semiconductor device A1 by adopting a structure common to the semiconductor device A1.
  • FIG. 34 is transparent through the sealing resin 50 and shows the sealing resin 50 with imaginary lines.
  • the structure of the support member 23 is different from the structure of the semiconductor device A1 described above.
  • the support member 23 is located between the first die pad 21 and the second die pad 22 in the first direction x and is located away from the first die pad 21 and the second die pad 22. do. Therefore, in the semiconductor device A6, the supporting member 23 is supported by the sealing resin 50. As shown in FIG. Furthermore, in the semiconductor device A6, the entire support member 23 serves as the insulating portion 231. As shown in FIG.
  • the insulating portion 231 has a pair of end faces 23B facing the second direction y.
  • One end surface 23B is exposed from the second intermediate portion 543 of the second side surface 54 located on one side in the second direction y of the pair of second side surfaces 54 of the sealing resin 50 (see FIG. 29).
  • the other end surface 23B is exposed from the second intermediate portion 543 of the second side surface 54 positioned on the other side in the second direction y (see FIG. 28). Therefore, in the semiconductor device A6, the support members 23 are exposed from both sides of the sealing resin 50 in the second direction y.
  • the plurality of third wires 43 straddle the gap between the first pad portion 211 of the first die pad 21 and the support member 23.
  • a plurality of fourth wires 44 straddle the gap between the support member 23 and the second pad portion 221 of the second die pad 22 .
  • FIG. 37 An example of a method of forming the support member 23 of the semiconductor device A6 will be described with reference to FIGS. 37 and 38.
  • FIG. 38 An example of a method of forming the support member 23 of the semiconductor device A6 will be described with reference to FIGS. 37 and 38.
  • FIG. 37 shows a state in which the insulating portion 231 of the support member 23 is formed on the lead frame 80.
  • FIG. The insulating portion 231 is formed through the steps shown in FIGS. 12 to 14 in the same manner as the insulating portion 231 of the semiconductor device A1.
  • the insulating portion 231 and the two second dam bars 84 are indicated by hatching.
  • the two second dam bars 84 are positioned with the insulating portion 231 interposed therebetween in the first direction x and extend along the second direction y. Both sides of the two second dam bars 84 in the second direction y are connected to the frame portion 82 .
  • the insulating portion 231 is surrounded by the two second dambars 84 and the frame portion 82 .
  • FIG. 38 shows a state where the two second dam bars 84 are removed by etching. Thereby, both sides of the insulating portion 231 in the second direction y are supported by the frame portion 82 . The insulating portion 231 is positioned away from the plurality of leads 81 . As described above, the supporting member 23 of the semiconductor device A6 is obtained.
  • the semiconductor device A6 includes a plurality of conductive members 20 including a first die pad 21 and a second die pad 22 positioned apart from each other in the first direction x, a first semiconductor element 11, a second semiconductor element 12, a first semiconductor An insulating element 13 for insulating the element 11 and the second semiconductor element 12 from each other, and a sealing resin 50 are provided.
  • Semiconductor device A6 further includes support member 23 on which insulating element 13 is mounted.
  • the support member 23 has an insulating portion 231 containing resin.
  • the support member 23 is supported by at least one of the first die pad 21 , the second die pad 22 and the sealing resin 50 .
  • the semiconductor device A6 has the same effect as the semiconductor device A1 by adopting a structure common to the semiconductor device A1.
  • FIG. 39 is transparent through the sealing resin 50 and shows the sealing resin 50 with imaginary lines.
  • the configuration of the insulating element 13 is different from that of the semiconductor device A1 described above.
  • the semiconductor device A7 further includes a plurality of fifth wires 45. As shown in FIG.
  • the insulating element 13 includes a first insulating element 13A and a second insulating element 13B that are spaced apart from each other.
  • the first insulating element 13A and the second insulating element 13B are separated from each other in the first direction x so that the first insulating element 13A is closer to the first semiconductor element 11 than the second insulating element 13B. located.
  • the first insulating element 13A and the second insulating element 13B are bonded to the mounting surface 23A of the support member 23 via the bonding layer 29.
  • the bonding layer 29 is integrated.
  • the bonding layer 29 may be separated from each other like the first insulating element 13A and the second insulating element 13B.
  • the first insulating element 13A has a plurality of first relay electrodes 131 and a plurality of second relay electrodes 132.
  • the multiple third wires 43 are joined to the multiple first relay electrodes 131 and the multiple first electrodes 111 of the first semiconductor element 11 . Therefore, the plurality of first relay electrodes 131 are electrically connected to the first semiconductor element 11 .
  • the first insulating element 13A has a first transmission/reception section 133 and a second transmission/reception section .
  • the first transmitting/receiving section 133 and the second transmitting/receiving section 134 are inductors.
  • the first transceiver 133 and the second transceiver 134 are positioned apart from each other in the thickness direction z.
  • a dielectric layer (not shown) made of silicon dioxide or the like is interposed between the first transmitting/receiving section 133 and the second transmitting/receiving section 134 .
  • the first transmitting/receiving section 133 is electrically connected to the plurality of first relay electrodes 131 .
  • the first transmitting/receiving section 133 is electrically connected to the first semiconductor element 11 .
  • the second transceiver 134 transmits and receives signals to and from the first transceiver 133 .
  • the second transmitting/receiving section 134 is electrically connected to the plurality of second relay electrodes 132 .
  • the second transceiver 134 is located closer to the support member 23 than the first transceiver 133 in the thickness direction z.
  • the second insulating element 13B has multiple third relay electrodes 136 and multiple fourth relay electrodes 137 .
  • the multiple fourth wires 44 are joined to the multiple fourth relay electrodes 137 and the multiple second electrodes 121 of the second semiconductor element 12 . Therefore, the plurality of fourth relay electrodes 137 are electrically connected to the second semiconductor element 12 .
  • the second insulating element 13B has a third transceiver 138 and a fourth transceiver 139 .
  • the third transmitting/receiving section 138 and the fourth transmitting/receiving section 139 are inductors.
  • the third transceiver 138 and the fourth transceiver 139 are positioned apart from each other in the thickness direction z.
  • a dielectric layer (not shown) made of silicon dioxide or the like is interposed between the third transmitting/receiving section 138 and the fourth transmitting/receiving section 139 in the second insulating element 13B.
  • the fourth transmission/reception section 139 is electrically connected to the plurality of fourth relay electrodes 137 .
  • the fourth transmitting/receiving section 139 is electrically connected to the second semiconductor element 12 .
  • the third transceiver 138 transmits and receives signals to and from the fourth transceiver 139 .
  • the third transmitting/receiving section 138 is electrically connected to the plurality of third relay electrodes 136 .
  • the third transceiver 138 is located closer to the support member 23 than the fourth transceiver 139 in the thickness direction z.
  • the plurality of fifth wires 45 are joined to the plurality of third relay electrodes 136 of the second insulation element 13B and the plurality of second relay electrodes 132 of the first insulation element 13A. ing.
  • the composition of the plurality of fifth wires 45 includes gold.
  • the plurality of second relay electrodes 132 and the plurality of third relay electrodes 136 are electrically connected to each other. Therefore, the third transmitting/receiving section 138 of the second insulating element 13B is electrically connected to the second transmitting/receiving section 134 of the first insulating element 13A.
  • the potential of the third transmitting/receiving section 138 is equal to the potential of the second transmitting/receiving section 134 .
  • the potentials of the second transmitting/receiving section 134 and the third transmitting/receiving section 138 are between the potential of the first transmitting/receiving section 133 of the first insulating element 13A and the potential of the fourth transmitting/receiving section 139 of the second insulating element 13B. take a value.
  • the configuration of the supporting member 23 on which the first insulating element 13A and the second insulating element 13B are mounted is the same as the configuration of the supporting member 23 of the semiconductor device A1.
  • the configuration of the supporting member 23 on which the first insulating element 13A and the second insulating element 13B are mounted may be the same as the configuration of the supporting member 23 for each of the semiconductor devices A2 to A6 described above.
  • the semiconductor device A7 includes a plurality of conductive members 20 including a first die pad 21 and a second die pad 22 positioned apart from each other in the first direction x, a first semiconductor element 11, a second semiconductor element 12, a first semiconductor An insulating element 13 for insulating the element 11 and the second semiconductor element 12 from each other, and a sealing resin 50 are provided.
  • Semiconductor device A7 further includes support member 23 on which insulating element 13 is mounted.
  • the support member 23 has an insulating portion 231 containing resin.
  • the support member 23 is supported by at least one of the first die pad 21 , the second die pad 22 and the sealing resin 50 .
  • the semiconductor device A7 has the same effect as the semiconductor device A1 by adopting the same configuration as the semiconductor device A1.
  • the insulating element 13 of the semiconductor device A7 includes a first insulating element 13A and a second insulating element 13B located apart from each other.
  • the first insulating element 13A has a first transceiver section 133 and a second transceiver section 134 .
  • the second isolation element 13B has a third transceiver 138 and a fourth transceiver 139 .
  • the third transceiver 138 is electrically connected to the second transceiver 134 .
  • the second transceiver 134 and the third transceiver 138 are located closer to the support member 23 than the first transceiver 133 and the fourth transceiver 139 in the thickness direction z.
  • the potential difference between the first transmitting/receiving section 133 and the second transmitting/receiving section 134 can be set small.
  • the potential difference between the third transmitting/receiving section 138 and the fourth transmitting/receiving section 139 can be set small. That is, the potential difference generated in each of the first insulating element 13A and the second insulating element 13B is reduced. Furthermore, the potential difference between the upper surface (mounting surface 23A) of the support member 23 and the lower surface of the insulating element 13 facing the upper surface is also reduced. Therefore, it is possible to effectively improve the withstand voltage between the support member 23 and the insulating element 13 . Further, in the semiconductor device A7, unlike the semiconductor device A1, it is not necessary to provide the relay portion 135 to the insulating element 13. FIG.
  • Appendix 1 a plurality of conductive members including a first die pad and a second die pad; a first semiconductor element mounted on the first die pad; a second semiconductor element mounted on the second die pad; an insulating element electrically connected to the first semiconductor element and the second semiconductor element and insulating the first semiconductor element and the second semiconductor element from each other; a sealing resin covering the first semiconductor element, the second semiconductor element, the insulating element, and at least part of each of the plurality of conductive members; a support member that is an insulating part at least partially containing resin and on which the insulating element is mounted; the first die pad and the second die pad are positioned apart from each other in a first direction perpendicular to the thickness direction of the first semiconductor element; The semiconductor device, wherein the supporting member is supported by at least one of the first die pad, the second die pad and the sealing resin.
  • Appendix 2 The semiconductor device according to appendix 1, wherein the support member is in contact with at least one of the first die pad and the second die pad.
  • Appendix 3. The support member is positioned between the first die pad and the second die pad in the first direction, The semiconductor device according to appendix 2, wherein the support member is supported by the first die pad and the second die pad.
  • Appendix 4. A recess recessed in the thickness direction is formed in the first die pad, The semiconductor device according to appendix 2, wherein the support member is embedded in the recess.
  • the second die pad is formed with a recess recessed in the thickness direction, The semiconductor device according to appendix 2, wherein the support member is embedded in the recess.
  • the support member includes a metal portion positioned between the first die pad and the second die pad in the first direction and supported by the insulating portion;
  • the composition of the metal part is the same as the composition of the plurality of conductive members,
  • the insulating element is mounted on the metal part,
  • the semiconductor device according to appendix 1 wherein the insulating portion has a first portion and a second portion positioned with the metal portion interposed therebetween.
  • Appendix 7. the first part and the second part are positioned apart from each other in the first direction; The first part is in contact with the first die pad, 7.
  • the first part and the second part are separated from each other in a second direction perpendicular to the thickness direction and the first direction, 7.
  • Appendix 9. the support member is located between the first die pad and the second die pad in the first direction and is located apart from the first die pad and the second die pad;
  • the semiconductor device according to appendix 1 wherein the support member is exposed from both sides in a second direction orthogonal to the thickness direction of the sealing resin and the first direction.
  • the plurality of conductive members include a plurality of first terminals exposed from one side of the sealing resin in the first direction and a plurality of second terminals exposed from the other side of the sealing resin in the first direction.
  • the first semiconductor element is electrically connected to the plurality of first terminals, 10.
  • Appendix 11. 11.
  • the semiconductor device according to appendix 10 wherein the plurality of first terminals and the plurality of second terminals are arranged along a second direction orthogonal to the thickness direction and the first direction, respectively. Appendix 12.
  • the first die pad has a first pad section on which the first semiconductor element is mounted, and two first suspension lead sections connected to both sides of the first pad section in the second direction, 12.
  • Appendix 13 The second die pad has a second pad section on which the second semiconductor element is mounted, and two second suspension lead sections connected to both sides of the second pad section in the second direction, 13.
  • the semiconductor device according to appendix 12, wherein the two second suspension lead portions are exposed from the other side of the sealing resin in the first direction.
  • Appendix 14. 14 The semiconductor device according to any one of appendices 1 to 13, wherein the insulating element is of an inductive type or a capacitive type. Appendix 15.
  • the insulating element includes a first transmitting/receiving section that conducts to the first semiconductor element, a second transmitting/receiving section that conducts to the second semiconductor element, and a signal between the first transmitting/receiving section and the second transmitting/receiving section. and a relay unit that transmits and receives, 15.
  • the isolation elements include a first isolation element and a second isolation element spaced apart from each other;
  • the first insulating element has a first transmitting/receiving section electrically connected to the first semiconductor element, and a second transmitting/receiving section transmitting/receiving a signal to/from the first transmitting/receiving section,
  • the second insulating element has a third transmitting/receiving section electrically connected to the second transmitting/receiving section, and a fourth transmitting/receiving section electrically connected to the second semiconductor element and transmitting/receiving a signal to/from the third transmitting/receiving section. death, 15.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、第１ダイパッドと、第２ダイパッドと、前記第１ダイパッドに搭載された第１半導体素子と、前記第２ダイパッドに搭載された第２半導体素子と、前記第１半導体素子と前記第２半導体素子とに電気的に接続され、かつ前記第１半導体素子および前記第２半導体素子を互いに絶縁する絶縁素子と、前記第１半導体素子、前記第２半導体素子および前記絶縁素子を覆う封止樹脂と、少なくとも一部が樹脂を含む絶縁部であり且つ前記絶縁素子が搭載された支持部材と、を備える。前記第１ダイパッドおよび前記第２ダイパッドは、前記第１半導体素子の厚さ方向に対して直交する第１方向において互いに離れて位置している。前記支持部材は、前記第１ダイパッド、前記第２ダイパッドおよび前記封止樹脂の少なくともいずれかに支持されている。

Description

半導体装置
　本開示は、複数の半導体素子と、当該複数の半導体素子を互いに絶縁する絶縁素子とが搭載された半導体装置に関する。
　従来、電気自動車（ハイブリッド自動車を含む）または家電機器などにはインバータ装置が使用されている。インバータ装置は、たとえば半導体装置と、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング素子とを備える。当該半導体装置は、制御素子（コントローラ）および駆動素子（ゲートドライバ）を備える。当該インバータ装置においては、外部から出力された制御信号が制御素子に入力される。制御素子は、制御信号をＰＷＭ（Pulse Width Modulation）制御信号に変換した後、駆動素子に伝送する。駆動素子は、ＰＷＭ制御信号に基づき、たとえば６つのスイッチング素子を所望のタイミングで駆動させる。これにより、直流電力からモータ駆動用の三相交流電力が生成される。特許文献１には、モータ駆動装置に利用される半導体装置の一例が開示されている。
　特許文献１に開示されている半導体装置は、制御素子に供給される電源電圧と、駆動素子に供給される電源電圧とが異なるため、制御素子への導電経路と、駆動素子への導電経路との２つの導電経路の間において、各々に印加される電源電圧に差異が生じる。したがって、制御素子への導電経路と、駆動素子への導電経路との間に絶縁素子を介在させることによって、当該半導体装置の絶縁耐圧の向上が図られている。絶縁素子は、制御素子および駆動素子のいずれかが搭載されたダイパッドに搭載されている。２つの導電経路の各々に印加される電源電圧の差異が著しく異なる場合は絶縁素子の絶縁破壊のリスクが高くなることから、その対策を講じることが求められる。
特開２０１６－２０７７１４号公報
　本開示は上述の事情に鑑み、複数の半導体素子と絶縁素子との間の絶縁耐圧の向上を図ることが可能な半導体装置を提供することをその一の課題とする。
　本開示によって提供される半導体装置は、第１ダイパッドおよび第２ダイパッドを含む複数の導電部材と、前記第１ダイパッドに搭載された第１半導体素子と、前記第２ダイパッドに搭載された第２半導体素子と、前記第１半導体素子と前記第２半導体素子とに電気的に接続され、かつ前記第１半導体素子および前記第２半導体素子を互いに絶縁する絶縁素子と、前記第１半導体素子、前記第２半導体素子および前記絶縁素子と、前記複数の導電部材の各々の少なくとも一部と、を覆う封止樹脂と、少なくとも一部が樹脂を含む絶縁部であるとともに、前記絶縁素子が搭載された支持部材と、を備える。前記第１ダイパッドおよび前記第２ダイパッドは、前記第１半導体素子の厚さ方向に対して直交する第１方向において互いに離れて位置している。前記支持部材は、前記第１ダイパッド、前記第２ダイパッドおよび前記封止樹脂の少なくともいずれかに支持されている。
　本開示にかかる上記構成によれば、半導体装置において、複数の半導体素子と絶縁素子との間の絶縁耐圧の向上を図ることが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体装置の平面図である。 図２は、図１に対応する平面図であり、封止樹脂を透過している。 図３は、図１に示す半導体装置の正面図である。 図４は、図１に示す半導体装置の背面図である。 図５は、図１に示す半導体装置の左側面図である。 図６は、図２のＶＩ－ＶＩ線に沿う断面図である。 図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図６の部分拡大図である。 図９は、図６に示す絶縁素子および支持部材の模式図である。 図１０は、図１に示す半導体装置の支持部材の形成段階を説明する平面図である。 図１１は、図１に示す半導体装置の支持部材の形成段階を説明する平面図である。 図１２は、図１に示す半導体装置の支持部材の形成段階を説明する部分拡大断面図である。 図１３は、図１に示す半導体装置の支持部材の形成段階を説明する部分拡大断面図である。 図１４は、図１に示す半導体装置の支持部材の形成段階を説明する部分拡大断面図である。 図１５は、図１に示す半導体装置の支持部材の形成段階を説明する平面図である。 図１６は、本開示の第１実施形態の変形例にかかる半導体装置の部分拡大断面図である。 図１７は、本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１８は、図１７のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。 図１９は、図１８の部分拡大図である。 図２０は、本開示の第３実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２１は、図２０のＸＸＩ－ＸＸＩ線に沿う断面図である。 図２２は、図２１の部分拡大図である。 図２３は、本開示の第４実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２４は、図２３のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。 図２５は、図２３に示す半導体装置の支持部材の形成段階を説明する平面図である。 図２６は、図２３に示す半導体装置の支持部材の形成段階を説明する平面図である。 図２７は、本開示の第５実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２８は、図２７に示す半導体装置の正面図である。 図２９は、図２７に示す半導体装置の背面図である。 図３０は、図２７のＸＸＸ－ＸＸＸ線に沿う断面図である。 図３１は、図２７のＸＸＸＩ－ＸＸＸＩ線に沿う断面図である。 図３２は、図２７に示す半導体装置の支持部材の形成段階を説明する平面図である。 図３３は、図２７に示す半導体装置の支持部材の形成段階を説明する平面図である。 図３４は、本開示の第６実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図３５は、図３４のＸＸＸＶ－ＸＸＸＶ線に沿う断面図である。 図３６は、図３４のＸＸＸＶＩ－ＸＸＸＶＩ線に沿う断面図である。 図３７は、図３４に示す半導体装置の支持部材の形成段階を説明する平面図である。 図３８は、図３４に示す半導体装置の支持部材の形成段階を説明する平面図である。 図３９は、本開示の第７実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図４０は、図３９の部分拡大図である。 図４１は、図３９のＸＬＩ－ＸＬＩ線に沿う断面図である。 図４２は、図４１に示す絶縁素子および支持部材の模式図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　図１～図９に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。半導体装置Ａ１は、第１半導体素子１１、第２半導体素子１２、絶縁素子１３、複数の導電部材２０、支持部材２３、接合層２９、複数の第１ワイヤ４１、複数の第２ワイヤ４２、複数の第３ワイヤ４３、複数の第４ワイヤ４４、および封止樹脂５０を備える。複数の導電部材２０は、第１ダイパッド２１、第２ダイパッド２２、複数の第１端子３１、および複数の第２端子３２を含む。半導体装置Ａ１は、たとえば電気自動車（またはハイブリッド自動車）などのインバータ装置の配線基板に表面実装されるものである。半導体装置Ａ１のパッケージ形式は、ＳＯＰ（Small Outline Package）である。ただし、半導体装置Ａ１のパッケージ形式は、ＳＯＰに限定されない。ここで、図２は、理解の便宜上、封止樹脂５０を透過しており、封止樹脂５０を想像線（二点鎖線）で示している。
　半導体装置Ａ１の説明においては、第１半導体素子１１、第２半導体素子１２および絶縁素子１３の各々の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する１つの方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。
　第１半導体素子１１、第２半導体素子１２および絶縁素子１３は、半導体装置Ａ１の機能中枢となる素子である。半導体装置Ａ１においては、第１半導体素子１１、第２半導体素子１２および絶縁素子１３は、個々の素子で構成されている。第１方向ｘにおいて、第２半導体素子１２は、絶縁素子１３に対して第１半導体素子１１とは反対側に位置する。厚さ方向ｚに視て、第１半導体素子１１、第２半導体素子１２および絶縁素子１３は、第２方向ｙを長辺とする矩形状である。
　第１半導体素子１１は、ＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子を駆動するゲートドライバのコントローラ（制御素子）である。第１半導体素子１１は、ＥＣＵなどから入力された制御信号をＰＷＭ制御信号に変換する回路と、当該ＰＷＭ制御信号を第２半導体素子１２へ伝送するための送信回路と、第２半導体素子１２からの電気信号を受ける受信回路とを有する。
　第２半導体素子１２は、スイッチング素子を駆動するためのゲートドライバ（駆動素子）である。第２半導体素子１２は、ＰＷＭ制御信号を受信する受信回路と、当該ＰＷＭ制御信号に基づきスイッチング素子を駆動するための回路と、電気信号を第１半導体素子１１へ伝送するための送信回路とを有する。当該電気信号は、たとえばモータ近傍に配置された温度センサからの出力信号が挙げられる。
　絶縁素子１３は、ＰＷＭ制御信号や他の電気信号を、絶縁状態で伝送するための素子である。半導体装置Ａ１においては、絶縁素子１３は、インダクティブ型である。インダクティブ型の絶縁素子１３の一例として、絶縁型トランスが挙げられる。絶縁型トランスは、２つのインダクタ（コイル）を誘導結合させることで、絶縁状態による電気信号の伝送を行う。絶縁素子１３は、シリコンからなる基板を有する。当該基板上に銅（Ｃｕ）からなるインダクタが形成されている。当該インダクタは、送信側インダクタおよび受信側インダクタを含み、これらのインダクタは厚さ方向ｚにおいて積層されている。送信側インダクタと受信側インダクタとの間には、二酸化ケイ素（ＳｉＯ2）などからなる誘電体層が介在されている。当該誘電体層により、送信側インダクタと受信側インダクタとは、電気絶縁されている。この他、絶縁素子１３は、キャパシティブ型でもよい。キャパシティブ型の絶縁素子１３の一例として、コンデンサが挙げられる。
　半導体装置Ａ１においては、第１半導体素子１１に印加される電圧と、第２半導体素子１２に印加される電圧とは、相対的に異なる。このため、第１半導体素子１１と第２半導体素子１２との間に電位差が生じる。さらに半導体装置Ａ１においては、第２半導体素子１２に供給される電源電圧は、第１半導体素子１１に供給される電源電圧よりも高い。
　そこで、半導体装置Ａ１においては、第１半導体素子１１を構成要素に含む第１回路と、第２半導体素子１２を構成要素に含む第２回路とが、絶縁素子１３により互いに絶縁されている。絶縁素子１３は、第１回路と第２回路とに電気的に接続されている。第１回路の構成要素は、第１半導体素子１１の他に、第１ダイパッド２１、複数の第１端子３１、複数の第１ワイヤ４１、および複数の第３ワイヤ４３を含む。第２回路の構成要素は、第２半導体素子１２の他に、第２ダイパッド２２、複数の第２端子３２、複数の第２ワイヤ４２、および複数の第４ワイヤ４４を含む。第１回路と第２回路とは、相対的に電位が異なる。半導体装置Ａ１においては、第２回路の電位は第１回路の電位よりも高い。その上で絶縁素子１３は、第１回路および第２回路における相互信号を中継する。たとえば、電気自動車やハイブリッド自動車のインバータ装置においては、第１半導体素子１１のグランドに印加させる電圧が０Ｖ程度であることに対し、第２半導体素子１２のグランドに印加される電圧が過渡的に６００Ｖ以上となることがある。
　図２および図６に示すように、第１半導体素子１１は、複数の第１電極１１１を有する。複数の第１電極１１１は、第１半導体素子１１の上面（後述する第１ダイパッド２１の第１パッド部２１１の第１搭載面２１１Ａと同じ方向を向く面）に設けられている。複数の第１電極１１１の組成は、たとえばアルミニウム（Ａｌ）を含む。すなわち、各第１電極１１１は、アルミニウムを含有する。複数の第１電極１１１は、第１半導体素子１１に構成された回路に導通している。
　図２および図６示すように、絶縁素子１３は、第１方向ｘにおいて、第１半導体素子１１と第２半導体素子１２との間に位置する。図２および図８に示すように、絶縁素子１３は、複数の第１中継電極１３１、および複数の第２中継電極１３２を有する。複数の第１中継電極１３１、および複数の第２中継電極１３２は、絶縁素子１３の上面（後述する支持部材２３の搭載面２３Ａと同じ方向を向く面）に設けられている。複数の第１中継電極１３１は、第２方向ｙに沿って配列され、かつ第１方向ｘにおいて第２半導体素子１２よりも第１半導体素子１１の近くに位置する。複数の第２中継電極１３２は、第２方向ｙに沿って配列され、かつ第１方向ｘにおいて第１半導体素子１１よりも第２半導体素子１２の近くに位置する。
　図９に示すように、絶縁素子１３は、第１送受信部１３３、第２送受信部１３４および中継部１３５をさらに有する。第１送受信部１３３、第２送受信部１３４および中継部１３５は、インダクタである。第１送受信部１３３および第２送受信部１３４は、第１方向ｘにおいて互いに離れて位置する。第１送受信部１３３は、複数の第１中継電極１３１に導通している。さらに第１送受信部１３３は、複数の第３ワイヤ４３を介して第１半導体素子１１に導通している。第２送受信部１３４は、複数の第２中継電極１３２に導通している。さらに第２送受信部１３４は、複数の第４ワイヤ４４を介して第２半導体素子１２に導通している。
　図９に示すように、中継部１３５は、厚さ方向ｚにおいて第１送受信部１３３および第２送受信部１３４から離れて位置する。中継部１３５と、第１送受信部１３３および第２送受信部１３４との間には、二酸化ケイ素などからなる誘電体層（図示略）が介在している。中継部１３５は、第１送受信部１３３と第２送受信部１３４との間の信号を送受信する。厚さ方向ｚにおいて、中継部１３５は、第１送受信部１３３および第２送受信部１３４よりも支持部材２３の近くに位置する。中継部１３５の電位は、第１送受信部１３３の電位と、第２送受信部１３４の電位との間の値をとる。
　図２および図６に示すように、第２半導体素子１２は、複数の第２電極１２１を有する。複数の第２電極１２１は、第２半導体素子１２の上面（後述する第２ダイパッド２２の第２パッド部２２１の第２搭載面２２１Ａと同じ方向を向く面）に設けられている。複数の第２電極１２１の組成は、たとえばアルミニウムを含む。複数の第２電極１２１は、第２半導体素子１２に構成された回路に導通している。
　複数の導電部材２０は、第１半導体素子１１、第２半導体素子１２および絶縁素子１３と、半導体装置Ａ１が実装される配線基板との導通経路を構成する。複数の導電部材２０は、後述するリードフレーム８０から得られる。リードフレーム８０は、銅を組成に含む。先述のとおり複数の導電部材２０は、第１ダイパッド２１、第２ダイパッド２２、複数の第１端子３１、および複数の第２端子３２を含む。
　第１ダイパッド２１および第２ダイパッド２２は、図１および図２に示すように、第１方向ｘにおいて互いに離れて位置する。第１ダイパッド２１には、第１半導体素子１１が搭載されている。第２ダイパッド２２には、第２半導体素子１２が搭載されている。第２ダイパッド２２に印加される電圧は、第１ダイパッド２１に印加される電圧よりも高い。
　図２に示すように、第１ダイパッド２１は、第１パッド部２１１、および２つの第１吊リード部２１２を有する。第１半導体素子１１は、第１パッド部２１１に搭載されている。図６および図７に示すように、第１パッド部２１１は、厚さ方向ｚを向く第１搭載面２１１Ａを有する。第１半導体素子１１は、図示しない導電性接合材（ハンダ、または金属ペーストなど）を介して第１搭載面２１１Ａに接合されている。第１パッド部２１１は、封止樹脂５０に覆われている。第１パッド部２１１の厚さは、たとえば１５０μｍ以上２００μｍ以下である。
　図２に示すように、２つの第１吊リード部２１２は、第１パッド部２１１の第２方向ｙの両側につながっている。２つの第１吊リード部２１２は、被覆部２１２Ａおよび露出部２１２Ｂを有する。被覆部２１２Ａは、第１パッド部２１１につながり、かつ封止樹脂５０に覆われている。被覆部２１２Ａは、第１方向ｘに延びる区間を含む。露出部２１２Ｂは、被覆部２１２Ａにつながり、かつ封止樹脂５０から露出している。厚さ方向ｚに視て、露出部２１２Ｂは、第１方向ｘに沿って延びている。第２方向ｙに視て、露出部２１２Ｂはガルウィング状に屈曲している（図３および図４参照）。露出部２１２Ｂの表面には、たとえば錫（Ｓｎ）めっきを施してもよい。
　図２に示すように、第２ダイパッド２２は、第２パッド部２２１、および２つの第２吊リード部２２２を有する。第２半導体素子１２は、第２パッド部２２１に搭載されている。図６に示すように、第２パッド部２２１は、厚さ方向ｚを向く第２搭載面２２１Ａを有する。第２半導体素子１２は、図示しない導電性接合材（ハンダ、または金属ペーストなど）を介して第２搭載面２２１Ａに接合されている。第２パッド部２２１は、封止樹脂５０に覆われている。第２パッド部２２１の厚さは、たとえば１５０μｍ以上２００μｍ以下である。
　図２に示すように、２つの第２吊リード部２２２は、第２パッド部２２１の第２方向ｙの両側から延出している。２つの第２吊リード部２２２は、被覆部２２２Ａおよび露出部２２２Ｂを有する。被覆部２２２Ａは、第２パッド部２２１につながり、かつ封止樹脂５０に覆われている。被覆部２２２Ａは、第１方向ｘに延びる区間を含む。露出部２２２Ｂは、被覆部２２２Ａにつながり、かつ封止樹脂５０から露出している。厚さ方向ｚに視て、露出部２２２Ｂは、第１方向ｘに沿って延びている。第２方向ｙに視て、露出部２２２Ｂはガルウィング状に屈曲している（図２および図４参照）。露出部２２２Ｂの表面には、たとえば錫めっきを施してもよい。
　支持部材２３には、図６および図７に示すように、絶縁素子１３が搭載されている。図２および図６に示すように、半導体装置Ａ１においては、支持部材２３は、第１方向ｘにおいて第１ダイパッド２１と第２ダイパッド２２との間に位置する。さらに半導体装置Ａ１においては、支持部材２３は、封止樹脂５０の第２方向ｙの両側から離れて位置する。支持部材２３は、封止樹脂５０に覆われている。
　図８に示すように、半導体装置Ａ１においては、支持部材２３の第１方向ｘの両側は、第１ダイパッド２１の第１パッド部２１１と、第２ダイパッド２２の第２パッド部２２１とに接している。これにより、支持部材２３は、第１パッド部２１１と第２パッド部２２１との隙間を埋めている。さらに支持部材２３の厚さ方向ｚの両側は、封止樹脂５０に接している。したがって、半導体装置Ａ１においては、支持部材２３は、第１ダイパッド２１、第２ダイパッド２２および封止樹脂５０に支持された構成をとる。
　図６および図７に示すように、支持部材２３は、厚さ方向ｚを向く搭載面２３Ａを有する。絶縁素子１３は、搭載面２３Ａに搭載されている。図８に示すように、支持部材２３の厚さｔは、第１ダイパッド２１の第１パッド部２１１、および第２ダイパッド２２の第２パッド部２２１の各々の厚さＴよりも薄い。搭載面２３Ａは、第１パッド部２１１の第１搭載面２１１Ａと、第２パッド部２２１の第２搭載面２２１Ａとにつながっている。
　図６および図７に示すように、支持部材２３の少なくとも一部が絶縁部２３１である。絶縁部２３１は、樹脂を含む材料からなる。当該樹脂は、たとえばエポキシ樹脂である。半導体装置Ａ１においては、支持部材２３の全体が絶縁部２３１となっている。
　接合層２９は、図６および図７に示すように、支持部材２３の搭載面２３Ａと、絶縁素子１３との間に介在している。絶縁素子１３は、接合層２９を介して搭載面２３Ａに接合されている。接合層２９は、電気絶縁性を有する。接合層２９は、たとえばエポキシ樹脂を含む材料からなる。
　複数の第１端子３１は、図１および図２に示すように、第１方向ｘの一方側に位置する。より具体的には、複数の第１端子３１は、第１方向ｘにおいて第１ダイパッド２１の第１パッド部２１１に対して、第２ダイパッド２２の第２パッド部２２１とは反対側に位置する。複数の第１端子３１は、第２方向ｙに沿って配列されている。複数の第１端子３１の少なくともいずれかは、第３ワイヤ４３を介して第１半導体素子１１に導通している。複数の第１端子３１は、複数の第１中間端子３１Ａ、および２つの第１側端子３１Ｂを含む。２つの第１側端子３１Ｂは、複数の第１中間端子３１Ａの第２方向ｙの両側に位置する。第２方向ｙにおいて、２つの第１側端子３１Ｂのいずれかと、当該第１側端子３１Ｂから最も近くに位置する第１中間端子３１Ａとの間には、第１ダイパッド２１の２つの第１吊リード部２１２のいずれかが位置する。
　図２および図６に示すように、複数の第１端子３１は、被覆部３１１および露出部３１２を有する。被覆部３１１は、封止樹脂５０に覆われている。２つの第１側端子３１Ｂの各々の被覆部３１１の第１方向ｘの寸法は、複数の第１中間端子３１Ａの各々の被覆部３１１の第１方向ｘの寸法よりも大きい。
　図２および図６に示すように、露出部３１２は、被覆部３１１につながり、かつ封止樹脂５０から露出している。厚さ方向ｚに視て、露出部３１２は、第１方向ｘに沿って延びている。第２方向ｙに視て、露出部３１２はガルウィング状に屈曲している。露出部３１２の形状は、第１ダイパッド２１の２つの第１吊リード部２１２の各々の露出部２１２Ｂの形状に等しい。露出部３１２の表面には、たとえば錫めっきを施してもよい。
　複数の第２端子３２は、図１および図２に示すように、第１方向ｘの他方側に位置する。より具体的には、複数の第２端子３２は、第１方向ｘにおいて第１ダイパッド２１の第１パッド部２１１に対して、複数の第１端子３１とは反対側に位置する。複数の第２端子３２は、第２方向ｙに沿って配列されている。複数の第２端子３２の少なくともいずれかは、第４ワイヤ４４を介して第２半導体素子１２に導通している。複数の第２端子３２は、複数の第２中間端子３２Ａ、および２つの第２側端子３２Ｂを含む。２つの第２側端子３２Ｂは、複数の第２中間端子３２Ａの第２方向ｙの両側に位置する。第２方向ｙにおいて、２つの第２側端子３２Ｂのいずれかと、当該第２側端子３２Ｂから最も近くに位置する第２中間端子３２Ａとの間には、第２ダイパッド２２の２つの第２吊リード部２２２のいずれかが位置する。
　図２および図６に示すように、複数の第２端子３２は、被覆部３２１および露出部３２２を有する。被覆部３２１は、封止樹脂５０に覆われている。２つの第２側端子３２Ｂの各々の被覆部３２１の第１方向ｘの寸法は、複数の第２中間端子３２Ａの各々の被覆部３２１の第１方向ｘの寸法よりも大きい。
　図２および図６に示すように、露出部３２２は、被覆部３２１につながり、かつ封止樹脂５０から露出している。厚さ方向ｚに視て、露出部３２２は、第１方向ｘに沿って延びている。図３に示すように、第２方向ｙに視て、露出部３２２はガルウィング状に屈曲している。露出部３２２の形状は、第２ダイパッド２２の２つの第２吊リード部２２２の各々の露出部２２２Ｂの形状に等しい。露出部３２２の表面には、たとえば錫めっきを施してもよい。
　複数の第１ワイヤ４１、複数の第２ワイヤ４２、複数の第３ワイヤ４３、および複数の第４ワイヤ４４は、複数の導電部材２０とともに、第１半導体素子１１、第２半導体素子１２および絶縁素子１３が所定の機能を果たすための導通経路を構成している。
　複数の第１ワイヤ４１は、図２および図６に示すように、第１半導体素子１１の複数の第１電極１１１と、複数の第１端子３１の被覆部３１１とに接合されている。これにより、複数の第１端子３１の少なくともいずれかは、第１半導体素子１１に導通している。さらに複数の第１ワイヤ４１の少なくともいずれかは、複数の第１電極１１１のいずれかと、第１ダイパッド２１の２つの第１吊リード部２１２の被覆部２１２Ａのいずれかとに接合されている。これにより、第１半導体素子１１は、２つの第１吊リード部２１２の少なくともいずれかに導通している。これにより、２つの第１吊リード部２１２の少なくともいずれかが第１半導体素子１１のグランド端子をなす。複数の第１ワイヤ４１の組成は、金（Ａｕ）を含む。この他、複数の第１ワイヤ４１の組成は、銅を含むものでもよい。
　複数の第２ワイヤ４２は、図２および図６に示すように、第２半導体素子１２の複数の第２電極１２１と、複数の第２端子３２の被覆部３２１とに接合されている。これにより、複数の第２端子３２の少なくともいずれかは、第２半導体素子１２に導通している。さらに、複数の第２ワイヤ４２の少なくともいずれかは、複数の第２電極１２１のいずれかと、第２ダイパッド２２の２つの第２吊リード部２２２の被覆部２２２Ａのいずれかとに接合されている。これにより、第２半導体素子１２は、２つの第２吊リード部２２２の少なくともいずれかに導通している。これにより、２つの第２吊リード部２２２の少なくともいずれかが第２半導体素子１２のグランド端子をなす。複数の第２ワイヤ４２の組成は、金を含む。この他、複数の第２ワイヤ４２の組成は、銅を含むものでもよい。
　複数の第３ワイヤ４３は、図２および図６に示すように、絶縁素子１３の複数の第１中継電極１３１と、第１半導体素子１１の複数の第１電極１１１とに接合されている。これにより、第１半導体素子１１と絶縁素子１３とが相互に導通している。複数の第３ワイヤ４３は、第２方向ｙに沿って配列されている。複数の第３ワイヤ４３は、第１ダイパッド２１の第１パッド部２１１と、支持部材２３との境界を跨いでいる。複数の第３ワイヤ４３の組成は、金を含む。
　複数の第４ワイヤ４４は、図２および図６に示すように、絶縁素子１３の複数の第２中継電極１３２と、第２半導体素子１２の複数の第２電極１２１とに接合されている。これにより、第２半導体素子１２と絶縁素子１３とが相互に導通している。複数の第４ワイヤ４４は、第２方向ｙに沿って配列されている。複数の第４ワイヤ４４は、支持部材２３と、第２ダイパッド２２の第２パッド部２２１との境界を跨いでいる。複数の第４ワイヤ４４の組成は、金を含む。
　封止樹脂５０は、図１に示すように、第１半導体素子１１、第２半導体素子１２および絶縁素子１３と、複数の導電部材２０の各々の少なくとも一部ずつとを覆っている。さらに封止樹脂５０は、複数の第１ワイヤ４１、複数の第２ワイヤ４２、複数の第３ワイヤ４３、および複数の第４ワイヤ４４を覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえばエポキシ樹脂を含む材料からなる。厚さ方向ｚに視て、封止樹脂５０は、矩形状である。
　図３～図５に示すように、封止樹脂５０は、頂面５１、底面５２、一対の第１側面５３、および一対の第２側面５４を有する。
　図３～図５に示すように、頂面５１および底面５２は、厚さ方向ｚにおいて互いに離れて位置する。頂面５１および底面５２は、厚さ方向ｚにおいて互いに反対側を向く。頂面５１および底面５２は、平坦（あるいは略平坦）である。
　図３～図５に示すように、一対の第１側面５３は、頂面５１および底面５２につながるとともに、第１方向ｘにおいて互いに離れて位置する。一対の第１側面５３のうち、第１方向ｘの一方側に位置する第１側面５３から、第１ダイパッド２１の２つの第１吊リード部２１２の露出部２１２Ｂと、複数の第１端子３１の露出部３１２とが露出している。一対の第１側面５３のうち、第１方向ｘの他方側に位置する第１側面５３から、第２ダイパッド２２の２つの第２吊リード部２２２の露出部２１２Ｂと、複数の第２端子３２の露出部３２２とが露出している。
　図３～図５に示すように、一対の第１側面５３は、第１上部５３１、第１下部５３２および第１中間部５３３を含む。第１上部５３１は、厚さ方向ｚの一方側が頂面５１につながり、かつ厚さ方向ｚの他方側が第１中間部５３３につながっている。第１上部５３１は、頂面５１に対して傾斜している。第１下部５３２は、厚さ方向ｚの一方側が底面５２につながり、かつ厚さ方向ｚの他方側が第１中間部５３３につながっている。第１下部５３２は、底面５２に対して傾斜している。第１中間部５３３は、厚さ方向ｚの一方側が第１上部５３１につながり、かつ厚さ方向ｚの他方側が第１下部５３２につながっている。第１中間部５３３の面内方向は、厚さ方向ｚおよび第２方向ｙである。厚さ方向ｚに視て、第１中間部５３３は、頂面５１および底面５２よりも外方に位置する。一対の第１側面５３の第１中間部５３３から、第１ダイパッド２１の２つの第１吊リード部２１２の露出部２１２Ｂと、第２ダイパッド２２の２つの第２吊リード部２２２の露出部２１２Ｂと、複数の第１端子３１の露出部３１２と、複数の第２端子３２の露出部３２２とが露出している。
　図３～図５に示すように、一対の第２側面５４は、頂面５１および底面５２につながるとともに、第２方向ｙにおいて互いに離れて位置する。図１に示すように、第１ダイパッド２１、第２ダイパッド２２、複数の第１端子３１、および複数の第２端子３２は、一対の第２側面５４から離れて位置する。
　図３～図５に示すように、一対の第２側面５４は、第２上部５４１、第２下部５４２および第２中間部５４３を含む。第２上部５４１は、厚さ方向ｚの一方側が頂面５１につながり、かつ厚さ方向ｚの他方側が第２中間部５４３につながっている。第２上部５４１は、頂面５１に対して傾斜している。第２下部５４２は、厚さ方向ｚの一方側が底面５２につながり、かつ厚さ方向ｚの他方側が第２中間部５４３につながっている。第２下部５４２は、底面５２に対して傾斜している。第２中間部５４３は、厚さ方向ｚの一方側が第２上部５４１につながり、かつ厚さ方向ｚの他方側が第２下部５４２につながっている。第２中間部５４３の面内方向は、厚さ方向ｚおよび第２方向ｙである。厚さ方向ｚに視て、第２中間部５４３は、頂面５１および底面５２よりも外方に位置する。
　インバータ装置におけるモータドライバ回路においては、ローサイド（低電位側）スイッチング素子と、ハイサイド（高電位側）スイッチング素子とを含むハーフブリッジ回路が構成されることが一般的である。以下の説明においては、これらのスイッチング素子がＭＯＳＦＥＴである場合を対象とする。ここで、ローサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにグランドとなっている。一方、ハイサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにハーフブリッジ回路の出力ノードにおける電位に相当する。ハイサイドスイッチング素子およびローサイドスイッチング素子の駆動に応じて出力ノードにおける電位は変化するため、ハイサイドスイッチング素子を駆動するゲートドライバの基準電位は変化する。ハイサイドスイッチング素子がオンの場合は、当該基準電位は、ハイサイドスイッチング素子のドレインに印加される電圧と等価（たとえば６００Ｖ以上）となる。半導体装置Ａ１においては、第１半導体素子１１のグランドと、第２半導体素子１２のグランドとは、分離された構成となっている。したがって、ハイサイドスイッチング素子を駆動するためのゲートドライバとして半導体装置Ａ１が使用される場合、第２半導体素子１２のグランドには、ハイサイドスイッチング素子のドレインに印加される電圧と等価な電圧が過渡的に印加される。
　次に、図１０～図１５に基づき、半導体装置Ａ１の支持部材２３の形成方法の一例について説明する。ここで、図１２～図１４の断面位置は、図８の断面位置と同一である。
　最初に、図１０に示すように、リードフレーム８０を覆う第１レジスト層８８をフォトリソグラフィパターニングにより形成する。図１０において、第１レジスト層８８をドットで示す。図１２に示すように、リードフレーム８０は、厚さ方向ｚにおいて互いに反対側を向く主面８０Ａおよび裏面８０Ｂを有する。第１レジスト層８８は、主面８０Ａを覆っている。第１レジスト層８８は、第１開口８８１を有する。第１開口８８１は、リードフレーム８０において支持部材２３が形成される領域に設けられる。第１開口８８１から主面８０Ａが露出する。
　図１０に示すように、リードフレーム８０は、複数のリード８１、枠部８２、２つの第１ダムバー８３、および２つの第２ダムバー８４を有する。これらのうち、複数のリード８１が、複数の導電部材２０に相当する。枠部８２は、複数のリード８１を囲んでいる。複数のリード８１は、枠部８２のうち第１方向ｘにおいて互いに離れて位置する領域につながっている。２つの第１ダムバー８３は、第１方向ｘにおいて互いに離れて位置し、かつ第２方向ｙに沿って延びている。２つの第１ダムバー８３のうち一方の第１ダムバー８３は、第１ダイパッド２１、および複数の第１端子３１に相当する複数のリード８１につながっている。２つの第１ダムバー８３のうち他方の第１ダムバー８３は、第２ダイパッド２２、および複数の第２端子３２に相当する複数のリード８１につながっている。
　図１０に示すように、２つの第２ダムバー８４は、厚さ方向ｚに視て第１レジスト層８８の第１開口８８１の隣に位置する。２つの第２ダムバー８４は、第２方向ｙにおいて互いに離れて位置し、かつ第１方向ｘに沿って延びている。第１ダイパッド２１の第１パッド部２１１に相当するリード８１と、第２ダイパッド２２の第２パッド部２２１に相当するリード８１との各々の第２方向の両側に２つの第２ダムバー８４がつながっている。
　次いで、図１１に示すように、支持部材２３の絶縁部２３１を形成する。図１１において、絶縁部２３１、および２つの第２ダムバー８４をハッチングで示す。絶縁部２３１は、第１ダイパッド２１の第１パッド部２１１に相当するリード８１と、第２ダイパッド２２の第２パッド部２２１に相当するリード８１と、２つの第２ダムバー８４とに囲まれる。絶縁部２３１は、図１２～図１４に示す段階を経て形成される。
　まず、図１２に示すように、第１レジスト層８８の第１開口８８１から露出したリードフレーム８０の主面８０Ａに対してハーフエッチング加工を施す。これにより、リードフレーム８０には、主面８０Ａから厚さ方向ｚに凹む凹部８０Ｃが形成される。次いで、図１３に示すように、絶縁部２３１をモールド成形により形成する。絶縁部２３１は、凹部８０Ｃを埋めるように形成される。最後に、図１４に示すように、リードフレーム８０の裏面８０Ｂを覆う第２レジスト層８９をフォトリソグラフィパターニングにより形成した後、第２レジスト層８９の第２開口８９１から露出した裏面８０Ｂに対してエッチング加工を施す。厚さ方向ｚに視て、第２開口８９１の位置、大きさおよび範囲は、第１レジスト層８８の第１開口８８１のそれらに等しい。図１４に示す段階において、厚さ方向ｚに視て絶縁部２３１に重なるリードフレーム８０の部位が除去され、かつ裏面８０Ｂから絶縁部２３１が露出する。以上の段階を経ることにより絶縁部２３１の形成が完了する。
　最後に、図１５に示すように、２つの第２ダムバー８４をエッチング加工により除去する。これにより、絶縁部２３１の第１方向ｘの両側が、第１ダイパッド２１の第１パッド部２１１に相当するリード８１と、第２ダイパッド２２の第２パッド部２２１に相当するリード８１とに支持される。以上により、半導体装置Ａ１の支持部材２３が得られる。
　次に、図１６に基づき、半導体装置Ａ１の変形例である半導体装置Ａ１１について説明する。図１６の断面位置は、図８の断面位置と同一である。
　図１６に示すように、支持部材２３は、厚さ方向ｚに積層された２つの層を含む。支持部材２３の全体の厚さｔは、第１ダイパッド２１の第１パッド部２１１、および第２ダイパッド２２の第２パッド部２２１の各々の厚さＴに等しい、あるいは厚さＴよりも厚い。支持部材２３の搭載面２３Ａは、第１パッド部２１１の第１搭載面２１１Ａと、第２パッド部２２１の第２搭載面２２１Ａとにつながっている。したがって、支持部材２３は、第１パッド部２１１と第２パッド部２２１との隙間を厚さ方向ｚの全体にわたって埋めている。
　半導体装置Ａ１１の支持部材２３は、図１４に示す第２レジスト層８９の第２開口８９１から露出したリードフレーム８０の裏面８０Ｂに対してエッチング加工を施す段階を経た後、図１３に示す段階と同様に支持部材２３の絶縁部２３１をモールド成形により再度形成することによって得られる。
　次に、半導体装置Ａ１の作用効果について説明する。
　半導体装置Ａ１は、第１方向ｘにおいて互いに離れて位置する第１ダイパッド２１および第２ダイパッド２２を含む複数の導電部材２０と、第１半導体素子１１と、第２半導体素子１２と、第１半導体素子１１および第２半導体素子１２を互いに絶縁する絶縁素子１３と、封止樹脂５０とを備える。半導体装置Ａ１は、絶縁素子１３が搭載された支持部材２３をさらに備える。支持部材２３は、樹脂を含む絶縁部２３１を有する。支持部材２３は、第１ダイパッド２１、第２ダイパッド２２および封止樹脂５０の少なくともいずれかに支持されている。本構成をとることにより、支持部材２３は、第１ダイパッド２１および第２ダイパッド２２に対して電気的にフローティングされたものとなる。これにより、第１半導体素子１１および第２半導体素子１２から絶縁素子１３に至る帯電したキャリアの移動が阻害される。したがって、半導体装置Ａ１によれば、複数の半導体素子（第１半導体素子１１および第２半導体素子１２）と絶縁素子１３との間の絶縁耐圧の向上を図ることが可能となる。
　半導体装置Ａ１においては、支持部材２３は、第１方向ｘにおいて第１ダイパッド２１と第２ダイパッド２２との間に位置している。これにより、第１半導体素子１１および第２半導体素子１２から絶縁素子１３に至るそれぞれの最短距離が比較的長く設定される。これにより、第１半導体素子１１および第２半導体素子１２から絶縁素子１３に至る帯電したキャリアの移動距離がより長くなるため、第１半導体素子１１および第２半導体素子１２と絶縁素子１３との間の絶縁耐圧の向上効果がより大きくなる。さらに半導体装置Ａ１においては、支持部材２３の全体が絶縁部２３１である。したがって、当該キャリアの移動がより効果的に阻害される。
　半導体装置Ａ１は、支持部材２３と絶縁素子１３との間に介在する接合層２９をさらに備える。接合層２９は、電気絶縁性を有することが好ましい。これにより、支持部材２３の上面（搭載面２３Ａ）から当該上面に対向する絶縁素子１３の下面に至る帯電したキャリアの移動が効果的に阻害される。
　絶縁素子１３は、第１送受信部１３３、第２送受信部１３４および中継部１３５を有する。厚さ方向ｚにおいて、中継部１３５は、第１送受信部１３３および第２送受信部１３４よりも支持部材２３の近くに位置する。本構成をとると、絶縁素子１３において、第１送受信部１３３と中継部１３５との間の電位差と、第２送受信部１３４と中継部１３５との電位差とをそれぞれ小さく設定できる。これにより、絶縁素子１３の絶縁耐圧の向上を図ることができる。さらに、支持部材２３の上面（搭載面２３Ａ）と、当該上面に対向する絶縁素子１３の下面との間の電位差が縮小される。したがって、支持部材２３と絶縁素子１３との間の絶縁耐圧の向上を効果的に図ることが可能となる。
　半導体装置Ａ１においては、複数の導電部材２０の各々の一部が、封止樹脂５０の一対の第１側面５３のいずれかから露出している。本構成は、第１ダイパッド２１の２つの第１吊リード部２１２が封止樹脂５０の第１方向ｘの一方側から露出し、かつ第２ダイパッド２２の２つの第２吊リード部２２２が封止樹脂５０の第１方向ｘの他方側から露出することにより得られる。これにより、複数の導電部材２０が封止樹脂５０の一対の第２側面５４から離れた配置構成をとることができる。したがって、半導体装置Ａ１の絶縁耐圧の向上を図ることができる。
　図１７～図１９に基づき、本開示の第２実施形態にかかる半導体装置Ａ２について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１７は、理解の便宜上、封止樹脂５０を透過しており、封止樹脂５０を想像線で示している。
　半導体装置Ａ２においては、第１ダイパッド２１および支持部材２３の構成が、先述した半導体装置Ａ１の当該構成と異なる。
　図１７および図１８に示すように、厚さ方向ｚに視て、支持部材２３は、第１ダイパッド２１の第１パッド部２１１に重なっている。支持部材２３は、第１パッド部２１１に接している。半導体装置Ａ２においては、支持部材２３の全体が絶縁部２３１となっている。
　図１９に示すように、第１ダイパッド２１の第１パッド部２１１には、第１搭載面２１１Ａから厚さ方向ｚに凹む凹部２１１Ｂが形成されている。支持部材２３は、凹部２１１Ｂに埋め込まれている。したがって、半導体装置Ａ２においては、支持部材２３は、第１ダイパッド２１に支持された構成をとる。
　図１７および図１８に示すように、複数の第３ワイヤ４３は、第１ダイパッド２１の第１パッド部２１１の上に位置する。複数の第４ワイヤ４４は、第１パッド部２１１と、第２ダイパッド２２の第２パッド部２２１との隙間を跨いでいる。
　次に、半導体装置Ａ２の支持部材２３の形成方法の一例について説明する。まず、図１０に示すリードフレーム８０の主面８０Ａを覆う第１レジスト層８８を形成する段階において、第１ダイパッド２１の第１パッド部２１１に相当するリード８１の部位の上に第１開口８８１を設ける。この場合において、第１ダイパッド２１に相当するリード８１と、第２ダイパッド２２に相当するリード８１とが、第１方向ｘにおいて互いに離れた状態となるようにリードフレーム８０を予め加工する。次いで、図１２に示す第１開口８８１から露出した主面８０Ａに対してハーフエッチング加工を施す段階を経ることによって、第１パッド部２１１に凹部２１１Ｂが形成される。次いで、図１３に示す支持部材２３の絶縁部２３１をモールド成形により形成する段階を経ることによって、凹部２１１Ｂに埋め込まれた絶縁部２３１が形成される。以上により、半導体装置Ａ２の支持部材２３が得られる。
　次に、半導体装置Ａ２の作用効果について説明する。
　半導体装置Ａ２は、第１方向ｘにおいて互いに離れて位置する第１ダイパッド２１および第２ダイパッド２２を含む複数の導電部材２０と、第１半導体素子１１と、第２半導体素子１２と、第１半導体素子１１および第２半導体素子１２を互いに絶縁する絶縁素子１３と、封止樹脂５０とを備える。半導体装置Ａ２は、絶縁素子１３が搭載された支持部材２３をさらに備える。支持部材２３は、樹脂を含む絶縁部２３１を有する。支持部材２３は、第１ダイパッド２１、第２ダイパッド２２および封止樹脂５０の少なくともいずれかに支持されている。したがって、半導体装置Ａ２によっても、複数の半導体素子（第１半導体素子１１および第２半導体素子１２）と絶縁素子１３との間の絶縁耐圧の向上を図ることが可能となる。さらに半導体装置Ａ２は、半導体装置Ａ１と共通する構成をとることにより、半導体装置Ａ１と同等の効果を奏する。
　半導体装置Ａ２においては、第１ダイパッド２１の第１パッド部２１１には、厚さ方向ｚに凹む凹部２１１Ｂが形成されている。支持部材２３は、凹部２１１Ｂに埋め込まれている。これにより、半導体装置Ａ２の支持部材２３の形成方法においては、図１４に示す第２レジスト層８９の第２開口８９１から露出したリードフレーム８０の裏面８０Ｂに対してエッチング加工を施す段階と、図１５に示す２つの第２ダムバー８４をエッチング加工により除去する段階とが不要になる。したがって、支持部材２３の形成にかかる工数を、半導体装置Ａ１の支持部材２３の形成にかかる工数よりも削減できる。
　図２０～図２２に基づき、本開示の第３実施形態にかかる半導体装置Ａ３について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２０は、理解の便宜上、封止樹脂５０を透過しており、封止樹脂５０を想像線で示している。
　半導体装置Ａ３においては、第２ダイパッド２２および支持部材２３の構成が、先述した半導体装置Ａ１の当該構成と異なる。
　図２０および図２１に示すように、厚さ方向ｚに視て、支持部材２３は、第２ダイパッド２２の第２パッド部２２１に重なっている。支持部材２３は、第２パッド部２２１に接している。半導体装置Ａ３においては、支持部材２３の全体が絶縁部２３１となっている。
　図２２に示すように、第２ダイパッド２２の第２パッド部２２１には、第２搭載面２２１Ａから厚さ方向ｚに凹む凹部２２１Ｂが形成されている。支持部材２３は、凹部２２１Ｂに埋め込まれている。したがって、半導体装置Ａ３においては、支持部材２３は、第２ダイパッド２２に支持された構成をとる。
　図２０および図２１に示すように、複数の第３ワイヤ４３は、第１ダイパッド２１の第１パッド部２１１と、第２ダイパッド２２の第２パッド部２２１との隙間を跨いでいる。複数の第４ワイヤ４４は、第２パッド部２２１の上に位置する。
　次に、半導体装置Ａ３の支持部材２３の形成方法の一例について説明する。まず、図１０に示すリードフレーム８０の主面８０Ａを覆う第１レジスト層８８を形成する段階において、第２ダイパッド２２の第２パッド部２２１に相当するリード８１の部位の上に第１開口８８１を設ける。この場合において、第１ダイパッド２１に相当するリード８１と、第２ダイパッド２２に相当するリード８１とが、第１方向ｘにおいて互いに離れた状態となるようにリードフレーム８０を予め加工する。次いで、図１２に示す第１開口８８１から露出した主面８０Ａに対してハーフエッチング加工を施す段階を経ることによって、第２パッド部２２１に凹部２２１Ｂが形成される。次いで、図１３に示す支持部材２３の絶縁部２３１をモールド成形により形成する段階を経ることによって、凹部２２１Ｂに埋め込まれた絶縁部２３１が形成される。以上により、半導体装置Ａ３の支持部材２３が得られる。
　次に、半導体装置Ａ３の作用効果について説明する。
　半導体装置Ａ３は、第１方向ｘにおいて互いに離れて位置する第１ダイパッド２１および第２ダイパッド２２を含む複数の導電部材２０と、第１半導体素子１１と、第２半導体素子１２と、第１半導体素子１１および第２半導体素子１２を互いに絶縁する絶縁素子１３と、封止樹脂５０とを備える。半導体装置Ａ３は、絶縁素子１３が搭載された支持部材２３をさらに備える。支持部材２３は、樹脂を含む絶縁部２３１を有する。支持部材２３は、第１ダイパッド２１、第２ダイパッド２２および封止樹脂５０の少なくともいずれかに支持されている。したがって、半導体装置Ａ３によっても、複数の半導体素子（第１半導体素子１１および第２半導体素子１２）と絶縁素子１３との間の絶縁耐圧の向上を図ることが可能となる。さらに半導体装置Ａ３は、半導体装置Ａ１と共通する構成をとることにより、半導体装置Ａ１と同等の効果を奏する。
　半導体装置Ａ３においては、第２ダイパッド２２の第２パッド部２２１には、厚さ方向ｚに凹む凹部２２１Ｂが形成されている。支持部材２３は、凹部２２１Ｂに埋め込まれている。これにより、半導体装置Ａ３の支持部材２３の形成方法は、先述した半導体装置Ａ２の支持部材２３の形成方法に準じたものとなる。したがって、支持部材２３の形成にかかる工数を、半導体装置Ａ１の支持部材２３の形成にかかる工数よりも削減できる。
　図２３および図２４に基づき、本開示の第４実施形態にかかる半導体装置Ａ４について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２３は、理解の便宜上、封止樹脂５０を透過している。図２３においては、透過した封止樹脂５０を想像線で示している。
　半導体装置Ａ４においては、支持部材２３の構成が先述した半導体装置Ａ１の当該構成と異なる。
　図２３および図２４に示すように、支持部材２３は、絶縁部２３１に支持された金属部２３２を含む。金属部２３２は、第１方向ｘにおいて第１ダイパッド２１と第２ダイパッド２２との間に位置する。絶縁素子１３は、金属部２３２の搭載面２３Ａに搭載されている。
　支持部材２３の金属部２３２は、図１０に示すリードフレーム８０の一部に相当する。このため、金属部２３２は、複数の導電部材２０と同じくリードフレーム８０から得られる。したがって、金属部２３２の組成は、複数の導電部材２０の組成と同一である。金属部２３２の厚さは、図８に示す第１ダイパッド２１の第１パッド部２１１、および第２ダイパッド２２の第２パッド部２２１の各々の厚さＴに等しい。
　図２３および図２４に示すように、支持部材２３の絶縁部２３１は、金属部２３２を間に挟んで位置する第１部２３１Ａおよび第２部２３１Ｂを有する。半導体装置Ａ４においては、第１部２３１Ａおよび第２部２３１Ｂは、第１方向ｘにおいて互いに離れて位置する。第１部２３１Ａは、第１ダイパッド２１の第１パッド部２１１に接している。第２部２３１Ｂは、第２ダイパッド２２の第２パッド部２２１に接している。したがって、半導体装置Ａ４においては、支持部材２３は、第１ダイパッド２１、第２ダイパッド２２および封止樹脂５０に支持された構成をとる。さらに金属部２３２は、第１部２３１Ａ、第２部２３１Ｂおよび封止樹脂５０に支持された構成をとる。複数の第３ワイヤ４３は、第１部２３１Ａを跨いでいる。複数の第４ワイヤ４４は、第２部２３１Ｂを跨いでいる。
　次に、図２５および図２６に基づき、半導体装置Ａ４の支持部材２３の形成方法の一例について説明する。
　図２５は、リードフレーム８０に支持部材２３の絶縁部２３１を形成した状態を示している。絶縁部２３１は、半導体装置Ａ１の絶縁部２３１と同様に図１２～図１４に示す段階を経て形成される。図２５において、絶縁部２３１の第１部２３１Ａおよび第２部２３１Ｂと、２つの第２ダムバー８４とをハッチングで示す。第１方向ｘにおける第１部２３１Ａと第２部２３１Ｂとの間には、支持部材２３の金属部２３２が形成される。第１ダイパッド２１の第１パッド部２１１に相当するリード８１と、第２ダイパッド２２の第２パッド部２２１に相当するリード８１と、金属部２３２との各々の第２方向の両側に２つの第２ダムバー８４がつながっている。
　図２５に示すように、絶縁部２３１の第１部２３１Ａは、第１ダイパッド２１の第１パッド部２１１に相当するリード８１と、金属部２３２と、２つの第２ダムバー８４とに囲まれる。絶縁部２３１の第２部２３１Ｂは、第２ダイパッド２２の第２パッド部２２１に相当するリード８１と、金属部２３２と、２つの第２ダムバー８４とに囲まれる。
　図２６は、２つの第２ダムバー８４をエッチング加工により除去した状態を示している。これにより、金属部２３２の第１方向ｘの両側が、絶縁部２３１の第１部２３１Ａおよび第２部２３１Ｂに支持される。さらに第１部２３１Ａは、第１ダイパッド２１の第１パッド部２１１に相当するリード８１に支持されるとともに、第２部２３１Ｂは、第２ダイパッド２２の第２パッド部２２１に相当するリード８１に支持される。以上により、半導体装置Ａ４の支持部材２３が得られる。
　次に、半導体装置Ａ４の作用効果について説明する。
　半導体装置Ａ４は、第１方向ｘにおいて互いに離れて位置する第１ダイパッド２１および第２ダイパッド２２を含む複数の導電部材２０と、第１半導体素子１１と、第２半導体素子１２と、第１半導体素子１１および第２半導体素子１２を互いに絶縁する絶縁素子１３と、封止樹脂５０とを備える。半導体装置Ａ４は、絶縁素子１３が搭載された支持部材２３をさらに備える。支持部材２３は、樹脂を含む絶縁部２３１を有する。支持部材２３は、第１ダイパッド２１、第２ダイパッド２２および封止樹脂５０の少なくともいずれかに支持されている。したがって、半導体装置Ａ４によっても、複数の半導体素子（第１半導体素子１１および第２半導体素子１２）と絶縁素子１３との間の絶縁耐圧の向上を図ることが可能となる。さらに半導体装置Ａ４は、半導体装置Ａ１と共通する構成をとることにより、半導体装置Ａ１と同等の効果を奏する。
　図２７～図３１に基づき、本開示の第５実施形態にかかる半導体装置Ａ５について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２７は、理解の便宜上、封止樹脂５０を透過しており、封止樹脂５０を想像線で示している。
　半導体装置Ａ５においては、支持部材２３の絶縁部２３１の構成が先述した半導体装置Ａ４の当該構成と異なる。
　図２７および図３１に示すように、支持部材２３の絶縁部２３１は、金属部２３２を間に挟んで位置する第１部２３１Ａおよび第２部２３１Ｂを有する。第１部２３１Ａおよび第２部２３１Ｂは、第２方向ｙにおいて互いに離れて位置する。これにより、半導体装置Ａ５においては、支持部材２３は、第１ダイパッド２１および第２ダイパッド２２から離れて位置する。したがって、半導体装置Ａ５においては、支持部材２３は、封止樹脂５０に支持された構成をとる。
　図３１に示すように、絶縁部２３１の第１部２３１Ａおよび第２部２３１Ｂは、第２方向ｙを向く端面２３Ｂを有する。図２９に示すように、封止樹脂５０の一対の第２側面５４のうち、第２方向ｙの一方側に位置する第２側面５４の第２中間部５４３から、第１部２３１Ａの端面２３Ｂが露出している。図２８に示すように、一対の第２側面５４のうち、第２方向ｙの他方側に位置する第２側面５４の第２中間部５４３から、第２部２３１Ｂの端面２３Ｂが露出している。したがって、半導体装置Ａ５おいては、封止樹脂５０の第２方向ｙの両側から第１部２３１Ａおよび第２部２３１Ｂのそれぞれが露出した構成をとる。
　図２７および図３０に示すように、複数の第３ワイヤ４３は、第１ダイパッド２１の第１パッド部２１１と、支持部材２３の金属部２３２との隙間を跨いでいる。複数の第４ワイヤ４４は、金属部２３２と、第２ダイパッド２２の第２パッド部２２１との隙間を跨いでいる。
　次に、図３２および図３３に基づき、半導体装置Ａ５の支持部材２３の形成方法の一例について説明する。
　図３２は、リードフレーム８０に支持部材２３の絶縁部２３１を形成した状態を示している。絶縁部２３１は、半導体装置Ａ１の絶縁部２３１と同様に図１２～図１４に示す段階を経て形成される。図３２において、絶縁部２３１の第１部２３１Ａおよび第２部２３１Ｂと、２つの第２ダムバー８４とをハッチングで示す。第２方向ｙにおける第１部２３１Ａと第２部２３１Ｂとの間には、支持部材２３の金属部２３２が形成される。２つの第２ダムバー８４は、第１方向ｘにおいて金属部２３２を間に挟んで位置し、かつ第２方向ｙに沿って延びている。２つの第２ダムバー８４の第２方向ｙの両側は、枠部８２につながっている。金属部２３２の第１方向ｘの両側に２つの第２ダムバー８４がつながっている。第１部２３１Ａおよび第２部２３１Ｂはそれぞれ、２つの第２ダムバー８４と、枠部８２と、金属部２３２とに囲まれる。
　図３３は、２つの第２ダムバー８４をエッチング加工により除去した状態を示している。これにより、金属部２３２の第２方向ｙの両側が、絶縁部２３１の第１部２３１Ａおよび第２部２３１Ｂに支持される。さらに第１部２３１Ａおよび第２部２３１Ｂは、枠部８２に支持される。金属部２３２、第１部２３１Ａおよび第２部２３１Ｂは、複数のリード８１から離れて位置する。以上により、半導体装置Ａ５の支持部材２３が得られる。
　次に、半導体装置Ａ５の作用効果について説明する。
　半導体装置Ａ５は、第１方向ｘにおいて互いに離れて位置する第１ダイパッド２１および第２ダイパッド２２を含む複数の導電部材２０と、第１半導体素子１１と、第２半導体素子１２と、第１半導体素子１１および第２半導体素子１２を互いに絶縁する絶縁素子１３と、封止樹脂５０とを備える。半導体装置Ａ５は、絶縁素子１３が搭載された支持部材２３をさらに備える。支持部材２３は、樹脂を含む絶縁部２３１を有する。支持部材２３は、第１ダイパッド２１、第２ダイパッド２２および封止樹脂５０の少なくともいずれかに支持されている。したがって、半導体装置Ａ５によっても、複数の半導体素子（第１半導体素子１１および第２半導体素子１２）と絶縁素子１３との間の絶縁耐圧の向上を図ることが可能となる。さらに半導体装置Ａ５は、半導体装置Ａ１と共通する構成をとることにより、半導体装置Ａ１と同等の効果を奏する。
　図３４～図３６に基づき、本開示の第６実施形態にかかる半導体装置Ａ６について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３４は、理解の便宜上、封止樹脂５０を透過しており、封止樹脂５０を想像線で示している。
　半導体装置Ａ６においては、支持部材２３の構成が先述した半導体装置Ａ１の当該構成と異なる。
　図３４および図３５に示すように、支持部材２３は、第１方向ｘにおいて第１ダイパッド２１と第２ダイパッド２２との間に位置し、かつ第１ダイパッド２１および第２ダイパッド２２から離れて位置する。したがって、半導体装置Ａ６においては、支持部材２３は、封止樹脂５０に支持された構成をとる。さらに半導体装置Ａ６においては、支持部材２３の全体が絶縁部２３１となっている。
　図３６に示すように、絶縁部２３１は、第２方向ｙを向く一対の端面２３Ｂを有する。封止樹脂５０の一対の第２側面５４のうち、第２方向ｙの一方側に位置する第２側面５４の第２中間部５４３から、一方の端面２３Ｂが露出している（図２９参照）。一対の第２側面５４のうち、第２方向ｙの他方側に位置する第２側面５４の第２中間部５４３から、他方の端面２３Ｂが露出している（図２８参照）。したがって、半導体装置Ａ６おいては、封止樹脂５０の第２方向ｙの両側から支持部材２３が露出した構成をとる。
　図３４および図３５に示すように、複数の第３ワイヤ４３は、第１ダイパッド２１の第１パッド部２１１と、支持部材２３との隙間を跨いでいる。複数の第４ワイヤ４４は、支持部材２３と、第２ダイパッド２２の第２パッド部２２１との隙間を跨いでいる。
　次に、図３７および図３８に基づき、半導体装置Ａ６の支持部材２３の形成方法の一例について説明する。
　図３７は、リードフレーム８０に支持部材２３の絶縁部２３１を形成した状態を示している。絶縁部２３１は、半導体装置Ａ１の絶縁部２３１と同様に図１２～図１４に示す段階を経て形成される。図３７において、絶縁部２３１、および２つの第２ダムバー８４をハッチングで示す。２つの第２ダムバー８４は、第１方向ｘにおいて絶縁部２３１を間に挟んで位置し、かつ第２方向ｙに沿って延びている。２つの第２ダムバー８４の第２方向ｙの両側は、枠部８２につながっている。絶縁部２３１は、２つの第２ダムバー８４と、枠部８２とに囲まれる。
　図３８は、２つの第２ダムバー８４をエッチング加工により除去した状態を示している。これにより、絶縁部２３１の第２方向ｙの両側が枠部８２に支持される。絶縁部２３１は、複数のリード８１から離れて位置する。以上により、半導体装置Ａ６の支持部材２３が得られる。
　次に、半導体装置Ａ６の作用効果について説明する。
　半導体装置Ａ６は、第１方向ｘにおいて互いに離れて位置する第１ダイパッド２１および第２ダイパッド２２を含む複数の導電部材２０と、第１半導体素子１１と、第２半導体素子１２と、第１半導体素子１１および第２半導体素子１２を互いに絶縁する絶縁素子１３と、封止樹脂５０とを備える。半導体装置Ａ６は、絶縁素子１３が搭載された支持部材２３をさらに備える。支持部材２３は、樹脂を含む絶縁部２３１を有する。支持部材２３は、第１ダイパッド２１、第２ダイパッド２２および封止樹脂５０の少なくともいずれかに支持されている。したがって、半導体装置Ａ６によっても、複数の半導体素子（第１半導体素子１１および第２半導体素子１２）と絶縁素子１３との間の絶縁耐圧の向上を図ることが可能となる。さらに半導体装置Ａ６は、半導体装置Ａ１と共通する構成をとることにより、半導体装置Ａ１と同等の効果を奏する。
　図３９～図４２に基づき、本開示の第７実施形態にかかる半導体装置Ａ７について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３９は、理解の便宜上、封止樹脂５０を透過しており、封止樹脂５０を想像線で示している。
　半導体装置Ａ７においては、絶縁素子１３の構成が、先述した半導体装置Ａ１の当該構成と異なる。半導体装置Ａ７は、複数の第５ワイヤ４５をさらに備える。
　図３９～図４１に示すように、絶縁素子１３は、互いに離れて位置する第１絶縁素子１３Ａおよび第２絶縁素子１３Ｂを含む。半導体装置Ａ７においては、第１絶縁素子１３Ａおよび第２絶縁素子１３Ｂは、第１絶縁素子１３Ａが第２絶縁素子１３Ｂよりも第１半導体素子１１の近くになるように第１方向ｘにおいて互いに離れて位置する。第１絶縁素子１３Ａおよび第２絶縁素子１３Ｂは、接合層２９を介して支持部材２３の搭載面２３Ａに接合されている。半導体装置Ａ７においては、接合層２９は一体となっている。この他、接合層２９は、第１絶縁素子１３Ａおよび第２絶縁素子１３Ｂと同様に互いに分離した構成でもよい。
　図４０および図４１に示すように、第１絶縁素子１３Ａは、複数の第１中継電極１３１、および複数の第２中継電極１３２を有する。複数の第３ワイヤ４３は、複数の第１中継電極１３１と、第１半導体素子１１の複数の第１電極１１１とに接合されている。したがって、複数の第１中継電極１３１は、第１半導体素子１１に導通している。
　図４２に示すように、第１絶縁素子１３Ａは、第１送受信部１３３および第２送受信部１３４を有する。半導体装置Ａ７においては、第１送受信部１３３および第２送受信部１３４は、インダクタである。第１送受信部１３３および第２送受信部１３４は、厚さ方向ｚにおいて互いに離れて位置する。第１絶縁素子１３Ａにおいては、第１送受信部１３３と第２送受信部１３４との間には、二酸化ケイ素などからなる誘電体層（図示略）が介在している。第１送受信部１３３は、複数の第１中継電極１３１に導通している。したがって、第１送受信部１３３は、第１半導体素子１１に導通している。第２送受信部１３４は、第１送受信部１３３との信号を送受信する。第２送受信部１３４は、複数の第２中継電極１３２に導通している。厚さ方向ｚにおいて、第２送受信部１３４は、第１送受信部１３３よりも支持部材２３の近くに位置する。
　図４０および図４１に示すように、第２絶縁素子１３Ｂは、複数の第３中継電極１３６、および複数の第４中継電極１３７を有する。複数の第４ワイヤ４４は、複数の第４中継電極１３７と、第２半導体素子１２の複数の第２電極１２１とに接合されている。したがって、複数の第４中継電極１３７は、第２半導体素子１２に導通している。
　図４２に示すように、第２絶縁素子１３Ｂは、第３送受信部１３８および第４送受信部１３９を有する。半導体装置Ａ７においては、第３送受信部１３８および第４送受信部１３９は、インダクタである。第３送受信部１３８および第４送受信部１３９は、厚さ方向ｚにおいて互いに離れて位置する。第２絶縁素子１３Ｂにおいては、第３送受信部１３８と第４送受信部１３９との間には、二酸化ケイ素などからなる誘電体層（図示略）が介在している。第４送受信部１３９は、複数の第４中継電極１３７に導通している。したがって、第４送受信部１３９は、第２半導体素子１２に導通している。第３送受信部１３８は、第４送受信部１３９との信号を送受信する。第３送受信部１３８は、複数の第３中継電極１３６に導通している。厚さ方向ｚにおいて、第３送受信部１３８は、第４送受信部１３９よりも支持部材２３の近くに位置する。
　図４０および図４１に示すように、複数の第５ワイヤ４５は、第２絶縁素子１３Ｂの複数の第３中継電極１３６と、第１絶縁素子１３Ａの複数の第２中継電極１３２とに接合されている。複数の第５ワイヤ４５の組成は、金を含む。これにより、複数の第２中継電極１３２と、複数の第３中継電極１３６とは、互いに導通している。したがって、第２絶縁素子１３Ｂの第３送受信部１３８は、第１絶縁素子１３Ａの第２送受信部１３４に導通している。このため、第３送受信部１３８の電位は、第２送受信部１３４の電位に等しい。以上より、第２送受信部１３４および第３送受信部１３８の電位は、第１絶縁素子１３Ａの第１送受信部１３３の電位と、第２絶縁素子１３Ｂの第４送受信部１３９の電位との間の値をとる。
　第１絶縁素子１３Ａおよび第２絶縁素子１３Ｂが搭載される支持部材２３の構成は、半導体装置Ａ１の支持部材２３の構成と同様である。この他、第１絶縁素子１３Ａおよび第２絶縁素子１３Ｂが搭載される支持部材２３の構成は、先述した半導体装置Ａ２～半導体装置Ａ６の各々の支持部材２３の構成と同様にしてもよい。
　次に、半導体装置Ａ７の作用効果について説明する。
　半導体装置Ａ７は、第１方向ｘにおいて互いに離れて位置する第１ダイパッド２１および第２ダイパッド２２を含む複数の導電部材２０と、第１半導体素子１１と、第２半導体素子１２と、第１半導体素子１１および第２半導体素子１２を互いに絶縁する絶縁素子１３と、封止樹脂５０とを備える。半導体装置Ａ７は、絶縁素子１３が搭載された支持部材２３をさらに備える。支持部材２３は、樹脂を含む絶縁部２３１を有する。支持部材２３は、第１ダイパッド２１、第２ダイパッド２２および封止樹脂５０の少なくともいずれかに支持されている。したがって、半導体装置Ａ７によっても、複数の半導体素子（第１半導体素子１１および第２半導体素子１２）と絶縁素子１３との間の絶縁耐圧の向上を図ることが可能となる。さらに半導体装置Ａ７は、半導体装置Ａ１と共通する構成をとることにより、半導体装置Ａ１と同等の効果を奏する。
　半導体装置Ａ７の絶縁素子１３は、互いに離れて位置する第１絶縁素子１３Ａおよび第２絶縁素子１３Ｂを含む。第１絶縁素子１３Ａは、第１送受信部１３３および第２送受信部１３４を有する。第２絶縁素子１３Ｂは、第３送受信部１３８および第４送受信部１３９を有する。第３送受信部１３８は、第２送受信部１３４に導通している。厚さ方向ｚにおいて、第２送受信部１３４および第３送受信部１３８は、第１送受信部１３３および第４送受信部１３９よりも支持部材２３の近くに位置する。これにより、第１絶縁素子１３Ａにおいて、第１送受信部１３３と第２送受信部１３４との間の電位差を小さく設定できる。あわせて、第２絶縁素子１３Ｂにおいて、第３送受信部１３８と第４送受信部１３９との電位差を小さく設定できる。すなわち、第１絶縁素子１３Ａおよび第２絶縁素子１３Ｂの各々に発生する電位差が縮小される。さらに、支持部材２３の上面（搭載面２３Ａ）と、当該上面に対向する絶縁素子１３の下面との間の電位差も縮小される。したがって、支持部材２３と絶縁素子１３との間の絶縁耐圧の向上を効果的に図ることが可能となる。さらに半導体装置Ａ７においては、半導体装置Ａ１と異なり、中継部１３５を絶縁素子１３に設けることが不要である。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　第１ダイパッドおよび第２ダイパッドを含む複数の導電部材と、
　前記第１ダイパッドに搭載された第１半導体素子と、
　前記第２ダイパッドに搭載された第２半導体素子と、
　前記第１半導体素子と前記第２半導体素子とに電気的に接続され、かつ前記第１半導体素子および前記第２半導体素子を互いに絶縁する絶縁素子と、
　前記第１半導体素子、前記第２半導体素子および前記絶縁素子と、前記複数の導電部材の各々の少なくとも一部と、を覆う封止樹脂と、
　少なくとも一部が樹脂を含む絶縁部であるとともに、前記絶縁素子が搭載された支持部材と、備え、
　前記第１ダイパッドおよび前記第２ダイパッドは、前記第１半導体素子の厚さ方向に対して直交する第１方向において互いに離れて位置しており、
　前記支持部材は、前記第１ダイパッド、前記第２ダイパッドおよび前記封止樹脂の少なくともいずれかに支持されている、半導体装置。
　付記２．
　前記支持部材は、前記第１ダイパッドおよび前記第２ダイパッドの少なくともいずれかに接している、付記１に記載の半導体装置。
　付記３．
　前記支持部材は、前記第１方向において前記第１ダイパッドと前記第２ダイパッドとの間に位置しており、
　前記支持部材は、前記第１ダイパッドおよび前記第２ダイパッドに支持されている、付記２に記載の半導体装置。
　付記４．
　前記第１ダイパッドには、前記厚さ方向に凹む凹部が形成され、
　前記支持部材は、前記凹部に埋め込まれている、付記２に記載の半導体装置。
　付記５．
　前記第２ダイパッドには、前記厚さ方向に凹む凹部が形成され、
　前記支持部材は、前記凹部に埋め込まれている、付記２に記載の半導体装置。
　付記６．
　前記支持部材は、前記第１方向において前記第１ダイパッドと前記第２ダイパッドとの間に位置するとともに、前記絶縁部に支持された金属部を含み、
　前記金属部の組成は、前記複数の導電部材の組成と同一であり、
　前記絶縁素子は、前記金属部に搭載されており、
　前記絶縁部は、前記金属部を間に挟んで位置する第１部および第２部を有する、付記１に記載の半導体装置。
　付記７．
　前記第１部および前記第２部は、前記第１方向において互いに離れて位置しており、
　前記第１部は、前記第１ダイパッドに接しており、
　前記第２部は、前記第２ダイパッドに接している、付記６に記載の半導体装置。
　付記８．
　前記第１部および前記第２部は、前記厚さ方向および前記第１方向に対して直交する第２方向において互いに離れて位置しており、
　前記封止樹脂の前記第２方向の両側から前記第１部および前記第２部のそれぞれが露出している、付記６に記載の半導体装置。
　付記９．
　前記支持部材は、前記第１方向において前記第１ダイパッドと前記第２ダイパッドとの間に位置し、かつ前記第１ダイパッドおよび前記第２ダイパッドから離れて位置しており、
　前記封止樹脂の前記厚さ方向および前記第１方向に対して直交する第２方向の両側から前記支持部材が露出している、付記１に記載の半導体装置。
　付記１０．
　前記複数の導電部材は、前記封止樹脂の前記第１方向の一方側から露出する複数の第１端子と、前記封止樹脂の前記第１方向の他方側から露出する複数の第２端子と、を含み、
　前記第１半導体素子は、前記複数の第１端子に導通しており、
　前記第２半導体素子は、前記複数の第２端子に導通している、付記１ないし９のいずれかに記載の半導体装置。
　付記１１．
　前記複数の第１端子、および前記複数の第２端子は、それぞれ前記厚さ方向および前記第１方向に対して直交する第２方向に沿って配列されている、付記１０に記載の半導体装置。
　付記１２．
　前記第１ダイパッドは、前記第１半導体素子が搭載される第１パッド部と、前記第１パッド部の前記第２方向の両側につながる２つの第１吊リード部と、を有し、
　前記２つの第１吊リード部は、前記封止樹脂の前記第１方向の一方側から露出している、付記１１に記載の半導体装置。
　付記１３．
　前記第２ダイパッドは、前記第２半導体素子が搭載される第２パッド部と、前記第２パッド部の前記第２方向の両側につながる２つの第２吊リード部と、を有し、
　前記２つの第２吊リード部は、前記封止樹脂の前記第１方向の他方側から露出している、付記１２に記載の半導体装置。
　付記１４．
　前記絶縁素子は、インダクティブ型およびキャパシティブ型のいずれかである、付記１ないし１３のいずれかに記載の半導体装置。
　付記１５．
　前記絶縁素子は、前記第１半導体素子に導通する第１送受信部と、前記第２半導体素子に導通する第２送受信部と、前記第１送受信部と前記第２送受信部との間の信号を送受信する中継部と、を有し、
　前記厚さ方向において、前記中継部は、前記第１送受信部および前記第２送受信部よりも前記支持部材の近くに位置する、付記１４に記載の半導体装置。
　付記１６．
　前記絶縁素子は、互いに離れて位置する第１絶縁素子および第２絶縁素子を含み、
　前記第１絶縁素子は、前記第１半導体素子に導通する第１送受信部と、前記第１送受信部との信号を送受信する第２送受信部と、を有し、
　前記第２絶縁素子は、前記第２送受信部に導通する第３送受信部と、前記第２半導体素子に導通し、かつ前記第３送受信部との信号を送受信する第４送受信部と、を有し、
　前記厚さ方向において、前記第２送受信部および前記第３送受信部は、前記第１送受信部および前記第４送受信部よりも前記支持部材の近くに位置する、付記１４に記載の半導体装置。
　付記１７．
　前記支持部材と前記絶縁素子との間に介在する接合層をさらに備え、
　前記接合層は、電気絶縁性を有する、付記１ないし１６のいずれかに記載の半導体装置。
Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７：半導体装置
１１：第１半導体素子　　　１１１：第１電極
１２：第２半導体素子　　　１２１：第２電極
１３：絶縁素子　　　１３Ａ：第１絶縁素子
１３Ｂ：第２絶縁素子　　　１３１：第１中継電極
１３２：第２中継電極　　　１３３：第１送受信部
１３４：第２送受信部　　　１３５：中継部
１３６：第３中継電極　　　１３７：第４中継電極
１３８：第３送受信部　　　１３９：第４送受信部
２０：導電部材　　　２１：第１ダイパッド
２１１：第１パッド部　　　２１１Ａ：第１搭載面
２１１Ｂ：凹部　　　２１２：第１吊リード部
２１２Ａ：被覆部　　　２１２Ｂ：露出部
２２：第２ダイパッド　　　２２１：第２パッド部
２２１Ａ：第２搭載面　　　２２１Ｂ：凹部
２２２：第２吊リード部　　　２２２Ａ：被覆部
２２２Ｂ：露出部　　　２３：支持部材
２３Ａ：搭載面　　　２３Ｂ：端面
２３１：絶縁部　　　２３１Ａ：第１部
２３１Ｂ：第２部　　　２３２：金属部
２９：接合層　　　３１：第１端子
３１Ａ：第１中間端子　　　３１Ｂ：第１側端子
３１１：被覆部　　　３１２：露出部
３２：第２端子　　　３２Ａ：第２中間端子
３２Ｂ：第２側端子　　　３２１：被覆部
３２２：露出部　　　４１：第１ワイヤ
４２：第２ワイヤ　　　４３：第３ワイヤ
４４：第４ワイヤ　　　４５：第５ワイヤ
５０：封止樹脂　　　５１：頂面
５２：底面　　　５３：第１側面
５３１：第１上部　　　５３２：第１下部
５３３：第１中間部　　　５４：第２側面
５４１：第２上部　　　５４２：第２下部
５４３：第２中間部　　　８０：リードフレーム
８０Ａ：主面　　　８０Ｂ：裏面
８０Ｃ：凹部　　　８１：リード
８２：枠部　　　８３：第１ダムバー
８４：第２ダムバー　　　８８：第１レジスト層
８８１：第１開口　　　８９：第２レジスト層
８９１：第２開口　　　ｚ：厚さ方向
ｘ：第１方向　　　ｙ：第２方向

Claims (17)

  1. 　第１ダイパッドおよび第２ダイパッドを含む複数の導電部材と、
    　前記第１ダイパッドに搭載された第１半導体素子と、
    　前記第２ダイパッドに搭載された第２半導体素子と、
    　前記第１半導体素子と前記第２半導体素子とに電気的に接続され、かつ前記第１半導体素子および前記第２半導体素子を互いに絶縁する絶縁素子と、
    　前記第１半導体素子、前記第２半導体素子および前記絶縁素子と、前記複数の導電部材の各々の少なくとも一部と、を覆う封止樹脂と、
    　少なくとも一部が樹脂を含む絶縁部であるとともに、前記絶縁素子が搭載された支持部材と、を備え、
    　前記第１ダイパッドおよび前記第２ダイパッドは、前記第１半導体素子の厚さ方向に対して直交する第１方向において互いに離れて位置しており、
    　前記支持部材は、前記第１ダイパッド、前記第２ダイパッドおよび前記封止樹脂の少なくともいずれかに支持されている、半導体装置。
  2. 　前記支持部材は、前記第１ダイパッドおよび前記第２ダイパッドの少なくともいずれかに接している、請求項１に記載の半導体装置。
  3. 　前記支持部材は、前記第１方向において前記第１ダイパッドと前記第２ダイパッドとの間に位置しており、
    　前記支持部材は、前記第１ダイパッドおよび前記第２ダイパッドに支持されている、請求項２に記載の半導体装置。
  4. 　前記第１ダイパッドには、前記厚さ方向に凹む凹部が形成され、
    　前記支持部材は、前記凹部に埋め込まれている、請求項２に記載の半導体装置。
  5. 　前記第２ダイパッドには、前記厚さ方向に凹む凹部が形成され、
    　前記支持部材は、前記凹部に埋め込まれている、請求項２に記載の半導体装置。
  6. 　前記支持部材は、前記第１方向において前記第１ダイパッドと前記第２ダイパッドとの間に位置するとともに、前記絶縁部に支持された金属部を含み、
    　前記金属部の組成は、前記複数の導電部材の組成と同一であり、
    　前記絶縁素子は、前記金属部に搭載されており、
    　前記絶縁部は、前記金属部を間に挟んで位置する第１部および第２部を有する、請求項１に記載の半導体装置。
  7. 　前記第１部および前記第２部は、前記第１方向において互いに離れて位置しており、
    　前記第１部は、前記第１ダイパッドに接しており、
    　前記第２部は、前記第２ダイパッドに接している、請求項６に記載の半導体装置。
  8. 　前記第１部および前記第２部は、前記厚さ方向および前記第１方向に対して直交する第２方向において互いに離れて位置しており、
    　前記封止樹脂の前記第２方向の両側から前記第１部および前記第２部のそれぞれが露出している、請求項６に記載の半導体装置。
  9. 　前記支持部材は、前記第１方向において前記第１ダイパッドと前記第２ダイパッドとの間に位置し、かつ前記第１ダイパッドおよび前記第２ダイパッドから離れて位置しており、
    　前記封止樹脂の前記厚さ方向および前記第１方向に対して直交する第２方向の両側から前記支持部材が露出している、請求項１に記載の半導体装置。
  10. 　前記複数の導電部材は、前記封止樹脂の前記第１方向の一方側から露出する複数の第１端子と、前記封止樹脂の前記第１方向の他方側から露出する複数の第２端子と、を含み、
    　前記第１半導体素子は、前記複数の第１端子に導通しており、
    　前記第２半導体素子は、前記複数の第２端子に導通している、請求項１ないし９のいずれかに記載の半導体装置。
  11. 　前記複数の第１端子、および前記複数の第２端子は、それぞれ前記厚さ方向および前記第１方向に対して直交する第２方向に沿って配列されている、請求項１０に記載の半導体装置。
  12. 　前記第１ダイパッドは、前記第１半導体素子が搭載される第１パッド部と、前記第１パッド部の前記第２方向の両側につながる２つの第１吊リード部と、を有し、
    　前記２つの第１吊リード部は、前記封止樹脂の前記第１方向の一方側から露出している、請求項１１に記載の半導体装置。
  13. 　前記第２ダイパッドは、前記第２半導体素子が搭載される第２パッド部と、前記第２パッド部の前記第２方向の両側につながる２つの第２吊リード部と、を有し、
    　前記２つの第２吊リード部は、前記封止樹脂の前記第１方向の他方側から露出している、請求項１２に記載の半導体装置。
  14. 　前記絶縁素子は、インダクティブ型およびキャパシティブ型のいずれかである、請求項１ないし１３のいずれかに記載の半導体装置。
  15. 　前記絶縁素子は、前記第１半導体素子に導通する第１送受信部と、前記第２半導体素子に導通する第２送受信部と、前記第１送受信部と前記第２送受信部との間の信号を送受信する中継部と、を有し、
    　前記厚さ方向において、前記中継部は、前記第１送受信部および前記第２送受信部よりも前記支持部材の近くに位置する、請求項１４に記載の半導体装置。
  16. 　前記絶縁素子は、互いに離れて位置する第１絶縁素子および第２絶縁素子を含み、
    　前記第１絶縁素子は、前記第１半導体素子に導通する第１送受信部と、前記第１送受信部との信号を送受信する第２送受信部と、を有し、
    　前記第２絶縁素子は、前記第２送受信部に導通する第３送受信部と、前記第２半導体素子に導通し、かつ前記第３送受信部との信号を送受信する第４送受信部と、を有し、
    　前記厚さ方向において、前記第２送受信部および前記第３送受信部は、前記第１送受信部および前記第４送受信部よりも前記支持部材の近くに位置する、請求項１４に記載の半導体装置。
  17. 　前記支持部材と前記絶縁素子との間に介在する接合層をさらに備え、
    　前記接合層は、電気絶縁性を有する、請求項１ないし１６のいずれかに記載の半導体装置。
PCT/JP2022/012573 2021-04-16 2022-03-18 半導体装置 WO2022220013A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112022001273.0T DE112022001273T5 (de) 2021-04-16 2022-03-18 Halbleiterbauteil
JP2023514536A JPWO2022220013A1 (ja) 2021-04-16 2022-03-18
CN202280028447.2A CN117136434A (zh) 2021-04-16 2022-03-18 半导体器件
US18/480,233 US20240030105A1 (en) 2021-04-16 2023-10-03 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-069749 2021-04-16
JP2021069749 2021-04-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/480,233 Continuation US20240030105A1 (en) 2021-04-16 2023-10-03 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2022220013A1 true WO2022220013A1 (ja) 2022-10-20

Family

ID=83640578

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/012573 WO2022220013A1 (ja) 2021-04-16 2022-03-18 半導体装置

Country Status (5)

Country Link
US (1) US20240030105A1 (ja)
JP (1) JPWO2022220013A1 (ja)
CN (1) CN117136434A (ja)
DE (1) DE112022001273T5 (ja)
WO (1) WO2022220013A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117105A (ja) * 1997-06-10 1999-01-22 Samsung Electron Co Ltd エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法
JP2001110986A (ja) * 1999-09-13 2001-04-20 Fairchild Korea Semiconductor Kk マルチチップパッケージ構造をもつ電力素子及びその製造方法
JP2013239479A (ja) * 2012-05-11 2013-11-28 Denso Corp 半導体装置
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117105A (ja) * 1997-06-10 1999-01-22 Samsung Electron Co Ltd エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法
JP2001110986A (ja) * 1999-09-13 2001-04-20 Fairchild Korea Semiconductor Kk マルチチップパッケージ構造をもつ電力素子及びその製造方法
JP2013239479A (ja) * 2012-05-11 2013-11-28 Denso Corp 半導体装置
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2022220013A1 (ja) 2022-10-20
US20240030105A1 (en) 2024-01-25
CN117136434A (zh) 2023-11-28
DE112022001273T5 (de) 2023-12-21

Similar Documents

Publication Publication Date Title
US20200066619A1 (en) Semiconductor device
KR101116197B1 (ko) 반도체 장치 및 전원 시스템
WO2022202129A1 (ja) 半導体装置
US11798870B2 (en) Semiconductor device
US20240047438A1 (en) Semiconductor equipment
WO2022220013A1 (ja) 半導体装置
WO2022209584A1 (ja) 半導体装置
CN116472610A (zh) 半导体器件
WO2023095659A1 (ja) 半導体装置
WO2022196294A1 (ja) 半導体装置
WO2024135356A1 (ja) 半導体装置
WO2023176370A1 (ja) 半導体素子および半導体装置
WO2023223843A1 (ja) 半導体装置
WO2022176690A1 (ja) 半導体装置、半導体装置の設計方法および半導体装置の製造方法
WO2024202966A1 (ja) 半導体装置
WO2023136056A1 (ja) 半導体装置
WO2023095745A1 (ja) 半導体装置
WO2024195480A1 (ja) 半導体装置
WO2022168606A1 (ja) 半導体装置
WO2022158304A1 (ja) 半導体装置
US20230335529A1 (en) Semiconductor device
US20230402353A1 (en) Semiconductor device
WO2023140042A1 (ja) 半導体装置
WO2022168674A1 (ja) ゲートドライバ、絶縁モジュール、低圧回路ユニット、および高圧回路ユニット
US20240363606A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22787939

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023514536

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112022001273

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22787939

Country of ref document: EP

Kind code of ref document: A1