JPH1117105A - エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法 - Google Patents

エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法

Info

Publication number
JPH1117105A
JPH1117105A JP34547897A JP34547897A JPH1117105A JP H1117105 A JPH1117105 A JP H1117105A JP 34547897 A JP34547897 A JP 34547897A JP 34547897 A JP34547897 A JP 34547897A JP H1117105 A JPH1117105 A JP H1117105A
Authority
JP
Japan
Prior art keywords
molding compound
pad
epoxy molding
prototype
compound pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34547897A
Other languages
English (en)
Other versions
JP3729628B2 (ja
Inventor
Jihaku Nan
時栢 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1117105A publication Critical patent/JPH1117105A/ja
Application granted granted Critical
Publication of JP3729628B2 publication Critical patent/JP3729628B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 充分な絶縁耐圧が保持でき、低い製造費用で
生産できる半導体パッケージ構造と、ＥＭＣパッドを利
用して半導体パッケージを製造する方法を提供する。 【解決手段】 ダイパッド５上に導電性接着剤４を介在
して付着された第１半導体チップと、ダイパッド５上に
第１絶縁性接着剤を介在して付着されたＥＭＣパッド
６’と、その上に第２絶縁性接着剤７’を介在して付着
された第２半導体チップとを含み、所定量のＥＭＣタブ
レットをプリベークする段階と、ダイを利用してタブレ
ットを加圧して所定厚さのＥＭＣパッド原型を成形する
段階と、それを冷却させる段階と、その厚さと内部のボ
イド生成を検査する段階と、構成材料間が完全反応する
ようにＥＭＣパッド原型を硬化させる段階と、それを所
定大きさでソーイングする段階とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
(Package)構造に係り、より詳細にはMOSFETと制御ＩＣ
が一つで統合された半導体パッケージで制御ＩＣをＥＭ
Ｃ(Epoxy MoldingCompound)パッド(Pad)を介在してリー
ドフレーム(Lead Frame)に付着した半導体パッケージ構
造とエポキシモールディングコンパウンドパッドを製造
する方法に関するものである。
【０００２】
【従来の技術】電子製品の軽量薄形化によって半導体の
部品数を減少させた高密度の実装パッケージの開発が進
行されている。ＳＭＰＳ(Switched Mode Power Supply)
もその中で一つの方法として、動作時の電力量と発熱量
が多い半導体素子、即ち、パワートランジスタ(Power T
ransistor)で使用されるＭＯＳＦＥＴとこれを制御する
ためのＩＣを一つのパッケージに統合させて密封する。
【０００３】これのためには、スイッチング素子（ＭＯ
ＳＦＥＴ）と制御ＩＣがパッケージ内のワイヤボンディ
ング(Wire Bonding)でコミュニケーション(Communicati
on)されて、周辺部品の機能を制御ＩＣに挿入するよう
に設計を補完して、スイッチング素子と制御ＩＣが一つ
のパッケージ内に搭載されるようにパッケージを開発す
る必要がある。
【０００４】特にパッケージ開発において、制御ICはス
イッチング素子であるＭＯＳＦＥＴのドレイン（Ｄｒａ
ｉｎ）との短絡を防止するため絶縁接着剤を使用しなけ
ればならない。従来このような絶縁性接着剤の絶縁耐圧
を向上させるため多様な方法が提案されてきた。
【０００５】図４，５，６は、各々、本願発明者により
出願された従来の半導体パッケージの実施例を示す断面
図である。図４を参照すると、まず、ウェハ（Ｗａｆｅ
ｒ）状態でウェハの後面に、窒化膜(ＳｉｘNｙ: 図示せ
ず)、例えば、Ｓｉ３N４を２〜５ミクロン程度の厚さで
塗布する。通常１回塗布時ごと１ミクロン程度の厚さを
持つから、所望する厚さになるように塗布回数を加減す
る。
【０００６】次に、前記ウェハを個別制御ＩＣ１で切断
した後、ダイパッド（Ｄｉｅ Ｐａｄ）５上にＭＯＳＦ
ＥＴ２をソルダ(Solder)接着剤４で付着して制御ＩＣ１
を絶縁エポキシ接着剤３を利用して付着した状態で、Ｍ
ＯＳＦＥＴ２と制御ＩＣ１との間と、ＭＯＳＦＥＴ２と
インナリード(Inner Lead)との間及び制御ＩＣ１とイン
ナリードとの間に金属ワイヤでワイヤボンディングした
後、モールディング及びトリミング(Trimming)工程を経
てパッケージを完成する。
【０００７】図５を参照すると、リードフレームのダイ
パッド５上にはＭＯＳＦＥＴ２またはバイポーラ(Bipol
ar: TR)等のような電力素子と制御ＩＣ１が位置され
る。この時、電力素子がＭＯＳＦＥＴ２の場合、後面自
体をドレインとして使用するから、導電性のソルダ接着
剤４によりダイパッド５に付着されて、反面、制御ＩＣ
１はダイパッド５と電気的に分離される必要があるから
絶縁性エポキシ接着剤３によりダイパッド５に付着され
る。
【０００８】また、制御ＩＣ１をダイパッド５に付着す
る接着剤は、固形の絶縁性ビード(Bead)９が添加され
て、固形の絶縁性ビード９によりエポキシ接着剤３の厚
さが精密に調節されるから必要とする絶縁耐圧を持つ厚
さで調節可能である。図６の実施の形態は、セラミック
パッド(Ceramic Pad)を利用した半導体パッケージで、
制御ＩＣ１をダイパッド５に付着する前にセラミックパ
ッド６をセラミックパッド用接着剤7を利用してダイパ
ッド５に付着する。この時、セラミックパッド６は、Ａ
１２０３のようなセラミック物質になった薄板で製作さ
れる。前記セラミックパッド６を利用して制御ＩＣ１
を、ダイパッド５と絶縁させることにより充分な絶縁耐
圧が確保できる。
【０００９】
【発明が解決しようとする課題】しかし, 図４の実施形
態のようにウェハ後面に絶縁物質を塗布する構成では、
塗布膜を厚く形成できず、チップをソーイングする場
合、チップの側面に絶縁物質が付着されて絶縁耐圧が脆
弱になる問題点があった。また、図５のような構成で
は、ビードの材料として高温で高い絶縁耐圧を持つ物質
を製造するかボイドがない球形ビードの製作が困難であ
り、ビードを接着剤に混合して提供する場合半導体製造
業体ではビードが検査できないという問題点があった。
【００１０】また、図６のような構成では、セラミック
パッドの製造原価が高価であり、厚さが薄いから外部衝
撃により破損しやすい問題点があった。したがって、本
発明の目的は、充分な絶縁耐圧が保持でき、既存の生産
設備をそのまま利用して製造することにより低い製造費
用で生産できる半導体パッケージ構造を提供することに
ある。本発明の他の目的は、ＥＭＣパッドを利用して前
記のような構造の半導体パッケージを製造する方法を提
供することにある。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
めの本発明による特徴によると, ダイパッド上に導電性
接着剤を介在して付着された少なくとも一つ以上の第1
半導体チップと、ダイパッド上に第１絶縁性接着剤を介
在して付着された少なくとも一つ以上のエポキシモール
ディングコンパウンドパッドと、エポキシモールディン
グコンパウンドパッド上に第２絶縁性接着剤を介在して
付着された第２半導体チップとを含む半導体パッケージ
構造が開示される。
【００１２】好ましくは、第１半導体チップはMOSFETで
あり、第１及び第２絶縁性接着剤はエポキシを含み、エ
ポキシモールディングコンパウンドパッドの大きさは第
２半導体チップより大きい。より好ましくは、エポキシ
モールディングコンパウンドパッドの大きさは第２半導
体チップより四方に１ｍｍ程度さらに大きく形成され
る。
【００１３】本発明の他の特徴によると、所定量のエポ
キシモールディングコンパウンドタブレットをプリベー
ク(PreーBake)する段階と、ダイを利用してタブレット
を加圧して所定厚さのエポキシモールディングコンパウ
ンドパッド原型を成形する段階と、エポキシモールディ
ングコンパウンドパッド原型を冷却させる段階と、エポ
キシモールディングコンパウンドパッド原型の厚さと内
部にボイドが生成されたかを検査する段階と、構成材料
間の完全反応が行われるようにエポキシモールディング
コンパウンドパッド原型を硬化させる段階と、エポキシ
モールディングコンパウンドパッド原型を所定大きさで
ソーイングする段階とを含むエポキシモールディングコ
ンパウンドパッドの製造方法が開示される。
【００１４】好ましくは、タブレットの成形条件は１７
０℃の温度で1分間行われて、成形段階を４〜５回進行
する時ごとにダイ表面にワックス(Wax)が塗布される。
また、冷却はエポキシモールディングコンパウンドパッ
ド原型の上下部を加圧しながら行われることが好まし
い。好ましくは、ソーイング段階の前にエポキシモール
ディングコンパウンドパッド原型の裏面にエキスパンデ
ィングテープを付着する段階がさらに包含されて、より
好ましくは、硬化は１７０℃前後で３時間にわたって進
行される。
【００１５】一方、エポキシモールディングコンパウン
ドパッド原型は、制御ＩＣの大きさより大きくソーイン
グされて、直径が１００ｍｍ、 厚さが０．３ｍｍであ
る前記エポキシモールディングコンパウンドパッド原型
を製造する場合、前記所定量のタブレットの重さは、
３．２〜３．８ｇであることが好ましい。
【００１６】
【発明の実施の形態】以下、 添附図面を参照して本発
明による好ましい一実施の形態について詳細に説明す
る。図１は、本発明による半導体パッケージを示す断面
図である。図示されるように、 リードフレームのダイ
パッド５上の一側にはＭＯＳＦＥＴまたはバイポーラト
ランジスタ等のような電力素子が実装させて、他方側に
はＥＭＣパッド６’を介在して制御ＩＣ１が実装され
る。
【００１７】これを具体的に説明すると、ＭＯＳＦＥＴ
２は、導電性ソルダ接着剤４によりダイパッド５上の一
側に付着されて、ＥＭＣ樹脂をモールディングして、薄
い、例えば、０．３ｍｍ程度で製作されたＥＭＣパッド
６’かＥＭＣパッド用接着剤７’を用いてダイパッド５
上の他側に付着されている。この時、ＥＭＣパッド６’
の大きさは制御ＩＣ１より多少大きく、ＥＭＣパッド用
接着剤７’は通常エポキシまたはポリイミド系の絶縁性
接着剤である。また、制御ＩＣ１は、エポキシ絶縁性接
着剤３を介在してＥＭＣパッド６上に付着される。以
後、ＭＯＳＦＥＴ２と制御ＩＣ１は、ワイヤ１０でボン
ディングされてモールディング及びトリミング工程を経
て半導体パッケージが完成される。
【００１８】図２（ａ）は、本発明による半導体パッケ
ージを製造する方法を示すフローチャート、図２（ｂ）
は、本発明による半導体パッケージを製造するため使用
されるＥＭＣパッドを製造する方法を示すフローチャー
ト、図３は本発明によるエポキシモールディングコンパ
ウンドプレートを製作するための装置を示す構造図であ
る。図２（ａ）を参照すると、リードフレームのダイパ
ッド５上の一側に電力素子、例えば、ＭＯＳＦＥＴ２を
導電性のソルダ接着剤４を利用して付着して（Ｓ１
０）、ダイパッド５上の他側にＥＭＣパッド６’を絶縁
性接着剤７’、例えば、エポキシまたはポリイミード係
の接着剤を利用して付着する（Ｓ２０）。この時、ＥＭ
Ｃパッド６’は他の工程を通して製造された状態で既存
のダイボンダー(Die Bonder)を利用してダイパッド５上
に移送して付着する。ＥＭＣパッド６’を製造する方法
については後述する。
【００１９】次に、制御ＩＣ１をエポキシ絶縁性接着剤
３を介在してＥＭＣパッド６’上に付着した後（Ｓ３
０）、ＭＯＳＦＥＴ２と制御ＩＣ１をワイヤ１０を利用
してボンディングして（Ｓ４０）、全体をエポキシ樹脂
でモールディングして（Ｓ５０）、トリミングして（Ｓ
６０）半導体パッケージを完成する。以下、図２（ｂ）
及び図３を参照して本発明の半導体パッケージを製造す
るため使用されるＥＭＣパッドを製造する方法について
説明する。まず、所望する厚さ及び直径のＥＭＣパッド
原型を製作するため前記厚さ及び直径を考慮した所定量
のタブレット(Tablet)を電子レンジ等を利用して約１分
程度プリベークする（Ｓ１２０）。この時、タブレット
の重量は、例えば、直径１００ｍｍ、厚さ０．３ｍｍ
で、ＥＭＣパッド原型を製造する場合には約３．２〜
３．８ｇが適切である。
【００２０】また、好ましくは、タブレットはダイアタ
ッチ(Die Attach)時にピックアップ(Pick Up)を容易に
するため白色着色剤が使用できる。次に、タブレットを
金型の下部ダイ１２上に位置させて上部ダイ１１を加圧
して所定の形状で、例えば、本発明の実施の形態による
とウェハと同一な形状で成形する（Ｓ１２２）。
【００２１】図３に図示されるように、ヒーター(Heate
r)１４が内蔵された下部ダイ１２の中央には、可動ダイ
１９がスプリング(Spring)１６により支持されて、平時
には可動ダイ１９の表面と下部ダイ１２の表面が一致し
て、タブレットを位置させて加圧すると可動ダイ１９が
下部に押されて可動ダイ１９の表面と下部ダイ１２の側
面とでなるタブレット挿入用溝１５が形成されてタブレ
ットは前記溝に挿入される。また、加圧を解除するとス
プリング１６により可動ダイ１９が上部に移動してＥＭ
Ｃパッド原型が下部ダイ１２の外側に引出される。未説
明符号１７，１８は、各々、上部ダイ及び下部ダイ固定
用ベース(Base)、符号２０は支持台を、符号１３は上部
ダイ内に内蔵されたヒーターを示す。この時、成形条件
は１７０℃の温度で１分程度にわたって行われる。上下
部ダイ１１・１２を頻繁に開閉するとＥＭＣパッド６’
がダイに付着される現象が発生するから、４〜５回の作
業後にはダイ表面にワックスを塗布することが好まし
い。
【００２２】次に、ＥＭＣパッド原型を冷却させる（Ｓ
１２４）。この時、ＥＭＣパッド原型が冷却されながら
曲げる(Warpage)ことを防止するためＥＭＣパッド原型
の上下部を加圧しながら冷却する。次に、形成されたＥ
ＭＣパッド原型の厚さが均一であるか、または、ＥＭＣ
パッド原型内にボイドが生成されたかを検査する（Ｓ１
２６）。好ましくは、製作するＥＭＣパッド原型の厚さ
は０．３ｍｍ、直径は１００ｍｍ程度である。
【００２３】次に、ＥＭＣパッド原型をＥＭＣの構成材
料間の完全反応が行われるように１７０℃前後の温度で
３時間程度硬化させる（Ｓ１２８）。次に、ＥＭＣパッ
ド原型の裏面にウェハのような形状のエキスパンディン
グテープ(Expanding Tape)を付着した後、ＥＭＣパッド
原型を所定大きさでソーイングする（Ｓ１３０）。この
時、ソーイングされるＥＭＣパッドは制御ＩＣの大きさ
より多少大きくする。
【００２４】このように製作されたＥＭＣパッド６’に
対して信頼性検査を実施した結果、ＨＴＲＢ(High Tem
p. Reverse Bias)テストで、パッケージに８００Ｖの電
圧を印加して１２５℃温度で５００時間放置した場合で
も、絶縁破壊は全く発生しなかった。以上のように製作
されたＥＭＣパッド６’は、前記パッケージを組立する
工程中にダイパッド５に移送されて付着される。
【００２５】
【発明の効果】以上のように本発明によると, 半導体パ
ッケージのダイパッド上にＥＭＣパッドを介在して制御
ＩＣを付着することにより、薄くても充分な絶縁耐圧が
保蔵でき、破損されない利点がある。また、従来と同じ
既存の生産設備をそのまま利用して製造することにより
製造費用が低減される効果がある。
【図面の簡単な説明】
【図１】 本発明の一実施の形態として示した半導体パ
ッケージを示す断面図である。
【図２】 図２は、本発明の一実施の形態として示した
半導体パッケージを製造するための手順を示すフローチ
ャートとエポキシモールディングコンパウンドパッドを
製作するための手順を示すフローチャートとを示すもの
である。
【図３】 本発明のエポキシモールディングコンパウン
ドプレートを製作するための装置を示す構造図である。
【図４】 従来の半導体パッケージを示す断面図であ
る。
【図５】 従来の半導体パッケージの他の例を示す断面
図である。
【図６】 従来の半導体パッケージの他の例を示す断面
図である。
【符号の説明】
１ 制御ＩＣ ２ ＭＯＳＦＥＴ ３ 絶縁性エポキシ接着剤 ４ 導電性ソルダ接着剤 ５ ダイパッド ６ セラミックパッド ６’ＥＭＣパッド ７ セラミックパッド用接着剤 ７’ＥＭＣパッド用接着剤 ９ 絶縁性ビード １０ ワイヤ １１ 上部ダイ １２ 下部ダイ １４ ヒーター １５ タブレット挿入用溝 １６ スプリング １９ 可動ダイ

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体パッケージ構造において、ダイパ
    ッド上に導電性接着剤を介在して付着された少なくとも
    一以上の第１半導体チップと、 前記ダイパッド上に第1絶縁性接着剤を介在して付着さ
    れた少なくとも一つ以上のエポキシモールディングコン
    パウンドパッドと、 前記エポキシモールディングコンパウンドパッド上に第
    ２絶縁性接着剤を介在して付着された第２半導体チップ
    とを含むことを特徴とする半導体パッケージ構造。
  2. 【請求項２】 前記第１半導体チップは、ＭＯＳＦＥＴ
    を含むことを特徴とする請求項１記載の半導体パッケー
    ジ構造。
  3. 【請求項３】 前記第１及び第２絶縁性接着剤は、エポ
    キシを含むことを特徴とする請求項１記載の半導体パッ
    ケージ構造。
  4. 【請求項４】 前記エポキシモールディングコンパウン
    ドパッドの大きさは、前記第２半導体チップより大きい
    ことを特徴とする請求項１記載の半導体パッケージ構
    造。
  5. 【請求項５】 前記エポキシモールディングコンパウン
    ドパッドは、前記第２半導体チップより四方に１ｍｍ大
    きいことを特徴とする請求項４記載の半導体パッケージ
    構造。
  6. 【請求項６】 所定量のエポキシモールディングコンパ
    ウンドタブレットをプリベークする段階と、 ダイを利用して前記タブレットを加圧して所定厚さのエ
    ポキシモールディングコンパウンドパッド原型を成形す
    る段階と、 前記エポキシモールディングコンパウンドパッド原型を
    冷却させる段階と、 前記エポキシモールディングコンパウンドパッド原型の
    厚さと内部にボイドが生成されたかを検査する段階と、 構成材料間の完全反応が行われるように前記エポキシモ
    ールディングコンパウンドパッド原型を硬化させる段階
    と、 前記エポキシモールディングコンパウンドパッド原型を
    所定大きさでソーイングする段階とを含むことを特徴と
    するエポキシモールディングコンパウンドパッドの製造
    方法。
  7. 【請求項７】 前記プリベークは, １分間進行されるこ
    とを特徴とする請求項６記載のエポキシモールディング
    コンパウンドパッドの製造方法。
  8. 【請求項８】 前記成形段階は、１７０℃の温度で１分
    間進行されることを特徴とする請求項６記載のエポキシ
    モールディングコンパウンドパッドの製造方法。
  9. 【請求項９】 前記成形段階は、４〜５回進行する時ご
    と前記ダイ表面にワックスを塗布することを特徴とする
    請求項６記載のエポキシモールディングコンパウンドパ
    ッドの製造方法。
  10. 【請求項１０】 前記冷却は、エポキシモールディング
    コンパウンドパッド原型の上下部を加圧しながら行われ
    ることを特徴とする請求項6記載のエポキシモールディ
    ングコンパウンドパッドの製造方法。
  11. 【請求項１１】 前記硬化段階は, １７０℃前後の温度
    で３時間にわたって進行されることを特徴とする請求項
    ６記載のエポキシモールディングコンパウンドパッドの
    製造方法。
  12. 【請求項１２】 前記ソーイング段階の前に前記エポキ
    シモールディングコンパウンドパッド原型の裏面にエキ
    スパンディングテープを付着する段階をさらに含むこと
    を特徴とする請求項６記載のエポキシモールディングコ
    ンパウンドパッドの製造方法。
  13. 【請求項１３】 前記エポキシモールディングコンパウ
    ンドパッド原型は、制御ＩＣの大きさより大きくソーイ
    ングされることを特徴とする請求項１２記載のエポキシ
    モールディングコンパウンドパッドの製造方法。
  14. 【請求項１４】 前記エポキシモールディングコンパウ
    ンドパッド原型の厚さは０．３ｍｍであり、直径は１０
    ０ｍｍであることを特徴とする請求項６記載のエポキシ
    モールディングコンパウンドパッドの製造方法。
  15. 【請求項１５】 直径が１００ｍｍ, 厚さが０．３ｍｍ
    である前記エポキシモールディングコンパウンドパッド
    原型を製造する場合、前記所定量のタブレットの重さ
    は、３．２〜３．８ｇであることを特徴とする請求項６
    記載のエポキシモールディングコンパウンドパッドの製
    造方法。
JP34547897A 1997-06-16 1997-12-15 エポキシモールディングコンパウンドパッドの製造方法 Expired - Fee Related JP3729628B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199724800 1997-06-10
KR1019970024800A KR100239750B1 (ko) 1997-06-16 1997-06-16 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법

Publications (2)

Publication Number Publication Date
JPH1117105A true JPH1117105A (ja) 1999-01-22
JP3729628B2 JP3729628B2 (ja) 2005-12-21

Family

ID=19509640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34547897A Expired - Fee Related JP3729628B2 (ja) 1997-06-16 1997-12-15 エポキシモールディングコンパウンドパッドの製造方法

Country Status (4)

Country Link
US (1) US6025651A (ja)
JP (1) JP3729628B2 (ja)
KR (1) KR100239750B1 (ja)
TW (1) TW469606B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239479A (ja) * 2012-05-11 2013-11-28 Denso Corp 半導体装置
JP2015088607A (ja) * 2013-10-30 2015-05-07 富士電機株式会社 半導体装置およびその製造方法
WO2022220013A1 (ja) * 2021-04-16 2022-10-20 ローム株式会社 半導体装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169331B1 (en) 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
US6437446B1 (en) * 2000-03-16 2002-08-20 Oki Electric Industry Co., Ltd. Semiconductor device having first and second chips
KR100400028B1 (ko) * 2001-05-10 2003-09-29 페어차일드코리아반도체 주식회사 칩-온-칩 구조의 전력용 반도체소자
US6765806B1 (en) * 2001-06-12 2004-07-20 Lsi Logic Corporation Composition with EMC shielding characteristics
US7071783B2 (en) * 2002-07-19 2006-07-04 Micro Mobio Corporation Temperature-compensated power sensing circuit for power amplifiers
US6774718B2 (en) * 2002-07-19 2004-08-10 Micro Mobio Inc. Power amplifier module for wireless communication devices
US20040232982A1 (en) * 2002-07-19 2004-11-25 Ikuroh Ichitsubo RF front-end module for wireless communication devices
US7493094B2 (en) * 2005-01-19 2009-02-17 Micro Mobio Corporation Multi-mode power amplifier module for wireless communication devices
DE10313868B4 (de) * 2003-03-21 2009-11-19 Siemens Ag Katheter zur magnetischen Navigation
US20100253435A1 (en) * 2004-03-18 2010-10-07 Ikuroh Ichitsubo Rf power amplifier circuit utilizing bondwires in impedance matching
US20050205986A1 (en) * 2004-03-18 2005-09-22 Ikuroh Ichitsubo Module with integrated active substrate and passive substrate
CN100346460C (zh) * 2004-03-19 2007-10-31 洲磊科技股份有限公司 形成晶粒封装保护层的方法
US7254371B2 (en) 2004-08-16 2007-08-07 Micro-Mobio, Inc. Multi-port multi-band RF switch
US7262677B2 (en) * 2004-10-25 2007-08-28 Micro-Mobio, Inc. Frequency filtering circuit for wireless communication devices
US7221225B2 (en) 2004-12-03 2007-05-22 Micro-Mobio Dual band power amplifier module for wireless communication devices
US7769355B2 (en) * 2005-01-19 2010-08-03 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US7580687B2 (en) * 2005-01-19 2009-08-25 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US7548111B2 (en) * 2005-01-19 2009-06-16 Micro Mobio Corporation Miniature dual band power amplifier with reserved pins
US7084702B1 (en) * 2005-01-19 2006-08-01 Micro Mobio Corp. Multi-band power amplifier module for wireless communication devices
US20070063982A1 (en) * 2005-09-19 2007-03-22 Tran Bao Q Integrated rendering of sound and image on a display
US7477204B2 (en) * 2005-12-30 2009-01-13 Micro-Mobio, Inc. Printed circuit board based smart antenna
US7477108B2 (en) * 2006-07-14 2009-01-13 Micro Mobio, Inc. Thermally distributed integrated power amplifier module
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
US9088258B2 (en) * 2008-01-14 2015-07-21 Micro Mobio Corporation RF power amplifier with linearity control
US11036262B1 (en) 2008-01-14 2021-06-15 Micro Mobio Corporation Radio frequency power amplifier with adjacent channel leakage correction circuit
US7741904B2 (en) * 2008-01-14 2010-06-22 Micro Mobio Corporation Efficient integrated linear amplifier module
US20090257208A1 (en) * 2008-04-10 2009-10-15 Zlatko Filipovic Compact packaging for power amplifier module
US7808312B2 (en) * 2008-10-31 2010-10-05 Micro Mobio Corporation Broadband RF linear amplifier
US8253496B2 (en) * 2008-10-31 2012-08-28 Micro Mobio Corporation Linear RF power amplifier with frequency-selectable impedance matching
US8219145B2 (en) * 2009-09-03 2012-07-10 Micro Mobio Corporation Universal radio card for wireless devices
US8189713B2 (en) * 2010-01-18 2012-05-29 Micro Mobio Corporation Matrix power amplifiers for high speed wireless applications
US10938360B1 (en) 2011-10-26 2021-03-02 Micro Mobio Corporation Multimode multiband wireless device with broadband power amplifier
MY176347A (en) * 2015-05-14 2020-07-29 Chee Yang Ng A lead frame for selective soldering
US11515617B1 (en) 2019-04-03 2022-11-29 Micro Mobio Corporation Radio frequency active antenna system in a package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832406A (ja) * 1994-05-12 1996-02-02 Hitachi Ltd 電圧制御フィルタ回路及び信号処理用半導体集積回路装置並びにそれを用いた信号読み取りシステム
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
US5790377A (en) * 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239479A (ja) * 2012-05-11 2013-11-28 Denso Corp 半導体装置
JP2015088607A (ja) * 2013-10-30 2015-05-07 富士電機株式会社 半導体装置およびその製造方法
WO2022220013A1 (ja) * 2021-04-16 2022-10-20 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
KR19990001456A (ko) 1999-01-15
JP3729628B2 (ja) 2005-12-21
KR100239750B1 (ko) 2000-01-15
TW469606B (en) 2001-12-21
US6025651A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
JPH1117105A (ja) エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法
JP3137322B2 (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
US7202107B2 (en) Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
JP2001326236A (ja) 半導体装置の製造方法
JP2002319647A (ja) 半導体装置の製造方法
US7025848B2 (en) Heat sink for chip package and bonding method thereof
JP2003197655A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP2001203227A (ja) 樹脂封止方法及び樹脂封止装置
JP3397743B2 (ja) 半導体装置
JP2001308146A (ja) チップキャリアに半導体チップを取り付けるための装置
US6120301A (en) Semiconductor device and method of manufacturing the same
JPH0817855A (ja) 半導体装置の製造方法およびこれに用いられる積層体
JPH10125705A (ja) 半導体装置の製造方法及び半導体装置
US6869832B2 (en) Method for planarizing bumped die
TW565898B (en) Method for producing a package for semiconductor chips
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP3022910B2 (ja) 半導体装置の製造方法
JP3393708B2 (ja) 半導体パッケージの製造方法
JPH11224883A (ja) 樹脂封止半導体装置の製造方法および樹脂封止半導体装置
KR0138213B1 (ko) 볼 그리드 어레이 패키지
JPH08125051A (ja) 半導体装置
KR19980084770A (ko) 멀티칩 패키지의 에폭시 몰딩 컴파운드 플레이트 제조방법
JP2001176890A (ja) 半導体装置及び半導体装置の製造方法
JPH06310621A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050411

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131014

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees