JP3393708B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP3393708B2
JP3393708B2 JP15500294A JP15500294A JP3393708B2 JP 3393708 B2 JP3393708 B2 JP 3393708B2 JP 15500294 A JP15500294 A JP 15500294A JP 15500294 A JP15500294 A JP 15500294A JP 3393708 B2 JP3393708 B2 JP 3393708B2
Authority
JP
Japan
Prior art keywords
resin
die
stamp
sealing frame
die bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15500294A
Other languages
English (en)
Other versions
JPH0823004A (ja
Inventor
幹夫 森
博英 豊永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP15500294A priority Critical patent/JP3393708B2/ja
Publication of JPH0823004A publication Critical patent/JPH0823004A/ja
Application granted granted Critical
Publication of JP3393708B2 publication Critical patent/JP3393708B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体パッケージの製
造方法に関するものである。 【0002】 【従来の技術】半導体パッケージ上に搭載された半導体
チップは、外界の湿気や汚れ等からの保護のために、し
ばしばポッティング法により樹脂封止される。 【0003】ここで半導体パッケージの製造プロセスの
一例を紹介する。まず、配線パターン等を有する電子部
品搭載用基板をあらかじめ作製する。次に、ダイボンデ
ィング工程によって、基板上のダイエリアに熱硬化性樹
脂等を介して半導体チップを搭載する。その後、樹脂硬
化工程によって樹脂を硬化させた後、ワイヤボンディン
グ工程によって半導体チップ側と基板側とを接続する。
そして、ディスペンサ等によってダイエリアにポッティ
ング樹脂を供給することにより、半導体チップを封止す
る。 【0004】しかし、ポッティング法による樹脂封止
は、他の樹脂封止法に比較して封止部分の形成精度に劣
るという難点がある。このため、基板上のダイエリアの
周囲に、いわゆる封止枠を形成しておくという対策が採
られる場合がある。このような封止枠は、供給されたポ
ッティング樹脂の拡がりを規制する役割を果たす。封止
枠を形成する方法としては、例えば枠状部材を圧着する
方法や、封止枠形成用樹脂を印刷する方法等が知られて
いる。 【0005】 【発明が解決しようとする課題】ところが、基板上に封
止枠を設けようとすると、既存の半導体パッケージ製造
プロセスとは別に、上述したような圧着や印刷等といっ
た封止枠形成工程が必要になる。よって、圧着や印刷等
を行うための専用の設備や装置等が必要になり、おのず
と半導体パッケージのコスト性や生産性が悪くなってし
まう。 【0006】本発明は上記の課題を解消するためになさ
れたものであり、その目的は、生産性やコスト性の悪化
を招くことなく、ダイエリアの周囲に封止枠を容易に形
成することができる半導体パッケージの製造方法を提供
することにある。 【0007】 【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明では、ダイボンディング装
置のスタンプによって基板上のダイエリアにダイボン
ディング用樹脂を転写するとともに、基板上のダイエリ
アの周囲に封止枠形成用樹脂を転写し、かつその転写さ
れたダイボンディング用樹脂上に半導体チップを搭載す
るダイボンディング工程を行った後、樹脂硬化工程及び
ワイヤボンディング工程を行い、さらにポッティング樹
脂によって前記半導体チップを封止する樹脂封止工程を
行う半導体パッケージの製造方法において、前記スタン
プは、ダイエリア用の転写面と封止枠形成用の転写面と
をほぼ同一平面内に備え、両転写面間には凹部が形成さ
れ、当該スタンプによって前記ダイボンディング工程を
行うとき、前記ダイボンディング用樹脂及び前記封止枠
形成用樹脂として共通の樹脂を使用して転写する半導体
パッケージの製造方法をその要旨としている。 【0008】 【0009】 【作用】請求項1に記載の発明によると、ダイボンディ
ング工程において使用されるスタンプによって、基板上
のダイエリアにダイボンディング用樹脂が転写されると
ともに、ダイエリアの周囲に封止枠形成用樹脂も転写さ
れる。尚、ダイボンディング工程を行うとき、ダイボン
ディング用樹脂及び封止枠形成用樹脂として共通の樹脂
が使用され、1種のスタンプによって同時に転写され
る。 【0010】 【0011】 【0012】 【0013】 【0014】 【実施例】 〔実施例1〕以下、本発明を具体化した一実施例を図1
〜図7に基づき詳細に説明する。 【0015】本実施例では、ダイボンディング工程(ダ
イボンディング用樹脂R1 及び封止枠形成用樹脂R2 の
転写、半導体チップ11の搭載)の後、樹脂硬化工程、
ワイヤボンディング工程、樹脂封止工程が行われる。各
工程を説明する前に、まずダイボンディング工程におい
て使用されるダイボンディング装置1の構成について述
べる。 【0016】図7において概略的に示されるように、こ
のダイボンディング装置1は、フィーダ部2、マウンタ
ヘッド部3、スタンプヘッド部4、ヘッド駆動手段5、
チップ供給部6、樹脂供給部7及び図示しない制御コン
ピュータを備えている。 【0017】フィーダ部2は、図7の紙面に対して垂直
な方向に電子部品搭載用基板8を搬送する。ヘッド駆動
手段5は、マウンタヘッド部3とスタンプヘッド部4と
を備えている。マウンタヘッド部3は、ヘッド駆動手段
5からの駆動力によって、チップ供給部6とフィーダ部
2との間を水平移動するとともに、所定量だけ垂直移動
する。マウンタヘッド部3の下端には、真空吸着ノズル
9が設けられている。チップ供給部6上に載置されたチ
ップトレイ10の中には、半導体チップ11が並べられ
ている。そして、真空吸着ノズル9は、チップトレイ1
0内の半導体チップ11を1個ずつピックアップする。 【0018】スタンプヘッド部4は、ヘッド駆動手段5
からの駆動力によって、樹脂供給部7とフィーダ部2と
の間を水平移動するとともに、所定量だけ垂直移動す
る。スタンプヘッド部4の下端には、形状の異なる転写
面12a,13aを持つ専用のスタンプ12,13が設
けられている。前記2つのスタンプ12,13の垂直方
向の位置は、図示しないスタンプ切り替え手段によって
切り替えられる。樹脂供給部7上には、樹脂トレイ1
4,15が載置されている。これらの樹脂トレイ14,
15の中には、それぞれダイボンディング用樹脂R1 と
封止枠形成用樹脂R2 とが一定の厚さに引き延ばされた
状態で満たされている。 【0019】第1のスタンプ12はステンレス製であ
り、ダイエリアDにダイボンディング用樹脂R1 を転写
するための略正方形状の転写面12aを有している。転
写面12aの中央部には、樹脂トレイ14中の樹脂を確
実に付着させるための手段として、突起12bが形成さ
れている。 【0020】第2のスタンプ13はステンレス製であ
り、ダイエリアDの周囲に封止枠形成用樹脂R2 を転写
するための正方形状かつ枠状の転写面13aを有する。
第2のスタンプ13において転写面13aより内部の領
域には、凹部13bが形成されている。 【0021】なお、この実施例では、ダイボンディング
用樹脂R1 として絶縁性エポキシ樹脂(日本エイブルス
ティック株式会社製,商品名975−2L)が使用され
ている。また、封止枠形成用樹脂R2 として前記絶縁性
エポキシ樹脂にシリコーン樹脂の粉末を添加したものが
使用されている。 【0022】次に、上記のようなダイボンディング装置
1を用いたダイボンディング工程について説明する。図
1には、ダイボンディング工程に供される電子部品搭載
用基板8が示されている。基板8の下面側には導体パタ
ーン16が形成されている。前記導体パターン16の一
部は、ダイエリアDのすぐ周囲に設けられた5つの貫通
孔17によって露出されている。即ち、この基板8にお
いては、当該露出部分がボンディングパッド18となっ
ている。そして、このボンディングパッド18の上面に
は、ワイヤボンディング性を向上させるために、薄い金
めっき(図示略)が施されている。 【0023】まず、スタンプ切り替え手段を作動させ
て、第1のスタンプ12に切り替える。次に、スタンプ
ヘッド部4を樹脂トレイ14の直上の位置まで移動させ
た後、スタンプヘッド部4を下降させる。このとき、第
1のスタンプ12の転写面12aにダイボンディング用
樹脂R1 が付着する。次に、スタンプヘッド部4を上昇
させた後、スタンプヘッド部4を基板8におけるダイエ
リアDの直上の位置まで移動させる。次に、スタンプヘ
ッド部4を下降させる。すると、図2に示されるよう
に、ダイエリアDにダイボンディング用樹脂R1 が厚さ
約50μm転写される。次に、スタンプヘッド部4を上
昇させた後、スタンプヘッド部4を樹脂トレイ15の直
上の位置に退避させる。 【0024】次に、チップトレイ10の直上の位置にお
いて退避していたマウントヘッド部3を下降させ、真空
吸引ノズル9によって半導体チップ11をピックアップ
する。次に、マウントヘッド部3を上昇させた後、マウ
ントヘッド部3を基板8におけるダイエリアDの直上の
位置まで移動させる。次に、マウントヘッド部3を下降
させる。すると、図3に示されるように、転写されたダ
イボンディング用樹脂R1 上に半導体チップ11が搭載
される。次に、マウントヘッド部3を上昇させた後、マ
ウントヘッド部3を再びチップトレイ10の直上の位置
に退避させる。 【0025】次に、スタンプ切り替え手段を作動させて
第1のスタンプ12を第2のスタンプ13に切り替えた
後、スタンプヘッド部4を下降させる。このとき、第2
のスタンプ13の転写面13aに封止枠形成用樹脂R2
が付着する。次に、スタンプヘッド部4を上昇させた
後、スタンプヘッド部4を基板8におけるダイエリアD
の直上の位置まで移動させる。次に、スタンプヘッド部
4を下降させる。すると、ダイエリアDの周囲に封止枠
形成用樹脂R2 が転写される。その結果、図4に示され
るように、所望の封止枠19(この実施例では約100
μm厚,約500μm幅)が形成される。次に、スタン
プヘッド部4を上昇させた後、スタンプヘッド部4を樹
脂トレイ14の直上の位置に退避させる。 【0026】このような一連の動作によって、ダイボン
ディング用樹脂R1 の転写、半導体チップ11の搭載及
び封止枠19の形成の1回分が終了する。なお、基板8
上に複数のダイエリアDが存在している場合には、必要
な回数だけ前記動作が繰り返される。なお、以上のダイ
ボンディング工程は常温において行われる。また、前記
一連の動作は、制御コンピュータに記憶されているプロ
グラムに基づいて自動的にかつ高速・高精度に行われ
る。 【0027】ダイボンディング工程を経た基板8は、次
いで樹脂硬化工程を実施するためのキュア装置内に搬送
される。基板8は前記キュア装置内において、所定温度
で所定時間(この実施例では150℃〜180℃,10
分〜30分)のあいだ加熱処理される。その結果、ダイ
ボンディング用樹脂R1 及び封止枠形成用樹脂R2 が共
に硬化する。 【0028】樹脂硬化工程を経た基板8は、次いでワイ
ヤボンディング工程を実施するためのワイヤボンダに搬
送される。ワイヤボンダでは、半導体チップ11側の図
示しない電極と、基板8側のボンディングパッド18と
が電気的に接続される。この実施例では、図5に示され
るように、前記電極とボンディングパッド18とは細い
金ワイヤ20を介して互いに接続される。 【0029】ワイヤボンディング工程を経た基板8は、
次いでポッティング法による樹脂封止工程を行うための
ポッティング装置に搬送される。ポッティング装置の前
段にあるポッティング部は、水平方向及び垂直方向に所
定量だけ移動可能なディスペンサを備えている。ディス
ペンサは、基板8のダイエリアDに対してノズルからポ
ッティング樹脂R3 を所定量だけ吐出する。 【0030】ダイエリアD上に供給されたポッティング
樹脂R3 は、通常、ダイエリアDの外側方向に向かって
拡がるような挙動を示す。しかし、ダイエリアDの周囲
には封止枠19が存在していることから、ポッティング
樹脂R3 の拡がりは規制される。このとき、ポッティン
グ樹脂R3 による封止部分の外形は、封止枠19の外形
とほぼ同じ形状(即ち、この実施例では略正方形)にな
る。 【0031】その後、ポッティング装置の後段にあるキ
ュア装置によって、未硬化のポッティング樹脂R3 を所
定温度で加熱硬化させる。その結果、図6に示されるよ
うに、ポッティング樹脂R3 によって半導体チップ11
が全体的に封止された半導体パッケージ21が形成され
る。なお、本実施例ではポッティング樹脂R3 として、
絶縁性エポキシ樹脂が使用されている。 【0032】さて、次に本実施例の半導体パッケージ2
1の製造方法の作用効果について説明する。この実施例
の製造方法によると、ダイボンディング装置1の備える
スタンプ12,13のうち、第1のスタンプ12によっ
て、基板8上のダイエリアDにダイボンディング用樹脂
R1 が転写される。また、前記ダイボンディング装置1
の備える第2のスタンプ13によって、ダイエリアDの
周囲に封止枠形成用樹脂R2が転写される。つまり、封
止枠形成用樹脂R2 は、ダイボンディング用樹脂R1を
転写するダイボンディング工程において同一のダイボン
ディング装置1により転写されることになる。このた
め、従来のときとは異なり、封止枠の圧着や印刷等とい
った、既存の半導体パッケージ製造プロセスとは別の封
止枠形成工程を必要とするということがない。よって、
圧着や印刷等を行うための専用の設備や装置等も不要で
ある。ゆえに、この製造方法によれば、半導体パッケー
ジ21のコスト性や生産性を招くことなく、ダイエリア
Dの周囲に封止枠19を容易に形成することができる。 【0033】特にこの実施例によると、ダイボンディン
グ用樹脂R1 及び封止枠形成用樹脂R2 を転写するため
に、第1のスタンプ12及び第2のスタンプ13という
ような専用のスタンプ12,13を使用している。その
ため、ダイボンディング用樹脂R1 及び封止枠形成用樹
脂R2 が個々に転写される。ゆえに、転写する樹脂の厚
さや樹脂の種類の組合せ等を任意に変更することができ
るというメリットがある。 【0034】この実施例では、ダイボンディング用樹脂
R1 として絶縁性エポキシ樹脂が選択され、封止枠形成
用樹脂R2 として絶縁性エポキシ樹脂にシリコーン樹脂
の粉末を添加したものが選択されている。このようにコ
スト性、絶縁性及び接着性に優れたものを構成材料とし
ているため、信頼性の高い半導体パッケージ21を安価
に得るうえで好都合となる。また、ともに同じ絶縁性エ
ポキシ樹脂であることから、ダイボンディング用樹脂R
1 を加熱硬化するときの条件設定によって、同時に封止
枠形成用樹脂R2 も硬化させることができる。よって、
工程簡略化につながるというメリットがある。 【0035】さらに、上記のような製造方法の場合、基
本的にダイボンディング装置1の精度によって封止枠1
9の形成精度が決定される。従って、コンピュータ制御
によるこのダイボンディング装置1によれば、極めて形
成精度に優れた封止枠19を得ることが可能である。よ
って、ポッティング樹脂R3 による封止部分の形成精度
を確実に向上させることができる。 〔実施例2〕次に、実施例2の製造方法を図8,図10
に基づいて説明する。 【0036】本実施例においても、実施例1と基本的に
同じく、ダイボンディング装置1によるダイボンディン
グ工程の後、樹脂硬化工程、ワイヤボンディング工程、
樹脂封止工程が行われる。ただし、ここでは実施例1の
ダイボンディング装置1のスタンプ12,13とは若干
構成の異なるスタンプ25が使用されている。 【0037】このスタンプ25はステンレス製であり、
ダイエリアD用の転写面25aと封止枠形成用の転写面
25bとをほぼ同一平面内に備えている。ダイエリアD
用の転写面25aは略正方形状であり、スタンプ25の
下面中央部に位置している。封止枠形成用の転写面25
bは正方形状かつ枠状であり、スタンプ25の下面外周
部に位置している。転写面25aの中央部には、樹脂ト
レイ14中の樹脂を確実に付着させるための手段とし
て、突起25cが形成されている。転写面25aと転写
面25bとの間の領域には、凹部25dが形成されてい
る。このように構成されたスタンプ25は、スタンプヘ
ッド部4の下端に設けられている。 【0038】この実施例では、ダイボンディング用樹脂
及び封止枠形成用樹脂として共通の樹脂(実施例1にお
いてダイボンディング用樹脂として選択した絶縁性エポ
キシ樹脂)R4 が使用されている。従って、樹脂供給部
7上には、前記樹脂R4 が満たされた樹脂トレイ14の
みが載置されている。なお、図10に示されるダイボン
ディング装置1において実施例1と同じ部材番号を付し
た部分については、基本構成に差異はないため、ここで
はその詳細な説明を省略する。 【0039】次に、ダイボンディング装置1を用いたダ
イボンディング工程について説明する。まず、スタンプ
ヘッド部4を樹脂トレイ14の直上の位置まで移動させ
た後、スタンプヘッド部4を下降させる。すると、スタ
ンプ25の両方の転写面25a,25bに絶縁性エポキ
シ樹脂R4 が付着する。次に、スタンプヘッド部4を上
昇させた後、スタンプヘッド部4を基板8におけるダイ
エリアDの直上の位置まで移動させる。次に、スタンプ
ヘッド部4を下降させる。 【0040】すると、図8に示されるように、ダイエリ
アDに絶縁性エポキシ樹脂R4 が転写されると同時に、
ダイエリアDの周囲にも絶縁性エポキシ樹脂R4 が転写
される。即ち、このとき封止枠19が形成されることに
なる。本実施例においては、ダイエリアD及びその周囲
における絶縁性エポキシ樹脂R4 の厚さは、ともに約5
0μmになる。次に、スタンプヘッド部4を上昇させた
後、スタンプヘッド部4を樹脂トレイ14の直上の位置
に退避させる。 【0041】次に、チップトレイ10の直上の位置にお
いて退避していたマウントヘッド部3を下降させ、真空
吸引ノズル9によって半導体チップ11をピックアップ
する。次に、マウントヘッド部3を上昇させた後、マウ
ントヘッド部3を基板8におけるダイエリアDの直上の
位置まで移動させる。次に、マウントヘッド部3を下降
させる。すると、ダイエリアDに転写された絶縁性エポ
キシ樹脂R4 上に半導体チップ11が搭載される。次
に、マウントヘッド部3を上昇させた後、マウントヘッ
ド部3を再びチップトレイ10の直上の位置に退避させ
る。 【0042】このような一連の動作によって、絶縁性エ
ポキシ樹脂R4 の転写(封止枠19の形成)及び半導体
チップ11の搭載の1回分が終了する。なお、基板8上
に複数のダイエリアDが存在している場合には、必要な
回数だけ前記動作が繰り返される。なお、以上のダイボ
ンディング工程は常温において行われる。また、前記一
連の動作は、制御コンピュータに記憶されているプログ
ラムに基づいて自動的にかつ高速・高精度に行われる。 【0043】そして、ダイボンディング工程を経た基板
8は、実施例1に準じた樹脂硬化工程、ワイヤボンディ
ング工程及び樹脂封止工程を経て、図6に示されるよう
な半導体パッケージ21となる。 【0044】上記のような半導体パッケージ21の製造
方法であっても、基本的には実施例1の製造方法と同等
の作用効果を得ることができる。特に、この製造方法に
よると、ダイボンディング用樹脂と封止枠形成用樹脂と
が1種のスタンプ25によって同時に転写されるという
特徴がある。従って、実施例1と比べた場合、ダイボン
ディング装置1の動作が少なくて済むというメリットが
ある。換言すると、封止枠19を形成しないときと同じ
所要時間で封止枠19を形成することが可能となる。従
って、この製造方法を実施したとしても、半導体パッケ
ージ21の生産性を害するようなことはない。 【0045】なお、本発明は上記実施例のみに限定され
ることはなく、例えば次のように変更することが可能で
ある。 (1) ダイボンディング用樹脂R1 及び封止枠形成用
樹脂R2 として、例えば絶縁性エポキシ樹脂以外にも、
ポリイミド樹脂等といったその他の熱硬化性樹脂を使用
してもよい。 【0046】(2) 実施例2のスタンプ25におい
て、転写面25a,25bの高さは必ずしも同一でなく
てもよい。例えば、実施例2よりも高い封止枠19を得
たいときには、転写面25bを転写面25aよりも低く
しておけばよい。勿論、実施例2よりも低い封止枠19
を得たいときには、この逆にすればよい。 【0047】(3) 実施例2のスタンプ25におい
て、2つある転写面25a,25bの相対的な高さを変
更可能としてもよい。このような構成にすれば、各々の
転写厚みを調節することができる。また、封止枠19の
形成を必要としないダイエリアDについても同スタンプ
25を使用することができる。 【0048】(4) 図9に示される別例のスタンプ2
6のように、外周側の転写面26bを幅広にするととも
に、その長手方向中央部に全周にわたって突条26eを
設けてもよい。このような突条26eが形成されている
と、転写面26bに樹脂トレイ14中の樹脂が確実に付
着するようになり、結果として封止枠19の形成精度が
向上する。 【0049】(5) 基板8上のダイエリアDにダイパ
ッドがある場合には、例えば導電性を有する樹脂をダイ
ボンディング用樹脂R1 として使用してもよい。 (6) 実施例1において、先に封止枠19を転写した
後、ダイボンディング用樹脂R1 の転写及び半導体チッ
プ11の搭載を行ってもよい。 【0050】(7) スタンプ12,13,25,26
の形成材料としてステンレス以外の金属材料(例えば、
鉄、銅、アルミニウム等)を選択してもよい。また、金
属材料ばかりでなく、例えばゴム材料やセラミックス材
料等を選択してもよい。ただい、金属製のスタンプ1
2,13…であると、ゴム材料に比して封止枠19の形
成精度がよいという利点がある。また、セラミックス材
料に比して、安価でありかつ加工性がよいという利点が
ある。 【0051】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施例及び別例によって把握
される技術的思想をその効果とともに以下に列挙する。 (1)請求項1の製造方法によって製造された半導体パ
ッケージ。このような半導体パッケージであると、封止
部分の形成精度に優れ、しかもコスト性や信頼性にも優
れたものとなる。 【0052】(2) 電子部品搭載用基板を搬送するた
めの搬送手段と、搬送手段の近傍に配置されたチップ供
給部及び樹脂供給部と、基板上のダイエリアに半導体チ
ップを搭載するためのマウンタヘッド部と、ダイエリア
及びその周囲に所定の樹脂を転写するためのスタンプヘ
ッド部と、マウンタヘッド部及びスタンプヘッド部を任
意の位置に移動させるための駆動手段と、ダイボンディ
ング用樹脂を転写するため転写面を有する第1のスタン
プと、封止枠形成用樹脂を転写するため転写面を有する
第2のスタンプと、両スタンプの上下位置を切り替える
スタンプ切り替え手段とを備えたダイボンディング装
置。この装置であると、通常のダイボンディング工程内
において封止枠の形成を行うことができる。 【0053】(3) 請求項1の半導体パッケージの製
造方法を実施するためのスタンプであって、ダイエリア
用の転写面と封止枠形成用の転写面とをほぼ同一平面内
に備えた金属製のスタンプ。このスタンプであると、ダ
イボンディング用樹脂及び前記封止枠形成用樹脂を共通
のものとし、前記樹脂を同時に転写できる。 【0054】(4) 技術的思想(3)のスタンプであ
って、封止枠形成用の転写面に突条を有するスタンプ。
この構成であると、封止枠の形成精度をより向上でき
る。 (5) ダイボンディング装置のスタンプにより基板上
のダイエリアにダイボンディング用樹脂を転写し、かつ
その転写されたダイボンディング樹脂上に半導体チップ
を搭載するダイボンディング工程を行うとき、前記スタ
ンプによって封止枠形成用樹脂を転写することにより、
前記ダイエリアの周囲にポッティング樹脂の拡がりを規
制する封止枠を形成する半導体パッケージ用基板の封止
枠形成方法。この形成方法であると、生産性やコスト性
の悪化を招くことなく、ダイエリアの周囲に封止枠を容
易に形成することができる。 【0055】なお、本明細書中において使用した技術用
語を次のように定義する。 「ダイエリア: 基板上における領域であって、絶縁性
または導電性のダイボンディング用樹脂によって半導体
チップを接着すべき領域をいう。」 【0056】 【発明の効果】以上詳述したように、請求項1に記載の
発明によれば、既存の半導体パッケージ製造プロセスに
おいて封止枠が形成されるため、生産性やコスト性の悪
化を招くことなく、ダイエリアの周囲に封止枠を容易に
形成することができる。
【図面の簡単な説明】 【図1】 (a)は実施例1の半導体パッケージの製造
方法において電子部品搭載用基板を示す部分断面図、
(b)は同じくその部分平面図である。 【図2】 同製造方法において、(a)はダイエリアに
ダイボンディング用樹脂を転写した状態を示す部分断面
図、(b)はその部分平面図である。 【図3】 同製造方法において、(a)はダイエリアに
半導体チップを搭載した状態を示す部分断面図、(b)
はその部分平面図である。 【図4】 同製造方法において、(a)はダイエリアの
周囲に封止枠形成用樹脂を転写した状態を示す部分断面
図、(b)はその部分平面図である。 【図5】 同製造方法において、(a)はワイヤボンデ
ィングを実施した状態を示す部分断面図、(b)はその
部分平面図である。 【図6】 同製造方法において、(a)はポッティング
樹脂により半導体チップを封止した状態を示す部分断面
図、(b)はその部分平面図である。 【図7】 同製造方法において使用されるダイボンディ
ング装置を示す概略図である。 【図8】 実施例2の製造方法において、(a)はダイ
ボンディング用樹脂と封止枠形成用樹脂とを転写した状
態を示す部分断面図、(b)はその部分平面図である。 【図9】 別例の製造方法において、(a)はダイボン
ディング用樹脂と封止枠形成用樹脂とを転写した状態を
示す部分断面図、(b)はその部分平面図である。 【図10】 実施例2の製造方法において使用されるダ
イボンディング装置を示す概略図である。 【符号の説明】 1…ダイボンディング装置、8…(電子部品搭載用)基
板、11…半導体チップ、25,26…スタンプ、2
a,25b,26a,26b…転写面、19…封止枠、
21…半導体パッケージ、D…ダイエリア、R1 …ダイ
ボンディング用樹脂、R2 …封止枠形成用樹脂、R3 …
ポッティング樹脂、R4 …絶縁性エポキシ樹脂。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/52

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】ダイボンディング装置のスタンプによっ
    基板上のダイエリアにダイボンディング用樹脂を転
    するとともに、基板上のダイエリアの周囲に封止枠形
    成用樹脂を転写し、かつその転写されたダイボンディン
    グ用樹脂上に半導体チップを搭載するダイボンディング
    工程を行った後、樹脂硬化工程及びワイヤボンディング
    工程を行い、さらにポッティング樹脂によって前記半導
    体チップを封止する樹脂封止工程を行う半導体パッケー
    ジの製造方法において、前記スタンプは、ダイエリア用の転写面と封止枠形成用
    の転写面とをほぼ同一平面内に備え、両転写面間には凹
    部が形成され、当該スタンプによって前記ダイボンディ
    ング工程を行うとき、前記ダイボンディング用樹脂及び
    前記封止枠形成用樹脂として共通の樹脂を使用して転写
    する 半導体パッケージの製造方法。
JP15500294A 1994-07-06 1994-07-06 半導体パッケージの製造方法 Expired - Fee Related JP3393708B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15500294A JP3393708B2 (ja) 1994-07-06 1994-07-06 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15500294A JP3393708B2 (ja) 1994-07-06 1994-07-06 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH0823004A JPH0823004A (ja) 1996-01-23
JP3393708B2 true JP3393708B2 (ja) 2003-04-07

Family

ID=15596559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15500294A Expired - Fee Related JP3393708B2 (ja) 1994-07-06 1994-07-06 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3393708B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2641405B2 (ja) * 1995-02-28 1997-08-13 九州日本電気株式会社 電子部品の実装装置及び実装方法
JP6171613B2 (ja) * 2013-06-21 2017-08-02 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Also Published As

Publication number Publication date
JPH0823004A (ja) 1996-01-23

Similar Documents

Publication Publication Date Title
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
US6326700B1 (en) Low profile semiconductor package and process for making the same
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
KR100339473B1 (ko) 수지 캡슐화된 반도체 장치용 기판, 수지 캡슐화된 반도체장치 및 이들의 제조방법
JPH1050878A (ja) 半導体装置およびその製造方法
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
JPH07321244A (ja) 電子部品および電子部品の製造方法
JPH0745641A (ja) 半導体装置の実装方法
JP3393708B2 (ja) 半導体パッケージの製造方法
GB2334375A (en) Mounting electronic devices on substrates
JP2793766B2 (ja) 導電ペースト転写方法
JPH0964244A (ja) 半導体装置およびその製造方法
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
WO2000009341A1 (fr) Tete thermique, unite de tete thermique et procede de fabrication correspondant
JPH0974149A (ja) 小型パッケージ及びその製造方法
JPH0363813B2 (ja)
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3232954B2 (ja) 電子部品の製造方法
JP3272889B2 (ja) 半導体装置の製造方法
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造
JPH10125720A (ja) 半導体集積回路装置およびその製造方法
JPH02241040A (ja) 半導体装置の製造方法
TWI231590B (en) Window-type semiconductor package and fabrication method thereof
JPH04168759A (ja) 半導体装置及びリードフレームとその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120131

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130131

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees