JPH0745641A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0745641A JPH0745641A JP19051693A JP19051693A JPH0745641A JP H0745641 A JPH0745641 A JP H0745641A JP 19051693 A JP19051693 A JP 19051693A JP 19051693 A JP19051693 A JP 19051693A JP H0745641 A JPH0745641 A JP H0745641A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- substrate
- adhesive
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 基板上のダイパッドの外側に流れ出した接着
剤が電極パッドのボンディング位置に付着することによ
って発生するボンディング不良を防止することができる
半導体装置の実装方法を提供する。 【構成】 基板1上に、接着剤4を介して、ベアチップ
状半導体装置2を実装する実装方法において、前記基板
1上の前記ベアチップ状半導体装置1の実装位置周囲
に、ソルダーレジスト8の層を形成して実装を行う。 【効果】 基板1上のダイパッド3の外側に流れ出した
接着剤4が電極パッド5のボンディング位置に付着する
ことによって発生するボンディング不良を防止すること
ができる。
剤が電極パッドのボンディング位置に付着することによ
って発生するボンディング不良を防止することができる
半導体装置の実装方法を提供する。 【構成】 基板1上に、接着剤4を介して、ベアチップ
状半導体装置2を実装する実装方法において、前記基板
1上の前記ベアチップ状半導体装置1の実装位置周囲
に、ソルダーレジスト8の層を形成して実装を行う。 【効果】 基板1上のダイパッド3の外側に流れ出した
接着剤4が電極パッド5のボンディング位置に付着する
ことによって発生するボンディング不良を防止すること
ができる。
Description
【0001】
【産業上の利用分野】本発明は、ベアチップ状半導体装
置の実装方法に関するものである。
置の実装方法に関するものである。
【0002】
【従来の技術】半導体装置を基板上に実装する方法に、
ベアチップ状の半導体装置を直接基板状に実装するCO
B(Chip on Board )がある。このCOBの方法によ
り、ベアチップ状半導体装置を基板上に実装した一例を
図3の断面図に示す。図において、1は基板、2はベア
チップ状半導体装置で、電極が上面に形成されている。
3はベアチップ状半導体装置2の実装位置に形成された
ダイパッドで、金メッキが施されている。4はダイパッ
ド3上に塗布された接着剤で、主に、エポキシ系のもの
がよく用いられている。5は基板1上に形成された電極
パッドで、金メッキが施されている。6は金線等のボン
ディングワイヤーで、ベアチップ状半導体装置2上面の
電極と基板1上に形成された電極パッド5を電気的に接
続するものである。7は封止材料で、主に、エポキシ系
のものがよく用いられ、ベアチップ状半導体装置1及び
ボンディングワイヤー6等を保護するためのものであ
る。
ベアチップ状の半導体装置を直接基板状に実装するCO
B(Chip on Board )がある。このCOBの方法によ
り、ベアチップ状半導体装置を基板上に実装した一例を
図3の断面図に示す。図において、1は基板、2はベア
チップ状半導体装置で、電極が上面に形成されている。
3はベアチップ状半導体装置2の実装位置に形成された
ダイパッドで、金メッキが施されている。4はダイパッ
ド3上に塗布された接着剤で、主に、エポキシ系のもの
がよく用いられている。5は基板1上に形成された電極
パッドで、金メッキが施されている。6は金線等のボン
ディングワイヤーで、ベアチップ状半導体装置2上面の
電極と基板1上に形成された電極パッド5を電気的に接
続するものである。7は封止材料で、主に、エポキシ系
のものがよく用いられ、ベアチップ状半導体装置1及び
ボンディングワイヤー6等を保護するためのものであ
る。
【0003】図3に示すように実装するには、ダイパッ
ド3上に接着剤4を転写ピン又は、ディスペンサー等に
より供給し、ベアチップ状半導体装置2を、その接着剤
4上に配置した後、基板1をオーブンに入れ、接着剤4
を加熱硬化させる。その後、ボンディング装置を用い、
ベアチップ上の電極と、基板1上の電極パッド5をボン
ディングワイヤー6にて接続する。最後に、ベアチップ
状半導体装置2及びボンディングワイヤー6を封止材料
7で覆って、封止材料7を硬化させる。
ド3上に接着剤4を転写ピン又は、ディスペンサー等に
より供給し、ベアチップ状半導体装置2を、その接着剤
4上に配置した後、基板1をオーブンに入れ、接着剤4
を加熱硬化させる。その後、ボンディング装置を用い、
ベアチップ上の電極と、基板1上の電極パッド5をボン
ディングワイヤー6にて接続する。最後に、ベアチップ
状半導体装置2及びボンディングワイヤー6を封止材料
7で覆って、封止材料7を硬化させる。
【0004】
【発明が解決しようとする課題】上記のような従来の実
装方法を用いてベアチップ状半導体装置2を実装する場
合、図3に示すように、接着剤4がダイパッド3の外側
に流れ出し、電極パッド5上のワイヤーボンディング位
置にまで達して、ボンディング不良が発生するという問
題点があった。これらの不良の一因は、加熱処理の際、
接着剤4の粘度が一時低下して流れ易くなるという接着
剤4の性質によるものであった。
装方法を用いてベアチップ状半導体装置2を実装する場
合、図3に示すように、接着剤4がダイパッド3の外側
に流れ出し、電極パッド5上のワイヤーボンディング位
置にまで達して、ボンディング不良が発生するという問
題点があった。これらの不良の一因は、加熱処理の際、
接着剤4の粘度が一時低下して流れ易くなるという接着
剤4の性質によるものであった。
【0005】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、基板上のダイパッドの外
側に流れ出した接着剤が電極パッドのボンディング位置
に付着することによって発生するボンディング不良を防
止することができる半導体装置の実装方法を提供するこ
とにある。
で、その目的とするところは、基板上のダイパッドの外
側に流れ出した接着剤が電極パッドのボンディング位置
に付着することによって発生するボンディング不良を防
止することができる半導体装置の実装方法を提供するこ
とにある。
【0006】
【課題を解決するための手段】上記課題を解決するた
め、請求項1記載の半導体装置の実装方法は、基板上
に、接着剤を介して、ベアチップ状半導体装置を実装す
る実装方法において、前記基板上の前記ベアチップ状半
導体装置の実装位置周囲に、前記接着剤流れ防止手段を
形成して実装を行うことを特徴とするものである。
め、請求項1記載の半導体装置の実装方法は、基板上
に、接着剤を介して、ベアチップ状半導体装置を実装す
る実装方法において、前記基板上の前記ベアチップ状半
導体装置の実装位置周囲に、前記接着剤流れ防止手段を
形成して実装を行うことを特徴とするものである。
【0007】また、請求項2記載の半導体装置の実装方
法は、請求項1記載の半導体装置の実装方法で、接着剤
流れ防止手段を、ソルダーレジストにより前記基板上に
形成された平面視環状のパターンとしたことを特徴とす
るものである。
法は、請求項1記載の半導体装置の実装方法で、接着剤
流れ防止手段を、ソルダーレジストにより前記基板上に
形成された平面視環状のパターンとしたことを特徴とす
るものである。
【0008】さらに、請求項3記載の半導体装置の実装
方法は、請求項1記載の半導体装置の実装方法で、接着
剤流れ防止手段を、前記基板上に形成された平面視環状
のザグリ溝としたことを特徴とするものである。
方法は、請求項1記載の半導体装置の実装方法で、接着
剤流れ防止手段を、前記基板上に形成された平面視環状
のザグリ溝としたことを特徴とするものである。
【0009】
【作用】ベアチップ状半導体装置1のダイパッド3の周
囲に形成された接着剤流れ防止手段、つまり、ソルダー
レジストにより形成された図1に示す平面視環状のパタ
ーン8、又は、NC工作機械等により形成された図2に
示す平面視環状のザグリ溝9により、接着剤4の流出範
囲を制限することができ、基板1上の電極パッド5に接
着剤4が付着するのを防止することができる。
囲に形成された接着剤流れ防止手段、つまり、ソルダー
レジストにより形成された図1に示す平面視環状のパタ
ーン8、又は、NC工作機械等により形成された図2に
示す平面視環状のザグリ溝9により、接着剤4の流出範
囲を制限することができ、基板1上の電極パッド5に接
着剤4が付着するのを防止することができる。
【0010】
【実施例】本発明の実装方法により実装された一例を図
1に基づいて説明する。従来例と同等構成については同
符号を付すこととする。図において、1は基板、2はベ
アチップ状半導体装置で、電極が上面に形成されてい
る。3はベアチップ状半導体装置2の実装位置に形成さ
れたダイパッドで、金メッキが施されている。4はダイ
パッド3上に塗布された接着剤で、主に、エポキシ系の
ものがよく用いられている。5は基板1上に形成された
電極パッドで、金メッキが施されている。6は金線等の
ボンディングワイヤーで、ベアチップ状半導体装置2上
面の電極と基板1上に形成された電極パッド5を電気的
に接続するものである。7は封止材料で、主に、エポキ
シ系のものがよく用いられ、ベアチップ状半導体装置1
及びボンディングワイヤー6等を保護するためのもので
ある。8はソルダーレジストにより形成された平面視環
状のパターンで、接着剤流れ防止手段の1つである。こ
の平面視環状のパターン8は、30〜40μm程度、又は、
それ以上の高さになるように形成されたものである。必
要ならソルダーレジストを重塗りして、必要な厚さのパ
ターンを形成する。この平面視環状のパターン8によ
り、加熱硬化時、接着剤4がその平面視環状のパターン
8の外側に流出することを防止することができ、電極パ
ッド5への接着剤付着によるボンディング不良を防ぐこ
とができる。
1に基づいて説明する。従来例と同等構成については同
符号を付すこととする。図において、1は基板、2はベ
アチップ状半導体装置で、電極が上面に形成されてい
る。3はベアチップ状半導体装置2の実装位置に形成さ
れたダイパッドで、金メッキが施されている。4はダイ
パッド3上に塗布された接着剤で、主に、エポキシ系の
ものがよく用いられている。5は基板1上に形成された
電極パッドで、金メッキが施されている。6は金線等の
ボンディングワイヤーで、ベアチップ状半導体装置2上
面の電極と基板1上に形成された電極パッド5を電気的
に接続するものである。7は封止材料で、主に、エポキ
シ系のものがよく用いられ、ベアチップ状半導体装置1
及びボンディングワイヤー6等を保護するためのもので
ある。8はソルダーレジストにより形成された平面視環
状のパターンで、接着剤流れ防止手段の1つである。こ
の平面視環状のパターン8は、30〜40μm程度、又は、
それ以上の高さになるように形成されたものである。必
要ならソルダーレジストを重塗りして、必要な厚さのパ
ターンを形成する。この平面視環状のパターン8によ
り、加熱硬化時、接着剤4がその平面視環状のパターン
8の外側に流出することを防止することができ、電極パ
ッド5への接着剤付着によるボンディング不良を防ぐこ
とができる。
【0011】図1に示すように実装するには、まず、ダ
イパッド3及び電極パッド5が形成された基板1上のダ
イパッド3の周囲に、ソルダーレジストを塗布等により
供給して、30〜40μm程度、又は、それ以上の高さの平
面視環状のパターン8を形成する。その後の工程は、従
来と同様にして、ダイパッド3上に接着剤4を転写ピン
又は、ディスペンサー等により供給し、ベアチップ状半
導体装置2を、その接着剤4上に配置した後、基板1を
オーブンに入れ、接着剤4を150 〜160 ℃程度で30分程
度加熱処理を行い硬化させる。その後、ボンディング装
置を用い、ベアチップ上の電極と、基板1上の電極パッ
ド5をボンディングワイヤー6にて接続する。最後に、
ベアチップ状半導体装置2及びボンディングワイヤー6
を封止材料7で覆って、封止材料7を硬化させる。
イパッド3及び電極パッド5が形成された基板1上のダ
イパッド3の周囲に、ソルダーレジストを塗布等により
供給して、30〜40μm程度、又は、それ以上の高さの平
面視環状のパターン8を形成する。その後の工程は、従
来と同様にして、ダイパッド3上に接着剤4を転写ピン
又は、ディスペンサー等により供給し、ベアチップ状半
導体装置2を、その接着剤4上に配置した後、基板1を
オーブンに入れ、接着剤4を150 〜160 ℃程度で30分程
度加熱処理を行い硬化させる。その後、ボンディング装
置を用い、ベアチップ上の電極と、基板1上の電極パッ
ド5をボンディングワイヤー6にて接続する。最後に、
ベアチップ状半導体装置2及びボンディングワイヤー6
を封止材料7で覆って、封止材料7を硬化させる。
【0012】本発明の実装方法により実装された異なる
例を図2に基づいて説明する。本実施例が図1に示した
例と異なるのは、接着剤流れ防止手段のみであるので、
同等構成に付いては同符号を付し詳細な説明を省略す
る。本実施例の接着剤流れ防止手段は、ダイパッド3の
周囲に形成されたザグリ溝9である。加熱処理時、流れ
出した接着剤4は、このザグリ溝9に流れ込むため、ザ
グリ溝9の外側に接着剤4が流出するのを防止すること
ができる。このザグリ溝9は一般のNC工作機械のドリ
ル等で形成することができる。その深さは、基板の種
類、厚みにもよるが、少なくとも0.1 〜0.3 μm程度に
形成しておく。その後の実装工程は、図1に示した例と
同様であるので省略する。
例を図2に基づいて説明する。本実施例が図1に示した
例と異なるのは、接着剤流れ防止手段のみであるので、
同等構成に付いては同符号を付し詳細な説明を省略す
る。本実施例の接着剤流れ防止手段は、ダイパッド3の
周囲に形成されたザグリ溝9である。加熱処理時、流れ
出した接着剤4は、このザグリ溝9に流れ込むため、ザ
グリ溝9の外側に接着剤4が流出するのを防止すること
ができる。このザグリ溝9は一般のNC工作機械のドリ
ル等で形成することができる。その深さは、基板の種
類、厚みにもよるが、少なくとも0.1 〜0.3 μm程度に
形成しておく。その後の実装工程は、図1に示した例と
同様であるので省略する。
【0013】以上、接着剤流れ防止手段として、2つの
例を示したが、何れも、従来の加工方法、処理方法を流
用するものであるので、特別な設備を必要とせず容易に
基盤1の他の部分への接着剤付着及びボンディング不良
を防止することができる。また、本発明は、接着剤を用
いた実装方法に広く適用できる実装技術であるが、特
に、エポキシ系接着剤、封止材料を多く用いるハイブリ
ッドIC等に有効である。
例を示したが、何れも、従来の加工方法、処理方法を流
用するものであるので、特別な設備を必要とせず容易に
基盤1の他の部分への接着剤付着及びボンディング不良
を防止することができる。また、本発明は、接着剤を用
いた実装方法に広く適用できる実装技術であるが、特
に、エポキシ系接着剤、封止材料を多く用いるハイブリ
ッドIC等に有効である。
【0014】
【発明の効果】以上のように、本発明の半導体装置の実
装方法によれば、基板上のダイパッド外側に流れ出した
接着剤が電極パッドのボンディング位置に付着すること
によって発生するボンディング不良を防止することがで
きる。
装方法によれば、基板上のダイパッド外側に流れ出した
接着剤が電極パッドのボンディング位置に付着すること
によって発生するボンディング不良を防止することがで
きる。
【図1】本発明の半導体装置の実装方法を用いた一実装
例を示す断面図である。
例を示す断面図である。
【図2】本発明の半導体装置の実装方法を用いた異なる
実装例を示す断面図である。
実装例を示す断面図である。
【図3】従来の半導体装置の実装方法を用いた実装例を
示す断面図である。
示す断面図である。
1 基板 2 ベアチップ状半導体装置 3 ダイパッド 4 接着剤 5 電極パッド 6 ボンディングワイヤー 7 封止樹脂 8 パターン 9 ザグリ溝
Claims (3)
- 【請求項1】 基板上に、接着剤を介して、ベアチップ
状半導体装置を実装する実装方法において、前記基板上
の前記ベアチップ状半導体装置のダイパッドの周囲に、
前記接着剤流れ防止手段を形成して実装を行うことを特
徴とする半導体装置の実装方法。 - 【請求項2】 前記接着剤流れ防止手段は、ソルダーレ
ジストにより前記基板上に形成された平面視環状のパタ
ーンであることを特徴とする請求項1記載の半導体装置
の実装方法。 - 【請求項3】 前記接着剤流れ防止手段は、前記基板上
に形成された平面視環状のザグリ溝であることを特徴と
する請求項1記載の半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19051693A JPH0745641A (ja) | 1993-07-30 | 1993-07-30 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19051693A JPH0745641A (ja) | 1993-07-30 | 1993-07-30 | 半導体装置の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0745641A true JPH0745641A (ja) | 1995-02-14 |
Family
ID=16259396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19051693A Pending JPH0745641A (ja) | 1993-07-30 | 1993-07-30 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0745641A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09246290A (ja) * | 1996-03-01 | 1997-09-19 | Citizen Watch Co Ltd | 半導体装置 |
JPH10270589A (ja) * | 1997-03-25 | 1998-10-09 | Rohm Co Ltd | 半導体装置の構造 |
JP2002314143A (ja) * | 2001-04-09 | 2002-10-25 | Toshiba Corp | 発光装置 |
JP2003092374A (ja) * | 2001-09-18 | 2003-03-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6600217B2 (en) | 2000-02-14 | 2003-07-29 | Fujitsu Limited | Mounting substrate and mounting method for semiconductor device |
JP2008112966A (ja) * | 2006-10-05 | 2008-05-15 | Nichia Chem Ind Ltd | 発光装置 |
KR100843737B1 (ko) * | 2002-05-10 | 2008-07-04 | 페어차일드코리아반도체 주식회사 | 솔더 조인트의 신뢰성이 개선된 반도체 패키지 |
JP2009016636A (ja) * | 2007-07-06 | 2009-01-22 | Nichia Corp | 半導体装置およびその形成方法 |
US7498679B2 (en) | 2005-07-18 | 2009-03-03 | Samsung Electronics Co., Ltd. | Package substrate and semiconductor package using the same |
WO2014021030A1 (ja) * | 2012-07-30 | 2014-02-06 | ウシオ電機株式会社 | 光源ユニット |
US9006036B2 (en) | 2012-09-19 | 2015-04-14 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
JP2018117049A (ja) * | 2017-01-18 | 2018-07-26 | 株式会社ディスコ | パッケージデバイスの製造方法 |
CN110783303A (zh) * | 2018-07-31 | 2020-02-11 | 德州仪器公司 | 用于管芯的引线框架 |
US11430731B2 (en) | 2019-02-20 | 2022-08-30 | Infineon Technologies Ag | Semiconductor arrangement and method for producing a semiconductor arrangement |
-
1993
- 1993-07-30 JP JP19051693A patent/JPH0745641A/ja active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09246290A (ja) * | 1996-03-01 | 1997-09-19 | Citizen Watch Co Ltd | 半導体装置 |
JPH10270589A (ja) * | 1997-03-25 | 1998-10-09 | Rohm Co Ltd | 半導体装置の構造 |
US6600217B2 (en) | 2000-02-14 | 2003-07-29 | Fujitsu Limited | Mounting substrate and mounting method for semiconductor device |
JP2002314143A (ja) * | 2001-04-09 | 2002-10-25 | Toshiba Corp | 発光装置 |
KR100918745B1 (ko) * | 2001-09-18 | 2009-09-24 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
JP2003092374A (ja) * | 2001-09-18 | 2003-03-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6853089B2 (en) | 2001-09-18 | 2005-02-08 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
KR100843737B1 (ko) * | 2002-05-10 | 2008-07-04 | 페어차일드코리아반도체 주식회사 | 솔더 조인트의 신뢰성이 개선된 반도체 패키지 |
US7498679B2 (en) | 2005-07-18 | 2009-03-03 | Samsung Electronics Co., Ltd. | Package substrate and semiconductor package using the same |
JP2008112966A (ja) * | 2006-10-05 | 2008-05-15 | Nichia Chem Ind Ltd | 発光装置 |
JP2009016636A (ja) * | 2007-07-06 | 2009-01-22 | Nichia Corp | 半導体装置およびその形成方法 |
WO2014021030A1 (ja) * | 2012-07-30 | 2014-02-06 | ウシオ電機株式会社 | 光源ユニット |
US9755126B2 (en) | 2012-07-30 | 2017-09-05 | Ushio Denki Kabushiki Kaisha | Light source unit |
US9006036B2 (en) | 2012-09-19 | 2015-04-14 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
JP2018117049A (ja) * | 2017-01-18 | 2018-07-26 | 株式会社ディスコ | パッケージデバイスの製造方法 |
CN110783303A (zh) * | 2018-07-31 | 2020-02-11 | 德州仪器公司 | 用于管芯的引线框架 |
US11430731B2 (en) | 2019-02-20 | 2022-08-30 | Infineon Technologies Ag | Semiconductor arrangement and method for producing a semiconductor arrangement |
US11990405B2 (en) | 2019-02-20 | 2024-05-21 | Infineon Technologies Ag | Semiconductor arrangement and method for producing a semiconductor arrangement |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
US6774497B1 (en) | Flip-chip assembly with thin underfill and thick solder mask | |
US6821878B2 (en) | Area-array device assembly with pre-applied underfill layers on printed wiring board | |
JP2899958B2 (ja) | エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ | |
KR100237328B1 (ko) | 반도체 패키지의 구조 및 제조방법 | |
US6262473B1 (en) | Film carrier tape and semiconductor device, method of making the same and circuit board | |
KR960019680A (ko) | 반도체디바이스패키지 방법 및 디바이스 패키지 | |
JPH0745641A (ja) | 半導体装置の実装方法 | |
US6246124B1 (en) | Encapsulated chip module and method of making same | |
JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
JP3631922B2 (ja) | センタパッド型半導体パッケージ素子の製造方法 | |
US6300162B1 (en) | Method of applying a protective layer to a microelectronic component | |
US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
CN101000899A (zh) | 晶片封装结构 | |
JP2797598B2 (ja) | 混成集積回路基板 | |
US6124152A (en) | Method for fabricating cob type semiconductor package | |
JPH03177034A (ja) | 電子部品の接続方法 | |
JP3805108B2 (ja) | 半導体装置及びその製造方法 | |
JP2654677B2 (ja) | 半導体装置の製造方法 | |
KR0131392B1 (ko) | 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조 | |
JPH04142042A (ja) | 半導体装置の製造方法 | |
JPH05109929A (ja) | 半導体の封止方法 | |
JPS5848932A (ja) | 半導体装置の製法 | |
JPS63124433A (ja) | フイルムキヤリア | |
KR100244089B1 (ko) | 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조 |