JPH03177034A - 電子部品の接続方法 - Google Patents

電子部品の接続方法

Info

Publication number
JPH03177034A
JPH03177034A JP1314293A JP31429389A JPH03177034A JP H03177034 A JPH03177034 A JP H03177034A JP 1314293 A JP1314293 A JP 1314293A JP 31429389 A JP31429389 A JP 31429389A JP H03177034 A JPH03177034 A JP H03177034A
Authority
JP
Japan
Prior art keywords
electrodes
resin
chip
bonding
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1314293A
Other languages
English (en)
Inventor
Tomoyuki Shirasaki
友之 白嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1314293A priority Critical patent/JPH03177034A/ja
Publication of JPH03177034A publication Critical patent/JPH03177034A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この9.11は電子部品の接続方法に関する。
[従来の技術J 従来、フィルム基板上にICチップ等の半導体素子を実
装する技術としては、T A B (Tape Aut
mated Bonding)法、ワイヤーポンディン
グ法、フリップチップ法等があり、その中でもTAB法
が最も一般的な技術として普及している。このTAB法
は、フィルム基板上に金属箔をラミネートし、この金属
箔をバターニングして配線リードを形成し、この配線リ
ードにICチップのバンプ電極をポンディングした後、
ポンディング部分およびICチップのポンディング面側
を封止樹脂で封止する方法である。このTAB法では、
ポンディング時に配線リードがICチー、プのエツジ部
に接触してショー卜するのを防ぐために、予めフィルム
基板にICチップが挿入する開口部を形成し。
この開口部の縁から配線リードを延伸させ、この配線リ
ードの延伸部分をポンディング時にICチップのエツジ
部に接触しないように折曲している、しかし、ポンディ
ング時に配線リードの延伸部分を折曲させると、その折
曲部分にクラックが発生し、接続信頼性が低下するとい
う問題がある。
そこで、従来では、バンプ電極をフィルム基板側に形成
するTAB法が検討されている。このTAB法は、配線
リードが形成されたフィルム基板にスルーホールを形成
し、このスルーホールを介して配線リードに接続される
バンプ電極を配線リードと反対側面に突出形成し、この
バンプ電極をICチップのバット電極にポンディングし
た後、そのポンディング部分およびICチップのポンデ
ィング面側を封IL樹脂で1■止する方法である。
[発明が解決しようとする課題] しかし、フイルムノふ板側にバンプ電極を形成するTA
B法では、接続信頼性を確保できても、ポンディング後
にポンディング部分およびICチップのポンディング面
側を封止樹脂で封止する際に、ICチップとフィルム基
板との間に封止樹脂を充填しなければならないため、封
止作業が極めて面倒であるという問題がある。また、封
止樹脂はICチップとフィルム基板の間に充填して固化
するだけであるから、ICチップに単に接着された保護
膜の機能しかなく、ポンディング後の環境変化、振動、
#1撃等に弱く、信頼性に乏しい等の問題がある。。
この発明の目的は、接続信頼性を確保できるとともに、
ポンディングと同時に簡単かつ確実に樹囮月止ができ、
ポンディング後の環境変化、振動、衝唯1に対する信頼
性の向上をも図ることのできる・iE電子部品接続方法
を提供することである。
[課題を解決するための手段] この発明の手段は次の通りである。
基板に複数のバンプ電極を形成し、このバンプ電極上お
よびその周囲にバンプ電極の材質よりも融点が低く、か
つ線膨張係数の大きい樹脂を被着し、前記バンプ電極に
電子部品の電極を対応させて位置決めした後、前記電子
部品と前記基板とを相対的に加圧し、一定時間バンプ電
極の融点以上の温度に加熱後、加熱温度を前記樹脂の融
点以下に下げた後、加圧を加除することにより、バンプ
電極と電子部品の電極とを接続するのと同時に樹脂によ
る封止をも行なう。
[作用] この発明の作用は次の通りである。
基板に形成された複数のバンプ電極上およびその周囲に
樹脂を被着して、バンプ電極と電子部品の電極とをポン
ディングするので、被着された樹脂により電子部品のエ
ツジ部でのショートを防ぐことができる。また、樹脂は
バンプ電極の材質よりも融点が低いから、電子部品と基
板とを相対的に加正し、一定時間バンプ電極の融点以上
の温度に加熱すると、バンプ電極と共に樹脂も溶融する
ので、バンプ電極を電子部品の電極に確実に接合でき、
接続信頼性を確保することができる。また、溶融した樹
脂は加熱温度が前記樹脂の融点以下に達すると硬化する
ので、バンプ電極と電子部品の電極とのポンディングと
同時に、ポンディング部分および基板と電子部品の両者
を確実かつ強固に封止できる。そのため、ポンディング
後に樹脂で封止する必要がないので、ポンディング工程
の簡素化を図ることができる。特に、樹脂はバンプ電極
の材質よりも線膨張係数が大きいので、熱圧着後の硬化
により大きな熱応力を発生し、これによりバンプ電極と
ICチー2プとが圧接されるので接合部分に作用する応
力集中を緩和することができ、ポンディング後の環境変
化、振動、衝撃等に対する信頼性を高めることができる
[実施例] 以下、第1図〜第6図を参照して、この発明の一実施例
を説明する。
第1図ではフィルム基板l上に配線リード2を形成した
状態を示す、この場合には、まず、ポリイミド樹脂等の
感光性樹脂(フォトレジスト)よりなり、Hさが20g
m以下のフィルム基板lを用、aする。そして、フィル
基板l上に厚さが10ッm程度の銅等の金属箔をラミネ
ートし、この金属箔をフォトリングラフィによりニー7
チングして不要な部分を除去する。この結果、金属箔か
らなる配線リード2・・・(図では2つのみを示すが、
実際には多数である)がパターン形成される。
第2図ではフィルム基板1にスルーホール3を形成した
状態を示す、この場合には、フィルム基板1が感光性樹
脂であるから、フォトリングラフィにより簡単にスルー
ホール3・・・(図では2つのみを示すが、実際には多
数である)をフィルム基板lに形成することができる。
すなわち、フィルム基板!の下面にフォトマスクを配置
し、このフォトマスクを介して光を照射し、現像処理す
るだけで、フィルム基板1の不要な部分を除去すること
ができる。この結果、フィルム基板1にスルーホール3
・・・が配線リード2・・・の所定箇所(例えば、イン
ナーリード?H)に対応して形成される。
第3図ではフィルム基板lにバンプ電極4を形成した状
態を示す、この場合には、予め、メツキ前処理を施した
後、電解メツキによりスルーホール3・・・内にメツキ
層をr&長させる。このメツキ層の材質は、融点が30
0″C以下の半IJJ等の金属である。この結果、スル
ーホール3・・・内にバンプ電極4・・・が氏線す−1
2・・・と接続され、かつフィルム基板lの下面に突出
して形成される。なお、このときには、フィルム基板1
が゛感光性樹脂であるから、メンキレジストを設ける必
要がなく、メツキ前処理を施すだけで、直接スルーホー
ル3・・・内の配線リード2・・・にメツキ層を成長さ
せることができる。しかも、フィルム基板1の下面に突
出するバンプ電極4・・・の大きさは、メツキ時間を制
御するだけで簡単にJilft5することができる。
:tS4図ではバンプ′it極4・・・およびその周囲
に熱硬化性樹脂からなる有a樹脂5を設けた状態を示す
、この有機樹脂5はバンプ電極4・・・の融点よりも硬
化温度が低く、かつ線膨張係数の大きいエポキシ樹脂等
からなり、印刷等によりフィルム基板1の下面に被着さ
れる。この有機樹脂5はバンプ電極4・・・の突出した
長さよりも少し厚く形成され、これによりバンプ電極4
・・・を覆い、かつその各周囲に設けられる。
第5間ではフィルム基板1にICチップ6を位置決めし
た状態を示す、すなわち、ICチップ6にはその上面に
パット電J4i7・・・(図では2つのみを示すが、実
際には多数である)が配列形成されている。このICチ
ップ6のバット電極7・・・をフィルム基板lの下面か
ら突出した各バンプ電極4・・・に対応させて位置決め
する。この状態で。
フィルム基板1の上側に熱圧着治具8を配置し、フィル
ム基板lとICチー、プロとを相対的に加圧して加熱す
る。このときには、ICチップ6と配線リード2・・・
との間に有a84脂5およびフィルム基板1が配置され
ているので、配線リード2・・・がICチップ6のエツ
ジ部に接触してショートすることはない。
第6図ではICチップ6のバット電極7・・・に/くノ
ブ′屯極4・・・をポンディングした状態を示す、すな
わち、熱圧着治A8でフィルム基板lとICチップ6と
を加圧し、一定時間バンプ電極4・・・の融点(300
℃程度)以上の温度に加熱する。この温度は有aM4脂
5の硬化温度よりも高く、有機樹脂5は硬化温度よりも
粘度が低くなる。そのため、バンプ電極4・・・は第6
図に示すようにICチップ6のバット電極7・・・上に
圧接され、これと同時に、有機樹脂5は一部がICチッ
プ6とフィルム基板lとの間から流動し、ICチップ6
の上部周縁に流れ出して溜る。この後、熱圧着治具8に
よる加熱温度を有機樹脂5のガラス転移点(例えば、エ
ポキシ樹脂では120℃程度)以下に下げると、溶融し
たバンプ電極4・・・が固化してICチップ6のバット
電極7・・・に接合されるとともに、有機樹脂5も硬化
してバンプ電極4・・・の接合部分およびXC−F−ツ
ブ6の接合面側をMIIニジ、かつICチップ6をフィ
ルム基板lの下面に接合する。
したがって、この後熱圧着治具8による加圧を解除して
も、バンプ電極4・・・および有機樹脂5は上述した状
態を保持する。この結果、フィルム基板lのバンプ電極
4・・・にICチー、プロのバット電極7・・・が接続
され、フィルム基板lにICチップ6が搭載される。
このように、上述した接続方法では、フィルム基板1の
バンプj7i J4i 4・・・にICチップ6のバッ
ト電極7・・・をポンディングするのと同時に、有機樹
脂5によりバンプ電極4・・・の接合部分およびICチ
ップ6の接合面側を封止することができる。そのため、
従来のようにポンディング後に樹脂封止する必要がない
で、製造工程の簡素化を図ることができる。特に、有機
樹脂5はバンプ’+f極4・・・の材質よりも線膨張係
数が大きいので、熱圧着後の硬化により大きな熱応力を
発生し、これによりバンプ電極4とICチー、プロとが
圧接されるので接合部分に作用する応力1中を緩和する
ことができ、ポンディング後における環境変化、振動、
衝撃等に対する信頼性を高めることができる。さらに、
配線リード2・・・およびスルーホール3・・・はフォ
トリソグラフィにより形成されるので、微細化が可能で
ある0例えば、配線リード2・・・は5ILm程度まで
、Wt細化が可能となる。
なお、この発明は上述した実施例に限定されるものでは
ない0例えば、ポンディング前にバンプ電極4・・・お
よびその周囲に設けられる有機樹脂5は熱硬化性樹脂に
限られず、熱可塑性樹脂を用いてもよい、この場合、熱
可塑性樹脂として180℃程度以上の高融点を有し1分
解温度がポンディング温度以上のものを用い、加圧状態
で一定時間バンプ電極4の融点以上に加熱し、加熱を停
止した後、熱圧着治具の温度が樹脂の融点とガラス転移
点の中間に達したとき加圧を解除すれば良い。
熱可塑性樹脂を用いる場合には、ポンディング後に不良
が確認された際に、再度加熱することによりICチップ
6を取り外すことができる。また。
バンプ電J4i4・・・はスルーホール3・・・を介さ
ずに、+ff接フィルム基板1の一面に形成してもよく
、また基板はフィルム基板lに限らず、石英、ガラス、
セラミック等の硬質基板でもよい、さらに、熱圧着はI
Cチップ6側から行なってもよく、シかもビーム照射に
よって行なってもよい。
〔発明の効果] 以上詳細に説明したように、この発明によれば、基板に
形成された複数のバンプ電極上およびその周囲に樹脂を
被着して、バンプ電極と電子部品の電極とをポンディン
グするので、被着された樹脂により電子部品のエツジ部
でのショートを防ぐことができるとともに、ポンディン
グと同時にバンプTi、!jの接合部分および電子部品
の接合面側を樹脂により封止できるので、ポンディング
後に樹脂で刃出する必要がなく、ポンディング工程の簡
素化を図ることができる。特に、樹脂はバンプ電極の材
質よりも融点が低く、かつmu張係数が大きいので、バ
ンプ′11を極と共に溶融し、バンプ電極を電子部品の
電極に確実に接合できるとともに、硬化時に発生する熱
応力により接合部分の応力1中を緩和しポンディング後
の環境変化、振動、#tl’Hに対する信頼性を向上さ
せることができる。
【図面の簡単な説明】
第1図〜第6図はこの発明の一実施例を示し、第1図は
フィルム基板に配線リードを形成した状態の断面図、第
2図はフィルム基板にスルーホールを形成した状態の断
面図、第3図はスルーホールにバンプ電極を形成した状
態の断面図、第4図はバンプ電極およびその周囲に熱硬
化性樹脂を設けた状態の断面図、第5図はフィルム基板
にrcチップを位置決めて熱圧着する状態の断面図、第
6図はICチップをフィルム基板にポンディングした状
態の断面図である。 l・・・・・・フィルム基板、2・・・・・・配線リー
ド、4・・・・・・バンプ電極、5・・・・・・熱硬化
性樹脂、6・・・・・・ICチップ、7・・・・・・バ
ット電極。 特 許 出 願 人 カシオ計算機株式会社 第 1 図 第 図 4ハ′ンフl電ぢシ 第 図 / 第 図 第 図 ↑ 大丁 餉7 図

Claims (1)

  1. 【特許請求の範囲】  基板に複数のバンプ電極を形成する工程と、前記バン
    プ電極上およびその周囲に前記バンプ電極の材質よりも
    融点が低く、かつ線膨張係数の大きい樹脂を被着する工
    程と、 前記バンプ電極に電子部品の電極を対応させて位置決め
    する工程と、 前記電子部品と前記基板とを相対的に加圧し、一定時間
    前記バンプ電極の融点以上の温度に加熱後、加熱温度を
    下げ、加熱温度が前記樹脂の融点以下に達した後、加圧
    を加除する工程と、からなる電子部品の接続方法。
JP1314293A 1989-12-05 1989-12-05 電子部品の接続方法 Pending JPH03177034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1314293A JPH03177034A (ja) 1989-12-05 1989-12-05 電子部品の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1314293A JPH03177034A (ja) 1989-12-05 1989-12-05 電子部品の接続方法

Publications (1)

Publication Number Publication Date
JPH03177034A true JPH03177034A (ja) 1991-08-01

Family

ID=18051621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1314293A Pending JPH03177034A (ja) 1989-12-05 1989-12-05 電子部品の接続方法

Country Status (1)

Country Link
JP (1) JPH03177034A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259223A (ja) * 1992-03-11 1993-10-08 Nec Corp フィルムキャリアテープ
US6204565B1 (en) 1998-06-10 2001-03-20 Nec Corporation Semiconductor carrier and method for manufacturing the same
JP2008177619A (ja) * 2008-04-11 2008-07-31 Toppan Printing Co Ltd チップキャリア及び半導体装置並びにチップキャリアの製造方法
CN104752401A (zh) * 2013-12-26 2015-07-01 英特尔公司 柔性微电子组件和方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259223A (ja) * 1992-03-11 1993-10-08 Nec Corp フィルムキャリアテープ
US6204565B1 (en) 1998-06-10 2001-03-20 Nec Corporation Semiconductor carrier and method for manufacturing the same
JP2008177619A (ja) * 2008-04-11 2008-07-31 Toppan Printing Co Ltd チップキャリア及び半導体装置並びにチップキャリアの製造方法
CN104752401A (zh) * 2013-12-26 2015-07-01 英特尔公司 柔性微电子组件和方法
JP2016219846A (ja) * 2013-12-26 2016-12-22 インテル コーポレイション 可撓性マイクロ電子アセンブリ及び方法

Similar Documents

Publication Publication Date Title
JP4703556B2 (ja) 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法
JP4809761B2 (ja) エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP2924830B2 (ja) 半導体装置及びその製造方法
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP4846633B2 (ja) 部品内蔵基板の製造方法
JP2007059767A (ja) アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP3391282B2 (ja) 電子部品の製造方法
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JP2002076055A (ja) 半導体装置の実装方法および実装構造
JPH0745641A (ja) 半導体装置の実装方法
JPH03177034A (ja) 電子部品の接続方法
JP2870533B1 (ja) 半導体装置およびその製造方法
KR20030085449A (ko) 개량된 플립 칩 패키지
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPS62169433A (ja) 半導体装置の製造方法
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
JP2000058597A (ja) 電子部品実装方法
KR100515101B1 (ko) 반도체패키지의 제조 방법 및 그 반도체패키지
JP2003332381A (ja) 電子部品の実装方法
JP2010021392A (ja) 半導体装置及びその製造方法
JP2678111B2 (ja) 半導体装置の取り外し方法
JP2006005208A (ja) 半導体装置およびその実装方法
JPH04246885A (ja) パッドグリッドアレイパッケージの基板実装方法