JPH04246885A - パッドグリッドアレイパッケージの基板実装方法 - Google Patents
パッドグリッドアレイパッケージの基板実装方法Info
- Publication number
- JPH04246885A JPH04246885A JP1182891A JP1182891A JPH04246885A JP H04246885 A JPH04246885 A JP H04246885A JP 1182891 A JP1182891 A JP 1182891A JP 1182891 A JP1182891 A JP 1182891A JP H04246885 A JPH04246885 A JP H04246885A
- Authority
- JP
- Japan
- Prior art keywords
- grid array
- pad
- array package
- pad grid
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000011347 resin Substances 0.000 claims abstract description 17
- 229920005989 resin Polymers 0.000 claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052802 copper Inorganic materials 0.000 claims abstract description 7
- 239000010949 copper Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 9
- 239000004744 fabric Substances 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 4
- 239000004593 Epoxy Substances 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はパッドグリッドアレイパ
ッケージの基板実装方法。
ッケージの基板実装方法。
【０００２】
【従来の技術】パッドグリッドアレイパッケージ型半導
体は図４に示すように印刷回路基板に実装されて使用さ
れている。従来の表面実装用パッケージは半田による接
合を行なっていて、その接合方法は赤外線リフローおよ
びベーパーフェイズ等である。
体は図４に示すように印刷回路基板に実装されて使用さ
れている。従来の表面実装用パッケージは半田による接
合を行なっていて、その接合方法は赤外線リフローおよ
びベーパーフェイズ等である。
【０００３】図５はパッドグリッドアレイパッケージの
基板実装した従来の状態を説明するための図４のＡ−Ａ
線断面図である。パッドグリッドアレイパッケージ１と
印刷配線の回路基板２を電気的接続させる方法は、あら
かじめパッケージ１や回路基板２にめっきや印刷等の方
法等によって付けられている半田層を熱をかけ溶かして
半田層１０を形成しそれを介して接続している。
基板実装した従来の状態を説明するための図４のＡ−Ａ
線断面図である。パッドグリッドアレイパッケージ１と
印刷配線の回路基板２を電気的接続させる方法は、あら
かじめパッケージ１や回路基板２にめっきや印刷等の方
法等によって付けられている半田層を熱をかけ溶かして
半田層１０を形成しそれを介して接続している。
【０００４】
【発明が解決しようとする課題】従来のパッドグリッド
アレイパッケージの基板実装方法は、赤外線リフローや
ベーパーフェイズで半田実装する場合に、あらかじめ印
刷回路基板の銅パッド部やパッケージのリードピンに半
田が固着していて、実装する時はその半田を２３０〜２
６０℃の高温にして溶かして接続・実装している為、パ
ッケージの反りや変形等により浮きが発生し、うまく接
続せずショート不良となる。また回路基板の銅パッド部
全体に半田が付いている為接続の確認が難かしいという
ような欠点があった。
アレイパッケージの基板実装方法は、赤外線リフローや
ベーパーフェイズで半田実装する場合に、あらかじめ印
刷回路基板の銅パッド部やパッケージのリードピンに半
田が固着していて、実装する時はその半田を２３０〜２
６０℃の高温にして溶かして接続・実装している為、パ
ッケージの反りや変形等により浮きが発生し、うまく接
続せずショート不良となる。また回路基板の銅パッド部
全体に半田が付いている為接続の確認が難かしいという
ような欠点があった。
【０００５】
【課題を解決するための手段】本発明のパッドグリッド
アレイパッケージの基板実装方法は、パッドグリッドア
レイパッケージを印刷配線回路基板に実装する際、あら
かじめ回路基板に紫外線硬化型導電樹脂を全面に塗布し
ておき、その回路基板上面より指定位置にパッドグリッ
ドアレイパッケージを乗せ、樹脂の毛細管現象及び表面
張力により樹脂がパッドグリッドアレイパッケージのス
ルーホールの表面の導体パッド上面付近まで上昇させ、
そして上部よりスルーホールを通して紫外線を当て、樹
脂を硬化させその後未硬化の箇所を取り除いて構成され
る。
アレイパッケージの基板実装方法は、パッドグリッドア
レイパッケージを印刷配線回路基板に実装する際、あら
かじめ回路基板に紫外線硬化型導電樹脂を全面に塗布し
ておき、その回路基板上面より指定位置にパッドグリッ
ドアレイパッケージを乗せ、樹脂の毛細管現象及び表面
張力により樹脂がパッドグリッドアレイパッケージのス
ルーホールの表面の導体パッド上面付近まで上昇させ、
そして上部よりスルーホールを通して紫外線を当て、樹
脂を硬化させその後未硬化の箇所を取り除いて構成され
る。
【０００６】また本発明のパッドグリッドアレイパッケ
ージは、スルーホールの基板側の穴径が反対上面側の穴
径よりも大きく構成されている。
ージは、スルーホールの基板側の穴径が反対上面側の穴
径よりも大きく構成されている。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。図１（ａ），（ｂ）は本発明の一実施例を説明するた
めに工程順に示したパッケージと実装基板の一部断面図
であり、図５に示した従来のＡ−Ａ線断面図に対応して
いる。
。図１（ａ），（ｂ）は本発明の一実施例を説明するた
めに工程順に示したパッケージと実装基板の一部断面図
であり、図５に示した従来のＡ−Ａ線断面図に対応して
いる。
【０００８】パッドグリッドアレイパッケージ１は外部
と電気的接続される為に導体パッド４とスルーホール３
を有する。導体パッド４は、めっき等の方法により、Ｃ
ｕ ，Ｎｉ ，Ａｕ により構成され、下面側にはパッ
ケージを浮かせる為０．５ｍｍ以上の高さを設ける。又
、スルーホール３は実装密着性等の点から０．３ｍｍ以
上としている。
と電気的接続される為に導体パッド４とスルーホール３
を有する。導体パッド４は、めっき等の方法により、Ｃ
ｕ ，Ｎｉ ，Ａｕ により構成され、下面側にはパッ
ケージを浮かせる為０．５ｍｍ以上の高さを設ける。又
、スルーホール３は実装密着性等の点から０．３ｍｍ以
上としている。
【０００９】回路基板２はパッケージ１と接続させる為
の銅パッド７と配線を保護する為のソルダーレジスト８
とベースとなるガラス布エポキシ系基板９とからなる。 その回路基板２の上面には紫外線硬化型液状導電樹脂６
をあらかじめ塗布しておく。そして回路基板２と指定位
置にパッドグリッドアレイパッケージ１を載せ、上面か
ら紫外線を当て、スルーホール３を通して下面の樹脂６
を硬化させる。その後、紫外線の当たらない未硬化の箇
所を取り除くことにより、パッドグリッドアレイパッケ
ージが実装が完了する。
の銅パッド７と配線を保護する為のソルダーレジスト８
とベースとなるガラス布エポキシ系基板９とからなる。 その回路基板２の上面には紫外線硬化型液状導電樹脂６
をあらかじめ塗布しておく。そして回路基板２と指定位
置にパッドグリッドアレイパッケージ１を載せ、上面か
ら紫外線を当て、スルーホール３を通して下面の樹脂６
を硬化させる。その後、紫外線の当たらない未硬化の箇
所を取り除くことにより、パッドグリッドアレイパッケ
ージが実装が完了する。
【００１０】図３，図４は本発明の第２，第３の実施例
の一部断面図である。それぞれパッドグリッドアレイパ
ッケージ１ａ，１ｂの上面スルーホール径ｒよりも下面
スルーホール径Ｒを０．２〜０．５ｍｍ大きくすること
により紫外線の拡散によって、硬化範囲が拡がり、接続
強度が増したり導通抵抗が大きくなる効果がある。
の一部断面図である。それぞれパッドグリッドアレイパ
ッケージ１ａ，１ｂの上面スルーホール径ｒよりも下面
スルーホール径Ｒを０．２〜０．５ｍｍ大きくすること
により紫外線の拡散によって、硬化範囲が拡がり、接続
強度が増したり導通抵抗が大きくなる効果がある。
【００１１】
【発明の効果】以上説明したように本発明はパッドグリ
ッドアレイパッケージを回路基板に実装する際、あらか
じめ実装基板に紫外線硬化型導電樹脂を全面に塗布して
おき、その実装基板上面の指定位置にパッドグリッドア
レイパッケージを載せ、上面よりパッケージのスルーホ
ールを通して紫外線を当てて樹脂を硬化させ、未硬化部
分を除去することにより、パッケージの反りが変形等が
多少あっても接続、実装が可能であり、又、スルーホー
ルを通して上面から接続状態を目視で判断することが可
能である為、接続信頼性が高く得られる。
ッドアレイパッケージを回路基板に実装する際、あらか
じめ実装基板に紫外線硬化型導電樹脂を全面に塗布して
おき、その実装基板上面の指定位置にパッドグリッドア
レイパッケージを載せ、上面よりパッケージのスルーホ
ールを通して紫外線を当てて樹脂を硬化させ、未硬化部
分を除去することにより、パッケージの反りが変形等が
多少あっても接続、実装が可能であり、又、スルーホー
ルを通して上面から接続状態を目視で判断することが可
能である為、接続信頼性が高く得られる。
【００１２】又、パッケージ上面のスルーホール径より
パッケージ下面のスルーホール径を大きくして紫外線の
拡散を利用し、接続面積を上がり接続強度を大きくし、
接続抵抗を小さくできるという効果を有する。
パッケージ下面のスルーホール径を大きくして紫外線の
拡散を利用し、接続面積を上がり接続強度を大きくし、
接続抵抗を小さくできるという効果を有する。
【図１】（ａ）及び（ｂ）は本発明の第１の実施例を説
明するための工程順に示したパッケージと実装基板の一
部断面図である。
明するための工程順に示したパッケージと実装基板の一
部断面図である。
【図２】本発明の第２の実施例を説明するためのパッケ
ージと回路基板の一部断面図である。
ージと回路基板の一部断面図である。
【図３】本発明の第３の実施例を説明するためのパッケ
ージと回路基板の一部断面図である。
ージと回路基板の一部断面図である。
【図４】パッドグリッドアレイパッケージを搭載した回
路基板の斜視図である。
路基板の斜視図である。
【図５】パッドグリッドアレイパッケージを回路基板に
実装した従来の状態を説明するための図４のＡ−Ａ線断
面図である。
実装した従来の状態を説明するための図４のＡ−Ａ線断
面図である。
１，１ａ，１ｂ パッドグリッドアレイパッケー
ジ２ 回路基板 ３ スルーホール ４ 導体パッド ５ ガラス布トリアジン系基板 ６ 紫外線硬化型液状導電樹脂 ７ 銅パッド ８ ソルダーレジスト ９ ガラス布エポキシ系基板 １０ 半田層
ジ２ 回路基板 ３ スルーホール ４ 導体パッド ５ ガラス布トリアジン系基板 ６ 紫外線硬化型液状導電樹脂 ７ 銅パッド ８ ソルダーレジスト ９ ガラス布エポキシ系基板 １０ 半田層
Claims (2)
- 【請求項１】 印刷配線回路基板の表面の銅パッドに
導体層を介してＩＣ内蔵のパッドグリッドアレイパッケ
ージのスルホール表面の導体パッドと接続するパッドグ
リッドアレイパッケージの基板実装方法において、まず
、前記印刷配線回路基板の全面に紫外線硬化型導電樹脂
を塗布し、次にスルーホールが前記銅パッドに対応する
位置に前記パッドグリッドアレイパッケージを載置し、
次に上面から前記スルーホールを通して紫外線を照射し
て樹脂硬化をさせた後、前記紫外線硬化型導電樹脂の未
硬化部を除去する工程を有することを特徴とするパッド
グリッドアレイパッケージの基板実装方法。 - 【請求項２】 前記パッドグリッドアレイパッケージ
の前記導体層側の穴径が反対上面側の穴径よりも大きい
ことを特徴とする請求項１記載のパッドグリッドアレイ
パッケージの基板実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011828A JP2836264B2 (ja) | 1991-02-01 | 1991-02-01 | パッドグリッドアレイパッケージの基板実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011828A JP2836264B2 (ja) | 1991-02-01 | 1991-02-01 | パッドグリッドアレイパッケージの基板実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04246885A true JPH04246885A (ja) | 1992-09-02 |
| JP2836264B2 JP2836264B2 (ja) | 1998-12-14 |
Family
ID=11788627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3011828A Expired - Lifetime JP2836264B2 (ja) | 1991-02-01 | 1991-02-01 | パッドグリッドアレイパッケージの基板実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836264B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014180250A1 (zh) * | 2013-05-09 | 2014-11-13 | 宸正光电（厦门）有限公司 | 一种触控面板及其制作方法 |
| CN108235793A (zh) * | 2015-01-27 | 2018-06-29 | 荷兰应用自然科学研究组织Tno | 用于织物层组件的柔性设备模块及生产方法 |
-
1991
- 1991-02-01 JP JP3011828A patent/JP2836264B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014180250A1 (zh) * | 2013-05-09 | 2014-11-13 | 宸正光电（厦门）有限公司 | 一种触控面板及其制作方法 |
| CN108235793A (zh) * | 2015-01-27 | 2018-06-29 | 荷兰应用自然科学研究组织Tno | 用于织物层组件的柔性设备模块及生产方法 |
| CN108235793B (zh) * | 2015-01-27 | 2020-01-07 | 荷兰应用自然科学研究组织Tno | 用于织物层组件的柔性设备模块及生产方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2836264B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US9545014B2 (en) | Flip chip interconnect solder mask | |
| US5133495A (en) | Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween | |
| US5203075A (en) | Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JPH09214121A (ja) | ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法 | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| JP3554650B2 (ja) | 回路基板 | |
| JPH04246885A (ja) | パッドグリッドアレイパッケージの基板実装方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JPH10163261A (ja) | 電子部品搭載用配線基板の製造方法 | |
| JP3099768B2 (ja) | 電子部品組立体およびその製造方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JP2010021392A (ja) | 半導体装置及びその製造方法 | |
| JP3164486B2 (ja) | 半導体装置の実装方法 | |
| JP2001148441A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH03177034A (ja) | 電子部品の接続方法 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP2004165328A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
| JPH05160199A (ja) | 半導体素子実装用絶縁フィルムおよびこれを用いてなる半導体素子の実装構造 | |
| JPH0992679A (ja) | ボンディングシートおよびそれを用いたボンディング方法 | |
| JPH05226385A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980908 |