JPH09214121A - ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法 - Google Patents

ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法

Info

Publication number
JPH09214121A
JPH09214121A JP8285420A JP28542096A JPH09214121A JP H09214121 A JPH09214121 A JP H09214121A JP 8285420 A JP8285420 A JP 8285420A JP 28542096 A JP28542096 A JP 28542096A JP H09214121 A JPH09214121 A JP H09214121A
Authority
JP
Japan
Prior art keywords
circuit board
integrated circuit
microelectronic
array
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8285420A
Other languages
English (en)
Inventor
Dexin Liang
デシィン・リャン
Mark R Schneider
マーク・アール・シュナイダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH09214121A publication Critical patent/JPH09214121A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/159—Using gravitational force; Processing against the gravity direction; Using centrifugal force
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/306—Lifting the component during or after mounting; Increasing the gap between component and PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 ボール・グリッド・アレーの容易さを有する
コラム・グリッド・アレーを製造する方法を提供するこ
と。 【解決手段】 集積回路（６０）を回路ボード（７６）
の上に実装し、導電性のコラムのアレーによって相互接
続する。コラムに対応するリフロー可能な導電性のハン
ダ・ボール（７４）を用いて相互接続するが、回路ボー
ド（７６）は、集積回路（６０）がその下方向に延長す
るように保持する。次に熱を加えてハンダ・ボール（７
４）をリフローさせる。すると、重力の作用により、ボ
ールが伸長してコラムの形状になり、所望のコラム・グ
リッド・アレーが得られる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】この発明は、広くは、マイク
ロエレクトロニクス集積回路技術に関し、更に詳しく
は、ハンダによるコラム・グリッド・アレー相互接続を
用いて回路ボード上に実装されたマイクロエレクトロニ
クス集積回路と、そのコラム・グリッド・アレーを作成
する方法とに関する。
【０００２】
【従来技術】パッケージされた集積回路は、表面実装技
術を用いて、プリント回路ボードすなわちマザーボード
上に適切に実装される。この技術の１つの好適な形態
は、ボール・グリッド・アレー（ＢＧＡ）実装として知
られ、集積回路と回路ボードとの表面上に実装パッド又
は接点の結合すべき平面アレーを形成することと、これ
らの接点をハンダ・ボールのアレーを用いて相互接続す
ることとを含む。
【０００３】図１に見られるように、従来のマイクロエ
レクトロニクス・アセンブリ１０は、導電性のハンダ・
ボール１６のアレーによってプリント回路ボード１４上
に実装されたパッケージされた集積回路１２を含む。回
路１２とボード１４との上の接点は、図解を簡潔にする
ために、明示されていない。
【０００４】ハンダ・ボール１６は、３００℃を超える
比較的高い融点を有する９０Ｐｂ−１０Ｓｎの合金から
作られている。ボール１６は、約２２０℃の比較的低い
融点を有する共融（eutectic）Ｐｂ−Ｓｎのハンダのフ
ィレット（fillet）１８ａによって、集積回路１２上の
接点に接着され、電気的に相互接続される。ボール１６
も、共融Ｐｂ−Ｓｎハンダのフィレット１８ｂによって
回路ボード１４上の接点に接着され、電気的に接続され
る。
【０００５】ボール１６は、従来は、所望のハンダ・ボ
ール・アレーに一致するパターンでホールが空けられた
（穿たれた）グラファイト又は類似する材料から作られ
た固定具（フィクスチャ）すなわちボートを用いて、集
積回路１２又は回路ボード１４に接着される。９０Ｐｂ
−１０Ｓｎのハンダ・ボール１６が、ボートにおけるホ
ールの中に入れられ、共融ハンダ・ペーストがアレーの
上に直接にスクリーンされる。集積回路１２は、ボール
・アレーの頂部に整列され、共融ハンダだけを融解させ
てフィレット１８ａ及び１８ｂを形成するプロファイル
で炉の中で加熱される。
【０００６】集積回路１２は、様々な構成を有し得る。
図１に図解されているように、回路１２は、１又は複数
の電気的絶縁層及び電気的メタライゼーション層を含む
セラミック基板２０を含む。集積回路チップ２２は、基
板２０の頂部に付着され、ワイヤ・ボンド２４等によっ
て、それと相互接続される。チップ２２とワイヤ・ボン
ド２４とは、エポキシ樹脂等から形成される封止２６に
よる物理的な損傷及び汚染から、環境的に保護されてい
る。
【０００７】従来型の別のボール・グリッド・アレー実
装構成が、図２に図解されており、ここでは、図１と同
じ構成要素については、同じ参照番号を付してある。マ
イクロエレクトロニクス・アセンブリ３０は、集積回路
２０と同じ態様で回路ボード１４上に実装された集積回
路３２を含む。しかし、回路３２は、層３４ａ、３４
ｂ、３４ｃを含む基板３４を含む。層３４ａ、３４ｂ
は、空洞（キャビティ）３６を画定する開口を伴って形
成されている。
【０００８】集積回路２２は、空洞内において層３４ｃ
の頂部に実装され、ワイヤ・ボンド２４によって基板３
４と相互接続されている。空洞３６が回路ボード１４と
は逆の方向に向いているので、図２の構成は、「キャビ
ティ・アップ」実装として知られている。空洞３６は、
ワイヤ・ボンディングを容易にし、冷却を改善して、封
止３８によって密封される。
【０００９】従来型の別のアセンブリ４０が、図３に図
解されており、「キャビティ・ダウン」実装として知ら
れている。この場合には、集積回路４２は、層４４ａ、
４４ｂを有する基板４４を含み、開口が、層４４ｂ内に
形成され、回路ボード１４の方向を向いた空洞４６を構
成している。この下向きの空洞４６は、封止４８を用い
て保護される。
【００１０】ボール・グリッド・アレー構成にはいくつ
かの問題がある。問題の１つは、ハンダ・ボール１６の
高さが比較的小さくアスペクト比がほぼ１に等しいこと
によって、アレーが、受け入れられないほどの高い故障
率を結果的に生じる機械的及び熱的な応力（ストレス）
を被ることである。
【００１１】別の問題は、特に図３のキャビティ・ダウ
ン構成において、封止４８と回路ボード１４の表面との
間の空間（距離、スペーシング）ｓが極めて小さいこと
である。ボール１６はフラックス・ハンダを用いて実装
されるので、残存するフラックスは、封止に先立つクリ
ーニング作業によって除去されなければならない。空間
ｓが小さいことは、このクリーニングを難しくする。更
に、封止４８が薄くなりすぎることと、封止４８が回路
ボード１４に接触することとを回避するためには、封止
の公差（トレランス）が正確に維持されなければならな
い。
【００１２】
【発明が解決すべき課題】これらの問題は、図４に示さ
れているコラム・グリッド・アレー（ＣＧＡ）実装構成
によって軽減される。アセンブリ５０においては、キャ
ビティ・ダウン型の集積回路４２と回路ボード１４とは
図３と同じである。しかし、ボール・グリッド・アレー
は、９０Ｐｂ−１０Ｓｎハンダから形成され共融Ｐｂ−
Ｓｎハンダのフィレット５４ａ、５４ｂを用いて接着さ
れた円柱型のハンダ・コラム５２を含むコラム・グリッ
ド・アレーによって代替されている。
【００１３】コラム５２は、集積回路４２と回路ボード
１４との間の空間をより大きくし、それにより、封止４
８と回路ボード１４との間の空間ｓ’も大きくなる。ハ
ンダ・ボール１６は典型的には直径が３０ミル（０．７
６２ｍｍ）であるのに対して、ハンダ・コラム５２は、
典型的には高さが５０ミル（１．２７ｍｍ）であり直径
は２０ミル（０．５０８ｍｍ）である。コラム５２の高
さとアスペクト比とが増加したことにより、ボール１６
の場合よりも、応力が軽減され、フラックスのクリーニ
ングが容易になり、封止の高さの交差が緩和される。
【００１４】コラム・グリッド・アレー・アセンブリ５
０は、ボール・グリッド・アレー・アセンブリと類似す
る態様で製造され、コラムがグラファイトの固定具すな
わちボートに空けられたホールの中に挿入され、次に、
共融フィレット５４ａ、５４ｂによって集積回路４２と
回路ボード１４とに付着される。
【００１５】ハンダ・ボールは、ボートの表面上に過剰
な数のボールを注ぎ、ボートを振ってホールの中に落ち
なかったボールを除去することによって、ホールの中に
フィットさせることができる。しかし、コラム５２は、
ボール１６の場合よりも、グラファイトのボートの中に
挿入するのが困難である。形状が長いので、コラム５２
は、ボートのホールの中に個別に挿入されなければなら
ない。コラムは、サイズが小さく、多数（典型的には数
百）あるので、この作業は難しく、時間がかかる。
【００１６】本発明は、コラム・グリッド・アレー相互
接続を有するマイクロエレクトロニクス・アセンブリの
従来型の製造に内在する問題を解決する。
【００１７】
【課題を解決するための手段】本発明によれば、集積回
路が回路ボード上に実装され、導電性のコラムによって
その回路ボードと相互接続される。アセンブリは、集積
回路と回路ボードとを、最初に、コラムにそれぞれ対応
しリフロー可能（reflowable）な導電性のハンダ・ボー
ルのアレーを用いて作成される。
【００１８】回路ボードは、そこから下向きに延長する
集積回路と共に保持される。十分な熱が加えられ、ハン
ダ・ボールをリフローさせる。集積回路は、重力によっ
て回路ボードから離れる方向に下向きに引かれ、ボール
が伸長してコラムを形成し、アセンブリは冷却して、コ
ラムが固体化する。
【００１９】固定具が、コラムが正確に決められた高さ
を有するように所定の距離だけ回路ボードから離れる方
向に移動した後に集積回路が接するように、与えられ
る。
【００２０】本発明によるコラム・グリッド・アレー
は、図４を参照して上述した従来型のコラム・グリッド
・アレーのすべての利点を有しながら、同時に、ボール
・グリッド・アレーの容易さで製造できる。更に詳しく
は、小さなハンダ・コラムをグラファイトの固定具すな
わちボートのホールの中に個別に挿入する困難で時間の
かかる作業が、本発明では不要になる。
【００２１】本発明のこれらの及びその他の特徴及び長
所は、当業者にとっては、以下で述べる詳細な説明を添
付の図面を参照して読めば、明らかであろう。ただし、
図面では、同じ部分を示す際には同じ参照番号を用いて
いる。
【００２２】
【実施例】本発明によるコラム・グリッド実装を含むマ
イクロエレクトロニクス・アセンブリの製造方法が、図
５に図解されている。図示されているように、この方法
によれば、図３及び図４に示されているキャビティ・ダ
ウン型の集積回路を含むアセンブリが作成される。しか
し、本発明は、それに限定されるのではなく、図１及び
図２に示されているような様々な集積回路構成を与える
こともできる。
【００２３】この方法の第１のステップは、図５に示さ
れるような、その上にボール・グリッド・アレーが形成
されているパッケージされた集積回路６０を作成するこ
とである。回路６０は、１又は複数の絶縁性及びメタラ
イゼーション層を含むセラミック・ラミネート又は他の
基板６２を含む。示されているように、基板６２は、層
６２ａ、６２ｂを含む。開口が層６２ｂに形成され、空
洞６４を形成する。
【００２４】集積回路チップ６６は、空洞６４において
層６２ａ上に実装され、ワイヤ・ボンド６８等により基
板６２と相互接続される。空洞６４は、封止材料７０に
よって環境的に密封される。電気的な実装用又は接触パ
ッド７２のアレーは、基板６２の表面上に形成され、導
電性のハンダ・ボール７４のアレーは、パッド７２上に
形成される。ボール７４は、好ましくは、約２２０℃の
融点を有する共融性のＰｂ−Ｓｎハンダから、形成され
る。
【００２５】ボール７４は、フラックスをパッド７２に
与え、ボール７４を従来の態様でグラファイトの固定具
すなわちボートのホールの中に挿入し、ボール７４の頂
部でパッド７２を整列（ align）させ、ボール７４が約
１分の間およそ２２０℃の温度に達するような温度プロ
ファイルを用いて加熱することによって、パッド７２に
接着される。これにより、ボールはパッド７２上にリフ
ローし、パッド７２にオーム接点を形成する。ボール７
４の底部は、リフローの間はパッド７２の平坦な形状に
一致する。
【００２６】図６に示されたように、集積回路６０は、
回路ボード７６に付着され、ボール・グリッド・アレー
実装を含む中間的なアセンブリを形成する。回路６０
は、ハンダ・ボール７４がボード７６上の結合端子すな
わち接触パッド７８と係合するように、反転され、回路
ボード７６上に配置される。好ましくは、共融Ｐｂ−Ｓ
ｎハンダ／フラックス・ペーストが、回路ボード７６上
の集積回路６０上への実装に先立って、ボール７４に加
えられる。次に、十分な熱が加えられ、ボール７４はリ
フローし、パッド７８に接着する。
【００２７】図６の中間的なアセンブリは、従来型のボ
ール・グリッド・アレー構成に類似しているが、本発明
では、ハンダ・ボールは、従来のように高温のリフロー
９０Ｐｂ−１０Ｓｎハンダではなく、低いリフロー温度
共融ハンダから形成されている点が異なる。
【００２８】次に、図７に示されているように、図６の
アセンブリを反転させ、集積回路６０が回路ボード７６
から下向きに延長するようにする。回路ボード７６は、
静止して保持され、ハンダ・ボール７４は、再びリフロ
ー温度（２２０℃）まで加熱されると、回路６０は、重
力の作用により、矢印８２で示されているように、回路
ボード７６に対して下向きに移動するように促される。
これにより、ハンダ・ボール７４は、長い形状に伸長さ
れ、ハンダ・コラム８０を形成する。次に、熱を除去す
ると、ハンダは、図示のようなコラムの形状に固体化
し、マイクロエレクトロニクス・アセンブリ８４を与え
る。
【００２９】このようにして、ハンダによるボール・グ
リッド・アレーは、ハンダによるコラム・グリッド・ア
レーに変形される。この構造の寸法は特定の応用例によ
って変動するが、ハンダ・ボール７４の当初の直径は、
約３０ミル（０．７６２ｍｍ）である。ハンダ・コラム
８０は、高さが、約４５から５０ミル（１．１４３から
１．２７ｍｍ）であり、直径が約２０ミル（０．５ｍ
ｍ）である。
【００３０】本発明によるコラム・グリッド・アレー
は、図４を参照して上述した従来のコラム・グリッド・
アレーのすべての長所を有するが、ボール・グリッド・
アレーの容易さをもって作ることができる。更に詳しく
は、小さなハンダ・コラムをグラファイトの固定具すな
わちボートのホールの中に個別に挿入する際の困難で時
間のかかる作業が、本発明では不要になる。
【００３１】図８は、集積回路６０と回路ボード７６と
の間に正確な距離を、従って、ハンダ・コラム８０の正
確な高さを与えるために固定具９０がどのように与えら
れるかを図解している。固定具９０は、矩形の開いた箱
の形状を有し、立っている壁部９０ａと底部９０ｂとか
ら構成されている。
【００３２】底部９０ｂの上方の壁部９０ａの高さは、
回路ボード７６が壁部９０ａによって保持され、集積回
路６０は、所望の距離が達成される距離だけハンダ・リ
フローの間に回路ボード７６から離れる方向に下向きに
移動する際に底部９０ｂに接する。これにより、ハンダ
・コラム８０のための正確な高さが与えられる。
【００３３】図９は、集積回路６０が軽量であってその
重さがハンダ・リフローの間に回路ボード７６から離れ
る方向に移動させるには不十分である場合に用いられ得
る構成を図解している。この場合には、重り（ウェイ
ト）９２が、クリップ９４などによって集積回路６０に
一時的に付着される。
【００３４】重り９２のサイズは、集積回路がリフロー
の間に所望の距離だけ移動するように選択される。重り
９２の下方にストッパ９６を設けて、重り９２が、集積
回路６０が所望の量だけ下向きに移動した際にこのスト
ッパ９６に接するようにすることもまた、本発明の技術
的範囲に含まれる。この概念は、図８を参照して既に述
べたことと類似する。
【００３５】この開示による教示を得た後では、当業者
には、その技術的範囲を離れずに、様々な修正が可能で
あろう。
【００３６】例えば、このハンダ・ボール７４は、９０
Ｐｂ−１０Ｓｎなどの高いリフロー温度のハンダから作
ることもでき、その場合は、図７のリフローのステップ
を、約３５０℃の温度で実行することになる。
【００３７】更に、重力に頼るのではなく、リフローの
間に回路ボード７６から離れる方向に集積回路６０を手
動で引くことも本発明の技術的範囲に含まれる。この場
合には、リフローの間の集積回路と回路ボードとの間の
相対的な向きは、制限されない。
【図面の簡単な説明】
【図１】ボール・グリッド・アレー実装を含む従来型の
マイクロエレクトロニクス・アセンブリを図解する簡略
化された断面図である。
【図２】ボール・グリッド・アレー実装を含む従来型の
マイクロエレクトロニクス・アセンブリを図解する簡略
化された断面図である。
【図３】ボール・グリッド・アレー実装を含む従来型の
マイクロエレクトロニクス・アセンブリを図解する簡略
化された断面図である。
【図４】コラム・グリッド・アレー実装を含む従来型の
マイクロエレクトロニクス・アセンブリを図解する簡略
化された断面図である。
【図５】本発明によるコラム・グリッド実装を含むマイ
クロエレクトロニクス・アセンブリを製造する方法を図
解する簡略化された断面図である。
【図６】本発明によるコラム・グリッド実装を含むマイ
クロエレクトロニクス・アセンブリを製造する方法を図
解する簡略化された断面図である。
【図７】本発明によるコラム・グリッド実装を含むマイ
クロエレクトロニクス・アセンブリを製造する方法を図
解する簡略化された断面図である。
【図８】図５から図７の方法を実現する固定具を図解す
る簡略された断面図である。
【図９】図５から図７の方法を実現する重りとストッパ
・アセンブリとを図解する簡略された断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク・アール・シュナイダー アメリカ合衆国カリフォルニア州94539, フリーモント，ヴィレッジウッド・ウェイ 6948

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 第１及び第２のマイクロエレクトロニク
    ス・デバイスを相互接続する導電性コラムのアレーを形
    成する方法であって、 （ａ）前記第１及び第２のマイクロエレクトロニクス・
    デバイスを、前記コラムにそれぞれ対応するリフロー可
    能な導電性ボールのアレーを用いて相互接続するステッ
    プと、 （ｂ）熱を加えて前記ボールをリフローさせるステップ
    と、 （ｃ）前記第１及び第２のマイクロエレクトロニクス・
    デバイスを相互に離間する方向に相対的に移動させ、前
    記ボールが伸長して前記コラムを形成するようにするス
    テップと、 （ｄ）前記熱を除去するステップと、 を含むことを特徴とする方法。
  2. 【請求項２】 請求項１記載の方法において、ステップ
    （ａ）は、前記ボールをハンダから形成するステップと
    含むことを特徴とする方法。
  3. 【請求項３】 請求項２記載の方法において、 ステップ（ａ）は、前記ボールをＰｂ−Ｓｎ共融ハンダ
    から形成するステップを含み、 ステップ（ｂ）は、ボールが約２２０℃の温度に達する
    ように熱を加えるステップを含むことを特徴とする方
    法。
  4. 【請求項４】 請求項１記載の方法において、 前記第１のマイクロエレクトロニクス・デバイスは、第
    １の電気接点の平面アレーを有する集積回路を含み、 前記第２のマイクロエレクトロニクス・デバイスは、前
    記第１の電気接点と結合する第２の電気接点の平面アレ
    ーを有する回路ボードを含み、 ステップ（ａ）は、前記ボールを用いて第１及び第２そ
    れぞれの電気接点を相互接続するステップを含むことを
    特徴とする方法。
  5. 【請求項５】 請求項４記載の方法において、 前記集積回路は、ステップ（ｄ）を実行した後で、前記
    回路ボードに面し前記回路ボードから離間する封止され
    た空洞を有し、この方法は、更に、 （ｅ）前記封止された空洞と回路ボードとの間に画定さ
    れる空間をクリーニングするステップを含むことを特徴
    とする方法。
  6. 【請求項６】 請求項５記載の方法において、 ステップ（ａ）は、フラックスを含むハンダから前記ボ
    ールを形成するステップを含み、 ステップ（ｅ）は、前記空間からフラックスを除去する
    ステップを含むことを特徴とする方法。
  7. 【請求項７】 請求項１記載の方法において、ステップ
    （ｂ）及び（ｃ）は、共同して、前記第１のマイクロエ
    レクトロニクス・デバイスを前記第２のマイクロエレク
    トロニクス・デバイスの上方に保持するステップと、重
    力によって前記第２のマイクロエレクトロニクス・デバ
    イスが前記第１のマイクロエレクトロニクス・デバイス
    から離間する方向に下向きに引かれることを許容させる
    ステップと、を含むことを特徴とする方法。
  8. 【請求項８】 請求項７記載の方法において、ステップ
    （ｂ）及び（ｃ）は、共同して、前記第１のマイクロエ
    レクトロニクス・デバイスを、前記第２のマイクロエレ
    クトロニクス・デバイスが所定の距離だけ前記第１のマ
    イクロエレクトロニクス・デバイスから下向きに離間し
    た後で接する表面を有する固定具を用いて、保持するス
    テップを含むことを特徴とする方法。
  9. 【請求項９】 請求項７記載の方法において、ステップ
    （ｃ）は、更に、前記第２のマイクロエレクトロニクス
    ・デバイスに重りを付加するステップを含むことを特徴
    とする方法。
  10. 【請求項１０】 請求項９記載の方法において、ステッ
    プ（ｃ）は、更に、前記重りの下方にストッパを設け、
    前記第２のマイクロエレクトロニクス・デバイスが所定
    の距離だけ前記第１のマイクロエレクトロニクス・デバ
    イスから下向きに離間した後で前記重りが前記ストッパ
    に接するようにするステップを含むことを特徴とする方
    法。
  11. 【請求項１１】 回路ボード上に実装され導電性コラム
    のアレーによって前記回路ボードと相互接された集積回
    路を含むマイクロエレクトロニクス・アセンブリにおい
    て、前記アセンブリは、 （ａ）前記集積回路と前記回路ボードとを、前記コラム
    にそれぞれ対応するリフロー可能な導電性ボールのアレ
    ーを用いて相互接続するステップと、 （ｂ）熱を加えて前記ボールをリフローさせるステップ
    と、 （ｃ）前記集積回路を前記回路ボードから離間する方向
    に相対的に移動させ、前記ボールが伸長して前記コラム
    を形成するようにするステップと、 （ｄ）前記熱を除去するステップと、 を含む方法によって作成されることを特徴とするマイク
    ロエレクトロニクス・アセンブリ。
  12. 【請求項１２】 請求項１１記載のマイクロエレクトロ
    ニクス・アセンブリにおいて、前記ボールは、ハンダを
    含むことを特徴とするマイクロエレクトロニクス・アセ
    ンブリ。
  13. 【請求項１３】 請求項１２記載のマイクロエレクトロ
    ニクス・アセンブリにおいて、 前記ボールは、Ｐｂ−Ｓｎ共融ハンダを含み、 ステップ（ｂ）は、ボールが摂氏約２２０度の温度に達
    するように熱を加えるステップを含むことを特徴とする
    マイクロエレクトロニクス・アセンブリ。
  14. 【請求項１４】 請求項１１記載のマイクロエレクトロ
    ニクス・アセンブリにおいて、 前記集積回路は、第１の電気接点の平面アレーを含み、 前記回路ボードは、前記第１の電気接点と結合する第２
    の電気接点の平面アレーを含み、 コラムの前記アレーは、前記第１及び第２の電気接点を
    相互接続することを特徴とするマイクロエレクトロニク
    ス・アセンブリ。
  15. 【請求項１５】 請求項１４記載のマイクロエレクトロ
    ニクス・アセンブリにおいて、 前記集積回路は、前記回路ボードに面し前記回路ボード
    から離間する封止された空洞を有することを特徴とする
    マイクロエレクトロニクス・アセンブリ。
  16. 【請求項１６】 請求項１５記載のマイクロエレクトロ
    ニクス・アセンブリにおいて、 前記ボールは、フラックスを含むハンダを含み、 ステップ（ｅ）は、前記空洞と前記回路ボードとの間に
    画定された空間からフラックスを除去するステップを含
    むことを特徴とするマイクロエレクトロニクス・アセン
    ブリ。
  17. 【請求項１７】 請求項１１記載のマイクロエレクトロ
    ニクス・アセンブリにおいて、ステップ（ｂ）及び
    （ｃ）は、共同して、前記回路ボードを前記集積回路の
    上方に保持するステップと、重力によって前記集積回路
    が前記回路ボードから離間する方向に下向きに引かれる
    ことを許容させるステップと、を含むことを特徴とする
    マイクロエレクトロニクス・アセンブリ。
  18. 【請求項１８】 請求項１７記載のマイクロエレクトロ
    ニクス・アセンブリにおいて、ステップ（ｂ）及び
    （ｃ）は、共同して、前記回路ボードを、前記集積回路
    が所定の距離だけ前記回路ボードから下向きに離間した
    後で接する表面を有する固定具を用いて、保持するステ
    ップを含むことを特徴とするマイクロエレクトロニクス
    ・アセンブリ。
  19. 【請求項１９】 請求項１７記載のマイクロエレクトロ
    ニクス・アセンブリにおいて、ステップ（ｃ）は、更
    に、前記集積回路に重りを付加するステップを含むこと
    を特徴とするマイクロエレクトロニクス・アセンブリ。
  20. 【請求項２０】 請求項１１記載のマイクロエレクトロ
    ニクス・アセンブリにおいて、ステップ（ｃ）は、更
    に、前記重りの下方にストッパを与えて、前記集積回路
    が所定の距離だけ前記回路ボードから下向きに離間した
    後で前記重りが前記ストッパに接するようにするステッ
    プを含むことを特徴とするマイクロエレクトロニクス・
    アセンブリ。
JP8285420A 1996-01-31 1996-10-28 ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法 Pending JPH09214121A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/595,022 US5639696A (en) 1996-01-31 1996-01-31 Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array
US595022 1996-01-31

Publications (1)

Publication Number Publication Date
JPH09214121A true JPH09214121A (ja) 1997-08-15

Family

ID=24381385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8285420A Pending JPH09214121A (ja) 1996-01-31 1996-10-28 ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法

Country Status (3)

Country Link
US (1) US5639696A (ja)
EP (1) EP0788159A3 (ja)
JP (1) JPH09214121A (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
DE19706983B4 (de) * 1996-02-23 2009-06-18 Denso Corporation, Kariya Oberflächenanbringungseinheit und Wandleranordnungen unter Verwendung der Oberflächenanbringungseinheit
US6395991B1 (en) 1996-07-29 2002-05-28 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US5739586A (en) * 1996-08-30 1998-04-14 Scientific-Atlanta, Inc. Heat sink assembly including a printed wiring board and a metal case
KR100234694B1 (ko) * 1996-10-29 1999-12-15 김영환 비지에이 패키지의 제조방법
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US6330967B1 (en) 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
US5968670A (en) * 1997-08-12 1999-10-19 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with spring
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
US6059173A (en) * 1998-03-05 2000-05-09 International Business Machines Corporation Micro grid array solder interconnection structure for second level packaging joining a module and printed circuit board
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6121576A (en) * 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6353191B1 (en) 1999-12-13 2002-03-05 Fci Americas Technology, Inc. Column grid array connector
FI112287B (fi) 2000-03-31 2003-11-14 Rafsec Oy Menetelmä tuoteanturin muodostamiseksi ja tuoteanturi
US7041533B1 (en) 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
US6547124B2 (en) 2001-06-14 2003-04-15 Bae Systems Information And Electronic Systems Integration Inc. Method for forming a micro column grid array (CGA)
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6710264B2 (en) * 2001-11-16 2004-03-23 Hewlett-Packard Development Company, L.P. Method and apparatus for supporting a circuit component having solder column interconnects using external support
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
FR2888975B1 (fr) * 2005-07-21 2007-09-07 Atmel Corp Procede de securisation pour la protection de donnees
WO2007018761A2 (en) * 2005-07-21 2007-02-15 Atmel Corporation Security method for data protection
US7436270B2 (en) * 2005-12-20 2008-10-14 Delphi Technologies, Inc. Structure and method for improving the reliability of surface mounted ceramic duplexers
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
US10912940B2 (en) * 2017-09-22 2021-02-09 Advanced Bionics Ag Connection joints for joining wires and pads constructed of different conductive materials and methods of making the same
CN113506849B (zh) * 2018-12-14 2022-07-08 新唐科技日本株式会社 半导体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921285A (en) * 1974-07-15 1975-11-25 Ibm Method for joining microminiature components to a carrying structure
JPS6362333A (ja) * 1986-09-03 1988-03-18 Oki Electric Ind Co Ltd フリツプチツプの半田接続方法
JPS6425548A (en) * 1987-07-22 1989-01-27 Fujitsu Ltd Flip-chip bonding method
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5148968A (en) * 1991-02-11 1992-09-22 Motorola, Inc. Solder bump stretch device
JP2555811B2 (ja) * 1991-09-10 1996-11-20 富士通株式会社 半導体チップのフリップチップ接合方法
US5288944A (en) * 1992-02-18 1994-02-22 International Business Machines, Inc. Pinned ceramic chip carrier
US5359768A (en) * 1992-07-30 1994-11-01 Intel Corporation Method for mounting very small integrated circuit package on PCB
US5346857A (en) * 1992-09-28 1994-09-13 Motorola, Inc. Method for forming a flip-chip bond from a gold-tin eutectic
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5385291A (en) * 1994-01-10 1995-01-31 Micron Custom Manufacturing Services, Inc. Method employing an elevating of atmospheric pressure during the heating and/or cooling phases of ball grid array (BGA) soldering of an IC device to a PCB

Also Published As

Publication number Publication date
US5639696A (en) 1997-06-17
EP0788159A2 (en) 1997-08-06
EP0788159A3 (en) 1998-06-17

Similar Documents

Publication Publication Date Title
JPH09214121A (ja) ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法
TW501208B (en) Semiconductor device and manufacturing method of the same
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JP2000058709A (ja) 突起電極構造および突起電極形成方法
JP2000340712A (ja) ポリマ補強カラム・グリッド・アレイ
US6413849B1 (en) Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
JP4151136B2 (ja) 基板および半導体装置とその製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
US7241640B1 (en) Solder ball assembly for a semiconductor device and method of fabricating same
JP3477486B2 (ja) 電子部品の実装体の製造方法
JP3446508B2 (ja) バンプ付きワークの実装方法および実装基板
JP2008218552A (ja) 電子部品の実装基板および実装方法
JP3552660B2 (ja) 半導体装置の製造方法
JPH10116927A (ja) 接続端子及びその形成方法
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
JP2000091380A (ja) フリップチップの実装構造
JP2010021392A (ja) 半導体装置及びその製造方法
JP3704229B2 (ja) 半導体装置の製造方法および装置
JP2002057242A (ja) エリアアレイ型半導体パッケージ
JP2004172292A (ja) 半田バンプを具備する電子部品、配線基板及びその電子部品の配線基板への実装方法
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법
JP2005203664A (ja) 半導体装置の実装方法
KR101261926B1 (ko) 볼 그리드 어레이 반도체패키지의 솔더링 방법
KR20110073312A (ko) 접적 회로 구성요소를 표면 탑재하는 방법 및 장치
JP4872706B2 (ja) はんだ接着材料及びはんだ供給方法