JP3552660B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3552660B2 JP3552660B2 JP2000314870A JP2000314870A JP3552660B2 JP 3552660 B2 JP3552660 B2 JP 3552660B2 JP 2000314870 A JP2000314870 A JP 2000314870A JP 2000314870 A JP2000314870 A JP 2000314870A JP 3552660 B2 JP3552660 B2 JP 3552660B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- electrode
- semiconductor element
- flattening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する後術分野】
本発明は、半導体素子の外部接続用の電極が形成された電極形成面を樹脂封止して成る半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
電子機器の基板などに実装される半導体装置は、従来はウェハ状態で回路パターン形成が行われ個片に分割された後の半導体素子の外部接続用電極に、リードフレームのピンや金属バンプなどを接続し、この接続部分を樹脂モールドで封止して半導体装置とするパッケージング工程を経て製造されていた。近年このパッケージング工程をウェハ状態で行う試みがなされている。その代表的な製造方法として、まず半導体素子の外部接続用電極上に十分な高さを持った柱状の導電部を形成した後でウェハの表面を樹脂で封止し、樹脂の表面を研磨して導電部の表面を樹脂の表面から露出させるものが知られている。
【0003】
従来、ウェハ状態での導電部形成には以下に述べるようなフォトリソグラフによる方法が用いられていた。まず、ウェハ表面には感光性樹脂膜が塗布され、フォトエッチングによって感光性樹脂膜の電極位置に対応する部位に凹部が形成される。そしてこの凹部内にメッキによって導電部が形成された後に感光性樹脂を除去し、さらに最終工程として樹脂封止が行われ、ウェハ表面を覆って樹脂層が形成されていた。
【0004】
このようにして形成される樹脂層は、半導体素子の表面を封止して水分などの異物の侵入を防止する保護膜としての役割とともに、半導体装置が基板に実装された後の使用状態において生じるヒートサイクル、すなわち実装接合部に基板と半導体素子の熱膨張率の差に起因して発生する繰り返し熱応力を緩和する応力緩和層としての役割を有している。このため、ウェハ表面に形成される樹脂層は充分な厚さを有したものであることが望ましい。そして、このためには樹脂封止に先立って充分な厚さの導電部を形成する必要があった。
【0005】
【発明が解決しようとする課題】
ところが、前述のようにフォトリソグラフによる方法は複雑な工程を経る必要があるため設備費用が上昇するとともに、メッキによる金属膜形成方法を用いることから電極上に充分な厚さの導電部を形成しようとすれば工程コストが大幅に上昇する。このように、従来方法によるウェハ状態でのパッケージングには、信頼性確保の目的で充分な厚さの樹脂層を得ようとすればコスト上昇を招き、信頼性とコストとを両立させることが困難であるという問題点があった。
【0006】
そこで本発明は、低コストで信頼性を確保することができる半導体装置の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1記載の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面が樹脂で封止されこの封止樹脂層を貫通して前記電極と導通して形成された導電部を有する半導体装置を製造する半導体装置の製造方法であって、前記半導体素子の電極上に金属バンプを形成するバンプ形成工程と、非接着性表面を有し前記封止用の樹脂が塗布されたフラットニングステージに対して前記半導体素子の金属バンプ形成面側を押圧することにより前記金属バンプの端部を平坦にするフラットニング工程と、フラットニングが行われた状態の前記半導体素子を所定温度に加熱することにより前記樹脂を固化させて封止樹脂層を形成する樹脂固化工程と、樹脂固化後に半導体素子を前記フラットニングステージから剥離することにより前記金属バンプより成り前記封止樹脂層を貫通する導電部を前記封止樹脂層の表面に露呈させる剥離工程とを含む。
【0008】
請求項2記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法であって、前記剥離工程後の半導体装置に対して、前記バンプ形成工程、フラットニング工程、樹脂固化工程および剥離工程を複数回反復して行う。
【0009】
請求項3記載の半導体装置の製造方法は、請求項1または2のいずれかに記載の半導体装置の製造方法であって、前記剥離工程後の半導体装置の前記電極上に、金属バンプを形成する。
【0016】
本発明によれば、非接着性表面を有し前記封止用の樹脂が塗布されたフラットニングステージに対して電極形成面上に金属バンプが形成された金属バンプ形成面側を押圧することにより金属バンプの端部を平坦にするとともに樹脂を固化させて封止樹脂層を形成し、樹脂固化後に半導体素子をフラットニングステージから剥離することにより、封止樹脂層を貫通する導電部を金属バンプによって充分な厚さで形成することができ、信頼性に優れた半導体装置を低コストで製造することが出来る。
【0017】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図1、図2は本発明の一実施の形態の半導体装置の製造方法の工程説明図、図3、図4は本発明の一実施の形態の半導体装置の実装構造の説明図である。
【0018】
まず図1を参照して、半導体装置の製造方法について説明する。図1(a)において半導体素子1の上面には、外部接続用の電極2が形成されている。次に、図1(b)に示すように、電極2上には金属バンプとしての半田バンプ3が形成される(バンプ形成工程)。半田バンプ3の形成方法としては、半田ボールを接合する方法や、半田ペーストを印刷する方法などを用いる。
【0019】
次に、半田バンプ3が形成された半導体素子1は、フラットニングと電極形成面の樹脂封止を兼ねた工程に送られる。図1(c)において、フラットニングステージ4は上面が高精度の平坦面に加工された平面ステージであり、表面にはテフロン樹脂被膜など半導体素子1の封止に用いられるエポキシ樹脂などとの接着性を有しない被膜が形成されている。すなわち、フラットニングステージ4は非接着性表面を有する平坦面であり、表面には半導体素子1の封止用の樹脂5が塗布されている。このフラットニングステージ4に対して、圧着ツール6に保持された半導体素子1が半田バンプ形成面側を下向きにして押圧される。
【0020】
これにより、図1(d)に示すように半田バンプ3は押圧力によって変形し、端部3aがフラットニングステージ4の表面にならって平坦化する(フラットニング工程)。この圧着ツール6による押圧時には、半導体素子1は圧着ツール6を介して加熱され、この加熱を所定時間維持することにより樹脂5の熱硬化が進行して樹脂5が固化し、半導体素子1の電極形成面を封止する封止樹脂層5’が形成される(樹脂固化工程)。この後、図1(e)に示すように、樹脂固化後の半導体素子1をフラットニングステージ4から剥離させる(剥離工程)。
【0021】
フラットニングステージ4の表面は樹脂5との接着性を有しないため、樹脂固化後に半導体素子1を上方に引き上げることにより、フラットニングステージ4の上面と封止樹脂層5’との界面が剥離する。これにより、半田バンプ3より成る導電部3’の端面が封止樹脂層5’の表面に露呈した状態となり、半導体素子1の電極形成面が樹脂封止されこの封止樹脂層5’を貫通して電極2と導通した導電部3’を有する半導体装置1’が完成する。
【0022】
図2は、更に厚みのある導電部3’を必要とする場合に、上記方法によって得られた半導体装置1’に上記プロセスを反復する例を示している。図2(a)に示すように、剥離工程後の半導体装置1’は導電部3’の露呈部を上向きにして反転され、この導電部上に再び半田バンプ3が形成される。次いで、図2(b)に示すように半田バンプ3が形成された半導体装置1’は、再び樹脂5が塗布されたフラットニングステージ4に対して押圧される。
【0023】
これにより、図2(c)に示すように、図1のフラットニング工程および樹脂固化工程と同様に、新たな導電部3’が追加して形成されるとともに、封止樹脂層5’の厚さが増加する。そして図2(d)に示す剥離工程後には、図1に示す半導体装置1’と比較して更に厚い導電部3’’を有する半導体装置1’’が完成する。なおさらに高い導電部が求められる場合には、上記プロセスを所要回数だけ繰り返せばよい。すなわち、ここに示す半導体装置の製造方法は、剥離工程後の半導体装置1’に対して、バンプ形成工程、フラットニング工程、樹脂固化工程および剥離工程を複数回反復して行う形態となっている。
【0024】
次に、図3、図4を参照して本実施の形態の半導体装置の製造方法によって製造された半導体装置1’を、基板に実装した実装構造について説明する。図3は半田バンプ3より成る導電部3’が形成された半導体装置1’を基板10に半田接合によって実装した例を示している。図3(a)に示すように、図1に示す方法によって製造された半導体装置1’を、電極11が形成された基板10に搭載する。半導体装置1’を搭載した基板10を加熱することにより、導電部3’は溶融して電極11に半田接合される。この実装構造において、半導体素子1の電極2と導電部3’との接合部は、周囲を封止樹脂層5’によって固定され補強されているため、実装後の信頼性が確保される。
【0025】
図4は、図1に示す半導体装置1’の導電部3’が封止樹脂層5’の表面に露呈した端部に更に半田バンプ3を形成し、この半田バンプ3を基板10の電極11に半田接合する例を示している。このように半田バンプ3を形成することにより、実装高さ、すなわち基板10の上面から半導体素子1の下面までの高さを十分に保つことができる。このようにして得られる実装構造は、前述のように実装高さが確保されているため、実装状態においてヒートサイクル時の基板10と半導体素子1との熱膨張係数の差に起因する熱応力を有効に緩和することができ、接合後のアンダーフィル樹脂の充填を必要としない。
【0026】
このように、上記いずれの場合においても、充分な実装高さが確保されていることと相まって、封止樹脂層5’が電極2と導電部3’との接合部を強固に補強しているため、半導体装置1’の実装後の信頼性を大幅に向上させることができる。しかも、樹脂層を貫通する導電部形成に従来のようなメッキによる方法を用いないため、低コストで充分な厚さの封止樹脂層5’を形成することが可能となっている。したがって、高い信頼性を備えた半導体装置を低コストで製造することができ、高い信頼性と低コストの両立を可能としている。
【0027】
なお本実施の形態では、金属バンプとして半田バンプを用いる例を示しているが、銅バンプや金バンプなど他の種類の金属バンプであっても本発明を適用できる。また実装構造において半田バンプを基板の電極に半田接合する例を示しているが、導電性接着材によって金属バンプを電極に接合する方法を用いてもよい。
【0028】
【発明の効果】
本発明によれば、非接着性表面を有し封止用の樹脂が塗布されたフラットニングステージに対して電極形成面上に金属バンプが形成された金属バンプ形成面側を押圧することにより金属バンプの端部を平坦にするとともに樹脂を固化させて封止樹脂層を形成した後に、半導体素子をフラットニングステージから剥離するようにしたので、封止樹脂層を貫通する導電部を金属バンプによって充分な厚さで形成することができ、信頼性に優れた半導体装置を低コストで製造することが出来る。
【図面の簡単な説明】
【図1】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図2】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図3】本発明の一実施の形態の半導体装置の実装構造の説明図
【図4】本発明の一実施の形態の半導体装置の実装構造の説明図
【符号の説明】
1 半導体素子
1’、1’’ 半導体装置
2 電極
3 半田バンプ
3’、3’’ 導電部
4 フラットニングステージ
5 樹脂
5’ 封止樹脂層
10 基板
11 電極
Claims (3)
- 半導体素子の外部接続用の電極が形成された電極形成面が樹脂で封止されこの封止樹脂層を貫通して前記電極と導通して形成された導電部を有する半導体装置を製造する半導体装置の製造方法であって、前記半導体素子の電極上に金属バンプを形成するバンプ形成工程と、非接着性表面を有し前記封止用の樹脂が塗布されたフラットニングステージに対して前記半導体素子の金属バンプ形成面側を押圧することにより前記金属バンプの端部を平坦にするフラットニング工程と、フラットニングが行われた状態の前記半導体素子を所定温度に加熱することにより前記樹脂を固化させて封止樹脂層を形成する樹脂固化工程と、樹脂固化後に半導体素子を前記フラットニングステージから剥離することにより前記金属バンプより成り前記封止樹脂層を貫通する導電部を前記封止樹脂層の表面に露呈させる剥離工程とを含むことを特徴とする半導体装置の製造方法。
- 前記剥離工程後の半導体装置に対して、前記バンプ形成工程、フラットニング工程、樹脂固化工程および剥離工程を複数回反復して行うことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記剥離工程後の半導体装置の前記導電部上に、外部接続用の金属バンプを形成することを特徴とする請求項1または2のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000314870A JP3552660B2 (ja) | 2000-10-16 | 2000-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000314870A JP3552660B2 (ja) | 2000-10-16 | 2000-10-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002124531A JP2002124531A (ja) | 2002-04-26 |
JP3552660B2 true JP3552660B2 (ja) | 2004-08-11 |
Family
ID=18794060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000314870A Expired - Fee Related JP3552660B2 (ja) | 2000-10-16 | 2000-10-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3552660B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3910493B2 (ja) | 2002-06-14 | 2007-04-25 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP4628731B2 (ja) * | 2004-09-24 | 2011-02-09 | 株式会社フジクラ | 電子部品及び電子装置 |
JP5970071B2 (ja) * | 2011-09-30 | 2016-08-17 | インテル・コーポレーション | デバイス構造の製造方法および構造 |
-
2000
- 2000-10-16 JP JP2000314870A patent/JP3552660B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002124531A (ja) | 2002-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW501208B (en) | Semiconductor device and manufacturing method of the same | |
US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6495909B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
JP4056424B2 (ja) | 半導体装置の製造方法 | |
US7790515B2 (en) | Semiconductor device with no base member and method of manufacturing the same | |
TWI400013B (zh) | 具可撓性引線之表面安裝晶片電阻及其製法 | |
JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
JP4131681B2 (ja) | 半導体装置の製造方法 | |
US6396155B1 (en) | Semiconductor device and method of producing the same | |
JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
JP3552660B2 (ja) | 半導体装置の製造方法 | |
JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
JPH11111761A (ja) | 半導体チップ部品の実装体 | |
EP1369919A1 (en) | Flip chip package | |
JP3698223B2 (ja) | 半導体装置の製造方法 | |
JP2001144208A (ja) | 半導体装置 | |
JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |