JP4628731B2 - 電子部品及び電子装置 - Google Patents

電子部品及び電子装置 Download PDF

Info

Publication number
JP4628731B2
JP4628731B2 JP2004277064A JP2004277064A JP4628731B2 JP 4628731 B2 JP4628731 B2 JP 4628731B2 JP 2004277064 A JP2004277064 A JP 2004277064A JP 2004277064 A JP2004277064 A JP 2004277064A JP 4628731 B2 JP4628731 B2 JP 4628731B2
Authority
JP
Japan
Prior art keywords
substrate
solder bump
solder
conductive portion
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004277064A
Other languages
English (en)
Other versions
JP2006093406A (ja
Inventor
俊明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2004277064A priority Critical patent/JP4628731B2/ja
Publication of JP2006093406A publication Critical patent/JP2006093406A/ja
Application granted granted Critical
Publication of JP4628731B2 publication Critical patent/JP4628731B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705Shape
    • H01L2224/17051Bump connectors having different shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、配線基板(インタポーザ)を使用しないウェハレベルCSP(Chip Size/Scale Package)等の半導体パッケージや、LSIチップを裏返して回路基板に接合する実装方法であるフリップチップに代表される、半田バンプを介して基板間の電気的接続が図られる電子部品及びこのような電子部品を含む電子装置に関する。
従来、電子部品で用いられる半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ(いわゆるDual Inline PackageやQuad Flat Package)では、樹脂パッケージ周辺の側面に金属リード線を配置する周辺端子配置型が主流であった。
これに対し、近年急速に普及している半導体パッケージ構造として、例えばチップスケールパッケージ(CSP:Chip Scale Package)とよばれ、パッケージの平坦な表面に電極を平面状に配置した、いわゆるボールグリッドアレイ(BGA:Ball Grid Array )技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することを可能にしたパッケージ構造がある。
BGAタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しいCSP構造が、前述のBGA電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。CSPは、回路を形成した例えばシリコンからなるウエハを切断し、個々の半導体チップに対して個別にパッケージ工程を施し、パッケージを完成するものである。
これに対し、一般的に「ウエハレベルCSP」とよばれる製法においては、このウエハ上に、絶縁層、再配線層、封止層等を形成し、半田バンプを形成する。そして最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。
ウエハ前面にこれらの回路を積層し、最終工程においてウエハをダイシングすることから、切断したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能になる。
ウエハレベルCSPの製造方法における特徴は、パッケージを構成する部材を、すべてウエハの形状において加工することにある。すなわち、絶縁層、導電層(再配線層)、封止樹脂層、半田バンプ等は、すべてウエハをハンドリングすることで形成される。これは、例えば半田バンプの形成においても同じことである。
従来のウエハレベルCSPの製造工程では、半田バンプを形成する際にウエハの一方の平面の多数の電極を配置する所定位置に、半田材料を必要量設け、リフロー工程と呼ばれる半田融点以上の温度での加熱溶融、また、半田融点以下での冷却凝固を経ることにより、その形状が球状に近い半田バンプを得る。
図7は従来のCSP等の電子部品(以下、半導体装置とも呼ぶ)の構造を例示する断面図であり、半導体装置において半田バンプを設ける部分を拡大して示すものである。
図7において、110は第一絶縁部であり、不図示の回路を一方の面上に設けたウエハからなる半導体基板(以下、半導体チップとも呼ぶ)の表層部に配置されている。111は第一導電部であり、この回路に導通し、半導体基板の第一絶縁部110の表面に形成されている。112は第二絶縁部であり、第一導電部111の外周部と第一絶縁部110を覆うように形成されている。113は半田バンプであり、露出された第一導電部111を覆うように設けられている。従来の半導体装置において半田バンプを設ける部分は、上述した第一絶縁部110、第一導電部111、第二導電部112、半田バンプ113から構成されている。
図7に示すような半球状の半田バンプ113は、第一導電部111上に半田材料を形成した後、加熱処理(以下、リフロー処理とも呼ぶ)を施すことにより得られる。
第一導電部111上にまず半田を設ける方法としては、例えば(イ)電解半田めっき法、(ロ)半田ボール搭載法、(ハ)半田ペースト印刷法、(ニ)半田ペーストディスペンス法、(ホ)半田蒸着法などの製法が一般に使用されている。いずれの製法も、ウエハ全面の電極配置位置に、半田バンプ下部が所定の形状となるように形成された、半田と濡れ性の良い表面性状とした第一導電部111上に、所定の面積および高さを持つ半田材料を形成するものである。
各製法ごとに異なる半田材料が使用される。製法(イ)では半田成分を含有するめっき層が、製法(ロ)では予め所定のバンプ径に近い形状に分粒された半田ボールが、それぞれ用いられる。製法(ハ)や製法(ニ)では所定のバンプ径に比較して微細な半田粒子をフラックス成分に混合した印刷用のペースト状の半田を用いる。製法(ホ)では真空中で蒸着法により形成された半田成分を含有する金属蒸着膜を使用する。
いずれの製法により形成された半田であっても、リフロー処理時に半田を融点以上の温度に到達させることによって、半田は溶融し、溶融した半田は表面張力により凝集する。その形状は、下地をなす第一導電部111の周縁における金属の濡れ性、溶融した半田の表面張力、溶融した半田自体の重さによる変形、第一導電部111の外周部を覆う第二絶縁部112の端部形状など等により決定される。溶融した半田は、リフロー処理の後半において、半田の融点より低い温度で冷却処理を施すことにより固体となる。その結果、いわゆる半田バンプと呼ばれる球状に近い形状の半田塊が得られる。
このような半田バンプを有する半導体装置では、その性能向上のために種々の改良が提案されている(例えば、特許文献1参照)。
図8は、従来の電子部品の実装時、半田バンプにくびれが生じた状態を示す断面図であり、図7に示した半導体装置を例とした場合である。ここで、半導体装置から半田バンプ113を除いた部分を半導体パッケージと呼ぶことにする。
図8は、半田バンプ113を回路基板(第二基板とも呼ぶ)の表層部に配置されている第二絶縁部130上の第二導通部132(電極パッドとも呼ぶ)に押し付けることにより、半導体装置(以下では、半導体チップとも呼ぶ)が回路基板に実装される様子を示している。なお、図7及び図8には半田バンプ113を突出させた状態で導電層を覆うように第二絶縁部(封止層とも呼ぶ)112を設けた例を示しているが、封止層は必須要件ではない。
つまり、上述した半田バンプ113は、半導体基板の第一導電部111と回路基板の第二導電部132との電気的な導通を図るための電極端子として機能するとともに、両者の熱変形や反りによって発生する応力を緩和、吸収する役割も担う。
しかしながら、図7に示すように、従来の半田バンプはその側面方向から見て半球状に近い。また、従来の半田バンプ113は第一導電部111に載置された状態では、半田バンプ113が第一導電部111と接してなる面は円形をなす傾向がある。特に、回路基板に実装した半導体パッケージでは、主に半導体チップと回路基板との熱膨張率の違いにより発生する応力を、回路基板から半導体チップが受ける。
このため、半田バンプ113は、第一導電部111や第二導電部132と接触する接合部に応力の集中が発生しやすい。より具体的には、半田バンプ113はその外周面が、束縛された状態から解放された状態に変わる領域(くびれ部とも呼ぶ)131a、131bに応力が加わると、図8に示すように、例えば半田バンプ113の中にクラック(亀裂とも呼ぶ)115が外側から内側の方向に発生する傾向にあった。このようなクラック115の発生は断線不良を招き、ひいては半田バンプ113の破壊をもたらす恐れがあることから、半導体パッケージの信頼性を著しく低下させる原因の一つとして挙げられている。そこで、半田バンプのくびれ部におけるクラックの発生を抑制することができ、半田バンプを介した第一導電部と第二導電部との間の電気的な接続の安定性を備えた電子部品及び電子装置の開発が期待されていた。
特開平5−13418号公報
本発明は上記事情に鑑みてなされたもので、半田バンプのくびれ部におけるクラック発生を抑制し、半田バンプを介する第一導電部と第二導電部の電気的な接続安定性を確保することができる電子部品及び電子装置の提供を目的とする。
本発明に係る電子部品は、第一基板と第二基板が対向して配置され、前記第一基板の絶縁性を有する一面側に配された複数個の第一導電部と、前記第二基板の電気絶縁性を有する一面側に配された複数個の第二導電部との間に、個別に半田バンプを設けてなる電子部品であって、前記第一基板を基板側、前記第二基板をパッケージ側とし、基板側の前記第一導電部に対してパッケージ側の前記第二導電部をより外側に配置した構造の場合、少なくとも1つの半田バンプは、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に設けられ、前記半田バンプの中心軸が前記第一基板または前記第二基板を貫く垂線に対して傾斜しているとともに、前記第一導電部と前記半田バンプとの接合部の周囲のみを覆うように絶縁部が配されており、前記半田バンプは、前記絶縁部から露出する部位がくびれ部を成し、且つ単一の半田から成ることを特徴としている。
かかる電子部品を構成する少なくとも1つの半田バンプは、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に設けられていることにより、このずらした方向において、その特定の半田バンプのくびれ部に生じるくびれを小さくすることができる。すなわち、くびれ部において、半田バンプの外面の接線と第一導電部または第二導電部の表面による角度(θ)を大きく設定することが可能となる。すると、このくびれ部の大きな角度(θ)を備えた箇所には、応力の集中が生じにくくなるので、この箇所近傍から半田バンプ内に向けたクラックの発生を抑制することが可能となる。
例えば、第一基板を基板側、第二基板をパッケージ側とし、基板側の導電部に対してパッケージ側の導電部をより外側に配置した構造の場合(つまり、ウェハレベルCSPの場合)、基板側の導電部(電極パッド)に対してパッケージ側の導電部をより外側に配置した構造がよい。ただし、構造によっては逆の配置を採用したほうがよい場合もある。
ウェハレベルCSPの場合、基板はシリコン(パッケージ)に比べて、高温環境下では伸び、低温環境下では縮む傾向にある。この伸び縮みの影響により、半田バンプのくびれ部に大きな応力が集中する箇所が決まる。また、半田の材料特性の一つであるヤング率が、高温では小さい(すなわち、柔らかい)ために弱い力で容易に変形してしまうのに対し、低温では大きい(すなわち、硬い)ために変形しにくいので、環境下における応力を比較すると、低温環境下の方がより大きくなる。その結果、半田バンプには、低温環境下において高い応力が生じる箇所に大きな疲労が蓄積してしまい、ここを起点にクラック(疲労破壊)が発生しやすくなる。
したがって、本発明において半田バンプを傾斜させる方向は、上述した点などを考慮し、適宜決められるものである。
また、この構成は半田バンプに加わる応力を効果的に分散させる働きをもつので、クラックの発生が抑止されることから、クラック発生に伴う電気抵抗の増大が抑えられ、ひいいては第一導電部と第二導電部との間において半田バンプを介して伝達される高周波信号などの導通特性の安定化が図れる。
さらに、従来はバンプの疲労破壊が発生しにくいように大型のバンプを設ける必要があったが、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に半田バンプを配した構成を採用することにより、バンプの疲労破壊が生じにくくなったことから、バンプの小型化が図れる。よって、この構成は第一導電部と第二導電部との間隔を狭くすることを可能にするので、本発明は半導体パッケージの薄型化に寄与する。
バンプ内にボイドが存在するとバンプ内に疲労破壊が生じやすいことが知られているが、本発明に係る電子部品は中心の位置がずれて対向して配置された第一導電部と第二導電部との間に半田バンプを配した構成を採ることにより、バンプ内における疲労破壊の発生を抑制できるので、バンプ内のボイド発生に従来ほど注意を払う必要がなくなった。したがって、バンプを形成する半田などの材料に関する選択の幅が広がるとともに、リフロープロセスの簡略化も図れる。
上記構成とした半田バンプは、前記第一基板または前記第二基板の中心から外縁の方向へ傾斜している形態が好ましい。一般に、半田バンプに加わる応力は、第一基板または第二基板の中心領域の位置する半田バンプに比べて、第一基板または第二基板の外縁領域に位置する半田バンプの方が大きくなる傾向にあり、かつ、この応力は第一基板または第二基板の中心から外縁に向かう方向に加わりやすい。
これに対して、上述したように、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に設けた本発明に係る半田バンプを、第一基板または第二基板の中心から外縁の方向へ傾斜するように配置することにより、大きな応力の加わりやすい外縁に位置する半田バンプの耐応力特性を局所的に改善できる。
また、このように角度を変えてなる半田バンプを複数個備える場合には、前記第一基板または前記第二基板の中心から外縁の方向へ配置される半田バンプほど、大きな傾斜角度を有する形態が好ましい。かかる構成によれば、大きな応力の加わりやすい外縁に位置する半田バンプほど、その耐応力特性を順番に向上させることが可能となる。これにより、中心から外縁の方向へ配置される半田バンプは、その配置される位置に依存することなく、ほぼ同じレベルの応力が加わるようになるので、特定の半田バンプ内に応力が発生し、その半田バンプが特に疲労破壊してしまうという現象を回避することが可能となる。
その際、前記半田バンプの中心軸が前記第一基板または前記第二基板を貫く垂線となす角度は、10度以上80度以下の範囲が好ましい。
この角度が10度より小さい場合には、以下の(1)〜(2)に示す問題が生じる虞がある。
(1)第一基板や第二基板に配される導電部を作製する上での位置ばらつき、あるいは実装時の位置合わせばらつきに起因して、およそ5度前後の角度が通常の製造プロセスでも生じてしまう。つまり、意図的ではなくても、5度程度の角度は発生している。
(2)10度より小さい角度においては、半田バンプのくびれ部に生じるくびれは、その程度があまり変わらないので、クラック発生防止の効果が殆ど期待できない。
一方、この角度が80度より大きい場合には、以下の(3)〜(6)に示す問題が生じる虞がある。
(3)くびれの大きい箇所に生じる応力とくびれの小さい箇所に生じる応力との差分があまりにも大きくなってしまうため、逆にクラックが発生しやすくなる。
(4)第一基板側の導電部と第二基板側の導電部との重ならない割合が大きくなるため、バンプの形成が困難になる。
(5)第一基板を第二基板に実装した後、2つの基板間の隙間、つまりバンプ間の空間に、「アンダーフィル」と呼ばれる樹脂を充填して補強する手法が採用される場合がある。その際、バンプの角度が80度より大きいと、このバンプ間の空間があまりにも狭くなっているので、樹脂をうまく充填することが困難となり、十分に樹脂が充填されてなる「アンダーフィル」が得られにくい。
(6)例えば、第一基板を基板側、第二基板をパッケージ側とし、基板側の導電部に対してパッケージ側の導電部をより外側に配置した構造の場合(つまり、ウェハレベルCSPの場合)、基板側の導電部のピッチをより狭く形成する必要があるが、そのような基板を作製するのは極めて困難である。
上記(1)〜(6)の理由により、半田バンプの中心軸が第一基板または第二基板を貫く垂線となす角度としては10度以上80度以下の範囲が望ましい。
本発明に係る電子装置は、上述した構成の電子部品を含むことを特徴としている。上述した構成の電子部品は、実装後に半田バンプのくびれ部において応力の集中が発生しにくい構造を具備したことにより、基板間の安定した導通を長期に亘って維持できるので、長期信頼性に優れた電子部品の提供が可能となる。
以上説明したように、本発明に係る電子部品を構成する少なくとも1つの半田バンプは、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に設けられてなる構造を有する。これにより、このずらした方向において、その特定の半田バンプのくびれ部に生じるくびれを小さくできるので、このくびれ部に応力の集中が生じにくくなるので、このくびれ部の近傍から半田バンプ内に進行するクラックの発生が抑制され、ひいてはクラック発生に伴う電気抵抗の増大が抑えられる。
したがって、上記構造からなる半田バンプを備えることにより、第一導電部と第二導電部との間の導通特性の安定化が図れることから、本発明は、断線不良を起こさず、半田バンプの破壊を防止できる電子部品、例えば落下衝撃や振動といったメカニカルな力をも吸収できる電子部品などの提供に寄与する。
以下では、本発明に係る電子部品の一実施形態を図面に基づいて説明する。
図1は、本発明に係る電子部品の作製に用いる第一基板の一例を示す部分断面図であり、第一基板10に配された一つの第一導電部11上に単一の半田13を設けた場合である。
図2は、本発明に係る電子部品の一例を示す部分断面図であり、図1に示した第一基板10を用い、半田バンプ13を中心の位置がずれて対向して配置された第一導電部11と第二導電部17との間に設けた状態を表している。ゆえに、図2の半田バンプ13は、単一の半田から構成されるものである。
図2に示す電子部品は、主に第一基板10、第二基板16および半田バンプ13から構成されている。第一基板10と第二基板16は対向して配置され、第一基板10の絶縁性を有する一面側に配された複数個の第一導電部(図2では1つの第一導電部のみ表示)11と、第二基板16の電気絶縁性を有する一面側に配された複数個の第二導電部(図2では1つの第二導電部のみ表示)との間に、個別に半田バンプ13を設けてなる電子部品である。
図2に示した一点鎖線α1は、第一導電部11と第二導電部17をそれぞれ側方から見たとき幅方向の中心を結ぶ線分であり、第一導電部11と第二導電部17の表面に対して垂直ではなく傾斜している。この構成より、半田バンプ13は中心の位置がずれて対向して配置された第一導電部11と第二導電部17との間に設けられたことが分かる。
図2は、第一導電部11の中心が第二導電部17の中心より左側にずれた場合を表しており、その結果、半田バンプ13が第一導電部11と接することにより形成されるくびれ部18aと、半田バンプ13が第二導電部17と接することにより形成されるくびれ部18bとは、相異する形態をとることになる。具体的には、つまり、前者のくびれ部18aがなす角度θは広い角度をもつのに対して、後者のくびれ部18bは前者に比べて極めて狭い角度をもつことになる。
この広い角度θを有するくびれ部18aを応力集中の生じやすい半田バンプのくびれ部に適用すると、応力の集中が大幅に緩和されることから、くびれ部18aの近傍から半田バンプ内に向けたクラックの発生や進展を抑制することができる。
また、この構成すなわちくびれ部18aは、半田バンプ13に加わる応力を効果的に分散させる働きをもつ。その結果、くびれ部18aにおけるクラックの発生は抑止されるので、このクラック発生に伴う電気抵抗の増大や機械的な強度の劣化などが抑えられる。したがって、第一導電部と第二導電部との間において半田バンプを介して伝達される高周波信号などの導通特性の安定化が図れるとともに、長期耐久性も向上させることができる。
さらに、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に半田バンプを配した構成を採用することにより、バンプの疲労破壊が生じにくくなったことから、バンプの小型化を図ることができる。その結果、第一導電部と第二導電部との離間距離を狭めることを可能にするので、本発明は半導体パッケージの薄型化をもたらす。
またさらに、本発明に係る電子部品は中心の位置がずれて対向して配置された第一導電部と第二導電部との間に半田バンプを配した構成を採用したことにより、バンプ内における疲労破壊の発生を抑制することも可能となる。これにより、バンプ内のボイド発生に従来ほど注意を払う必要がなくなったので、バンプを形成する半田などの材料に関する選択の幅が広がるとともに、リフロープロセスの簡略化も図れることから、本発明は製造品質の向上や製造コストの低減をもたらす。
図3は、本発明に係る電子部品の他の一例を示す部分断面図であり、中心の位置がずれて対向して配置された二組の第一導電部31a、31bと第二導電部37a、37bとの間にそれぞれ半田バンプ33a、33bを設けた状態を表している。
図3の構成において、2つの半田バンプ33a、33bはそれぞれ、第一基板30または第二基板36の中心(二点鎖線で表示)から外縁の方向へ傾斜して配置されている。つまり、この二点鎖線で表す線分を軸として、2つの半田バンプ33a、33bは対称をなす形状を有する。このような配置を採用すれば、半田バンプの内側に位置するくびれ部、例えば半田バンプ33aのくびれ部38aと半田バンプ33bのくびれ部38bが広い角度をもつようにできる。したがって、図3に示す構成は、基板中心(二点鎖線)から外縁方向へ、半田バンプの第一基板30との付け根であるくびれ部38a、38bに応力の集中が発生し易い場合に特に有効である。
なお図3には、第一基板30との付け根であるくびれ部38a、38bが広い角度をもつ例を示したが、応力の集中が半田バンプの第二基板36側で生じる場合には逆の構成を採ることにより解決することは言うまでもない。この逆の構成は、図3とは反対に、第一基板30に配される第一導電部31a、31bの間隔を広くとり、第二基板36に配される第二導電部37a、37bの間隔を狭くすることにより得られる。
図4は、本発明に係る電子部品の他の一例を示す部分断面図であり、半田バンプが第一導電部および第二導電部と接する状態がそれぞれ異なる3つの場合を示している。
図4において、左側の半田バンプ43aは、中心α4の位置がずれて対向して配置された第一導電部41aと第二導電部47aとの間に半田バンプ43aを設けた状態を表している。すなわち、この半田バンプ43aは、図3に示した左側の半田バンプ33aに相当する。
中央の半田バンプ43bは、中心α5の位置がずれること無く対向して配置された第一導電部41bと第二導電部47bとの間に半田バンプ43bを設けた状態を表している。すなわち、この半田バンプ43bは、図8に示した従来の半田バンプ113に相当する。
右側の半田バンプ43cは、第一導電部41cの中心α6と第二導電部47cの中心α6’との間隔Dが、半田バンプ43cの直径を超える距離(大きさ)とした場合を表している。間隔Dがこのような距離になると、半田バンプ43cは両方の電極部(第一導電部41c、第二導電部47c)を繋ぐように設けることが困難となり、図4の右側に示すように、一方の電極(第一導電部41c)にのみ接続し、他方の電極(第二導電部47c)とは非接続する形態に陥る。この不具合を起こさないためには、間隔Dを半田バンプ43cの直径と同等かそれより小さくするとよい。
換言すると、本発明に係る電子部品において、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に半田バンプを設ける際には、最終的に両方の電極部(第一導電部41c、第二導電部47c)同士を半田バンプが電気的かつ機械的に接続する形態を確保するためには、間隔Dを半田バンプ43cの直径と同等かそれより小さく抑えることが肝要である。
図5は、本発明に係る電子部品の他の一例を示す部分平面図であり、角度を変えてなる半田バンプを複数個備え、第一基板または第二基板の中心から外縁の方向へ配置される半田バンプほど、大きな傾斜角度を有する場合を示している。図5には、個々の半田バンプの形状を説明するため、第一基板または第二基板からなる一方の基板とその上に配される半田バンプのみを示し、更に半田バンプ上に配される他方の基板は敢えて描写していない。
例えば、基板の対角線β1に沿って半田バンプを配設する場合、比較的小さな応力しか加わらない基板中央付近に位置する半田バンプは、従来どおり中心の位置がずれることなく対向して配置された第一導電部と第二導電部との間に設けても構わない。これに対して、比較的大きな応力が加わる基板の対角線上でかつ端部付近に位置する半田バンプ53a、53dには、本発明に係る半田バンプ、すなわち中心の位置がずれて対向して配置された第一導電部と第二導電部との間に半田バンプを採用するとよい。
このような半田バンプの配置は、必ずしも基板の対角線に完全に一致させる必要はなく、例えば基板の対角線と略平行をなす線分β2やβ3に沿って半田バンプ53b、53cを配設しても同様の作用・効果が期待できる。
図5には、本発明に係る半田バンプを、基板の対角線上において最も端部に位置する半田バンプ(例えば53a)にのみ適用する例を示したが、必ずしも一つの半田バンプである必要はない。例えば、基板の対角線に沿って並んでいる複数個の半田バンプがある場合には、第一基板または第二基板の中心から外縁の方向へ配置される半田バンプほど、大きな傾斜角度を有するように、角度を変えてなる半田バンプを複数個備えるとよい。
この構成によれば、基板の対角線に沿って並んでいる複数個の半田バンプは、第一基板または第二基板の中心から外縁の方向へ配置される半田バンプほど、より大きな応力への耐久性を備えることが可能となる。その結果、複数個の半田バンプにはそれぞれ、均衡した応力が加わるようになるので、外部から基板に加わる力の方向に依存することなく、高い接続信頼性を有する電子部品の提供が可能となる。
上述した応力の緩和効果を十分に発揮させるためには、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に半田バンプを設ける場合、この半田バンプの中心軸が第一基板または第二基板を貫く垂線となす角度を、10度以上80度以下とするこのが望ましい。
図6は、本発明に係る電子部品の他の一例を示す部分断面図であり、半田バンプが第一導電部および第二導電部と接する状態がそれぞれ異なる3つの場合を示している。図6(a)と図6(b)は、外側に位置する半田バンプの傾斜方向が異なる例を表している。
図6(a)は、外側に位置する半田バンプ63aと半田バンプ63cが、第二基板66から第一基板60に向かって外向きに広がるように傾斜させた例である。
図6(a)において、左側の半田バンプ63aは、中心α7の位置がずれて対向して配置された第一導電部61aと第二導電部67aとの間に半田バンプ63aを設けた状態を表している。すなわち、この半田バンプ63aは、図3に示した右側の半田バンプ33bに相当する。
中央の半田バンプ63bは、中心α8の位置がずれること無く対向して配置された第一導電部61bと第二導電部67bとの間に半田バンプ63bを設けた状態を表している。すなわち、この半田バンプ63bは、図4に示した中央の半田バンプ43bや図8に示した従来の半田バンプ113に相当する。
右側の半田バンプ63cは、左側の半田バンプ63aと逆方向に傾斜している。具体的には、中心α9の位置がずれて対向して配置された第一導電部61cと第二導電部67cとの間に半田バンプ63cを設けた状態を表している。
図6(b)は、外側に位置する半田バンプ63a’と半田バンプ63c’が、第一基板60から第二基板66に向かって外向きに広がるように傾斜させた例である。
図6(b)において、左側の半田バンプ63a’は、中心α7’の位置がずれて対向して配置された第一導電部61aと第二導電部67aとの間に半田バンプ63a’を設けた状態を表している。すなわち、この半田バンプ63a’は、図3に示した左側の半田バンプ33aに相当する。
中央の半田バンプ63b’は、中心α8’の位置がずれること無く対向して配置された第一導電部61bと第二導電部67bとの間に半田バンプ63b’を設けた状態を表している。すなわち、この半田バンプ63b’は、図4に示した中央の半田バンプ43bや図8に示した従来の半田バンプ113に相当する。
右側の半田バンプ63c’は、中心α9’の位置がずれて対向して配置された第一導電部61cと第二導電部67cとの間に半田バンプ63c’を設けた状態を表している。この半田バンプ63c’は、他の半田バンプ63a’、63b’に比べて使用する半田の量を若干少なめとして形成されたものである。その結果、半田バンプ63c’のくびれ部68c’は、他の半田バンプ63a’、63b’のくびれ部68a’、68b’に比べて、より大きな角度をもつことが可能となる。
本発明によれば、実装した後、特定の半田バンプを中心の位置がずれて対向して配置された第一導電部と第二導電部との間に設ける構成を採用することにより、そのずらした方向において特定の半田バンプのくびれ度合いを小さくし、くびれ部に応力の集中が起こりにくくする。これにより、特定のくびれ部の近傍から半田バンプ内に進行するクラックの発生が抑制され、ひいてはクラック発生に伴う電気抵抗の増大が抑えられる。つまり、実装後に半田バンプの特定のくびれ部においてクラックが発生しにくいことから、半田バンプの破壊を防止できる。
したがって、上記構造からなる半田バンプを備えることにより、第一導電部と第二導電部との間の導通特性の安定化が図れることから、本発明は、断線不良を起こさず、半田バンプの破壊を防止できる電子部品、例えば落下衝撃や振動といったメカニカルな力をも吸収できる電子部品や電子装置の提供に寄与する。
本発明に係る電子部品の作製に用いる第一基板の一例を示す部分断面図である。 本発明に係る電子部品の一例を示す部分断面図であり、図1に示した第一基板を第二基板に実装した際、半田バンプにくびれが生じた状態を示す。 本発明に係る電子部品の他の一例を示す部分断面図である。 本発明に係る電子部品の他の一例を示す部分断面図である。 本発明に係る電子部品の他の一例を示す部分平面図である。 本発明に係る電子部品の他の一例を示す部分断面図である。 従来の電子部品の作製に用いる第一基板の一例を示す部分断面図である。 従来の電子部品の一例を示す部分断面図であり、図7に示した第一基板を第二基板に実装した際、半田バンプにくびれが生じた状態を示す。
符号の説明
α1 中心、θ くびれ部がなす角度、10 第一基板、11 第一導電部、12 第二絶縁部、13 半田バンプ、16 第二基板、17第二導電部、18a、18b くびれ部。

Claims (5)

  1. 第一基板と第二基板が対向して配置され、前記第一基板の絶縁性を有する一面側に配された複数個の第一導電部と、前記第二基板の電気絶縁性を有する一面側に配された複数個の第二導電部との間に、個別に半田バンプを設けてなる電子部品であって、
    前記第一基板を基板側、前記第二基板をパッケージ側とし、基板側の前記第一導電部に対してパッケージ側の前記第二導電部をより外側に配置した構造の場合、
    少なくとも1つの半田バンプは、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に設けられ、前記半田バンプの中心軸が前記第一基板または前記第二基板を貫く垂線に対して傾斜しているとともに、
    前記第一導電部と前記半田バンプとの接合部の周囲のみを覆うように絶縁部が配されており、
    前記半田バンプは、前記絶縁部から露出する部位がくびれ部を成し、且つ単一の半田から成ることを特徴とする電子部品。
  2. 前記半田バンプは、前記第一基板または前記第二基板の中心から外縁の方向へ傾斜していることを特徴とする請求項1に記載の電子部品。
  3. 前記角度を変えてなる半田バンプを複数個備え、前記第一基板または前記第二基板の中心から外縁の方向へ配置される半田バンプほど、大きな傾斜角度を有することを特徴とする請求項1に記載の電子部品。
  4. 前記半田バンプの中心軸が前記第一基板または前記第二基板を貫く垂線となす角度を、10度以上80度以下としたことを特徴とする請求項1に記載の電子部品。
  5. 請求項1乃至4のいずれか1項に記載の電子部品を含むことを特徴とする電子装置。
JP2004277064A 2004-09-24 2004-09-24 電子部品及び電子装置 Expired - Fee Related JP4628731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004277064A JP4628731B2 (ja) 2004-09-24 2004-09-24 電子部品及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004277064A JP4628731B2 (ja) 2004-09-24 2004-09-24 電子部品及び電子装置

Publications (2)

Publication Number Publication Date
JP2006093406A JP2006093406A (ja) 2006-04-06
JP4628731B2 true JP4628731B2 (ja) 2011-02-09

Family

ID=36234082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004277064A Expired - Fee Related JP4628731B2 (ja) 2004-09-24 2004-09-24 電子部品及び電子装置

Country Status (1)

Country Link
JP (1) JP4628731B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802907B2 (ja) * 2006-07-25 2011-10-26 パナソニック株式会社 半導体実装構造
JP5151878B2 (ja) * 2008-09-30 2013-02-27 富士通株式会社 半導体装置
US8624404B1 (en) * 2012-06-25 2014-01-07 Advanced Micro Devices, Inc. Integrated circuit package having offset vias
KR102115189B1 (ko) * 2018-11-09 2020-05-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795640A (en) * 1980-12-05 1982-06-14 Citizen Watch Co Ltd Mounting structure of semiconductor
JPH09232374A (ja) * 1996-02-22 1997-09-05 Toshiba Corp 半導体集積回路パッケージ
JPH11145198A (ja) * 1997-11-10 1999-05-28 Toshiba Corp 半導体装置
JP2000036509A (ja) * 1998-07-16 2000-02-02 Toshiba Corp 半導体装置の製造方法
JP2001060759A (ja) * 1999-08-19 2001-03-06 Yaskawa Electric Corp 電子部品のボール端子接続構造
JP2002124531A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置ならびに半導体装置の実装構造
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795640A (en) * 1980-12-05 1982-06-14 Citizen Watch Co Ltd Mounting structure of semiconductor
JPH09232374A (ja) * 1996-02-22 1997-09-05 Toshiba Corp 半導体集積回路パッケージ
JPH11145198A (ja) * 1997-11-10 1999-05-28 Toshiba Corp 半導体装置
JP2000036509A (ja) * 1998-07-16 2000-02-02 Toshiba Corp 半導体装置の製造方法
JP2001060759A (ja) * 1999-08-19 2001-03-06 Yaskawa Electric Corp 電子部品のボール端子接続構造
JP2002124531A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置ならびに半導体装置の実装構造
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2006093406A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
US11121108B2 (en) Flip chip package utilizing trace bump trace interconnection
JP2003051568A (ja) 半導体装置
JP4916241B2 (ja) 半導体装置及びその製造方法
JP4562579B2 (ja) 半導体装置
JP2006128662A (ja) 半導体装置およびその実装体
US20060186519A1 (en) Semiconductor device and unit equipped with the same
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
JP3864259B2 (ja) 基板接合c4ハンダ・ボールの疲労寿命の延長
JP3905032B2 (ja) 半導体装置、および、その製造方法
JP2002164369A (ja) 半導体装置およびその製造方法
JP6544354B2 (ja) 半導体装置の製造方法
JP4628731B2 (ja) 電子部品及び電子装置
JP4509673B2 (ja) 電子部品及びその製造方法、並びに電子装置
US6750552B1 (en) Integrated circuit package with solder bumps
JP5437553B2 (ja) 半導体素子及び半導体装置
JP2007250712A (ja) 半導体装置及びその製造方法
JP5020051B2 (ja) 半導体装置
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
TWI495052B (zh) 基板結構與使用該基板結構之半導體封裝件
JP2004241594A (ja) 半導体パッケージ
JP2011249398A (ja) 回路装置
JP2005294483A (ja) 電子部品及び電子装置
JP4347506B2 (ja) 半導体装置の実装構造
JP2004207368A (ja) 半導体装置とその製造方法及び電子装置
JP2007317754A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4628731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees