JP4628731B2 - 電子部品及び電子装置 - Google Patents
電子部品及び電子装置 Download PDFInfo
- Publication number
- JP4628731B2 JP4628731B2 JP2004277064A JP2004277064A JP4628731B2 JP 4628731 B2 JP4628731 B2 JP 4628731B2 JP 2004277064 A JP2004277064 A JP 2004277064A JP 2004277064 A JP2004277064 A JP 2004277064A JP 4628731 B2 JP4628731 B2 JP 4628731B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder bump
- solder
- conductive portion
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1705—Shape
- H01L2224/17051—Bump connectors having different shapes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
図7において、110は第一絶縁部であり、不図示の回路を一方の面上に設けたウエハからなる半導体基板(以下、半導体チップとも呼ぶ)の表層部に配置されている。111は第一導電部であり、この回路に導通し、半導体基板の第一絶縁部110の表面に形成されている。112は第二絶縁部であり、第一導電部111の外周部と第一絶縁部110を覆うように形成されている。113は半田バンプであり、露出された第一導電部111を覆うように設けられている。従来の半導体装置において半田バンプを設ける部分は、上述した第一絶縁部110、第一導電部111、第二導電部112、半田バンプ113から構成されている。
第一導電部111上にまず半田を設ける方法としては、例えば(イ)電解半田めっき法、(ロ)半田ボール搭載法、(ハ)半田ペースト印刷法、(ニ)半田ペーストディスペンス法、(ホ)半田蒸着法などの製法が一般に使用されている。いずれの製法も、ウエハ全面の電極配置位置に、半田バンプ下部が所定の形状となるように形成された、半田と濡れ性の良い表面性状とした第一導電部111上に、所定の面積および高さを持つ半田材料を形成するものである。
例えば、第一基板を基板側、第二基板をパッケージ側とし、基板側の導電部に対してパッケージ側の導電部をより外側に配置した構造の場合(つまり、ウェハレベルCSPの場合)、基板側の導電部(電極パッド)に対してパッケージ側の導電部をより外側に配置した構造がよい。ただし、構造によっては逆の配置を採用したほうがよい場合もある。
したがって、本発明において半田バンプを傾斜させる方向は、上述した点などを考慮し、適宜決められるものである。
これに対して、上述したように、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に設けた本発明に係る半田バンプを、第一基板または第二基板の中心から外縁の方向へ傾斜するように配置することにより、大きな応力の加わりやすい外縁に位置する半田バンプの耐応力特性を局所的に改善できる。
この角度が10度より小さい場合には、以下の(1)〜(2)に示す問題が生じる虞がある。
(1)第一基板や第二基板に配される導電部を作製する上での位置ばらつき、あるいは実装時の位置合わせばらつきに起因して、およそ5度前後の角度が通常の製造プロセスでも生じてしまう。つまり、意図的ではなくても、5度程度の角度は発生している。
(2)10度より小さい角度においては、半田バンプのくびれ部に生じるくびれは、その程度があまり変わらないので、クラック発生防止の効果が殆ど期待できない。
(3)くびれの大きい箇所に生じる応力とくびれの小さい箇所に生じる応力との差分があまりにも大きくなってしまうため、逆にクラックが発生しやすくなる。
(4)第一基板側の導電部と第二基板側の導電部との重ならない割合が大きくなるため、バンプの形成が困難になる。
(6)例えば、第一基板を基板側、第二基板をパッケージ側とし、基板側の導電部に対してパッケージ側の導電部をより外側に配置した構造の場合(つまり、ウェハレベルCSPの場合)、基板側の導電部のピッチをより狭く形成する必要があるが、そのような基板を作製するのは極めて困難である。
上記(1)〜(6)の理由により、半田バンプの中心軸が第一基板または第二基板を貫く垂線となす角度としては10度以上80度以下の範囲が望ましい。
図2は、本発明に係る電子部品の一例を示す部分断面図であり、図1に示した第一基板10を用い、半田バンプ13を中心の位置がずれて対向して配置された第一導電部11と第二導電部17との間に設けた状態を表している。ゆえに、図2の半田バンプ13は、単一の半田から構成されるものである。
図3の構成において、2つの半田バンプ33a、33bはそれぞれ、第一基板30または第二基板36の中心(二点鎖線で表示)から外縁の方向へ傾斜して配置されている。つまり、この二点鎖線で表す線分を軸として、2つの半田バンプ33a、33bは対称をなす形状を有する。このような配置を採用すれば、半田バンプの内側に位置するくびれ部、例えば半田バンプ33aのくびれ部38aと半田バンプ33bのくびれ部38bが広い角度をもつようにできる。したがって、図3に示す構成は、基板中心(二点鎖線)から外縁方向へ、半田バンプの第一基板30との付け根であるくびれ部38a、38bに応力の集中が発生し易い場合に特に有効である。
図4において、左側の半田バンプ43aは、中心α4の位置がずれて対向して配置された第一導電部41aと第二導電部47aとの間に半田バンプ43aを設けた状態を表している。すなわち、この半田バンプ43aは、図3に示した左側の半田バンプ33aに相当する。
中央の半田バンプ43bは、中心α5の位置がずれること無く対向して配置された第一導電部41bと第二導電部47bとの間に半田バンプ43bを設けた状態を表している。すなわち、この半田バンプ43bは、図8に示した従来の半田バンプ113に相当する。
このような半田バンプの配置は、必ずしも基板の対角線に完全に一致させる必要はなく、例えば基板の対角線と略平行をなす線分β2やβ3に沿って半田バンプ53b、53cを配設しても同様の作用・効果が期待できる。
図6(a)は、外側に位置する半田バンプ63aと半田バンプ63cが、第二基板66から第一基板60に向かって外向きに広がるように傾斜させた例である。
図6(a)において、左側の半田バンプ63aは、中心α7の位置がずれて対向して配置された第一導電部61aと第二導電部67aとの間に半田バンプ63aを設けた状態を表している。すなわち、この半田バンプ63aは、図3に示した右側の半田バンプ33bに相当する。
中央の半田バンプ63bは、中心α8の位置がずれること無く対向して配置された第一導電部61bと第二導電部67bとの間に半田バンプ63bを設けた状態を表している。すなわち、この半田バンプ63bは、図4に示した中央の半田バンプ43bや図8に示した従来の半田バンプ113に相当する。
右側の半田バンプ63cは、左側の半田バンプ63aと逆方向に傾斜している。具体的には、中心α9の位置がずれて対向して配置された第一導電部61cと第二導電部67cとの間に半田バンプ63cを設けた状態を表している。
図6(b)において、左側の半田バンプ63a’は、中心α7’の位置がずれて対向して配置された第一導電部61aと第二導電部67aとの間に半田バンプ63a’を設けた状態を表している。すなわち、この半田バンプ63a’は、図3に示した左側の半田バンプ33aに相当する。
中央の半田バンプ63b’は、中心α8’の位置がずれること無く対向して配置された第一導電部61bと第二導電部67bとの間に半田バンプ63b’を設けた状態を表している。すなわち、この半田バンプ63b’は、図4に示した中央の半田バンプ43bや図8に示した従来の半田バンプ113に相当する。
右側の半田バンプ63c’は、中心α9’の位置がずれて対向して配置された第一導電部61cと第二導電部67cとの間に半田バンプ63c’を設けた状態を表している。この半田バンプ63c’は、他の半田バンプ63a’、63b’に比べて使用する半田の量を若干少なめとして形成されたものである。その結果、半田バンプ63c’のくびれ部68c’は、他の半田バンプ63a’、63b’のくびれ部68a’、68b’に比べて、より大きな角度をもつことが可能となる。
Claims (5)
- 第一基板と第二基板が対向して配置され、前記第一基板の絶縁性を有する一面側に配された複数個の第一導電部と、前記第二基板の電気絶縁性を有する一面側に配された複数個の第二導電部との間に、個別に半田バンプを設けてなる電子部品であって、
前記第一基板を基板側、前記第二基板をパッケージ側とし、基板側の前記第一導電部に対してパッケージ側の前記第二導電部をより外側に配置した構造の場合、
少なくとも1つの半田バンプは、中心の位置がずれて対向して配置された第一導電部と第二導電部との間に設けられ、前記半田バンプの中心軸が前記第一基板または前記第二基板を貫く垂線に対して傾斜しているとともに、
前記第一導電部と前記半田バンプとの接合部の周囲のみを覆うように絶縁部が配されており、
前記半田バンプは、前記絶縁部から露出する部位がくびれ部を成し、且つ単一の半田から成ることを特徴とする電子部品。
- 前記半田バンプは、前記第一基板または前記第二基板の中心から外縁の方向へ傾斜していることを特徴とする請求項1に記載の電子部品。
- 前記角度を変えてなる半田バンプを複数個備え、前記第一基板または前記第二基板の中心から外縁の方向へ配置される半田バンプほど、大きな傾斜角度を有することを特徴とする請求項1に記載の電子部品。
- 前記半田バンプの中心軸が前記第一基板または前記第二基板を貫く垂線となす角度を、10度以上80度以下としたことを特徴とする請求項1に記載の電子部品。
- 請求項1乃至4のいずれか1項に記載の電子部品を含むことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004277064A JP4628731B2 (ja) | 2004-09-24 | 2004-09-24 | 電子部品及び電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004277064A JP4628731B2 (ja) | 2004-09-24 | 2004-09-24 | 電子部品及び電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006093406A JP2006093406A (ja) | 2006-04-06 |
JP4628731B2 true JP4628731B2 (ja) | 2011-02-09 |
Family
ID=36234082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004277064A Expired - Fee Related JP4628731B2 (ja) | 2004-09-24 | 2004-09-24 | 電子部品及び電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4628731B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4802907B2 (ja) * | 2006-07-25 | 2011-10-26 | パナソニック株式会社 | 半導体実装構造 |
JP5151878B2 (ja) * | 2008-09-30 | 2013-02-27 | 富士通株式会社 | 半導体装置 |
US8624404B1 (en) * | 2012-06-25 | 2014-01-07 | Advanced Micro Devices, Inc. | Integrated circuit package having offset vias |
KR102115189B1 (ko) * | 2018-11-09 | 2020-05-26 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5795640A (en) * | 1980-12-05 | 1982-06-14 | Citizen Watch Co Ltd | Mounting structure of semiconductor |
JPH09232374A (ja) * | 1996-02-22 | 1997-09-05 | Toshiba Corp | 半導体集積回路パッケージ |
JPH11145198A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | 半導体装置 |
JP2000036509A (ja) * | 1998-07-16 | 2000-02-02 | Toshiba Corp | 半導体装置の製造方法 |
JP2001060759A (ja) * | 1999-08-19 | 2001-03-06 | Yaskawa Electric Corp | 電子部品のボール端子接続構造 |
JP2002124531A (ja) * | 2000-10-16 | 2002-04-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置ならびに半導体装置の実装構造 |
JP2005340674A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置とその製造方法 |
-
2004
- 2004-09-24 JP JP2004277064A patent/JP4628731B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5795640A (en) * | 1980-12-05 | 1982-06-14 | Citizen Watch Co Ltd | Mounting structure of semiconductor |
JPH09232374A (ja) * | 1996-02-22 | 1997-09-05 | Toshiba Corp | 半導体集積回路パッケージ |
JPH11145198A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | 半導体装置 |
JP2000036509A (ja) * | 1998-07-16 | 2000-02-02 | Toshiba Corp | 半導体装置の製造方法 |
JP2001060759A (ja) * | 1999-08-19 | 2001-03-06 | Yaskawa Electric Corp | 電子部品のボール端子接続構造 |
JP2002124531A (ja) * | 2000-10-16 | 2002-04-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置ならびに半導体装置の実装構造 |
JP2005340674A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006093406A (ja) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11121108B2 (en) | Flip chip package utilizing trace bump trace interconnection | |
JP2003051568A (ja) | 半導体装置 | |
JP4916241B2 (ja) | 半導体装置及びその製造方法 | |
JP4562579B2 (ja) | 半導体装置 | |
JP2006128662A (ja) | 半導体装置およびその実装体 | |
US20060186519A1 (en) | Semiconductor device and unit equipped with the same | |
US8592968B2 (en) | Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method | |
JP3864259B2 (ja) | 基板接合c4ハンダ・ボールの疲労寿命の延長 | |
JP3905032B2 (ja) | 半導体装置、および、その製造方法 | |
JP2002164369A (ja) | 半導体装置およびその製造方法 | |
JP6544354B2 (ja) | 半導体装置の製造方法 | |
JP4628731B2 (ja) | 電子部品及び電子装置 | |
JP4509673B2 (ja) | 電子部品及びその製造方法、並びに電子装置 | |
US6750552B1 (en) | Integrated circuit package with solder bumps | |
JP5437553B2 (ja) | 半導体素子及び半導体装置 | |
JP2007250712A (ja) | 半導体装置及びその製造方法 | |
JP5020051B2 (ja) | 半導体装置 | |
JP4267549B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
TWI495052B (zh) | 基板結構與使用該基板結構之半導體封裝件 | |
JP2004241594A (ja) | 半導体パッケージ | |
JP2011249398A (ja) | 回路装置 | |
JP2005294483A (ja) | 電子部品及び電子装置 | |
JP4347506B2 (ja) | 半導体装置の実装構造 | |
JP2004207368A (ja) | 半導体装置とその製造方法及び電子装置 | |
JP2007317754A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4628731 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |