KR102115189B1 - 반도체 발광 소자를 이용한 디스플레이 장치 - Google Patents

반도체 발광 소자를 이용한 디스플레이 장치 Download PDF

Info

Publication number
KR102115189B1
KR102115189B1 KR1020180137659A KR20180137659A KR102115189B1 KR 102115189 B1 KR102115189 B1 KR 102115189B1 KR 1020180137659 A KR1020180137659 A KR 1020180137659A KR 20180137659 A KR20180137659 A KR 20180137659A KR 102115189 B1 KR102115189 B1 KR 102115189B1
Authority
KR
South Korea
Prior art keywords
bump
light emitting
wiring
semiconductor light
electrode
Prior art date
Application number
KR1020180137659A
Other languages
English (en)
Other versions
KR20200021858A (ko
Inventor
송후영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020180137659A priority Critical patent/KR102115189B1/ko
Priority to EP19883288.3A priority patent/EP3879577A4/en
Priority to PCT/KR2019/014878 priority patent/WO2020096314A1/ko
Priority to US17/291,145 priority patent/US20210376211A1/en
Publication of KR20200021858A publication Critical patent/KR20200021858A/ko
Application granted granted Critical
Publication of KR102115189B1 publication Critical patent/KR102115189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것으로 특히, 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다. 본 발명에 따른 디스플레이 장치는, 제1도전형 전극 및 제2도전형 전극을 구비하는 적어도 하나의 수평형 반도체 발광소자와, 기판상에서 서로 이격하게 배치되며, 각각 상기 제1도전형 전극 및 제2도전형 전극과 전기적으로 연결되는 제1배선 및 제2배선과, 상기 제1배선과 상기 제1도전형 전극의 사이에 배치되는 제1범프, 및 상기 제2배선과 상기 제2도전형 전극의 사이에 배치되는 제2범프를 포함하며, 상기 제1범프 및 제2범프 중 적어도 하나는 상기 제1배선과 제2배선 중 어느 하나의 모서리에서 다른 하나를 향하여 돌출되는 것을 특징으로 한다.

Description

반도체 발광 소자를 이용한 디스플레이 장치{DISPLAY DEVICE USING SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 디스플레이 장치에 관한 것으로 특히, 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 또한, 최근에는 마이크로 크기의 발광 다이오드를 이용하여 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 연구되고 있다.
삭제
한편, 반도체 발광소자를 이용한 디스플레이 장치 구현시, 가장 중요한 기술은 마이크로 칩(<100um)을 원하는 기판에 고속으로 전사하는 데 있다. 마이크로 LED 의 전사에서는 전사 횟수와 추가 배선 공정을 최소화 하는 것이 공정성/상용성/양산성 측면에서 유리하나, 전사의 난이도가 매우 높다.
이에 본 발명에서는 전사공정에서 발생할 수 있는 문제점을 해결할 수 있는 새로운 구조의 디스플레이 장치를 제안한다.
본 발명의 일 목적은 반도체 발광소자를 이용한 디스플레이 장치에서, 보다 단순한 공정이 적용될 수 있는 새로운 메커니즘을 제공하기 위한 것이다.
본 발명의 다른 일 목적은 전사공정에 발생할 수 있는 단차 문제를 해결할 수 있는 구조를 제공하기 위한 것이다.
과제를 해결하는 수단으로, 본 발명에서는 외팔보 형태로 자유단이 휘어질 수 있는 구조의 범프를 이용한다.
보다 구체적으로, 본 발명에 따른 디스플레이 장치는, 제1도전형 전극 및 제2도전형 전극을 구비하는 적어도 하나의 수평형 반도체 발광소자와, 기판상에서 서로 이격하게 배치되며, 각각 상기 제1도전형 전극 및 제2도전형 전극과 전기적으로 연결되는 제1배선 및 제2배선과, 상기 제1배선과 상기 제1도전형 전극의 사이에 배치되는 제1범프, 및 상기 제2배선과 상기 제2도전형 전극의 사이에 배치되는 제2범프를 포함하며, 상기 제1범프 및 제2범프 중 적어도 하나는 상기 제1배선과 제2배선 중 어느 하나의 모서리에서 다른 하나를 향하여 돌출될 수 있다.
실시 예에 있어서, 상기 제1범프 및 제2범프 중 적어도 하나는 상기 모서리에서 상기 제1배선과 제2배선의 사이 공간으로 돌출된다.
실시 예에 있어서, 상기 제1범프는, 상기 제1배선의 상면을 덮는 제1부분과, 상기 제1부분에서 상기 제2배선을 향하여 돌출되는 제2부분을 구비할 수 있다. 상기 제1도전형 전극은 상기 제1범프의 제2부분과 오버랩된다.
실시 예에 있어서, 상기 제2범프는, 상기 제2배선의 상면을 덮는 제1부분과, 상기 제1부분에서 상기 제1배선을 향하여 돌출되는 제2부분을 구비할 수 있다. 상기 제2도전형 전극은 상기 제2범프의 제2부분과 오버랩된다.
실시 예에 있어서, 상기 기판과 상기 제1범프의 제2부분의 사이와, 상기 기판과 상기 제2범프의 제2부분의 사이에는 각각 갭이 형성될 수 있다. 상기 제1범프의 제2부분과, 상기 제2범프의 제2부분에는 상기 갭의 크기가 가변되도록 하측에 경사부가 형성될 수 있다. 상기 제1범프 및 제2범프의 제2부분은 각각, 상기 제1범프 및 제2범프의 제1부분보다 두께가 더 클 수 있다.
실시 예에 있어서, 상기 제1범프 및 제2범프는 각각, 상기 제1배선 또는 상기 제2배선의 상면 및 측면을 덮도록 형성될 수 있다. 상기 제1배선 또는 상기 제2배선의 상면 및 측면에는 각각 상기 제1범프 또는 제2범프에 의하여 덮이지 않는 영역이 형성될 수 있다.
실시 예에 있어서, 상기 제1범프 및 제2범프 중 적어도 하나는 일단은 상기 제1배선 또는 제2배선에 고정되고, 타단은 상기 제1범프 및 제2범프 중 적어도 하나가 굽힘가능하도록 자유단을 이룬다.
상기 제1범프 및 제2범프는 서로 두께차를 가지며, 상기 자유단의 굽힘 변형에 의하여 상기 제1도전형 전극 및 상기 제2도전형 전극이 각각 상기 제1범프 및 제2범프에 결합시에 상기 두께차가 보상될 수 있다. 상기 제1범프 및 제2범프는 상기 자유단의 굽힘에 대하여 탄성을 가질 수 있다.
실시 예에 있어서, 상기 제1범프 및 제2범프는 Cu, Sn, In, Al, Ag, Au, Ni, Ti, Mo 중 적어도 하나를 포함하며, 상기 기판은 연성재료로 형성될 수 있다.
상기와 같은 구성의 본 발명에 의하면, 탄성구조의 범프를 이용하기에, 상온에서 마이크로 LED를 전사할 수 있는 공정을 제공할 수 있다.
또한, 본 발명은 범프 재료/패턴/크기, 범프 하측의 공간, 기판의 연성 등을 이용하여 칩간 또는 범프간 생길 수 있는 단차를 커버할 수 있다.
또한, 본 발명의 탄성 구조 범프는 웨이퍼에 형성된 마이크로 LED 칩을 범프에 원자 확산 혹은 Reflow 공정을 통해 접합할 수 있도록 한다. 이를 통하여, 디스플레이 장치에서 광원의 배선 공정이 단순화될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10 및 도 11은 본 발명에 따른 새로운 구조의 반도체 발광소자가 적용된 본 발명의 다른 실시 예를 설명하기 위한, 도 1의 A의 부분의 확대도 및 평면도이다.
도 12는 도 10의 라인 E-E 를 따라 취한 단면도들이다.
도 13은 10의 수평형 반도체 발광소자를 나타내는 확대도이다.
도 14는 본 발명에 따른 범프의 다른 실시예를 나타내는 단면도이다.
도 15a 내지 도 15d는 본 발명에 따른 범프의 또 다른 실시예들을 나타내는 평면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
한편, 최근에는 반도체 발광 소자(250)는 전도성 접착층(230) 대신에 배선에 금속 결합될 수 있다. 그러나, 이런 경우에, 배선간의 높이차 등에 의하여 전사 수율 확보가 어려운 문제가 있다. 본 발명에서는 이러한 문제를 해결하기 위하여 외팔보 형태의 범프 구조를 제시한다. 상기 외팔보 형태의 범프는 탄성을 가지며, 이러한 탄성을 이용하여 배선간의 높이차 등으로 전사불량이 발생하는 것을 방지하며, 이에 대해서는 아래에서 구체적으로 설명한다.
이하에서는, 첨부된 도면과 함께, 새로운 구조가 적용된 디스플레이 장치에 대하여 보다 구체적으로 살펴본다.
도 10 및 도 11은 본 발명에 따른 새로운 구조의 반도체 발광소자가 적용된 본 발명의 다른 실시 예를 설명하기 위한, 도 1의 A의 부분의 확대도 및 평면도이고, 도 12는 도 10의 라인 E-E 를 따라 취한 단면도이며, 도 13은 10의 수평형 반도체 발광소자를 나타내는 확대도이다.
도 10, 도 11, 도 12 및 도 13의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(1000)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(1000)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
디스플레이 장치(1000)는 기판(1010), 제1배선(1020), 범프(1030), 제2배선(1040) 및 수평형 반도체 발광소자(1050)를 포함한다. 여기에서, 제1배선(1020) 및 제2배선(1040)은 각각 복수의 전극 라인들을 포함할 수 있다.
기판(1010)은 제1배선(1020) 및 제2배선(1040)이 배치되는 배선기판으로서, 연성재료로 형성될 수 있다. 이러한 예로서, 상기 기판은 플렉서블한 베이스 필름이 될 수 있다. 또한, 상기 기판은 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 플렉서블이 아닌 디스플레이나, 사이니지로 구현될 수 있으며,
상기 기판(1010)은 전체 공정을 통해 구조가 형성되는 기본층(base layer)이며, 반사막(미도시)이 배치되는 배선기판이 될 수 있다. 또한, 상기 기판(1010)은 박형 금속이 될 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다. 한편, 상기 기판(1010)에는 방열 시트나 히트 싱크 등이 장착되어, 방열 기능이 구현될 수 있다.
제1배선(1020)은 기판(1010) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 제1배선(1020)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
상기 반도체 발광 소자들을 사이에 두고, 제1배선(1020)과 제2배선(1040)이 배치될 수 있다. 본 도면들을 참조하면, 상기 제1배선(1020) 및 제2배선(1040)은 상기 기판에서 상기 수평형 반도체 발광소자의 제1도전형 전극(1156) 및 제2도전형 전극(1152)과 연결되도록 배치될 수 있다. 상기 기판(1010)의 동일면상에 배치되므로, 상기 제1배선(1020) 및 상기 제2배선(1040)은 서로 동일한 재질로 형성될 수 있다.
이 경우에는 상기 기판에는 상기 반도체 발광소자들의 사이 공간을 채우는 절연층(1080)이 형성될 수 있다. 경우에 따라, 반도체 발광 소자(1050)가 형성된 기판(1010) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층이 형성될 수 있다.
도시에 의하면, 반도체 발광 소자(1050)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(1050)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 이 경우에, 단일 반도체 발광소자의 면적은 10-10~10-5m2 의 범위를 가지며, 발광소자 간 간격은 100um~10mm 의 범위를 가질 수 있다.
한편, 상기 반도체 발광 소자(1050)는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 반도체 발광 소자는 수직형의 발광 소자가 될 수 있다.
상기 반도체 발광 소자들(1050)은 녹색 반도체 발광소자나 청색 반도체 발광소자가 될 수 있다. 이들은 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색이나 녹색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 복수의 반도체 발광소자(1050)는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있다.
또한, 상기 반도체 발광소자는 마이크로 발광 다이오드 칩이 될 수 있다. 여기서, 마이크로 발광 다이오드 칩은 서브 화소에서 발광 영역의 크기보다 작은 단면적을 가질 수 있으며, 이러한 예로서, 1 내지 100 마이크로 미터의 스케일을 가질 수 있다.
도 13을 참조하면, 상기 수평형 반도체 발광 소자는 제1도전형 전극(1156), 제1도전형 전극(1156)이 형성되는 제1도전형 반도체층(1155), 제1도전형 반도체층(1155) 상에 형성된 활성층(1154), 활성층(1154) 상에 형성된 제2도전형 반도체층(1153) 및 제2도전형 반도체층(1153) 상에서 제1도전형 전극(1156)과 수평방향으로 이격 배치되는 제2도전형 전극(1152)을 포함한다. 이 경우에, 상기 제2도전형 전극은 상기 제2도전형 반도체층(1153)의 일면에 배치되며, 상기 제2도전형 반도체층(1153)의 타면에는 언도프된(Undoped) 반도체층이 형성될 수 있다. 또한, 패시베이션층(1157)이 상기 제1도전형 반도체층(1155), 활성층(1154), 제2도전형 반도체층(1153)을 감쌀 수 있다.
또한, 상기 제1도전형 전극(1156) 및 제1도전형 반도체층(1155)은 각각 p형 전극 및 p형 반도체층이 될 수 있으며, 상기 제2도전형 전극(1152) 및 제2도전형 반도체층(1153)은 각각 n형 전극 및 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다. 상기 p형 반도체층은 P-type GaAs 이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 진성 또는 도핑된 반도체기판에 불순물을 주입하여, 상기 제1도전형 및 제2도전형 반도체층을 형성할 수 있다. 또한, 상기 불순물 주입에 의하여 p-n 접합이 형성된 영역이 상기 활성층과 같은 역할을 할 수도 있다. 이 때에, 상기 p형 전극과 n형 전극은 각각 서로 다른 금속으로 이루어지는 복수의 금속층을 구비할 수 있다. 예를 들어, Ti, Pt, Au, Ti, Cr 등으로 이루어진 복수의 금속층이 적층되어 상기 p형 전극과 n형 전극을 형성할 수 있다.
이 경우, 상기 p형 전극은 제1배선(1020)과 범프(1030)에 의하여 전기적으로 연결될 수 있고, 상기 n형 전극은 제2배선(1040)과 범프(1030)에 의하여 전기적으로 연결될 수 있다. 상기 제1배선(1020)과 제2배선(1040)은, 라인형태의 전극으로 형성될 수 있다.
예를 들어, 상기 제1배선(1020)과 제2배선(1040)은 기판상에서 서로 이격하게 배치되며, 각각 상기 제1도전형 전극(1156) 및 제2도전형 전극(1152)과 전기적으로 연결된다. 보다 구체적으로, 상기 제2배선(1040)은 상기 제1배선(1020)과 평행하게 배치되고, 제1배선(1020)과 제2배선(1040)은 반도체 발광 소자(1050)와 범프에 의해 전기적으로 연결된다. 이를 위하여, 상기 반도체 발광소자의 제1도전형 전극(1156)과 제2도전형 전극(1152)은 각각, 상기 제1배선(1020) 및 제2배선(1040)과 오버랩되는 위치에 배치될 수 있다. 상기 제1도전형 전극(1156)과 제2도전형 전극(1152)은 각각 상기 제1배선(1020) 및 제2배선(1040)과 범프를 통하여 전기적으로 연결될 수 있다.
상기 범프(1030)는 상기 제1도전형 전극(1156)과 연결되는 제1범프(1031)와, 상기 제2도전형 전극(1152)과 연결되는 제2범프(1032)를 구비할 수 있다. 즉, 상기 제1배선과 상기 제1도전형 전극의 사이에 상기 제1범프(1031)가 배치되고, 상기 제2배선과 상기 제2도전형 전극의 사이에 상기 제2범프(1032)가 배치될 수 있다. 상기 제1범프(1031) 및 제2범프(1032)는 Cu, Sn, In, Al, Ag, Au, Ni, Ti, Mo 중 적어도 하나를 포함할 수 있다.
이 때에, 상기 제1배선(1020) 및 제2배선(1040)은 상기 기판(1010)으로부터 돌출된 높이가 동일하도록 형성될 수 있다. 하지만, 상기 배선과 상기 도전형 전극을 물리적으로 결합하는 상기 범프는 높이가 동일하게 제조하기가 매우 어려우며, 따라서 인접하는 칩간 또는 범프간에 단차가 존재하게 된다. 또한, 수평형 반도체 발광소자는 n형 전극과 p형 전극이 n형 반도체층을 기준으로 서로 높이차를 가지게 된다.
본 예시에서는 상기 제1범프(1031) 및 제2범프(1032) 중 적어도 하나는 상기 제1배선(1020)과 제2배선(1040) 중 어느 하나의 모서리에서 다른 하나를 향하여 돌출되어 상기 단차나 높이차의 문제를 해소한다. 예를 들어, 상기 제1범프(1031) 및 제2범프(1032) 중 적어도 하나는 상기 모서리에서 상기 제1배선(1020)과 제2배선(1040)의 사이 공간으로 돌출될 수 있다.
상기 제1범프(1031) 및 제2범프(1032) 중 적어도 하나는 일단은 상기 제1배선(1020) 또는 제2배선(1040)에 고정되고, 타단은 상기 제1범프(1031) 및 제2범프(1032) 중 적어도 하나가 굽힘가능하도록 자유단을 형성한다. 상기 자유단의 상면에 상기 반도체 발광소자의 도전형 전극이 결합됨에 따라, 상기 자유단은 굽힘을 받게 되며 상기 굽힘에 의하여 상기 제1범프(1031) 및 제2범프(1032)의 높이차가 보상될 수 있다.
보다 구체적으로, 상기 제1범프(1031)는 상기 제1배선(1020)의 상면을 덮는 제1부분(1031a)과, 상기 제1부분(1031a)에서 상기 제2배선(1040)을 향하여 돌출되는 제2부분(1031b)을 구비할 수 있다. 상기 제1배선(1020)의 모서리를 기준으로 내측에 위치하는 부분이 제1부분(1031a)이 되고, 외측에 형성되는 부분이 제2부분(1031b)이 될 수 있다.
상기 제1부분(1031a)은 상기 제1배선(1020)의 상면에 결합되어 고정단을 형성하고 상기 제2부분(1031b)은 상기 제1배선에서 제2배선(1040)을 향하여 돌출되어 전술한 자유단을 형성한다. 이 경우에, 상기 제1도전형 전극(1156)은 상기 제1범프(1031)의 제2부분(1031b)과 오버랩되어 상기 제2부분(1031b)에 힘을 가하게 된다. 상기 힘에 의하여 상기 제1범프(1031)에는 굽힘모멘트가 작용하여 상기 제1범프(1031)가 휘어지게 된다.
한편, 상기 제2범프(1032)도 상기 제1범프(1031)와 유사하게, 상기 제2배선(1040)의 상면을 덮는 제1부분(1032a)과, 상기 제1부분(1032a)에서 상기 제1배선(1020)을 향하여 돌출되는 제2부분(1032b)을 구비할 수 있다. 상기 제1범프(1031) 및 제2범프(1032) 중 하나에만 굽힘모멘트가 작용하여도 높이가 보상이 가능하므로, 상기 제1범프(1031)만이 자유단을 가질 수 있다. 다만, 본 발명은 이에 한정되지 않고 본 예시와 같이 양쪽이 모두 자유단을 가지는 구조로, 휘어지게 하여 보상이 보다 용이하도록 할 수 있다. 따라서, 상기 제2도전형 전극은 상기 제2범프(1032)의 제2부분(1032b)과 오버랩될 수 있다.
도시된 바와 같이, 상기 제1범프(1031) 및 제2범프(1032)의 제2부분(1031b, 1032b)은 각각 제1배선(1020) 및 제2배선(1040)에서 서로를 향하여 돌출될 수 있다. 이를 통하여, 상기 제1범프(1031) 및 제2범프(1032)는 상기 자유단의 굽힘에 대하여 탄성을 가지게 된다. 이를 위하여, 상기 범프와 상기 기판의 사이에는 갭(G)이 형성될 수 있다. 예를 들어, 상기 기판과 상기 제1범프(1031)의 제2부분(1031b)의 사이와, 상기 기판과 상기 제2범프(1032)의 제2부분(1032b)의 사이에는 각각 갭(G)이 형성될 수 있다. 상기 갭(G)은 상기 기판(1010)의 상면과 상기 제2부분(1031b, 1032b)의 하면의 사이에 형성되는 공간으로서, 상기 자유단이 휘어지는 공간을 제공한다.
또한, 상기 제1범프(1031) 및 제2범프(1032)의 제2부분(1031b, 1032b)은 각각, 상기 제1범프(1031) 및 제2범프(1032)의 제1부분(1031a, 1032a)보다 두께가 더 클 수 있다. 즉, 상기 제1범프(1031) 및 제2범프(1032)는 각각, 상기 제1배선(1020) 및 상기 제2배선(1040)의 상면을 덮을 뿐만 아니라, 상기 제2부분(1031b, 1032b)이 상기 제1배선(1020) 및 상기 제2배선(1040)의 측면을 덮도록 형성될 수 있다. 이 경우에, 상기 범프가 상기 상면 및 측면을 모두 덮는 것이 아니라, 일부을 덮는 구조가 될 수 있다. 예를 들어, 상기 제1배선(1020) 또는 상기 제2배선(1040)의 상면 및 측면에는 각각 상기 제1범프(1031) 또는 제2범프(1032)에 의하여 덮이지 않는 영역이 형성될 수 있다. 이러한 구조에 의하여, 상기 범프는 외팔보와 유사한 형상을 가지며, 외팔보의 굽힘에 의하여 탄성 범프가 구현될 수 있다.
본 예시에서는, 상기 제1범프(1031) 및 제2범프(1032)는 서로 두께차를 가질 수 있다. 상기 제2도전형 전극(1152)을 마주보는 제2범프(1032)는 상기 제1도전형 전극(1156)을 마주보는 제1범프(1031)보다 두께가 더 두껍게 이루어질 수 있다. 이는, 상기 제2도전형 전극(1152)이 제2도전형 반도체층(1153)에 형성되므로, 상기 반도체 발광소자의 상면을 기준으로 상기 제1도전형 전극(1156)보다 높이가 낮은 것을 보상하기 위함이다. 다만, 상기 보상 구조가 있다 하더라도, 상기 범프와 상기 도전형 전극의 사이 간격은 제1범프(1031) 및 제2범프(1032)에서 서로 달라지 수 있으며, 상기 범프의 굽힘에 의하여 간격 차이가 보사오딜 수 있다. 즉, 상기 자유단의 굽힘 변형에 의하여 상기 제1도전형 전극 및 상기 제2도전형 전극이 각각 상기 제1범프(1031) 및 제2범프(1032)에 결합시에 상기 두께차가 보상될 수 있다.
한편, 본 발명의 범프는 다른 형태로 변형이 가능하다. 도 14는 본 발명에 따른 범프의 다른 실시예를 나타내는 단면도이고, 도 15a 내지 도 15d는 본 발명에 따른 범프의 또 다른 실시예들을 나타내는 평면도이다.
도 14를 참조하면, 상기 제1범프(2031)의 제2부분(2031b)과, 상기 제2범프(2032)의 제2부분(2032b)에는 갭(G)의 크기가 가변되도록 하측에 경사부(2031c, 2032c)가 형성될 수 있다.
예를 들어, 상기 제1범프(2031)의 제2부분(2031b)의 하면은 상기 제2배선(2040)을 향하여 상기 갭(G)이 확대되도록 상측으로 경사지는 제1경사부(2031c)를 구비할 수 있다. 또한, 상기 제2범프(2032)의 제2부분(2032b)의 하면은 상기 제1배선(2020)을 향하여 상기 갭이 확대되도록 상측으로 경사지는 제2경사부(2032c)를 구비할 수 있다. 이러한 구조에 의하면, 제2부분(2031b, 2032b)의 단부에서 갭의 크기가 가장 크므로, 상기 제2부분(2031b, 2032b)이 굽어지는 공간이 보다 확보될 수 있다.
다른 예로서, 도 15a와 같이 제1범프(3031) 및 제2범프(3032)는 면적이 서로 다르게 이루어질 수 있다. 또 다른 예로서, 도 15b와 같이 제2부분(4031b)이 제1부분(4031a)의 일부에서 돌출되거나, 도 15c와 같이 제1부분(5031a)이 제2부분(5031b)의 일부에서 돌출되는 것도 가능하다.
또 다른 예로서, 도 15d와 같이 제1부분(6031)과 제2부분(6032)의 형상이 서로 다르도록 이루어질 수 있다. 보다 구체적으로, 상기 제1부분(6031)은 반원형으로 형성되고, 상기 제2부분(6032)은 직사각형으로 이루어질 수 있다. 이와 같이 범프의 형상은 다양하게 변형될 수 있다.
이상에서 설명한 반도체 발광 소자를 이용한 디스플레이 장치는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (15)

  1. 제1도전형 전극 및 제2도전형 전극을 구비하는 적어도 하나의 수평형 반도체 발광소자;
    기판상에서 서로 이격하게 배치되며, 각각 상기 제1도전형 전극 및 제2도전형 전극과 전기적으로 연결되는 제1배선 및 제2배선;
    상기 제1배선과 상기 제1도전형 전극의 사이에 배치되는 제1범프; 및
    상기 제2배선과 상기 제2도전형 전극의 사이에 배치되는 제2범프를 포함하며,
    상기 제1범프 및 제2범프 중 적어도 하나는 상기 제1배선과 제2배선 중 어느 하나의 모서리에서 다른 하나를 향하여 돌출되고,
    상기 제1범프는,
    상기 제1배선의 상면을 덮는 제1부분과,
    상기 제1부분에서 상기 제2배선을 향하여 돌출되는 제2부분을 구비하고,
    상기 제1도전형 전극은 상기 제1범프의 제2부분과 오버랩되는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1범프 및 제2범프 중 적어도 하나는 상기 모서리에서 상기 제1배선과 제2배선의 사이 공간으로 돌출되는 것을 특징으로 하는 디스플레이 장치.
  3. 삭제
  4. 삭제
  5. 제2항에 있어서,
    상기 제2범프는,
    상기 제2배선의 상면을 덮는 제1부분과,
    상기 제1부분에서 상기 제1배선을 향하여 돌출되는 제2부분을 구비하는 것을 특징으로 하는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제2도전형 전극은 상기 제2범프의 제2부분과 오버랩되는 것을 특징으로 하는 디스플레이 장치.
  7. 제1항 또는 제5항에 있어서,
    상기 기판과 상기 제1범프의 제2부분의 사이와, 상기 기판과 상기 제2범프의 제2부분의 사이에는 각각 갭이 형성되는 것을 특징으로 하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1범프의 제2부분과, 상기 제2범프의 제2부분에는 상기 갭의 크기가 가변되도록 하측에 경사부가 형성되는 것을 특징으로 하는 디스플레이 장치.
  9. 제1항 또는 제5항에 있어서,
    상기 제1범프 및 제2범프의 제2부분은 각각, 상기 제1범프 및 제2범프의 제1부분보다 두께가 더 큰 것을 특징으로 하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제1범프 및 제2범프는 각각,
    상기 제1배선 또는 상기 제2배선의 상면 및 측면을 덮도록 형성되는 것을 특징으로 하는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1배선 또는 상기 제2배선의 상면 및 측면에는 각각 상기 제1범프 또는 제2범프에 의하여 덮이지 않는 영역이 형성되는 것을 특징으로 하는 디스플레이 장치.
  12. 제1항에 있어서,
    상기 제1범프 및 제2범프 중 적어도 하나는 일단은 상기 제1배선 또는 제2배선에 고정되고, 타단은 상기 제1범프 및 제2범프 중 적어도 하나가 굽힘가능하도록 자유단을 이루는 것을 특징으로 하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1범프 및 제2범프는 서로 두께차를 가지며,
    상기 자유단의 굽힘 변형에 의하여 상기 제1도전형 전극 및 상기 제2도전형 전극이 각각 상기 제1범프 및 제2범프에 결합시에 상기 두께차가 보상되는 것을 특징으로 하는 디스플레이 장치.
  14. 제12항에 있어서,
    상기 제1범프 및 제2범프는 상기 자유단의 굽힘에 대하여 탄성을 가지는 것을 특징으로 하는 디스플레이 장치.
  15. 제1항에 있어서,
    상기 제1범프 및 제2범프는 Cu, Sn, In, Al, Ag, Au, Ni, Ti, Mo 중 적어도 하나를 포함하고,
    상기 기판은 연성재료로 형성되는 것을 특징으로 하는 디스플레이 장치.
KR1020180137659A 2018-11-09 2018-11-09 반도체 발광 소자를 이용한 디스플레이 장치 KR102115189B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180137659A KR102115189B1 (ko) 2018-11-09 2018-11-09 반도체 발광 소자를 이용한 디스플레이 장치
EP19883288.3A EP3879577A4 (en) 2018-11-09 2019-11-05 DISPLAY DEVICE WITH SEMICONDUCTOR LIGHT-emitting device
PCT/KR2019/014878 WO2020096314A1 (ko) 2018-11-09 2019-11-05 반도체 발광 소자를 이용한 디스플레이 장치
US17/291,145 US20210376211A1 (en) 2018-11-09 2019-11-05 Display apparatus using semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137659A KR102115189B1 (ko) 2018-11-09 2018-11-09 반도체 발광 소자를 이용한 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200021858A KR20200021858A (ko) 2020-03-02
KR102115189B1 true KR102115189B1 (ko) 2020-05-26

Family

ID=69805748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137659A KR102115189B1 (ko) 2018-11-09 2018-11-09 반도체 발광 소자를 이용한 디스플레이 장치

Country Status (4)

Country Link
US (1) US20210376211A1 (ko)
EP (1) EP3879577A4 (ko)
KR (1) KR102115189B1 (ko)
WO (1) WO2020096314A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4152419A4 (en) * 2020-05-14 2024-02-14 Lg Electronics Inc LIGHT-EMITTING SEMICONDUCTOR ELEMENT AND DISPLAY DEVICE THEREFOR
EP4138149A4 (en) * 2020-05-21 2023-10-18 Sony Semiconductor Solutions Corporation ARRANGEMENT OF LIGHT EMITTING ELEMENTS
KR20230064001A (ko) * 2021-11-01 2023-05-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI818437B (zh) * 2022-02-15 2023-10-11 隆達電子股份有限公司 像素封裝體、其形成方法及使用其的顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099765A (ja) * 2007-10-17 2009-05-07 Seiko Epson Corp 電子部品の実装構造
US20100044743A1 (en) * 2008-08-21 2010-02-25 Cheng-Yi Liu Flip chip light emitting diode with epitaxial strengthening layer and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4667803B2 (ja) * 2004-09-14 2011-04-13 日亜化学工業株式会社 発光装置
JP4628731B2 (ja) * 2004-09-24 2011-02-09 株式会社フジクラ 電子部品及び電子装置
CN101350381B (zh) * 2007-07-18 2011-03-02 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
JP2009099597A (ja) * 2007-10-12 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
JP5555038B2 (ja) * 2010-04-13 2014-07-23 デクセリアルズ株式会社 光反射性異方性導電接着剤及び発光装置
TWI553775B (zh) * 2010-12-09 2016-10-11 史達晶片有限公司 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法
JP5603793B2 (ja) * 2011-02-09 2014-10-08 株式会社東芝 半導体発光装置
EP2626901A1 (en) * 2012-02-10 2013-08-14 Oki Data Corporation Semiconductor light emitting apparatus, image displaying apparatus, mobile terminal, head-up display apparatus, image projector, head-mounted display apparatus, and image forming apparatus
JP6107117B2 (ja) * 2012-03-22 2017-04-05 豊田合成株式会社 固体装置及びその製造方法
KR102103882B1 (ko) * 2013-07-29 2020-04-24 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR20150078296A (ko) * 2013-12-30 2015-07-08 일진엘이디(주) 신뢰성이 향상된 발광 소자
KR102377794B1 (ko) * 2015-07-06 2022-03-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
GB2570221B (en) * 2016-08-11 2022-05-04 Lumens Co Ltd LED module and method for fabricating the same
US20190206587A1 (en) * 2016-09-09 2019-07-04 Sekisui Chemical Co., Ltd. Conductive material, connection structure body, and connection structure body production method
KR20180082003A (ko) * 2017-01-09 2018-07-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
CN107068811B (zh) * 2017-03-15 2019-06-18 京东方科技集团股份有限公司 发光二极管装置的制作方法以及发光二极管装置
KR102423192B1 (ko) * 2017-09-06 2022-07-21 삼성디스플레이 주식회사 폴딩 가능한 디스플레이 장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099765A (ja) * 2007-10-17 2009-05-07 Seiko Epson Corp 電子部品の実装構造
US20100044743A1 (en) * 2008-08-21 2010-02-25 Cheng-Yi Liu Flip chip light emitting diode with epitaxial strengthening layer and manufacturing method thereof

Also Published As

Publication number Publication date
EP3879577A1 (en) 2021-09-15
EP3879577A4 (en) 2022-08-03
KR20200021858A (ko) 2020-03-02
WO2020096314A1 (ko) 2020-05-14
US20210376211A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
CN110809824B (zh) 利用半导体发光元件的显示装置
US10720086B2 (en) Display device using semiconductor light-emitting diode
KR102115189B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102048994B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20190029343A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR101688160B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102205693B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102502970B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법 및 디스플레이 장치
KR20180082003A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20180114439A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102357645B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
EP4068368A1 (en) Display device using semiconductor light emitting elements, and method for manufacturing same
KR102347927B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200026677A (ko) 마이크로 엘이디를 이용한 디스플레이 장치
KR101987698B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102456740B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102557154B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
CN112655091A (zh) 使用半导体发光元件的显示装置及其制造方法
KR102462881B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
CN112567522A (zh) 使用半导体发光二极管的显示装置及其制造方法
KR20200005096A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20230017298A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
KR20220157450A (ko) 반도체 발광소자 및 이를 이용한 디스플레이 장치
KR102557580B1 (ko) 반도체 발광 소자 패키지 및 디스플레이 장치
US20230216004A1 (en) Semiconductor light-emitting element and display device using same

Legal Events

Date Code Title Description
G15R Request for early publication
E701 Decision to grant or registration of patent right
GRNT Written decision to grant