TWI553775B - 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法 - Google Patents

利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法 Download PDF

Info

Publication number
TWI553775B
TWI553775B TW100102450A TW100102450A TWI553775B TW I553775 B TWI553775 B TW I553775B TW 100102450 A TW100102450 A TW 100102450A TW 100102450 A TW100102450 A TW 100102450A TW I553775 B TWI553775 B TW I553775B
Authority
TW
Taiwan
Prior art keywords
interconnect
bump
substrate
locations
conductive
Prior art date
Application number
TW100102450A
Other languages
English (en)
Other versions
TW201225209A (en
Inventor
拉簡德拉Ｄ 潘斯
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/963,919 external-priority patent/US8659172B2/en
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201225209A publication Critical patent/TW201225209A/zh
Application granted granted Critical
Publication of TWI553775B publication Critical patent/TWI553775B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法
【優先權主張】
本申請案是2009年12月8日申請的美國申請案號12/633,531的一部分接續案，並且根據美國專利法第120條主張前述基礎申請案的優先權。
本發明係大致有關於半導體裝置，並且更具體而言係有關於一種利用焊料遮罩補片(patch)在回焊期間局限導電凸塊材料的半導體裝置及方法。
半導體裝置常見於現代的電子產品中。半導體裝置在電性構件的數目及密度上有所不同。離散的半導體裝置一般包含一種類型的電氣構件，例如，發光二極體(LED)、小信號的電晶體、電阻器、電容器、電感器以及功率金屬氧化物半導體場效電晶體(MOSFET)。積體化半導體裝置通常包含數百個到數百萬個電性構件。積體化半導體裝置的例子包含微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池以及數位微鏡裝置(DMD)。
半導體裝置可執行廣大範圍的功能，例如：信號處理、高速的計算、傳送及接收電磁信號、控制電子裝置、轉換太陽光成為電力以及產生用於電視顯示器之可見的投影。半導體裝置可見於娛樂、通訊、電力轉換、網路、電腦以及消費性產品的領域中。半導體裝置亦可見於軍事應用、航空、汽車、工業用控制器以及辦公室設備。
半導體裝置係利用半導體材料的電氣特性。半導體材料的原子結構係容許其導電度可藉由電場或基極電流的施加或是透過摻雜的製程來操控。摻雜係將雜質引入半導體材料中以操控及控制半導體裝置的導電度。
一半導體裝置係包含主動及被動的電氣結構。包含雙載子及場效電晶體的主動結構係控制電流的流動。藉由改變摻雜的程度以及電場或基極電流施加的位準，電晶體不是提升就是限制電流的流動。包含電阻器、電容器及電感器的被動結構係產生執行各種電氣功能所必要的一種電壓及電流間之關係。被動及主動結構係電連接以形成電路，此係使得半導體裝置能夠執行高速的計算以及其它有用的功能。
半導體裝置一般是利用兩種複雜的製程，亦即，前端製造及後端製造來製成，每一種都牽涉到可能有數百道的步驟。前端製造係牽涉到在半導體晶圓的表面上複數個晶粒的形成。每個晶粒通常是相同的並且包含由電連接主動及被動構件所形成的電路。後端製造係牽涉到從晶圓成品單切(singulating)個別的晶粒及封裝該晶粒以提供結構的支撐及環境的隔離。
半導體製造的一項目標是生產出更小的半導體裝置。越小的裝置通常消耗更低的電力，具有更高的效能，並且可更有效率地被生產出。此外，越小的半導體裝置具有更小的覆蓋區(footprint)，此係為更小的最終產品所期望的。更小的晶粒尺寸可藉由在前端製程中以更小及更高密度的主動及被動構件來產生晶粒的改良而達成。後端製程可藉由在電氣互連及封裝材料上的改良以產生更小的覆蓋區之半導體裝置封裝。
圖1及2係描繪覆晶類型半導體晶粒10的一部份以及冶金且電連接在半導體晶粒10上所形成的凸塊墊18與基板30上所形成的線路導線20及22之間的互連或凸塊12的橫截面圖及俯視圖。線路導線22係繞線在基板30上的線路導線20及凸塊12之間。線路導線20及22是具有選配的用於配接到凸塊12-14的凸塊墊之電氣信號導體。焊料遮罩26係覆蓋線路導線20及22。焊料遮罩或對準開口(SRO)28係形成在基板30之上以露出線路導線20及22。SRO 28係在回焊期間局限導電凸塊材料在線路導線20及22的凸塊墊上並且避免熔化的凸塊材料滲到該些線路導線之上，此可能會造成至相鄰結構的電氣短路。SRO 28係被做成大於線路導線或凸塊墊。SRO 28在形狀上典型是圓形的並且做成儘可能小的，以縮小線路導線20及22的間距並且增加繞線密度。
在典型的設計規則中，線路導線30之最小的逸散間距是藉由P=(1.1D+W)/2+L所界定，其中D是凸塊基底直徑，W是線路線寬，並且L是在SRO及相鄰結構間的孔帶(ligament)間隔。利用±30微米(μm)的焊料對準設計規則、100μm的D、20μm的W、以及L的30μm，線路導線30-34之最小的逸散間距是(1.1*100+20)/2+30=95μm。在該些凸塊墊周圍的SRO 28係限制了逸散間距及半導體晶粒的繞線密度。
對於最小化線路導線的逸散間距以得到較高的繞線密度係存在著需求。於是，在一實施例中，本發明是一種製造半導體裝置之方法，其係包括以下步驟：提供具有複數個晶粒凸塊墊的半導體晶粒；提供具有帶有互連位置的複數個導電線路的基板；在該些晶粒凸塊墊或互連位置間的空隙形成焊料遮罩補片；在該些互連位置或晶粒凸塊墊上沉積導電凸塊材料；將該半導體晶粒安裝至該基板以使得該導電凸塊材料被設置在該些晶粒凸塊墊及互連位置之間；在該晶粒凸塊墊或互連位置周圍沒有焊料遮罩下回焊該導電凸塊材料以在該半導體晶粒及基板之間形成互連結構；以及在該半導體晶粒及基板之間沉積封裝材料。該焊料遮罩補片係將該導電凸塊材料局限在該晶粒凸塊墊或互連位置內。
在另一實施例中，本發明是一種製造半導體裝置之方法，其係包括以下步驟：提供具有複數個第一互連位置的第一半導體結構；提供具有複數個第二互連位置的第二半導體結構；在該些第一互連位置或第二互連位置之間形成焊料遮罩補片；在該些第一及第二互連位置之間沉積導電凸塊材料；從該導電凸塊材料形成互連結構以連結該第一及第二半導體結構；以及在該第一及第二半導體結構之間沉積封裝材料。該焊料遮罩補片係將該導電凸塊材料局限在該些第一互連位置或第二互連位置內。
在另一實施例中，本發明是一種製造一半導體裝置之方法，其係包括以下步驟：提供具有複數個第一互連位置的第一半導體結構；提供具有複數個第二互連位置的第二半導體結構；在該些第一互連位置或第二互連位置之間形成焊料遮罩補片；以及形成互連結構以連結該第一及第二半導體結構。該焊料遮罩補片係將該互連結構局限在該些第一互連位置或第二互連位置內。
在另一實施例中，本發明是一種半導體裝置，其係包括具有複數個第一互連位置的第一半導體結構以及具有複數個第二互連位置的第二半導體結構。焊料遮罩補片係形成在該些第一互連位置或第二互連位置之間。互連結構係連結該第一及第二半導體結構。該焊料遮罩補片係將該互連結構局限在該些第一互連位置或第二互連位置內。封裝材料係沉積在該第一及第二半導體結構之間。
本發明在以下參考圖式的說明中係以一或多個實施例加以描述，其中相同元件符號代表相同或類似元件。儘管本發明是依據達成本發明目的之最佳模式描述，但熟習此項技術者將瞭解本發明欲涵蓋如隨附申請專利範圍所界定之可內含於本發明之精神及範疇內的替代物、修改及等效物以及如以下揭示內容及圖式所支持之其等效物。
半導體裝置一般是使用兩個複雜的製程來製造：前端製造與後端製造。前端製造係牽涉到在半導體晶圓表面上形成多個晶粒。該晶圓上之各晶粒含有主動及被動電性構件，其係電連接以形成功能電路。諸如電晶體及二極體之主動電性構件係具有控制電流流動之能力。諸如電容器、電感器、電阻器及變壓器之被動電性構件係產生執行電路功能所必要的一種電壓及電流間之關係。
被動及主動構件藉由一系列製程步驟形成於半導體晶圓表面上，包括摻雜、沉積、微影、蝕刻及平坦化。摻雜係藉由諸如離子植入或熱擴散之技術將雜質引入半導體材料中。摻雜製程改變主動裝置中半導體材料之導電度，從而將該半導體材料轉變成絕緣體、導體，或是響應於電場或基極電流而動態地改變該半導體材料之導電度。電晶體含有摻雜類型及程度不同之區域，其視需要來加以配置以使該電晶體能夠在施加電場或基極電流時促進或限制電流流動。
主動及被動構件係由具有不同電特性之材料層形成。該等層可藉由多種沉積技術形成，該些沉積技術部分是由所沉積之材料類型決定的。舉例而言，薄膜沉積可包括化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解的電鍍及無電的電鍍製程。每個層一般是經圖案化以形成主動構件、被動構件或各構件間電連接的部分。
該些層可使用微影進行圖案化，其牽涉到使光敏材料(例如光阻)沉積於待圖案化的層之上。使用光以將圖案自光罩轉印於光阻上。使用一溶劑移除光阻圖案曝光之部分，露出待圖案化之下層部分。移除該光阻之其餘部分，留下一經圖案化的層。或者，某些類型的材料係使用諸如無電的電鍍及電解的電鍍之技術藉由使材料直接沉積於由先前沉積/蝕刻製程所形成的區域或空隙中而加以圖案化。
在現有圖案之上沉積一材料薄膜可能會放大下面的圖案且產生非均勻平坦的表面。生產較小且較密集封裝之主動及被動構件需要均勻平坦的表面。可使用平坦化以自晶圓表面移除材料且產生均勻平坦的表面。平坦化係牽涉到用拋光墊拋光晶圓的表面。在拋光期間將研磨材料及腐蝕性化學品添加至晶圓的表面。研磨劑的機械作用與化學品的腐蝕作用組合可移除任何不規則的表面構形，從而產生均勻平坦的表面。
後端製造係指將晶圓成品切割或單切成個別晶粒且接著封裝該晶粒以提供結構的支撐及環境的隔離。為了單切晶粒，沿著晶圓非功能區(稱為切割道或劃線)將晶圓劃痕並切斷。使用雷射切割工具或鋸條單切晶圓。在單切之後，將個別晶粒安裝於一封裝基板上，該封裝基板包括接腳或接觸墊以供與其他系統構件互連。接著使半導體晶粒上所形成之接觸墊連接至封裝內之接觸墊。該電連接可由焊料凸塊、柱形凸塊、導電膏或焊線(wirebond)形成。使一封裝材料或其它模製材料沉積於封裝之上以提供物理支撐及電隔離。接著將成品封裝插入一電系統中，且使半導體裝置之功能可供其他系統構件利用。
圖3係描繪具有多個安裝於其表面上之半導體封裝的晶片載體基板或印刷電路板(PCB)52之電子裝置50。視應用而定，電子裝置50可具有一種類型之半導體封裝或多種類型之半導體封裝。不同類型之半導體封裝係為了說明之目的而展示於圖3中。
電子裝置50可以是一使用該些半導體封裝以執行一或多種電功能之獨立的系統。或者，電子裝置50可以是一較大系統之子構件。舉例而言，電子裝置50可以是行動電話、個人數位助理(PDA)、數位視訊攝影機(DVC)、或是其它電子通訊裝置的一部份。或者是，電子裝置50可以是一可插入電腦中之顯示卡、網路介面卡或其他信號處理卡。該半導體封裝可包括微處理器、記憶體、特殊應用積體電路(ASIC)、邏輯電路、類比電路、RF電路、離散裝置或其他半導體晶粒或電性構件。小型化及重量減輕是這些產品能夠被市場接受所不可少的。在半導體裝置間的距離必須縮短以達到更高的密度。
在圖3中，PCB 52係提供一般的基板以供安裝在該PCB上之半導體封裝的結構支撐及電氣互連。導電的信號線路54係利用蒸鍍、電解的電鍍、無電的電鍍、網版印刷、或其它適合的金屬沉積製程而被形成在PCB 52的一表面之上或是在層內。信號線路54提供在半導體封裝、安裝的構件、以及其它外部的系統構件的每一個之間的電通訊。線路54亦提供電源及接地連接給每個半導體封裝。
在某些實施例中，一半導體裝置具有兩個封裝層級。第一層級的封裝是一種用於將半導體晶粒機械及電氣地附接至一中間載體的技術。第二層級的封裝係牽涉到將該中間載體機械及電氣地附接至PCB。在其它實施例中，一半導體裝置可以只有該第一層級的封裝，其中晶粒是直接機械及電氣地安裝到PCB上。
為了說明之目的，包含打線接合封裝56及覆晶58之數種類型的第一層級的封裝係被展示在PCB 52上。此外，包含球狀柵格陣列(BGA)60、凸塊晶片載體(BCC)62、雙排型封裝(DIP)64、平台柵格陣列(LGA)66、多晶片模組(MCM)68、四邊扁平無引腳封裝(QFN)70及四邊扁平封裝72之數種類型的第二層級的封裝係被展示安裝在PCB 52上。視系統需求而定，以第一及第二層級的封裝類型的任意組合來組態的半導體封裝的任何組合及其它電子構件可連接至PCB 52。在某些實施例中，電子裝置50包含單一附接的半導體封裝，而其它實施例需要多個互連的封裝。藉由在單一基板之上組合一或多個半導體封裝，製造商可將預製的構件納入電子裝置及系統中。由於半導體封裝包括複雜的功能，因此可使用較便宜構件及流線化製程來製造電子裝置。所產生的裝置不太可能發生故障且製造費用較低，從而降低消費者成本。
圖4a-4d係展示範例的半導體封裝。圖4a係描繪安裝在PCB 52上的DIP 64之進一步的細節。半導體晶粒74係包括一含有類比或數位電路的主動區域，該些類比或數位電路係被實施為形成在晶粒內之主動裝置、被動裝置、導電層及介電層並且根據該晶粒的電設計而電互連。例如，該電路可包含形成在半導體晶粒74的主動區域內之一或多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。接觸墊76是一或多層的導電材料，例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，並且電連接至形成在半導體晶粒74內之電路元件。在DIP 64的組裝期間，半導體晶粒74係利用一金矽共晶層或例如是熱環氧樹脂的黏著劑材料而被安裝至一中間載體78。封裝主體係包含一種例如是聚合物或陶瓷的絕緣封裝材料。導線80及焊線82係在半導體晶粒74及PCB 52之間提供電互連。封裝材料84係為了環境保護而沉積在該封裝之上以防止濕氣及微粒進入該封裝且污染晶粒74或焊線82。
圖4b係描繪安裝在PCB 52上之BCC 62的進一步細節。半導體晶粒88係利用一種底膠填充或是環氧樹脂黏著材料92而被安裝在載體90之上。焊線94係在接觸墊96及98之間提供第一層級的封裝互連。模製化合物或封裝材料100係沉積在半導體晶粒88及焊線94之上以提供物理支撐及電氣隔離給該裝置。接觸墊102係利用一例如是電解的電鍍或無電的電鍍之合適的金屬沉積製程而被形成在PCB 52的一表面之上以避免氧化。接觸墊102係電連接至PCB 52中的一或多個導電信號線路54。凸塊104係形成在BCC 62的接觸墊98以及PCB 52的接觸墊102之間。
在圖4c中，半導體晶粒58係以覆晶型第一層級的封裝方式面向下安裝到中間載體106。半導體晶粒58的主動區域108係包含類比或數位電路，該些類比或數位電路係被實施為根據該晶粒的電設計所形成的主動裝置、被動裝置、導電層及介電層。例如，該電路可包含一或多個電晶體、二極體、電感器、電容器、電阻器以及主動區域108內之其它電路元件。半導體晶粒58係透過凸塊110電氣及機械地連接至載體106。
BGA 60係以BGA型第二層級的封裝方式利用凸塊112電氣及機械地連接至PCB 52。半導體晶粒58係透過凸塊110、信號線114及凸塊112電連接至PCB 52中的導電信號線路54。一種模製化合物或封裝材料116係沉積在半導體晶粒58及載體106之上以提供物理支撐及電氣隔離給該裝置。該覆晶半導體裝置係提供從半導體晶粒58上的主動裝置到PCB 52上的導電跡線之短的導電路徑，以便縮短信號傳播距離、降低電容以及改善整體電路效能。在另一實施例中，半導體晶粒58可在無中間載體106的情況下，利用覆晶型第一層級的封裝直接機械及電連接至PCB 52。
在另一實施例中，半導體晶粒58的主動區域108係直接向下安裝到PCB 115，亦即，在無中間載體下直接向下安裝，即如同在圖4d中所示者。凸塊墊111係利用一蒸鍍、電解的電鍍、無電的電鍍、網版印刷或其它合適的金屬沉積製程而形成在主動區域108上。凸塊墊111係藉由主動區域108中的導電跡線以連接至主動及被動電路。凸塊墊111可以是Al、Sn、Ni、Au、Ag或Cu。一導電凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落(ball drop)或網版印刷製程以沉積在凸塊墊111或導電跡線118之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、鉛(Pb)、Bi、Cu、焊料及其組合，其具有一選配的助熔(flux)材料。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料或無鉛的焊料。該凸塊材料係利用一合適的附著或連結製程連結在晶粒凸塊墊111及PCB 115上的導電跡線118之間。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊117。該覆晶半導體裝置係提供從半導體晶粒58上的主動裝置到PCB 115上的導電跡線118之一短的導電路徑，以便於縮短信號傳播、降低電容及達成整體較佳的電路效能。
圖5係描繪具有凸塊墊122的覆晶類型半導體晶粒120的一部份的橫截面圖。線路導線130及132係形成在基板136上。線路導線130及132是具有一體型(integrated)凸塊墊138之直的電導體，即如同在圖6a中所示者。該一體型凸塊墊138係和線路導線130及132共線的。或者是，線路導線130及132可具有如同在圖6b中所示之圓形的一體型凸塊墊139、或是如同在圖6c中所示之矩形的一體型凸塊墊140。該一體型凸塊墊典型是以一陣列來加以配置的，以得到最大的互連密度及容量。
在圖7中，焊料遮罩142係沉積在導電線路130及132的一部份之上。然而，焊料遮罩142並未形成在一體型凸塊墊138之上。因此，在基板上的每個凸塊墊都沒有如同在習知技術的圖2中可見的SRO。一非濕性焊料遮罩補片144係被形成在基板136上且在一體型凸塊墊138的陣列內的空隙中，亦即，在相鄰的凸塊墊之間。該焊料遮罩補片亦可形成在半導體晶粒10上且在晶粒凸塊墊122的陣列內的空隙中。更一般而言，該焊料遮罩補片係被形成在任何配置中的一體型凸塊墊附近，以避免溢出到較不濕潤的區域。圖8係展示形成在一體型凸塊墊138之上且藉由焊料遮罩補片144加以局限的凸塊150及152。
一導電凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落、或網版印刷製程沉積在晶粒凸塊墊122或一體型凸塊墊138之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料或無鉛的焊料。該凸塊材料係利用一合適的附著或連結製程以連結到一體型凸塊墊138。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊150及152。在某些應用中，凸塊150及152係進行二次回焊以改善在晶粒凸塊墊122及一體型凸塊墊138間之電接觸。該凸塊亦可以是壓縮連結到晶粒凸塊墊122及一體型凸塊墊138。凸塊150及152係代表可形成在一體型凸塊墊138之上的互連結構的一種類型。該互連結構亦可使用柱形凸塊、微凸塊、或其它電互連。
在高繞線密度的應用中，最小化逸散間距是所期望的。為了縮小線路導線130及132間的間距，該凸塊材料係在一體型凸塊墊138周圍無焊料遮罩下進行回焊。在線路導線130及132間之逸散間距可藉由消除在該一體型凸塊墊周圍用於焊料回焊限制的焊料遮罩及相關的SRO，亦即，藉由在無焊料遮罩下回焊凸塊材料來加以縮小。焊料遮罩142可形成在線路導線130及132以及基板136中遠離一體型凸塊墊138的一部份之上，即如同在圖7中所示者。然而，焊料遮罩142並未形成在一體型凸塊墊138之上。換言之，線路導線130及132中被設計以和凸塊材料配接的部份並沒有形成在焊料遮罩142中的SRO。
此外，焊料遮罩補片144係被形成在基板136上且在一體型凸塊墊138的陣列內的空隙中。焊料遮罩補片144是非濕性材料。焊料遮罩補片144可以是和焊料遮罩142相同的材料並且在相同的處理步驟期間施加、或為不同的材料而在不同的處理步驟期間施加。焊料遮罩補片144可藉由對於一體型凸塊墊138的陣列內之線路或墊的部份選擇性的氧化、電鍍、或其它處理來加以形成。焊料遮罩補片144係局限焊料流到一體型凸塊墊138且避免導電凸塊材料滲到相鄰的結構。
當該凸塊材料利用設置在一體型凸塊墊138的陣列內的空隙中之焊料遮罩補片144回焊時，潤濕及表面張力係使得該凸塊材料被局限且保持在晶粒凸塊墊122與一體型凸塊墊138及基板136中緊鄰線路導線130及132且實質在該一體型凸塊墊138的覆蓋區中的部份之間的空間內。
為了達成該所要的局限性質，凸塊材料可在置放於晶粒凸塊墊122或一體型凸塊墊138上之前先被浸沒在一助熔溶劑中，以選擇性地使得該凸塊材料所接觸的區域比線路導線130及132周圍的區域更濕潤。該熔化的凸塊材料係由於該助熔溶劑的可濕性而維持局限在實質由凸塊墊所界定的區域內。該凸塊材料並不溢出到較不濕潤的區域。一薄的氧化層或是其它絕緣層可形成在其中不打算有凸塊材料的區域之上，以使該區域較不濕潤。因此，晶粒凸塊墊122或一體型凸塊墊138周圍並不需要有焊料遮罩142。
由於沒有SRO被形成在晶粒凸塊墊122或一體型凸塊墊138的周圍，線路導線130及132可用較細的間距來加以形成，亦即，線路導線130及132可被設置成較靠近相鄰的結構而不接觸且形成電氣短路。假設為相同的焊料對準設計規則，在線路導線130及132間的間距係給定為P=(1.1D+W)/2，其中D是凸塊150-152的基底直徑，並且W是該線路導線130及132的寬度。在一實施例中，給定100μm的凸塊直徑以及20μm的線路線寬，線路導線130及132之最小的逸散間距是65μm。該凸塊形成係免去需要考量到如習知技術中可見的相鄰開口間之焊料遮罩材料的孔帶間隔以及最小可解析的SRO。
圖9-14係描述其它具有各種互連結構的實施例，該些互連結構可應用到如圖5-8中所述之利用焊料遮罩補片形成的互連結構。圖9a係展示一具有一種例如是矽、鍺、砷化鎵、磷化銦或碳化矽的主體基板材料222以供結構支撐的半導體晶圓220。複數個半導體晶粒或構件224係形成在晶圓220上且藉由如上所述的切割道226分開。
圖9b係展示半導體晶圓220的一部份的橫截面圖。每個半導體晶粒224具有一背表面228以及包含類比或數位電路的主動表面230，該類比或數位電路被實施為形成在該晶粒內且根據該晶粒的電設計及功能電互連的主動裝置、被動裝置、導電層以及介電層。例如，該電路可包含一或多個電晶體、二極體以及其它形成在主動表面230內之電路元件以實施類比電路或數位電路，例如數位信號處理器(DSP)、ASIC、記憶體或是其它信號處理電路。半導體晶粒224亦可包含整合被動裝置(IPD)，例如電感器、電容器及電阻器，以供RF信號處理使用。在一實施例中，半導體晶粒224是一覆晶類型的半導體晶粒。
一導電層232係利用PVD、CVD、電解的電鍍、無電的電鍍製程、或是其它合適的金屬沉積製程而形成在主動表面230之上。導電層232可以是Al、Cu、Sn、Ni、Au、Ag、或是其它合適的導電材料的一或多層。導電層232係運作為電連接至主動表面230上的電路之接觸墊或晶粒凸塊墊。
圖9c係展示具有一形成在接觸墊232之上的互連結構的半導體晶圓220的一部份。一導電凸塊材料234係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落(ball drop)、或是網版印刷製程而沉積在接觸墊232之上。凸塊材料234可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、及其組合，其具有一選配的助熔(flux)溶劑。例如，凸塊材料234可以是共晶Sn/Pb、高鉛的焊料或是無鉛的焊料。凸塊材料234是大致順應的(compliant)並且在相當於約200克的垂直荷重的力下進行大於約25μm的塑性變形。凸塊材料234係利用一合適的附著或連結製程連結到接觸墊232。例如，凸塊材料234可以壓縮連結到接觸墊232。凸塊材料234亦可藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊236，即如同在圖9d中所示者。在某些應用中，凸塊236係進行二次回焊以改善至接觸墊232的電連接。凸塊236係代表一種可形成在接觸墊232之上的互連結構類型。該互連結構亦可以使用柱形凸塊、微凸塊或是其它電互連。
圖9e係展示互連結構的另一實施例，其係以複合的凸塊238形成在接觸墊232之上，該凸塊238包含一不可熔或不可分解的部份240以及可熔或可分解的部份242。該可熔或可分解的特質以及不可熔或不可分解的特質係針對凸塊238關於回焊條件所界定的。該不可熔的部份240可以是Au、Cu、Ni、高鉛的焊料、或是鉛錫合金。該可熔的部份242可以是Sn、無鉛的合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-Ag-銦(In)合金、共晶焊料、錫和Ag、Cu或Pb的合金、或是其它相對低溫熔化的焊料。在一實施例中，給定一接觸墊232 100μm的寬度或直徑，該不可熔的部份240高度大約是45μm並且可熔的部份242高度大約是35μm。
圖9f係展示互連結構的另一實施例，其係形成在接觸墊232之上而成為導電柱246之上的凸塊244。凸塊244是可熔或可分解的，並且導電柱246是不可熔或不可分解的。該可熔或可分解的特質以及不可熔或不可分解的特質係相關於回焊條件加以界定。凸塊244可以是Sn、無鉛的合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-Ag-In合金、共晶焊料、錫和Ag、Cu或Pb的合金、或是其它相對低溫熔化的焊料。導電柱246可以是Au、Cu、Ni、高鉛的焊料、或是鉛錫合金。在一實施例中，導電柱246是一Cu柱，並且凸塊244是一焊料蓋。給定一接觸墊232 100μm的寬度或直徑，導電柱246高度大約是45μm，並且凸塊244高度大約是35μm。
圖9g係展示互連結構的另一實施例，其係形成在接觸墊232之上而為具有突點(asperity)250的凸塊材料248。類似於凸塊材料234，凸塊材料248在回焊條件下是軟的且可變形的，具有低的屈伏強度(yield strength)以及高的致衰壞伸長率(elongation to failure)。突點250係以電鍍的表面處理而形成，並且為了說明之目的係在圖式中被誇大展示。突點250的等級一般是在大約1-25μm的數量級。該突點亦可形成在凸塊236、複合的凸塊238以及凸塊244上。
在圖9h中，半導體晶圓220係利用一鋸條或雷射切割工具252透過切割道226被單切為個別的半導體晶粒224。
圖10a係展示一具有導電線路256的基板或PCB 254。基板254可以是單面FR5層壓板或是雙面BT-樹脂層壓板。半導體晶粒224係被設置以使得凸塊材料234係和導電線路256上之互連位置對準，請參見圖6a-6c、7-8及18a-18c。或者是，凸塊材料234可和形成在基板254上的導電墊或是其它互連位置對準。凸塊材料234係比導電線路256寬。在一實施例中，對於150μm的凸塊間距，凸塊材料234具有小於100μm的寬度，並且導電線路或墊256具有35μm的寬度。導電線路256係可應用到如圖5-8中所述之利用焊料遮罩補片形成的互連結構。
一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料234壓到導電線路256之上。該力F可在高溫下施加。由於凸塊材料234之順應的本質，該凸塊材料係變形或突出在導電線路256的頂表面及側表面周圍，被稱為BOL。尤其，在相當於大約200克的垂直荷重之力F下，壓力的施加係使得凸塊材料234進行大於約25μm的塑性變形並且覆蓋導電線路的頂表面及側表面，即如同在圖10b中所示者。凸塊材料234亦可藉由將該凸塊材料和導電線路實體接觸並且接著在一回焊溫度下回焊該凸塊材料以冶金連接至導電線路256。
藉由使得導電線路256比凸塊材料234窄，導電線路的間距可被降低以增加繞線密度以及I/O數目。較窄的導電線路256係降低使凸塊材料234變形在導電線路的周圍所需的力F。例如，該必要的力F可以是使凸塊材料抵靠比凸塊材料寬的導電線路或墊變形所需的力之30-50%。較小的壓力F對於細間距互連及小的晶粒維持具有一指定容限之共面性以及達成均勻的z向變形及高可靠度的互連結合是有用的。此外，將凸塊材料234變形在導電線路256的周圍係將該凸塊機械地鎖到該線路以避免在回焊期間晶粒移動或是晶粒浮接。
圖10c係展示形成在半導體晶粒224的接觸墊232之上的凸塊236。半導體晶粒224係被設置以使得凸塊236和導電線路256上的互連位置對準。或者是，凸塊236可和形成在基板254上的導電墊或其它互連位置對準。凸塊236係比導電線路256寬。導電線路256係可應用到如圖5-8中所述之利用焊料遮罩補片形成的互連結構。
一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊236壓到導電線路256之上。該力F可在高溫下施加。由於凸塊236之順應的本質，該凸塊係變形或突出在導電線路256的頂表面及側表面周圍。尤其，壓力的施加係使得凸塊材料236進行塑性變形並且覆蓋導電線路256的頂表面及側表面。凸塊236亦可藉由在回焊溫度下使該凸塊和該導電線路實體接觸以冶金連接至導電線路256。
藉由使得導電線路256比凸塊236窄，導電線路的間距可被降低以增加繞線密度及I/O數目。較窄的導電線路256係降低將凸塊236變形在導電線路的周圍所需的力F。例如，該必要的力F可以是使一凸塊抵靠一比該凸塊寬的導電線路或墊變形所需的力之30-50%。較低的壓力F對於細間距互連及小的晶粒維持在一指定容限內的共面性以及達成均勻的z向變形及高可靠度的互連結合是有用的。此外，將凸塊236變形在導電線路256的周圍係將該凸塊機械地鎖到該線路以避免在回焊期間的晶粒移動或晶粒浮接。
圖10d係展示形成在半導體晶粒224的接觸墊232之上的複合的凸塊238。半導體晶粒224係被設置以使得複合的凸塊238和導電線路256上的互連位置對準。或者是，複合的凸塊238可和形成在基板254上的導電墊或其它互連位置對準。複合的凸塊238係比導電線路256寬。導電線路256係可應用到如圖5-8中所述之利用焊料遮罩補片形成的互連結構。
一壓力或力F係被施加至半導體晶粒224的背表面228以將可熔的部份242壓到導電線路256之上。該力F可在高溫下施加。由於可熔的部份242之順應的本質，該可熔的部份係變形或突出在導電線路256的頂表面及側表面周圍。尤其，壓力的施加係使得可熔的部份242進行塑性變形並且覆蓋導電線路256的頂表面及側表面。複合的凸塊238亦可藉由在回焊溫度下使可熔的部份242和該導電線路實體接觸以冶金連接至導電線路256。該不可熔的部份240在壓力或溫度的施加期間並不熔化或變形，並且保持其高度及形狀而作為在半導體晶粒224及基板254間之一垂直的間隙。該在半導體晶粒224及基板254間之額外的位移係在配接的表面之間提供較大的共面性容限。
可熔的凸塊材料相對於不可熔的基底材料之高度或量係被選擇成確保藉由表面張力的局限。在回焊期間，可熔的基底材料係由於該焊料遮罩補片而局限在不可熔的基底材料的周圍。該不可熔的基底周圍之可熔的凸塊材料亦在回焊期間維持晶粒的設置。一般而言，該複合的互連的高度是和該凸塊的直徑相同或是小於該凸塊的直徑。在某些情形中，該複合的互連的高度係大於該互連的直徑。在一實施例中，給定100μm的凸塊基底直徑，該不可熔的基底在高度上大約是45μm，並且該可熔的蓋在高度上大約是35μm。因為該焊料遮罩補片並且沉積以形成該複合的凸塊(包含不可熔的基底以及可熔的蓋)之凸塊材料的量係被選擇成使得所產生的表面張力足以將該凸塊材料實質保持在該凸塊墊的覆蓋區之內並且避免溢出到非所要的相鄰或附近的區域，所以該熔化的凸塊材料係維持實質局限在由凸塊墊所界定的區域內。因此，在凸塊墊的陣列空隙中形成的焊料遮罩補片係縮小線路導線間距且增加繞線密度。
在一回焊製程期間，半導體晶粒224上之大數目的(例如，數千個)複合的凸塊238係附接到基板254的導電線路256上之互連位置。某些凸塊238可能未能夠適當地連接到導電線路256，特別是當晶粒224被扭曲時。回想起複合的凸塊238係比導電線路256寬。在施加一適當的力之下，該可熔的部份242係變形或突出在導電線路256的頂表面及側表面周圍，並且將複合的凸塊238機械地鎖到該導電線路。該機械地緊密連接係藉由該可熔的部份242的本質而形成，該本質是比導電線路256軟且更順應，因而變形在該導電線路的頂表面之上以及在該導電線路的側表面周圍以得到較大的接觸表面積。在複合的凸塊238以及導電線路256之間的機械地緊密連接係在回焊期間將該凸塊保持在該導電線路，亦即，該凸塊及導電線路並不失去接觸。於是，複合的凸塊238配接到導電線路256係減少凸塊互連的失敗。
圖10e係展示形成在半導體晶粒224的接觸墊232之上的導電柱246及凸塊244。半導體晶粒224係被設置以使得凸塊244和導電線路256上之互連位置對準。或者是，凸塊244可和形成在基板254上的導電墊或其它互連位置對準。凸塊244係比導電線路256寬。導電線路256係可應用到如圖5-8中所述之利用焊料遮罩補片形成的互連結構。
一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊244壓到導電線路256之上。該力F可在高溫下施加。由於凸塊244之順應的本質，該凸塊係變形或突出在導電線路256的頂表面及側表面周圍。尤其，壓力的施加係使得凸塊244進行塑性變形並且覆蓋導電線路256的頂表面及側表面。導電柱246及凸塊244亦可藉由在回焊溫度下使該凸塊和該導電線路實體接觸以冶金連接至導電線路256。導電柱246在壓力或溫度的施加期間並不熔化或變形，並且保持其高度及形狀而成為在半導體晶粒224及基板254間之一垂直的間隙。該在半導體晶粒224及基板254間之額外的位移係在配接的表面之間提供較大的共面性容限。該較寬的凸塊244及較窄的導電線路256具有類似以上針對凸塊材料234及凸塊236所述的低必要的壓力及機械地鎖住的特點及優點。
圖10f係展示形成在半導體晶粒224的接觸墊232之上的具有突點250的凸塊材料248。半導體晶粒224係被設置以使得凸塊材料248係和導電線路256上的互連位置對準。或者是，凸塊材料248可和形成在基板254上的導電墊或其它互連位置對準。凸塊材料248係比導電線路256寬。一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料248壓到導電線路256之上。該力F可在高溫下施加。由於凸塊材料248之順應的本質，該凸塊係變形或突出在導電線路256的頂表面及側表面周圍。尤其，壓力的施加係使得凸塊材料248進行塑性變形並且覆蓋導電線路256的頂表面及側表面。此外，突點250係冶金連接至導電線路256。突點250的尺寸係做成大約1-25μm的數量級。
圖10g係展示基板或PCB 258具有成角度或傾斜的側邊之梯形導電線路260。凸塊材料261係被形成在半導體晶粒224的接觸墊232之上。半導體晶粒224係被設置以使得凸塊材料261和導電線路260上的互連位置對準。或者是，凸塊材料261可和形成在基板258上的導電墊或其它互連位置對準。凸塊材料261係比導電線路260寬。導電線路260係可應用到如圖5-8中所述之利用焊料遮罩補片形成的互連結構。
一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料261壓到導電線路260之上。該力F可在高溫下施加。由於凸塊材料261之順應的本質，該凸塊材料係變形或突出在導電線路260的頂表面及側表面周圍。尤其，壓力的施加係使得凸塊材料261在力F下進行塑性變形，以覆蓋導電線路260的頂表面以及傾斜的側表面。凸塊材料261亦可藉由將該凸塊材料和導電線路實體接觸並且接著在一回焊溫度下回焊該凸塊材料以冶金連接至導電線路260。
圖11a-11d係展示半導體晶粒224以及具有一不可熔或不可分解的部份264及可熔或可分解的部份266之細長複合的凸塊262之一BOL實施例。該不可熔的部份264可以是Au、Cu、Ni、高鉛的焊料、或是鉛錫合金。該可熔的部份266可以是Sn、無鉛的合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-Ag-In合金、共晶焊料、錫和Ag、Cu或Pb的合金、或是其它相對低溫熔化的焊料。該不可熔的部份264比該可熔的部份266構成複合的凸塊262之較大的一部分。該不可熔的部份264係固定到半導體晶粒224的接觸墊232。
半導體晶粒224係被設置以使得複合的凸塊262係和形成在基板270上之導電線路268上的互連位置對準，即如同在圖11a中所示者。複合的凸塊262係沿著導電線路268漸縮，亦即，該複合的凸塊具有楔形，沿著導電線路268的長度方向上較長，而橫跨該導電線路的方向上較窄。複合的凸塊262之漸縮特點係出現在沿著導電線路268的長度方向上。圖11a中的繪圖係展示該較短的特點或變窄的漸縮是與導電線路268共線的。垂直於圖11a的圖11b中的繪圖係展示該楔形複合的凸塊262之較長的特點。複合的凸塊262之較短的特點係比導電線路268寬。該可熔的部份266在壓力施加及/或以熱回焊時分解在導電線路268的周圍，即如圖11c及11d中所示者。該不可熔的部份264在回焊期間並不熔化或變形，並且保持其外形及形狀。該不可熔的部份264的尺寸可被設為在半導體晶粒224及基板270之間提供一間隙距離。一例如是Cu OSP的處理可施加到基板270。導電線路268係可應用到如圖5-8中所述之利用焊料遮罩補片形成的互連結構。
在一回焊製程期間，半導體晶粒224上之大數目的(例如，數千個)複合的凸塊262係附接到基板270的導電線路268上之互連位置。某些凸塊262可能未能夠適當地連接到導電線路268，特別是半導體晶粒224被扭曲時。回想起複合的凸塊262係比導電線路268寬。在施加一適當的力之下，該可熔的部份266係變形或突出在導電線路268的頂表面及側表面周圍，並且將複合的凸塊262機械地鎖到該導電線路。該機械地緊密連接係藉由該可熔的部份266之本質而形成，該本質係比導電線路268軟且較順應的，因而變形在該導電線路的頂表面及側表面周圍以得到較大的接觸面積。複合的凸塊262的楔形係增加在該凸塊及導電線路間的接觸面積，例如，沿著圖11b及11d之較長的特徵方向增加，而沒有犧牲到沿著圖11a及11c之較短的特徵方向上的間距。在複合的凸塊262及導電線路268間之機械地緊密連接係在回焊期間將該凸塊保持在該導電線路，亦即，該凸塊及導電線路並不失去接觸。於是，配接到導電線路268之複合的凸塊262係減少凸塊互連的失敗。
圖12a-12d係展示半導體晶粒224的一BOL實施例，其中類似於圖9c，凸塊材料274係形成在接觸墊232之上。在圖12a中，凸塊材料274是大致順應的，並且在一相當於大約200克的垂直荷重之力下進行大於約25μm的塑性變形。凸塊材料274係比基板278上的導電線路276寬。複數個突點280係以一大約1-25μm的數量級之高度形成在導電線路276上。
半導體晶粒224係被設置以使得凸塊材料274和導電線路276上的互連位置對準。或者是，凸塊材料274可和形成在基板278上的導電墊或其它互連位置對準。一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料274壓到導電線路276及突點280之上，即如同在圖12b中所示者。該力F可在高溫下施加。由於凸塊材料274之順應的本質，該凸塊材料係變形或突出在導電線路276的頂表面及側表面以及突點280周圍。尤其，壓力的施加係使得凸塊材料274進行塑性變形並且覆蓋導電線路276的頂表面及側表面以及突點280。凸塊材料274的塑性流動係在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間產生巨觀的機械地緊密連接點。凸塊材料274的塑性流動係發生在導電線路276的頂表面及側表面以及突點280周圍，但並不過度地延伸到基板278之上，否則可能造成電氣短路及其它缺陷。在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間的機械地緊密連接係在不顯著增加連結力之下，提供一具有個別的表面間較大的接觸面積之強健的連接。在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間的機械地緊密連接亦降低在例如是封裝的後續製程期間橫向的晶粒移動。
圖12c係展示其中凸塊材料274比導電線路276窄的另一BOL實施例。一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料274壓到導電線路276及突點280之上。該力F可在高溫下施加。由於凸塊材料274之順應的本質，該凸塊材料係變形或突出在導電線路276的頂表面及突點280之上。尤其，壓力的施加係使得凸塊材料274進行塑性變形並且覆蓋導電線路276的頂表面及突點280。凸塊材料274的塑性流動係在該凸塊材料以及導電線路276的頂表面及突點280之間產生巨觀的機械地緊密連接點。在該凸塊材料以及導電線路276的頂表面及突點280之間的機械地緊密連接係在不顯著增加連結力之下，提供一具有個別的表面間較大的接觸面積之強健的連接。在該凸塊材料以及導電線路276的頂表面及突點280之間的機械地緊密連接亦降低在例如是封裝的後續製程期間橫向的晶粒移動。
圖12d係展示另一BOL實施例，其中凸塊材料274形成在導電線路276的一邊緣之上，亦即，部份的凸塊材料在該導電線路之上，而部份的凸塊材料則不在該導電線路之上。一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料274壓到導電線路276及突點280之上。該力F可在高溫下施加。由於凸塊材料274之順應的本質，該凸塊材料係變形或突出在導電線路276的頂表面及側表面及突點280之上。尤其，壓力的施加係使得凸塊材料274進行塑性變形並且覆蓋導電線路276的頂表面及側表面及突點280。凸塊材料274的塑性流動係在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間產生巨觀的機械地緊密連接。在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間的機械地緊密連接係在不顯著增加連結力之下提供一具有個別的表面間較大的接觸面積之強健的連接。在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間的機械地緊密連接亦降低在例如是封裝的後續製程期間橫向的晶粒移動。
圖13a-13c係展示半導體晶粒224的一BOL實施例，其中類似於圖9c，凸塊材料284形成在接觸墊232之上。一尖端286係從凸塊材料284的主體延伸成為一階梯形凸塊，其中尖端286比凸塊材料284的主體窄，即如同在圖13a中所示者。半導體晶粒224係被設置以使得凸塊材料284和基板290上的導電線路288上之互連位置對準。更明確地說，尖端286係被設置在導電線路288上的互連位置之中央上。或者是，凸塊材料284及尖端286可和形成在基板290上的導電墊或其它互連位置對準。凸塊材料284係比基板290上的導電線路288寬。
導電線路288是大致順應的，並且在一相當於大約200克的垂直荷重的力之下進行大於約25μm的塑性變形。一壓力或力F係被施加至半導體晶粒224的背表面228以將尖端284壓到導電線路288之上。該力F可在高溫下施加。由於導電線路288之順應的本質，該導電線路係變形在尖端286的周圍，即如同在圖13b中所示者。尤其，壓力的施加係使得導電線路288進行塑性變形並且覆蓋尖端286的頂表面及側表面。
圖13c係展示另一BOL實施例，其中圓形的凸塊材料294係形成在接觸墊232之上。一尖端296係從凸塊材料294的主體延伸以形成一柱形凸塊，其中該尖端比凸塊材料294的主體窄。半導體晶粒224係被設置以使得凸塊材料294和基板300上的導電線路298上之互連位置對準。更明確地說，尖端296係被設置在導電線路298上的互連位置之中央上。或者是，凸塊材料294及尖端296可和形成在基板300上的導電墊或其它互連位置對準。凸塊材料294係比基板300上的導電線路298寬。
導電線路298是大致順應的，並且在一相當於大約200克的垂直荷重的力之下進行大於約25μm的塑性變形。一壓力或力F係被施加至半導體晶粒224的背表面228以將尖端296壓到導電線路298之上。該力F可在高溫下施加。由於導電線路298之順應的本質，該導電線路係變形在尖端296周圍。尤其，壓力的施加係使得導電線路298進行塑性變形，並且覆蓋尖端296的頂表面及側表面。
圖10a-10g、11a-11d及12a-12d中所述的導電線路亦可以是如圖13a-13c中所述之順應的材料。
圖14a-14b係展示半導體晶粒224的一BOL實施例，其中類似於圖9c，凸塊材料304係形成在接觸墊232之上。凸塊材料304是大致順應的，並且在一相當於大約200克的垂直荷重的力之下進行大於約25μm的塑性變形。凸塊材料304係比基板308上的導電線路306寬。一具有開口312及導電的側壁314之導電貫孔310係穿過導電線路306而形成，即如同在圖14a中所示者。導電線路306係可應用到如圖5-8中所述之利用焊料遮罩補片形成的互連結構。
半導體晶粒224係被設置以使得凸塊材料304和導電線路306上的互連位置對準，請參見圖6a-6c、7-8及18a-18c。或者是，凸塊材料304可和形成在基板308上的導電墊或其它互連位置對準。一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料304壓到導電線路306之上並且壓入導電貫孔310的開口312中。該力F可在高溫下施加。由於凸塊材料304之順應的本質，該凸塊材料係變形或突出在導電線路306的頂表面及側表面周圍且進入到導電貫孔310的開口312中，即如同在圖14b中所示者。尤其，壓力的施加係使得凸塊材料304進行塑性變形並且覆蓋導電線路306的頂表面及側表面且進入到導電貫孔310的開口312中。因此，凸塊材料304係電連接至導電線路306及導電的側壁314以供穿過基板308的z向垂直的互連使用。凸塊材料304的塑性流動係在該凸塊材料與導電線路306的頂表面及側表面以及導電貫孔310的開口312之間產生機械地緊密連接。在該凸塊材料與導電線路306的頂表面及側表面以及導電貫孔310的開口312之間的機械地緊密連接係在不顯著增加連結力之下提供一具有個別的表面間較大的接觸面積之強健的連接。在該凸塊材料與導電線路306的頂表面及側表面以及導電貫孔310的開口312之間的機械地緊密連接亦降低在例如是封裝的後續製程期間橫向的晶粒移動。由於導電貫孔310係和凸塊材料304一起被形成在該互連位置之內，因此總基板互連面積係減少。
在圖10a-10g、11a-11d、12a-12d、13a-13c及14a-14b的BOL實施例中，藉由使導電線路比互連結構窄，導電線路的間距可被降低以增加繞線密度及I/O數目。較窄的導電線路係降低將互連結構變形在導電線路的周圍所需的力F。例如，該必要的力F可以是使一凸塊抵靠一比該凸塊寬的導電線路或墊變形所需的力之30-50%。該較低的壓力F對於細間距互連及小的晶粒維持在一指定容限內的共面性以及達成均勻的z向變形及高可靠度的互連結合是有用的。此外，將互連結構變形在導電線路的周圍係將該凸塊機械地鎖到該線路以避免在回焊期間的晶粒移動或晶粒浮接。
圖15a-15c係展示一種模具底膠填充(MUF)製程以將封裝材料沉積在半導體晶粒及基板間的凸塊周圍。圖15a係展示半導體晶粒224利用圖10b的凸塊材料234而安裝到基板254，並且被設置在凹槽(chase)模具320的上方模具支撐件316及下方模具支撐件318之間。圖10a-10g、11a-11d、12a-12d、13a-13c及14a-14b之其它的半導體晶粒及基板之組合亦可設置在凹槽模具320的上方模具支撐件316及下方模具支撐件318之間。該上方模具支撐件316係包含可壓縮的離型膜(releasing film)322。
在圖15b中，上方模具支撐件316及下方模具支撐件318被放在一起以封入半導體晶粒224及基板254，其具有一開放空間在該基板之上且在該半導體晶粒及基板之間。可壓縮的離型膜322係貼合半導體晶粒224的背表面228及側表面以阻擋封裝材料在這些表面上的形成。一種處於液態的封裝材料324係利用噴嘴326而被注入到凹槽模具320的一側中，而一選配的真空輔助328從相反的側邊吸壓以將該封裝材料均勻地填入基板254之上的開放空間以及在半導體晶粒224及基板254之間的開放空間。封裝材料324可以是聚合物複合材料(例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯)、或是具有適合的填充劑之聚合物。封裝材料324是非導電的並且在環境上保護半導體裝置免於接觸到外部的元素及污染物。可壓縮的材料322係避免封裝材料324流到半導體晶粒224的背表面228之上及側表面的周圍。封裝材料324係被固化。半導體晶粒224的背表面228及側表面係保持露出自封裝材料324。
圖15c係展示MUF及模具過度填充(MOF)，亦即，在沒有可壓縮的材料322下的一實施例。半導體晶粒224及基板254係被設置在凹槽模具320的上方模具支撐件316及下方模具支撐件318之間。該上方模具支撐件316及下方模具支撐件318係被放在一起以封入半導體晶粒224及基板254，其具有一開放空間在該基板之上、在該半導體晶粒的周圍且在該半導體晶粒及基板之間。處於液態的封裝材料324係利用噴嘴326而被注入到凹槽模具320的一側中，而一選配的真空輔助328係從相反的側邊吸壓以將該封裝材料均勻地填入在半導體晶粒224的周圍且在基板254之上的開放空間以及在半導體晶粒224及基板254之間的開放空間。封裝材料324係被固化。
圖16係展示將封裝材料沉積在半導體晶粒224的周圍且在半導體晶粒224及基板254之間的間隙中的另一實施例。半導體晶粒224及基板254係藉由屏障(dam)330圍住。封裝材料332係以液態從噴嘴334分配到屏障330中，以填入基板254之上的開放空間以及在半導體晶粒224及基板254之間的開放空間。從噴嘴334分配的封裝材料332的量係被控制在不覆蓋半導體晶粒224的背表面228或側表面下填入屏障330。封裝材料332係被固化。
圖17係展示在圖16a、16c及17的MUF製程之後的半導體晶粒224及基板254。封裝材料324係均勻地散佈在基板254之上且在半導體晶粒224及基板254之間的凸塊材料234的周圍。
圖18a-18c係展示在基板或PCB 340上之各種的導電線路佈局的俯視圖。在圖18a中，導電線路342是一形成在基板340上具有一體型凸塊墊或互連位置344之直的導體。基板凸塊墊344的側邊可以是和導電線路342共線的。在習知技術中，SRO通常是形成在該互連位置之上，以在回焊期間限制凸塊材料。該SRO會增加互連間距且減少I/O數目。相對地，遮罩層346可形成在基板340的一部份之上；然而，該遮罩層並未形成在導電線路342的基板凸塊墊344的周圍。換言之，導電線路342中被設計來和凸塊材料配接的部份並沒有原本用於在回焊期間凸塊限制的遮罩層346的任何SRO。
半導體晶粒224係被設置在基板340之上，並且凸塊材料係和基板凸塊墊344對準。凸塊材料係藉由使該凸塊材料和該凸塊墊實體接觸並且接著在一回焊溫度下回焊該凸塊材料以電氣且冶金連接至基板凸塊墊344。
在另一實施例中，一導電凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落或網版印刷製程以沉積在基板凸塊墊344之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料、或是無鉛的焊料。該凸塊材料係利用一合適的附著或連結製程來連結到基板凸塊墊344。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來回焊，以形成凸塊或互連348，即如同在圖18b中所示者。在某些應用中，凸塊348係進行二次回焊以改善到基板凸塊墊344的電氣接觸。在該窄的基板凸塊墊344周圍的凸塊材料係在回焊期間維持晶粒的位置。
在高繞線密度的應用中，最小化導電線路342的逸散間距是所期望的。在導電線路342之間的逸散間距可藉由消除用於回焊限制目的之遮罩層，亦即，藉由在沒有遮罩層下回焊凸塊材料而被減少。由於沒有SRO被形成在晶粒凸塊墊232或基板凸塊墊344的周圍，所以導電線路342可用較細的間距形成，亦即，導電線路342可被設置成較靠在一起或是較靠近附近的結構。在基板凸塊墊344周圍沒有SRO之下，導電線路342間的間距係給定為P=D+PLT+W/2，其中D是凸塊348的基底直徑，PLT是晶粒設置容限，並且W是導電線路342的寬度。在一實施例中，給定100μm的凸塊基底直徑、10μm的PLT、以及30μm的線路線寬，導電線路342之最小的逸散間距是125μm。該無遮罩的凸塊形成係免去需要考量到如習知技術中可見的相鄰開口間之遮罩材料的孔帶間隔、焊料遮罩對準容限(SRT)、以及最小可解析的SRO。
當該凸塊材料在沒有遮罩層下被回焊以將晶粒凸塊墊232冶金且電連接至基板凸塊墊344時，潤濕及表面張力係使得該凸塊材料維持自我局限(self-confinement)且被保持在晶粒凸塊墊232與基板凸塊墊344及基板340中緊鄰導電線路342且實質在該凸塊墊的覆蓋區中的部份之間的空間內。
為了達成該所要的自我局限性質，凸塊材料可在置放於晶粒凸塊墊232或基板凸塊墊344上之前被浸沒在一助熔溶劑中，以選擇性地使得該凸塊材料所接觸的區域比導電線路342周圍的區域更濕潤。該熔化的凸塊材料係由於該助熔溶劑的可濕性而維持局限在實質由凸塊墊所界定的區域內。該凸塊材料並不溢出到較不濕潤的區域。一薄的氧化層或是其它絕緣層可形成在其中不打算有凸塊材料的 區域之上，以使該區域較不濕潤。因此，晶粒凸塊墊232或基板凸塊墊344周圍並不需要有遮罩層340。
圖18c係展示平行的導電線路352為直的導體之另一實施例，其中一體型矩形凸塊墊或互連位置354形成在基板350上。在此例中，基板凸塊墊354係比導電線路352寬，但是小於配接的凸塊寬度。基板凸塊墊354的側邊可以是平行於導電線路352。遮罩層356可形成在基板350的一部份之上；然而，該遮罩層並未形成在導電線路352的基板凸塊墊354的周圍。換言之，導電線路352中被設計以和凸塊材料配接的部份並沒有原本用於在回焊期間凸塊限制的遮罩層356的任何SRO。
圖19係展示堆疊封裝(PoP)405，其中半導體晶粒406係利用晶粒附接黏著劑410而堆疊在半導體晶粒408上。半導體晶粒406及408分別具有一包含類比或數位電路的主動表面，該類比或數位電路被實施為形成在該晶粒內且根據該晶粒的電設計及功能來電互連的主動裝置、被動裝置、導電層以及介電層。例如，該電路可包含一或多個電晶體、二極體以及其它形成在該主動表面內之電路元件以實施類比電路或數位電路，例如：DSP、ASIC、記憶體或其它信號處理電路。半導體晶粒406及408亦可包含例如是電感器、電容器及電阻器的IPD，以供RF信號處理使用。
半導體晶粒408係利用圖10a-10g、11a-11d、12a-12d、13a-13c及14a-14b的實施例中之任一實施例，利用形成在接觸墊418上之凸塊材料416而被安裝到形成在基板414 上的導電線路412。導電線路412係可應用到如圖5-8中所述之利用焊料遮罩補片形成的互連結構。半導體晶粒406係利用焊線422電連接至形成在基板414上之接觸墊420。焊線422之相反端係連結到半導體晶粒406上之接觸墊424。
遮罩層426係被形成在基板414之上且開口超過半導體晶粒408的覆蓋區。儘管遮罩層426在回焊期間並不限制凸塊材料416到導電線路412，該開放的遮罩可運作為一屏障以避免在MUF期間封裝材料428遷移到接觸墊420或焊線422。封裝材料428係類似於圖15a-15c地沉積在半導體晶粒408及基板414之間。遮罩層426係阻擋MUF封裝材料428到達接觸墊420及焊線422，否則可能會造成缺陷。遮罩層426係容許較大的半導體晶粒被設置在一特定的基板上，而無封裝材料428流出到接觸墊420之上的風險。
儘管本發明的一或多個實施例已詳細地解說，熟習此項技術者將會體認到可在不脫離如以下的申請專利範圍中所闡述之本發明的範疇下，對於該些實施例進行修改及調適。
10．．．覆晶類型半導體晶粒
12．．．互連或凸塊
14．．．凸塊
18．．．凸塊墊
20．．．線路導線
22．．．線路導線
26．．．焊料遮罩
28．．．焊料遮罩或對準開口
30．．．基板
50．．．電子裝置
52．．．印刷電路板
54．．．線路
56．．．打線接合封裝
58．．．覆晶
60．．．球狀柵格陣列
62．．．凸塊晶片載體
64．．．雙排型封裝
66．．．平台柵格陣列
68．．．多晶片模組
70．．．四邊扁平無引腳封裝
72．．．四邊扁平封裝
74．．．半導體晶粒
76．．．接觸墊
78．．．中間載體
80．．．導線
82．．．焊線
84．．．封裝材料
88．．．半導體晶粒
90．．．載體
92．．．底膠填充或環氧樹脂黏著材料
94．．．焊線
96．．．接觸墊
98．．．接觸墊
100．．．模製化合物或封裝材料
102．．．接觸墊
104．．．凸塊
106．．．中間載體
108．．．主動區域
110．．．凸塊
111‧‧‧凸塊墊
112‧‧‧凸塊
114‧‧‧信號線
115‧‧‧PCB
116‧‧‧模製化合物或封裝材料
117‧‧‧球或凸塊
118‧‧‧導通線路
120‧‧‧覆晶類型半導體晶粒
122‧‧‧凸塊墊
130‧‧‧線路導線
132‧‧‧線路導線
136‧‧‧基板
138‧‧‧凸塊墊
139‧‧‧凸塊墊
140‧‧‧凸塊墊
142‧‧‧焊料遮罩
144‧‧‧非濕性焊料遮罩補片
150‧‧‧球或凸塊
152‧‧‧球或凸塊
220‧‧‧半導體晶圓
222‧‧‧主體基板材料
224‧‧‧半導體晶粒或構件
226‧‧‧切割道
228‧‧‧背表面
230‧‧‧主動表面
232‧‧‧導電層
234‧‧‧凸塊材料
236‧‧‧球或凸塊
238‧‧‧複合的凸塊
240‧‧‧不可熔的部份
242‧‧‧可熔的部份
244‧‧‧凸塊
246‧‧‧導電柱
248‧‧‧凸塊材料
250‧‧‧突點
252‧‧‧鋸條或雷射切割工具
254‧‧‧基板
256‧‧‧導電線路
258‧‧‧基板或PCB
260‧‧‧導電線路
261‧‧‧凸塊材料
262‧‧‧複合的凸塊
264‧‧‧不可熔或不可分解的部份
266‧‧‧可熔或可分解的部份
268‧‧‧導電線路
270‧‧‧基板
274‧‧‧凸塊材料
276‧‧‧導電線路
278‧‧‧基板
280‧‧‧突點
284‧‧‧凸塊材料
286‧‧‧尖端
288‧‧‧導電線路
290‧‧‧基板
294‧‧‧凸塊材料
296‧‧‧尖端
298‧‧‧導電線路
300‧‧‧基板
304‧‧‧凸塊材料
306‧‧‧導電線路
308‧‧‧基板
310‧‧‧導電貫孔
312‧‧‧開口
314‧‧‧導電的側壁
316‧‧‧上方模具支撐件
318‧‧‧下方模具支撐件
320‧‧‧凹槽模具
322‧‧‧可壓縮的離型膜
324‧‧‧封裝材料
326‧‧‧噴嘴
328‧‧‧真空輔助
330‧‧‧屏障
332‧‧‧封裝材料
334‧‧‧噴嘴
340‧‧‧基板
342‧‧‧導電線路
344‧‧‧基板凸塊墊
346‧‧‧遮罩層
348‧‧‧凸塊或互連
350‧‧‧基板
352‧‧‧導電線路
354‧‧‧基板凸塊墊
356‧‧‧遮罩層
405‧‧‧堆疊封裝
406‧‧‧半導體晶粒
408‧‧‧半導體晶粒
410‧‧‧晶粒附接黏著劑
412‧‧‧導電線路
414‧‧‧基板
416‧‧‧凸塊材料
418‧‧‧接觸墊
420‧‧‧接觸墊
422‧‧‧焊線
424‧‧‧接觸墊
426‧‧‧遮罩層
428‧‧‧封裝材料
圖1係描繪形成在一半導體晶粒及一基板上的線路導線之間的習知的互連之橫截面圖；圖2係描繪透過焊料遮罩開口形成在線路導線之上的 習知的互連之俯視圖；圖3係描繪一安裝到其表面之不同類型的封裝的PCB；圖4a-4d係描繪安裝到該PCB之代表性的半導體封裝之進一步細節；圖5係描繪形成在一半導體晶粒及一基板上的線路導線之間的互連；圖6a-6c係描繪沿著線路導線的一體型凸塊墊；圖7係描繪形成在基板上的一體型凸塊墊陣列的空隙中之焊料遮罩補片；圖8係描繪形成在一體型凸塊墊上的凸塊，其中凸塊材料係藉由焊料遮罩補片在回焊期間加以局限；圖9a-9h係描繪形成在一半導體晶粒之上用於連結至一基板上的導電線路之各種的互連結構；圖10a-10g係描繪該半導體晶粒以及連結到該些導電線路的互連結構；圖11a-11d係描繪具有一連結到該些導電線路之楔形的互連結構的半導體晶粒；圖12a-12d係描繪該半導體晶粒以及連結到該些導電線路的互連結構的另一實施例；圖13a-13c係描繪連結到該些導電線路的階梯形凸塊以及柱形凸塊互連結構；圖14a-14b係描繪具有導電貫孔的導電線路；圖15a-15c係描繪在該半導體晶粒及基板之間的模具底膠填充；圖16係描繪在該半導體晶粒及基板之間的另一模具底膠填充；
圖17係描繪在模具底膠填充後之半導體晶粒及基板；
圖18a-18c係描繪具有開放的焊料對準的導電線路之各種配置；並且
圖19係描繪具有遮罩層屏障以在模具底膠填充期間抑制封裝材料之POP。
130．．．線路導線
132．．．線路導線
136．．．基板
138．．．凸塊墊
142．．．焊料遮罩
144．．．非濕性焊料遮罩補片

Claims (15)

  1. 一種製造半導體裝置之方法，其係包括：提供基板，該基板包含複數個第一互連位置和形成在該些第一互連位置中且延伸入該基板的開口；形成導電層在該些第一互連位置中的該開口之側壁上；提供包含複數個第二互連位置的半導體晶粒；在該些第一互連位置之間或該些第二互連位置之間形成焊料遮罩補片；以及在該基板及該半導體晶粒之間形成互連結構，其中該互連結構延伸入該開口以接觸該導電層，同時該焊料遮罩補片係將該互連結構局限在該些第一互連位置或該些第二互連位置內。
  2. 如申請專利範圍第1項之方法，其進一步包含在該基板及該半導體晶粒之間沉積一封裝材料。
  3. 如申請專利範圍第1項之方法，其中該焊料遮罩補片係包含非濕性材料。
  4. 如申請專利範圍第1項之方法，其進一步包含將該互連結構浸沒在助熔溶劑中以增加可濕性。
  5. 如申請專利範圍第1項之方法，其中該互連結構係覆蓋該第一互連位置或該第二互連位置的頂表面及側表面。
  6. 一種半導體裝置，其係包括：基板，其包含複數個第一互連位置和形成在該些第一互連位置中且延伸入該基板的開口； 導電層，其形成在該些第一互連位置中的該開口之側壁上；包含複數個第二互連位置的半導體晶粒；形成在該些第一互連位置或該些第二互連位置之間的複數個焊料遮罩補片；設置在該基板及該半導體晶粒之間的互連結構，其中該互連結構延伸入該開口以接觸該導電層，同時該些焊料遮罩補片係將該互連結構局限在該些第一互連位置或該些第二互連位置內；以及沉積在該基板及該半導體晶粒之間的封裝材料。
  7. 如申請專利範圍第6項之半導體裝置，其中該焊料遮罩補片係包含非濕性材料。
  8. 如申請專利範圍第6項之半導體裝置，其中該互連結構係覆蓋該第一互連位置或該第二互連位置的頂表面及側表面。
  9. 如申請專利範圍第6項之半導體裝置，其中該互連結構係包含可熔的部份以及不可熔的部份。
  10. 如申請專利範圍第6項之半導體裝置，其中該互連結構係包含導電柱以及形成在該導電柱之上的凸塊。
  11. 一種製造半導體裝置之方法，其係包括：提供包含複數個第一互連位置的基板；提供包含複數個第二互連位置的半導體晶粒；在該些第一互連位置之間或該些第二互連位置之間形成焊料遮罩補片；以及 在該基板及該半導體晶粒之間形成互連結構，其中該互連結構包括從凸塊材料的主體延伸的尖端以形成階梯形凸塊，該尖端被壓入至該些第一互連位置或該些第二互連位置，同時該焊料遮罩補片係將該互連結構局限在該些第一互連位置或該些第二互連位置內。
  12. 如申請專利範圍第11項之方法，其進一步包含在該基板及該半導體晶粒之間沉積一封裝材料。
  13. 如申請專利範圍第11項之方法，其中該焊料遮罩補片係包含非濕性材料。
  14. 如申請專利範圍第11項之方法，其進一步包含將該互連結構浸沒在助熔溶劑中以增加可濕性。
  15. 如申請專利範圍第11項之方法，其中該互連結構係覆蓋該第一互連位置或該第二互連位置的頂表面及側表面。
TW100102450A 2010-12-09 2011-01-24 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法 TWI553775B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/963,919 US8659172B2 (en) 2008-12-31 2010-12-09 Semiconductor device and method of confining conductive bump material with solder mask patch

Publications (2)

Publication Number Publication Date
TW201225209A TW201225209A (en) 2012-06-16
TWI553775B true TWI553775B (zh) 2016-10-11

Family

ID=46684668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100102450A TWI553775B (zh) 2010-12-09 2011-01-24 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法

Country Status (2)

Country Link
KR (1) KR20120064601A (zh)
TW (1) TWI553775B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655891B (zh) * 2018-03-08 2019-04-01 綠點高新科技股份有限公司 電子模組及其製造方法及電子裝置的殼體及其製造方法
TWI799690B (zh) * 2015-04-14 2023-04-21 美商艾馬克科技公司 具有高佈線密度補片的半導體封裝

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102917553B (zh) * 2012-10-22 2016-04-20 友达光电（苏州）有限公司 焊接定位结构
KR102115189B1 (ko) * 2018-11-09 2020-05-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459360B (en) * 2000-06-12 2001-10-11 Siliconware Precision Industries Co Ltd Flip-chip underfill method for flip-chip semiconductor packaging structure with wire-bonded chip-on-chip ball-grid array
US20090250811A1 (en) * 2004-11-10 2009-10-08 Stats Chippac, Ltd. Semiconductor Device and Method of Self-Confinement of Conductive Bump Material During Reflow Without Solder Mask
TW200945456A (en) * 2008-04-30 2009-11-01 Advanced Semiconductor Eng Package method for flip chip
US20100164097A1 (en) * 2008-12-31 2010-07-01 Stats Chippac, Ltd. Semiconductor Device and Method of Confining Conductive Bump Material During Reflow with Solder Mask Patch
TWI529141B (zh) * 2014-07-28 2016-04-11 zhi-feng Wu Recovery and treatment of hydrofluoric acid and fluorosilicic acid waste

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459360B (en) * 2000-06-12 2001-10-11 Siliconware Precision Industries Co Ltd Flip-chip underfill method for flip-chip semiconductor packaging structure with wire-bonded chip-on-chip ball-grid array
US20090250811A1 (en) * 2004-11-10 2009-10-08 Stats Chippac, Ltd. Semiconductor Device and Method of Self-Confinement of Conductive Bump Material During Reflow Without Solder Mask
TW200945456A (en) * 2008-04-30 2009-11-01 Advanced Semiconductor Eng Package method for flip chip
US20100164097A1 (en) * 2008-12-31 2010-07-01 Stats Chippac, Ltd. Semiconductor Device and Method of Confining Conductive Bump Material During Reflow with Solder Mask Patch
TWI529141B (zh) * 2014-07-28 2016-04-11 zhi-feng Wu Recovery and treatment of hydrofluoric acid and fluorosilicic acid waste

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799690B (zh) * 2015-04-14 2023-04-21 美商艾馬克科技公司 具有高佈線密度補片的半導體封裝
US11901335B2 (en) 2015-04-14 2024-02-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package with routing patch and conductive interconnection structures laterally displaced from routing patch
TWI655891B (zh) * 2018-03-08 2019-04-01 綠點高新科技股份有限公司 電子模組及其製造方法及電子裝置的殼體及其製造方法

Also Published As

Publication number Publication date
TW201225209A (en) 2012-06-16
KR20120064601A (ko) 2012-06-19

Similar Documents

Publication Publication Date Title
TWI539540B (zh) 形成在局部墊上具有凸塊的覆晶互連結構的半導體裝置及方法
US9899286B2 (en) Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
TWI518812B (zh) 形成導線上凸塊互連的半導體裝置及方法
US9679811B2 (en) Semiconductor device and method of confining conductive bump material with solder mask patch
TWI667759B (zh) 形成用於覆晶半導體晶粒的墊佈局的半導體裝置及方法
US9418913B2 (en) Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
TWI567864B (zh) 在基板上形成高繞線密度互連位置的半導體裝置及方法
US10388626B2 (en) Semiconductor device and method of forming flipchip interconnect structure
US9258904B2 (en) Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
TWI527178B (zh) 在無焊料遮罩的回焊期間的導電凸塊材料的自我局限的半導體裝置和方法
TWI553775B (zh) 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法
TWI538129B (zh) 利用細長的遮罩開口在基板上形成窄互連位置的半導體裝置及方法