TWI518812B - 形成導線上凸塊互連的半導體裝置及方法 - Google Patents

Description

形成導線上凸塊互連的半導體裝置及方法 【優先權主張】

本申請案是2009年5月26日申請的美國申請案號12/472,236的一部分接續案，並且根據美國專利法第120條主張前述申請案的優先權。

本發明係大致有關於半導體裝置，並且更具體而言係有關於一種形成導線上凸塊互連的半導體裝置及方法。

半導體裝置常見於現代的電子產品中。半導體裝置在電性構件的數目及密度上有所不同。離散的半導體裝置一般包含一種類型的電氣構件，例如，發光二極體(LED)、小信號的電晶體、電阻器、電容器、電感器以及功率金屬氧化物半導體場效電晶體(MOSFET)。積體化半導體裝置通常包含數百個到數百萬個電性構件。積體化半導體裝置的例子包含微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池以及數位微鏡裝置(DMD)。

半導體裝置可執行廣大範圍的功能，例如：信號處理、高速的計算、傳送及接收電磁信號、控制電子裝置、轉換太陽光成為電力以及產生用於電視顯示器之可見的投影。半導體裝置可見於娛樂、通訊、電力轉換、網路、電腦以及消費性產品的領域中。半導體裝置亦可見於軍事應用、航空、汽車、工業用控制器以及辦公室設備。

半導體裝置係利用半導體材料的電氣特性。半導體材料的原子結構係容許其導電度可藉由一電場或基極電流的施加或是透過摻雜的製程來操控。摻雜係將雜質引入半導體材料中以操控及控制半導體裝置的導電度。

一半導體裝置係包含主動及被動的電氣結構。包含雙載子及場效電晶體的主動結構係控制電流的流動。藉由改變摻雜的程度以及一電場或基極電流施加的位準，電晶體不是提升就是限制電流的流動。包含電阻器、電容器及電感器的被動結構係產生執行各種電氣功能所必要的一種電壓及電流間之關係。被動及主動結構係電連接以形成電路，此係使得半導體裝置能夠執行高速的計算以及其它有用的功能。

半導體裝置一般是利用兩種複雜的製程，亦即，前端製造及後端製造來製成，每一種都牽涉到可能有數百道的步驟。前端製造係牽涉到在一半導體晶圓的表面上複數個晶粒的形成。每個晶粒通常是相同的並且包含由電連接主動及被動構件所形成的電路。後端製造係牽涉到從晶圓成品單切(singulating)個別的晶粒及封裝該晶粒以提供結構的支撐及環境的隔離。

半導體製造的一項目標是生產出更小的半導體裝置。越小的裝置通常消耗更低的電力，具有更高的效能，並且可更有效率地被生產出。此外，越小的半導體裝置具有更小的覆蓋區(footprint)，此係為更小的最終產品所期望的。更小的晶粒尺寸可藉由在前端製程中以更小及更高密度的主動及被動構件來產生晶粒的改良而達成。後端製程可藉由在電氣互連及封裝材料上的改良以產生更小的覆蓋區之半導體裝置封裝。

在習知的覆晶類型封裝中，一半導體晶粒係以該晶粒的主動側面對一封裝基板來安裝到該基板。晶粒中的電路與基板中的電路之互連傳統是藉由凸塊來完成，該些凸塊係附接到該晶粒上之一陣列的互連墊，並且連結到該基板上之一對應互補的陣列的互連墊，經常被稱為基板上的抓取(capture)墊。

積體電路上的電子特徵之平面密度已巨幅增長，並且具有更大密度的電路特徵之半導體晶粒亦可能有更大密度的用於和封裝基板互連的位置。

該封裝係連接至例如是印刷電路板或主機板之下方的電路，此係藉由在該封裝及該下方的電路間之第二層級的互連來達成，該第二層級的互連具有比覆晶的互連大的間距，因此基板上的繞線傳統上是成扇形展開。重大的技術進步已使得微細線路與空間之構造成為可能。在相鄰的墊間之空間係限制可自陣列中較內側之抓取墊逸散(escape)的線路數目。在晶粒下方的抓取墊及封裝的外部接腳之間扇形展開的繞線傳統上係被形成在該封裝基板內的多個金屬層上。對於複雜的互連陣列而言，可能需要具有多層的基板以達成在該晶粒墊及該封裝之第二層級的互連之間的繞線。

多層的基板係昂貴的，並且在習知的覆晶建構中，光是基板通常就佔去超過一半的封裝成本。多層基板的高成本一直都是限制覆晶技術在主流產品中普及的一項因數。該逸散的繞線圖案通常會帶來額外的電性寄生現象，因為該繞線包含在信號傳送路徑中短的路線之無屏蔽的佈線以及佈線層間的貫孔(via)。電性寄生現象可能嚴重地限制封裝的效能。

可藉由利用一熔化製程以將例如是焊料凸塊的凸塊接合到對應的抓取墊的配接表面之上來達成覆晶互連，此被稱為抓取墊上凸塊(BOC)互連。在BOC設計中有兩個特點是顯然的：第一，需要相對大的抓取墊來和晶粒上的凸塊配接，以及第二，需要通常為焊料遮罩的一種絕緣材料以限制焊料在互連製程期間的流動。該焊料遮罩開口係界定熔化的焊料在抓取墊的輪廓，亦即為焊料遮罩界定的、或者該焊料輪廓可以不是由該遮罩開口所界定，亦即非焊料遮罩界定的。在後者的情形中，該焊料遮罩開口顯著大於抓取墊。因為用於界定焊料遮罩開口的技術對於一焊料遮罩界定的凸塊配置會具有寬的容限範圍，所以抓取墊必須是大的，通常是遠大於遮罩開口的設計尺寸，以確保該遮罩開口將會位在該墊的配接表面上。對於一非焊料遮罩界定的凸塊配置而言，焊料遮罩開口必須大於抓取墊。抓取墊的寬度或直徑可差不多為線路寬度的兩倍到四倍。較大的抓取墊寬度會導致頂端基板層上之繞線空間大量的損失。尤其，逸散的繞線間距遠大於基板技術所能提供的最細線路間距。大量的墊必須藉由通常是在晶粒的覆蓋區下方且從所論及的墊發散出之短的短線段(stub)及貫孔而被繞線在下方的基板層上。

在習知的焊料遮罩界定的BOC互連之一典型的例子中，抓取墊具有約140μm的直徑，並且焊料遮罩開口具有約90μm的直徑，並且繞線線路的寬大約是25-30μm。用於凸塊至晶粒墊的安裝之配接表面(亦即，在凸塊及晶粒墊間的介面處)的直徑係藉由該焊料遮罩開口界定為具有約90μm的直徑。

習知的BOC互連佈局係以一覆晶封裝的部份10及20被展示在圖1及2中。圖1中的部分截面圖係以一平行於封裝基板表面的平面，沿著圖2中的線1-1’所取得的。圖2中的部分截面圖係以一垂直於封裝基板表面的平面，沿著圖1中的線2-2’所取得的。一些特點係被展示為如同透明一般，但是圖1中許多的特點係被展示為部份被覆蓋的特點所遮蔽。

在圖1及2中，封裝基板的晶粒附接表面係包含一形成在基板12之上的一介電層上之金屬或層。該金屬層係被圖案化以形成線路或導線13及抓取墊14。一絕緣層或焊料遮罩16係覆蓋基板12的晶粒附接表面。焊料遮罩16通常是一種藉由光阻圖案化之可光界定的材料以使得抓取墊14的配接表面露出。附接至半導體晶粒18的主動側上的墊之互連凸塊15係接合到基板12上之對應的抓取墊14的配接表面，以在該晶粒上的電路以及該基板上的導線之間形成合適的電互連。在回焊後的焊料冷卻以建立該電連接之後，一底膠填充(underfill)材料17係被引入在半導體晶粒18及基板12之間的空間，以機械地穩定該互連並且保護在該晶粒及基板之間的特點。

圖1係展示基板12之上方的金屬層中的信號逸散線路13，該些信號逸散線路13係從其個別的抓取墊14繞線橫跨由虛線11所指出的晶粒邊緣位置而離開晶粒覆蓋區。該些信號線路13可具有約112微米(μm)的逸散間距P_E。一種30μm/30μm設計規則典型是用於例如是圖1所示的配置中的線路13。線路13標稱為30μm寬，並且緊密靠在一起時的間距可為30μm。抓取墊14通常是線路寬度的三倍大，並且抓取墊具有90μm的標稱寬度或直徑。在該焊料遮罩中的開口係大於墊，其具有135μm的標稱寬度或直徑。

圖1及2係展示一非焊料遮罩界定的焊料輪廓。當在該晶粒上的凸塊之可熔的材料熔化時，該熔化的焊料傾向至潤濕導線及抓取墊的金屬，並且該焊料傾向於流出到任何未遮蔽之鄰接的金屬表面之上。該焊料傾向於沿著鄰接的導線13流動，而在此該焊料流動係受到在圖1中的位置19處之焊料遮罩的限制。在該墊的非焊料遮罩界定的焊料輪廓在圖2中是明顯的，其中凸塊15的部份29係被展示為已經流動到抓取墊14的側邊之上並且向下流到基板12的介電層的表面。該非焊料遮罩界定的輪廓並不限制焊料在該表面之上及向下到該抓取墊的側邊之上的流動，除非在該墊之處有實質過量的焊料，否則焊料的流動受到基板的介電質表面通常可不被該熔化的焊料潤濕的實情所限制。圖1所示的配置中之抓取墊密度的下限是由製造可靠的窄遮罩結構的遮罩形成技術之能力以及在相鄰的遮罩開口間設置遮罩結構的需求和其它因素來決定。逸散密度的下限是額外由逸散導線從位在較中心的抓取墊繞線在位於較周邊的抓取墊之間的需求和其它因素來決定。

圖3係以類似於圖2的截面圖展示一焊料遮罩界定的焊料輪廓。半導體晶粒38係被展示藉由凸塊35黏著到抓取墊34的配接表面之上，該抓取墊34是和線路或導線33一起藉由圖案化基板32的一介電層的晶粒附接側上的一金屬層來加以形成的。在該回焊的焊料冷卻以建立電連接之後，一底膠填充材料37係被引入在晶粒38及基板32之間的空間以機械地穩定該互連並且保護在該晶粒及基板之間的特點。在此，抓取墊34係比在圖1及2的例子寬，並且焊料遮罩開口係小於抓取墊，因而焊料遮罩材料係覆蓋每個抓取墊的配接表面的側邊及部份(如同位置39所示)以及導線33。當凸塊35被帶往和個別的抓取墊34的配接表面接觸並且接著被熔化時，焊料遮罩材料36係限制該熔化的焊料的流動，因而該焊料輪廓的形狀是由抓取墊34之上的遮罩開口的形狀及尺寸所界定。

對於在不影響到電功能或製造可靠度下最小化一基板上的互連位置以增加繞線密度係存在著需求。於是，在一實施例中，本發明是一種製造半導體裝置之方法，其係包括以下步驟：提供半導體晶粒，其係具有形成在該半導體晶粒的表面之上的複數個複合的凸塊；提供基板；以及在該基板之上形成具有互連位置的複數個導電線路，該些互連位置具有從平面圖來看平行於該導電線路的邊緣以用於增加逸散的繞線密度。該些複合的凸塊具有可熔的部份以及不可熔的部份。該些複合的凸塊係比該些互連位置寬。該方法進一步包含以下步驟：將該些複合的凸塊之可熔的部份連結至該些互連位置，使得該可熔的部份係覆蓋該些互連位置的頂表面及側表面，並且在該半導體晶粒及基板間之複合的凸塊的周圍沉積封裝材料。

在另一實施例中，本發明是一種製造半導體裝置之方法，其係包括以下步驟：提供半導體晶粒；提供基板；在該基板之上形成複數個具有互連位置的導電線路，該些互連位置具有從平面圖來看平行於該導電線路的邊緣以用於增加逸散的繞線密度；在該半導體晶粒以及該基板上的該些互連位置之間形成複數個互連結構；將該些互連結構連結到該些互連位置以使得該些互連結構覆蓋該些互連位置的頂表面及側表面；以及在該半導體晶粒及基板之間沉積封裝材料。

在另一實施例中，本發明是一種製造半導體裝置之方法，其係包括以下步驟：提供半導體晶粒；提供基板；在該基板之上形成具有互連位置的複數個導電線路，該些互連位置具有從平面圖來看平行於該導電線路的邊緣以用於增加逸散的繞線密度；在該半導體晶粒以及該基板上的該些互連位置之間形成複數個互連結構；以及將該些互連結構連結到該些互連位置以使得該些互連結構覆蓋該些互連位置的頂表面及側表面。

在另一實施例中，本發明是一種包括半導體晶粒的半導體裝置。具有互連位置的複數個導電線路係被形成在基板之上，該些互連位置具有從平面圖來看平行於該導電線路的邊緣以用於增加逸散的繞線密度。複數個互連結構係被形成在該半導體晶粒以及該基板上的該些互連位置之間。該些互連結構係連結到該些互連位置。封裝材料係沉積在該半導體晶粒及基板之間。

本發明在以下參考圖式的說明中係以一或多個實施例加以描述，其中相同元件符號代表相同或類似元件。儘管本發明是依據達成本發明目的之最佳模式描述，但熟習此項技術者將瞭解本發明欲涵蓋如隨附申請專利範圍所界定之可內含於本發明之精神及範疇內的替代物、修改及等效物以及如以下揭示內容及圖式所支持之其等效物。

半導體裝置一般是使用兩個複雜的製程來製造：前端製造與後端製造。前端製造係牽涉到在半導體晶圓表面上形成多個晶粒。該晶圓上之各晶粒含有主動及被動電性構件，其係電連接以形成功能電路。諸如電晶體及二極體之主動電性構件係具有控制電流流動之能力。諸如電容器、電感器、電阻器及變壓器之被動電性構件係產生執行電路功能所必要的一種電壓及電流間之關係。

被動及主動構件藉由一系列製程步驟形成於半導體晶圓表面上，包括摻雜、沉積、微影、蝕刻及平坦化。摻雜係藉由諸如離子植入或熱擴散之技術將雜質引入半導體材料中。摻雜製程改變主動裝置中半導體材料之導電度，從而將該半導體材料轉變成絕緣體、導體，或是響應於電場或基極電流而動態地改變該半導體材料之導電度。電晶體含有摻雜類型及程度不同之區域，其視需要來加以配置以使該電晶體能夠在施加電場或基極電流時促進或限制電流流動。

主動及被動構件係由具有不同電特性之材料層形成。該等層可藉由多種沉積技術形成，該些沉積技術部分是由所沉積之材料類型決定的。舉例而言，薄膜沉積可包括化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解的電鍍及無電的電鍍製程。每個層一般是經圖案化以形成主動構件、被動構件或各構件間電連接的部分。

該些層可使用微影進行圖案化，其牽涉到使光敏材料(例如光阻)沉積於待圖案化的層之上。使用光以將圖案自光罩轉印於光阻上。使用一溶劑移除光阻圖案曝光之部分，露出待圖案化之下層部分。移除該光阻之其餘部分，留下一經圖案化的層。或者，某些類型的材料係使用諸如無電的電鍍及電解的電鍍之技術藉由使材料直接沉積於由先前沉積/蝕刻製程所形成的區域或空隙中而加以圖案化。

在現有圖案之上沉積一材料薄膜可能會放大下面的圖案且產生非均勻平坦的表面。生產較小且較密集封裝之主動及被動構件需要均勻平坦的表面。可使用平坦化以自晶圓表面移除材料且產生均勻平坦的表面。平坦化係牽涉到用拋光墊拋光晶圓的表面。在拋光期間將研磨材料及腐蝕性化學品添加至晶圓的表面。研磨劑的機械作用與化學品的腐蝕作用組合可移除任何不規則的表面構形，從而產生均勻平坦的表面。

後端製造係指將晶圓成品切割或單切成個別晶粒且接著封裝該晶粒以提供結構的支撐及環境的隔離。為了單切晶粒，沿著晶圓非功能區(稱為切割道或劃線)將晶圓劃痕並切斷。使用雷射切割工具或鋸條單切晶圓。在單切之後，將個別晶粒安裝於一封裝基板上，該封裝基板包括接腳或接觸墊以供與其他系統構件互連。接著使半導體晶粒上所形成之接觸墊連接至封裝內之接觸墊。該電連接可由焊料凸塊、柱形凸塊、導電膏或焊線(wirebond)形成。使一封裝材料或其它模製材料沉積於封裝之上以提供物理支撐及電隔離。接著將成品封裝插入一電系統中，且使半導體裝置之功能可供其他系統構件利用。

圖4係描繪具有多個安裝於其表面上之半導體封裝的晶片載體基板或印刷電路板(PCB)52之電子裝置50。視應用而定，電子裝置50可具有一種類型之半導體封裝或多種類型之半導體封裝。不同類型之半導體封裝係為了說明之目的而展示於圖4中。

電子裝置50可以是一使用該些半導體封裝以執行一或多種電功能之獨立的系統。或者，電子裝置50可以是一較大系統之子構件。舉例而言，電子裝置50可以是行動電話、個人數位助理(PDA)、數位視訊攝影機(DVC)、或是其它電子通訊裝置的一部份。或者是，電子裝置50可以是一可插入電腦中之顯示卡、網路介面卡或其他信號處理卡。該半導體封裝可包括微處理器、記憶體、特殊應用積體電路(ASIC)、邏輯電路、類比電路、RF電路、離散裝置或其他半導體晶粒或電性構件。小型化及重量減輕是這些產品能夠被市場接受所不可少的。在半導體裝置間的距離必須縮短以達到更高的密度。

在圖4中，PCB 52係提供一般的基板以供安裝在該PCB上之半導體封裝的結構支撐及電氣互連。導電的信號線路54係利用蒸鍍、電解的電鍍、無電的電鍍、網版印刷、或其它適合的金屬沉積製程而被形成在PCB 52的一表面之上或是在層內。信號線路54提供在半導體封裝、安裝的構件、以及其它外部的系統構件的每一個之間的電通訊。線路54亦提供電源及接地連接給每個半導體封裝。

在某些實施例中，一半導體裝置具有兩個封裝層級。第一層級的封裝是一種用於將半導體晶粒機械及電氣地附接至一中間載體的技術。第二層級的封裝係牽涉到將該中間載體機械及電氣地附接至PCB。在其它實施例中，一半導體裝置可以只有該第一層級的封裝，其中晶粒是直接機械及電氣地安裝到PCB上。

為了說明之目的，包含打線接合封裝56及覆晶58之數種類型的第一層級的封裝係被展示在PCB 52上。此外，包含球狀柵格陣列(BGA)60、凸塊晶片載體(BCC)62、雙排型封裝(DIP)64、平台柵格陣列(LGA)66、多晶片模組(MCM)68、四邊扁平無引腳封裝(QFN)70及四邊扁平封裝72之數種類型的第二層級的封裝係被展示安裝在PCB 52上。視系統需求而定，以第一及第二層級的封裝類型的任意組合來組態的半導體封裝的任何組合及其它電子構件可連接至PCB 52。在某些實施例中，電子裝置50包含單一附接的半導體封裝，而其它實施例需要多個互連的封裝。藉由在單一基板之上組合一或多個半導體封裝，製造商可將預製的構件納入電子裝置及系統中。由於半導體封裝包括複雜的功能，因此可使用較便宜構件及流線化製程來製造電子裝置。所產生的裝置不太可能發生故障且製造費用較低，從而降低消費者成本。

圖5a-5c係展示範例的半導體封裝。圖5a係描繪安裝在PCB 52上的DIP 64之進一步的細節。半導體晶粒74係包括一含有類比或數位電路的主動區域，該些類比或數位電路係被實施為形成在晶粒內之主動裝置、被動裝置、導電層及介電層並且根據該晶粒的電設計而電互連。例如，該電路可包含形成在半導體晶粒74的主動區域內之一或多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。接觸墊76是一或多層的導電材料，例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，並且電連接至形成在半導體晶粒74內之電路元件。在DIP 64的組裝期間，半導體晶粒74係利用一金矽共晶層或例如是熱環氧樹脂的黏著劑材料而被安裝至一中間載體78。封裝主體係包含一種例如是聚合物或陶瓷的絕緣封裝材料。導線80及焊線82係在半導體晶粒74及PCB 52之間提供電互連。封裝材料84係為了環境保護而沉積在該封裝之上以防止濕氣及微粒進入該封裝且污染晶粒74或焊線82。

圖5b係描繪安裝在PCB 52上之BCC 62的進一步細節。半導體晶粒88係利用一種底膠填充或是環氧樹脂黏著材料92而被安裝在載體90之上。焊線94係在接觸墊96及98之間提供第一層級的封裝互連。模製化合物或封裝材料100係沉積在半導體晶粒88及焊線94之上以提供物理支撐及電氣隔離給該裝置。接觸墊102係利用一例如是電解的電鍍或無電的電鍍之合適的金屬沉積製程而被形成在PCB 52的一表面之上以避免氧化。接觸墊102係電連接至PCB 52中的一或多個導電信號線路54。凸塊104係形成在BCC 62的接觸墊98以及PCB 52的接觸墊102之間。

在圖5c中，半導體晶粒58係以覆晶型第一層級的封裝方式面向下安裝到中間載體106。半導體晶粒58的主動區域108係包含類比或數位電路，該些類比或數位電路係被實施為根據該晶粒的電設計所形成的主動裝置、被動裝置、導電層及介電層。例如，該電路可包含一或多個電晶體、二極體、電感器、電容器、電阻器以及主動區域108內之其它電路元件。半導體晶粒58係透過凸塊110電氣及機械地連接至載體106。

BGA 60係以BGA型第二層級的封裝方式利用凸塊112電氣及機械地連接至PCB 52。半導體晶粒58係透過凸塊110、信號線114及凸塊112電連接至PCB 52中的導電信號線路54。一種模製化合物或封裝材料116係沉積在半導體晶粒58及載體106之上以提供物理支撐及電氣隔離給該裝置。該覆晶半導體裝置係提供從半導體晶粒58上的主動裝置到PCB 52上的導電跡線之短的導電路徑，以便縮短信號傳播距離、降低電容以及改善整體電路效能。在另一實施例中，半導體晶粒58可在無中間載體106的情況下，利用覆晶型第一層級的封裝直接機械及電連接至PCB 52。

在覆晶類型的半導體晶粒中，互連是藉由將互連凸塊直接連接到窄的互連墊之上來完成，而不是到習知的抓取墊之上。該窄墊的寬度係根據待連接到該窄墊之上的互連凸塊的基底直徑來加以選出。尤其，該窄墊的寬度係小於該互連凸塊的基底直徑，例如是在約20%至約80%的範圍中。現有的覆晶互連係在基板上提供較有效率的線路繞線。信號繞線可完全被形成在基板的單一金屬層中，以降低基板中的層數目。在單一層中形成該信號線路係允許基板必須符合的貫孔、線及間隔的設計規則中的某些設計放鬆。基板的簡化係大為降低覆晶封裝的整體成本。窄墊上的凸塊(BONP)架構亦有助於從基板設計消除像是貫孔及短線段的特點並且使得用於信號傳送之微帶控制的阻抗電氣環境成為可能，藉此改進效能。

該覆晶互連係使得凸塊附接至晶粒上的互連墊並且配接到基板上之對應的窄互連墊之上。一覆晶封裝係包含一具有附接至在一主動表面中的互連墊凸塊之晶粒以及一在一晶粒附接表面中具有窄互連墊的基板，其中該些凸塊係配接到該些窄墊之上。該BONP互連係在未使用製程中的再熔化階段期間限制熔化的焊料之焊料遮罩下被形成，並且避免對於焊料遮罩的需求，此係容許有較細的互連幾何。

相關於圖4及5a-5c的圖6及7係以分別沿著圖6及7中的線7-7’及6-6’之平行於基板表面的平面取出之概略的部分截面圖來分別展示導線上凸塊(BOL)覆晶互連的一部份。一些特點係被展示為如同透明一般。互連係藉由將凸塊直接配接到基板上的個別窄導線或線路之上而被達成，其被稱為BOL互連。焊料遮罩材料通常無法以如此細的幾何被解析，因而沒有焊料遮罩被使用。取而代之的是，限制熔化的焊料流動之功能係在組裝製程的過程中沒有焊料遮罩下被達成。圖7係展示如同圖6中的封裝，以沿著圖6的線7-7’之垂直於封裝基板表面的平面所取之部分截面圖。圖8係展示如同圖9中的封裝，以沿著圖9的線8-8’之垂直於封裝基板表面的平面所取之部分截面圖。圖9係展示如同圖8中的封裝，以沿著圖8的線9-9’之垂直於封裝基板表面的平面所取之部分截面圖。

用於BOL基板之逸散的繞線圖案係被展示在圖6及8中。在圖6中，逸散的繞線圖案係被配置以用於半導體晶粒120，用於互連球的晶粒附接墊係以一靠近晶粒周邊的列被形成在半導體晶粒120上。凸塊125係配接到逸散線路123上、在一靠近晶粒覆蓋區的邊緣(由虛線121所指出)之列中對應的互連位置之上。在圖8中，該逸散的繞線圖案係被配置以用於一半導體晶粒，其上的晶粒附接墊係位在一靠近晶粒周邊之平行列的陣列中。凸塊135係配接到逸散線路133上、在一靠近晶粒覆蓋區的邊緣(由虛線131所指出)之互補陣列中對應的互連位置之上。

如同圖6及8所描繪的，利用BOL互連可達到的繞線密度可等於基板技術所能提供之最細的線路間距。在一實施例中，在該線路上之互連位置的寬度是小於該線路的寬度之1.2倍。繞線密度係顯著高於如同圖1-3中所述之習知的BOC配置所達到的繞線密度。習知的抓取墊的寬度通常是線路或導線寬度的兩倍到四倍。

該BOL配置對於組裝製程係造成挑戰，因為凸塊及連結的間距必須是非常細的。在圖8的BOL的周邊陣列的版本中，凸塊係被配置在一區域陣列上，此係提供較大的空間給較大的凸塊及連結間距並且減輕組裝製程技術上的挑戰。即使在陣列的實施例中，基板上的繞線線路仍然是和周邊列的配置相同的有效間距。該陣列的配置係在沒有犧牲細的逸散繞線間距的優點下減輕細間距的凸塊及連結的負擔。

圖6及7係展示藉由圖案化在基板介電層122的晶粒附接表面上之一金屬層所形成的線路或導線123。半導體晶粒128的電互連係藉由將晶粒上的凸塊125直接接合到導線123之上而做成。類似地，圖8及9係展示藉由圖案化在基板介電層132的晶粒附接表面上之一金屬層所形成的線路或導線133。該信號逸散線路係被繞線橫跨由虛線131所指出的晶粒邊緣位置並且遠離晶粒覆蓋區。半導體晶粒138的電互連係藉由將晶粒上的凸塊135直接接合到導線133之上而做成。逸散線路136係從成列的互連位置繞線橫跨晶粒邊緣位置而朝向晶粒覆蓋區的內部，其係在互連位置的較周邊的列上的凸塊135之間穿過。

圖6、7、8及9的BOL互連結構可藉由數種不需要焊料遮罩的方法中之任一種來製成。在沒有焊料遮罩的實施方式中，互連凸塊係黏貼到晶粒的主動側上的互連墊之上。基板的一上方的晶粒附接表面係具有一被圖案化以提供適合用於和該特定的晶粒上之凸塊的配置互連的線路之上方的金屬層。因為不需要任何抓取墊，所以該經圖案化的線路或導線只需要繞線通過對應於一互補於晶粒上的凸塊配置之圖案的位置。在一實施例中，一封裝樹脂黏著劑係被採用以在互連製程的熔化階段期間限制焊料流動。

圖10及11係以一平行於基板表面的平面所取的概略截面圖展示BOL覆晶互連的一部份的兩個例子。一些特點係被展示為如同透明一般。在此例中，焊料遮罩144係被設置，其可具有一在約80μm至90μm的範圍中之標稱遮罩開口直徑。焊料遮罩材料可以此種間距來加以解析，並且尤其基板可用具有90μm開口且具有25μm左右的對準容限的焊料遮罩而相當廉價地做成。在某些實施例中，一種積層基板係被使用，例如四個金屬層的積層。線路可為大約90μm的間距，並且互連位置可以是一個170μm的區域陣列，此係提供大約90μm之橫跨由虛線140所指出的晶粒覆蓋區的邊緣之有效的逸散間距。

在圖10中，電互連係藉由將凸塊直接配接到被圖案化在基板143的晶粒附接表面上的一介電層上之窄導線或線路142上的互連位置141之上而達成。在一實施例中，互連位置141的寬度係小於線路142的寬度的1.2倍。在遮罩開口145的界限內沒有用來限制凸塊材料流動的墊及焊料遮罩144，該焊料遮罩144係防止凸塊材料從互連位置141沿著可濕的導線142流開。此外，該焊料遮罩係限制熔化的凸塊材料在導線之間流動。

在圖11中，窄導線或線路146係在基板147的晶粒附接表面的一介電層上被圖案化。在一實施例中，焊料膏係沉積在導線146的互連位置148上以提供一用於互連的可熔介質。焊料遮罩150中的開口149係用以界定該膏。該膏係被分配、回焊、並且若必要的話被壓印(coined)，以提供均勻的表面來接合該凸塊。該焊料膏可利用如上參考圖10所述的基板，在組裝的過程中施加。或者是，一基板可在組裝前先被設置經適當圖案化的膏。其它用以選擇性地施加焊料至互連位置的方式亦可被利用在該些導線上焊料的實施例中，其包含無電的電鍍以及電鍍技術。該導線上焊料配置係提供額外的焊料量用於互連，並且於是可提供較高的產品良率，而且亦可以提供較高的晶粒間隙。

於是，在某些實施例中，該導線上焊料的配置係被採用於將具有高熔化溫度的凸塊(例如，用於和陶瓷基板的互連之高鉛的焊料)之晶粒互連到一有機基板之上。該焊料膏可選擇成具有足夠低的熔化溫度，使得該有機基板在回焊期間不會受損。為了在此種實施例中形成該互連，該高熔化溫度的互連凸塊係和導線上焊料的位置接觸，並且再熔化係將該導線上焊料熔融到該凸塊。在使用不可分解的凸塊及導線上焊料的製程之情形中，不需要任何預先施加的黏著劑，因為焊料的位移或流動係受限於只有小量的焊料存在於每個互連的實情，並且該不可分解的凸塊係避免組裝的倒塌。在其它實施例中，該導線上焊料的配置係被採用於具有共晶焊料凸塊的晶粒的互連。

一用於達成BOL互連的實施例係被概略展示在圖12a-12c中。在圖12a中，基板151具有在晶粒附接表面152上的一介電層及金屬層。該金屬層係被圖案化以在該晶粒附接表面上提供電路，特別是具有用於互連的位置之線路或導線153。基板151係被支撐在一載體或台154上，其中和晶粒附接表面152相反的基板表面155係面對該支台。一個量的封裝樹脂156係被分配在基板151的晶粒附接表面152之上，以覆蓋導線153上的互連位置。半導體晶粒157在主動側159上具有附接至晶粒墊的凸塊158。凸塊158包含一可熔的材料，該可熔的材料係接觸導線153的配接表面。一包含夾頭161的取放型工具160係藉由夾頭和晶粒背面162的接觸來拾取半導體晶粒157。半導體晶粒157係利用取放型工具160，以晶粒的主動側朝向基板151的晶粒附接表面而被設置成面對基板152。半導體晶粒157及基板151係被對準，並且將其中一個朝向另一個移動，即如箭頭M所示，因而凸塊158接觸到基板上的線路或導線153之對應的互連位置。如同在圖12b中所示，一力F係被施加以將凸塊158壓到在導線153上的互連位置處的配接表面163之上。該力必須足以位移來自在凸塊158及導線153上的互連位置處的配接表面163之間的黏著劑156。凸塊158可藉由該力F來加以變形，衝破在凸塊的接觸表面上及/或導線的配接表面上的氧化膜。凸塊158的變形係使得該凸塊之可熔的材料壓到導線153的頂端及邊緣之上。黏著劑156係藉由加熱到一選定的溫度而部分地固化。在此階段，黏著劑156只須要部分地固化，換言之，只須要到一程度是接著足以避免熔化的焊料沿著該黏著劑及導電線路153之間的介面流動即可。凸塊158之可熔的材料係熔化且接著再度凝固，此係形成該凸塊及導線153間的冶金互連。如同在圖12c中所示，黏著劑156係被固化以完成晶粒安裝且穩固在配接表面163處之電互連。因此，電互連係以一種類似於圖8的配置形成在凸塊158及導線153之對應的互連位置之間。其它導線164係在其它位置互連，此可見於其它截面圖中。黏著劑156的固化可在熔化該焊料之前、同時、或是之後完成。通常，黏著劑156是一種可熱固化的黏著劑，並且在製程中的任何階段固化的程度係藉由調節溫度來加以控制。該些構件可藉由升高該取放型工具上夾頭的溫度、或是藉由升高該基板支台的溫度來加熱及固化。

該製程係更詳細展示在圖13a-13d中。在圖13a中，基板170具有一帶有導電線路172的晶粒附接表面，並且該些線路的互連位置係以黏著劑174來覆蓋。半導體晶粒176係相關於基板170來設置以使得該晶粒的主動側面對基板170的晶粒附接側，並且藉由箭頭A來對準，使得晶粒上的凸塊178和線路172上之對應的配接表面對準。半導體晶粒176及基板170係朝向彼此移動，使得凸塊接觸到線路上之個別的配接表面。在圖13b中，一力係被施加以移動凸塊178及線路172來彼此抵靠、位移黏著劑174、以及將該凸塊變形到該線路的配接表面180及邊緣之上。凸塊178在線路172上的變形係衝破在該凸塊的接觸表面以及該線路的配接表面之上的氧化膜，因而建立良好的電連接。凸塊178在線路172的邊緣之上的變形係有助於建立一種良好的暫時機械連接。線路182的互連位置係在圖13b的平面外。熱係被施加以部分地固化圖13c中的黏著劑174。額外的熱係被施加以升高凸塊178的溫度到足以使得該凸塊之可熔的材料熔化且完成黏著劑174的固化，即如同在圖13d中所示者。凸塊178的冶金互連係因此形成到導線172上的互連位置的配接表面180之上。該固化的黏著劑係穩固晶粒的安裝。

在一替代實施例中，該黏著劑可預施加到晶粒表面或是晶粒表面上的凸塊，而不是基板。該黏著劑可以集中在一貯存器中。該晶粒的主動側可浸在該池中並且移開，因而一個量的黏著劑係載於凸塊上。該晶粒係利用一取放型工具而被設置成面對一被支撐的基板，其中該晶粒的主動側係朝向該基板的晶粒附接表面。該晶粒及基板係被對準並且朝向彼此移動，使得該凸塊接觸基板上之對應的線路或導線。此種方法係被描述在美國專利號6,780,682中，其係在此納入作為參考。施力、固化及熔化的製程係如上述地被實行。

一用於該製程的力或溫度時程係被概略展示在圖14中。該製程可使用力或溫度、或是兩者。時間係在水平軸上從左到右的進行。一力輪廓184係被展示為一粗實線，並且一溫度輪廓186係被展示為一虛線。該溫度輪廓係以80-90℃的範圍中的溫度開始。該力輪廓係以實質為零的力開始。開始於最初的時間t_i，該力係在部份188期間從F_i快速地增高到一位移/變形力F_d，並且在部份190期間保持在該力一段時間。該力F_d係足以將黏著劑從該凸塊及該導線的配接表面之間位移開。該力F_d係足以變形該凸塊之可熔的部份到該配接表面之上，衝破該氧化膜，以及形成良好的金屬到金屬的接觸。在某些實施例中，該凸塊流到該導線的邊緣之上以建立凸塊及窄墊的機械地緊密連接，此被稱為蠕動(creep)變形。總需要的力大小係依據凸塊材料及尺寸以及凸塊數目而定。

該溫度亦在部份192期間從一最初的溫度T_i快速地升高到一膠體溫度T_g。該膠體溫度T_g是一足以部分固化黏著劑成為膠體的溫度。該溫度斜坡上升係被設定成使得有一短的延遲時間t_def(在F_d到達後且在T_g到達前)，其延遲長度是足夠讓該升高的力在黏著劑部分固化開始前先位移黏著劑並且變形凸塊。該組裝在部份190及194期間被保持在該位移/變形壓力F_d及膠體溫度T_g一段足以達成黏著劑的部分固化之時間t_gel。該黏著劑應該變成足夠穩固的，其可以接著在焊料再熔化階段期間維持良好的凸塊輪廓，換言之，其為足夠穩固的，以避免該凸塊之熔化的可熔材料之不希望有的位移或是該熔化的可熔材料沿著導線的流動。

一旦黏著劑已經部分固化到一足夠的程度時，該壓力可在部份195期間快速地斜坡下降到實質沒有力或只是該些構件的重量而已。該溫度係接著在部份196期間進一步快速地升高到一足以再熔化凸塊之可熔的部份的溫度T_m，並且該組裝在部份198期間被保持在該再熔化溫度T_m一段足以完全在該線路之上形成焊料再熔化的時間t_melt/cure，並且較佳是足以實質(儘管不必要是完全地)固化該黏著劑。該溫度係在部份200期間斜坡下降到該最初的溫度T_i並且最終下降到環境溫度。圖14中繪出的製程可在5-10秒的時間期間進行完其過程。

圖14中的黏著劑可以是一種非流動性底膠填充材料。在某些覆晶互連的方式中，冶金互連是先被形成，接著一底膠填充材料係流入在晶粒及基板之間的空間中。該非流動性底膠填充材料是在半導體晶粒及基板被放在一起前先被施加，並且該非流動性底膠填充材料係藉由凸塊接近到導線之上並且藉由晶粒及基板的相對表面而被位移。用於該非流動性底膠填充材料的黏著劑是一種快速膠化的黏著劑，亦即，一種在該膠體溫度下於1-2秒的數量級之時間期間中充分膠化的材料。用於該非流動性底膠填充黏著劑的材料係包含非導電膏。

例如是複合的凸塊之替代性的凸塊結構亦可被利用在BOL互連中。複合的凸塊具有兩個由不同凸塊材料製成的部份，其包含一個可在回焊條件下分解的部份、以及一個在回焊條件下實質不可分解的部份。該不可分解的部份係附接到晶粒上的互連位置。典型用於該不可分解的部份之材料係包含各種具有高鉛含量的焊料。該可分解的部份係接合到該不可分解的部份，並且達成和導線連接的是該可分解的部份。典型用於該複合的凸塊之可分解的部份之材料係包含共晶焊料。

圖15係展示採用一種複合的凸塊之BOL互連。半導體晶粒202在晶粒的主動側上包含帶有複合的凸塊204之晶粒墊，該複合的凸塊204包含不可分解的部份206以及可分解的部份208。該可分解的部份208可以是一種共晶焊料或是一種相對低溫熔化的焊料。該可分解的部份208係接觸導線210的配接表面，並且在凸塊之可熔的部份變形在導線之上是所要的情形中，凸塊之可分解的部份在所採用的力之條件下是可變形的。該不可分解的部份206在處理期間當半導體晶粒202在壓力下被移動抵靠基板212時並不變形，並且在該製程的回焊階段期間並不熔化。該不可分解的部份206的尺寸可定為在半導體晶粒202的主動表面及基板212的晶粒附接表面之間提供一間隙距離。

圖6、7、8及9中所示的凸塊並不需要是完全可分解的凸塊。在該些圖中所示的結構可替代地利用複合的凸塊、或是利用如上所述的導線上焊料的方法做成。

圖16-21係描述其它具有各種互連結構的實施例，該些互連結構可和如圖6-15中所述的BOL互連結構結合而被利用。圖16a係展示一具有一種例如是矽、鍺、砷化鎵、磷化銦或碳化矽的主體基板材料222以供結構支撐的半導體晶圓220。複數個半導體晶粒或構件224係形成在晶圓220上且藉由如上所述的切割道226分開。

圖16b係展示半導體晶圓220的一部份的橫截面圖。每個半導體晶粒224具有一背表面228以及包含類比或數位電路的主動表面230，該類比或數位電路被實施為形成在該晶粒內且根據該晶粒的電設計及功能電互連的主動裝置、被動裝置、導電層以及介電層。例如，該電路可包含一或多個電晶體、二極體以及其它形成在主動表面230內之電路元件以實施類比電路或數位電路，例如數位信號處理器(DSP)、ASIC、記憶體或是其它信號處理電路。半導體晶粒224亦可包含整合被動裝置(1PD)，例如電感器、電容器及電阻器，以供RF信號處理使用。在一實施例中，半導體晶粒224是一覆晶類型的半導體晶粒。

一導電層232係利用PVD、CVD、電解的電鍍、無電的電鍍製程、或是其它合適的金屬沉積製程而形成在主動表面230之上。導電層232可以是Al、Cu、Sn、Ni、Au、Ag、或是其它合適的導電材料的一或多層。導電層232係運作為電連接至主動表面230上的電路之接觸墊或凸塊墊。

圖16c係展示具有一形成在接觸墊232之上的互連結構的半導體晶圓220的一部份。一導電凸塊材料234係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落(ball drop)、或是網版印刷製程而沉積在接觸墊232之上。凸塊材料234可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、及其組合，其具有一選配的助熔(flux)溶劑。例如，凸塊材料234可以是共晶Sn/Pb、高鉛的焊料或是無鉛的焊料。凸塊材料234是大致順應的(compliant)並且在相當於約200克的垂直荷重的力下進行大於約25μm的塑性變形。凸塊材料234係利用一合適的附著或連結製程連結到接觸墊232。例如，凸塊材料234可以壓縮連結到接觸墊232。凸塊材料234亦可藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊236，即如同在圖16d中所示者。在某些應用中，凸塊236係進行二次回焊以改善至接觸墊232的電連接。凸塊236係代表一種可形成在接觸墊232之上的互連結構類型。該互連結構亦可以使用柱形凸塊、微凸塊或是其它電互連。

圖16e係展示互連結構的另一實施例，其係以複合的凸塊238形成在接觸墊232之上，該凸塊238包含一不可熔或不可分解的部份240以及可熔或可分解的部份242。該可熔或可分解的特質以及不可熔或不可分解的特質係針對凸塊238關於回焊條件所界定的。該不可熔的部份240可以是Au、Cu、Ni、高鉛的焊料、或是鉛錫合金。該可熔的部份242可以是Sn、無鉛的合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-Ag-銦(In)合金、共晶焊料、錫和Ag、Cu或Pb的合金、或是其它相對低溫熔化的焊料。在一實施例中，給定一接觸墊232 100μm的寬度或直徑，該不可熔的部份240高度大約是45μm並且可熔的部份242高度大約是35μm。

圖16f係展示互連結構的另一實施例，其係形成在接觸墊232之上而成為導電柱246之上的凸塊244。凸塊244是可熔或可分解的，並且導電柱246是不可熔或不可分解的。該可熔或可分解的特質以及不可熔或不可分解的特質係相關於回焊條件加以界定。凸塊244可以是Sn、無鉛的合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-Ag-In合金、共晶焊料、錫和Ag、Cu或Pb的合金、或是其它相對低溫熔化的焊料。導電柱246可以是Au、Cu、Ni、高鉛的焊料、或是鉛錫合金。在一實施例中，導電柱246是一Cu柱，並且凸塊244是一焊料蓋。給定一接觸墊232 100μm的寬度或直徑，導電柱246高度大約是45μm，並且凸塊244高度大約是35μm。

圖16g係展示互連結構的另一實施例，其係形成在接觸墊232之上而為具有突點(asperity)250的凸塊材料248。類似於凸塊材料234，凸塊材料248在回焊條件下是軟的且可變形的，具有低的屈伏強度(yield strength)以及高的致衰壞伸長率(elongation to failure)。突點250係以電鍍的表面處理而形成，並且為了說明之目的係在圖式中被誇大展示。突點250的等級一般是在大約1-25μm的數量級。該突點亦可形成在凸塊236、複合的凸塊238以及凸塊244上。

在圖16h中，半導體晶圓220係利用一鋸條或雷射切割工具252透過切割道226被單切為個別的半導體晶粒224。

圖17a係展示一具有導電線路256的基板或PCB 254。基板254可以是單面FR5層壓板或是雙面BT-樹脂層壓板。半導體晶粒224係被設置以使得凸塊材料234係和導電線路256上之互連位置對準，請參見圖25a-25g。或者是，凸塊材料234可和形成在基板254上的導電墊或是其它互連位置對準。凸塊材料234係比導電線路256寬。在一實施例中，對於150μm的凸塊間距，凸塊材料234具有小於100μm的寬度，並且導電線路或墊256具有35μm的寬度。導電線路256係類似於如同圖6-15中所述的逸散線路及互連位置，以用於增加繞線密度。

一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料234壓到導電線路256之上。該力F可在高溫下施加。由於凸塊材料234之順應的本質，該凸塊材料係變形或突出在導電線路256的頂表面及側表面周圍，被稱為BOL。尤其，在相當於大約200克的垂直荷重之力F下，壓力的施加係使得凸塊材料234進行大於約25μm的塑性變形並且覆蓋導電線路的頂表面及側表面，即如同在圖17b中所示者。凸塊材料234亦可藉由將該凸塊材料和導電線路實體接觸並且接著在一回焊溫度下回焊該凸塊材料以冶金連接至導電線路256。

藉由使得導電線路256比凸塊材料234窄，導電線路的間距可被降低以增加繞線密度以及I/O數目。較窄的導電線路256係降低使凸塊材料234變形在導電線路的周圍所需的力F。例如，該必要的力F可以是使凸塊材料抵靠比凸塊材料寬的導電線路或墊變形所需的力之30-50%。較小的壓力F對於細間距互連及小的晶粒維持具有一指定容限之共面性以及達成均勻的z向變形及高可靠度的互連結合是有用的。此外，將凸塊材料234變形在導電線路256的周圍係將該凸塊機械地鎖到該線路以避免在回焊期間晶粒移動或是晶粒浮接。

圖17c係展示形成在半導體晶粒224的接觸墊232之上的凸塊236。半導體晶粒224係被設置以使得凸塊236和導電線路256上的互連位置對準。或者是，凸塊236可和形成在基板254上的導電墊或其它互連位置對準。凸塊236係比導電線路256寬。導電線路256係類似於如同圖6-15中所述的逸散線路及互連位置，以用於增加繞線密度。

一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊236壓到導電線路256之上。該力F可在高溫下施加。由於凸塊236之順應的本質，該凸塊係變形或突出在導電線路256的頂表面及側表面周圍。尤其，壓力的施加係使得凸塊材料236進行塑性變形並且覆蓋導電線路256的頂表面及側表面。凸塊236亦可藉由在回焊溫度下使該凸塊和該導電線路實體接觸以冶金連接至導電線路256。

藉由使得導電線路256比凸塊236窄，導電線路的間距可被降低以增加繞線密度及I/O數目。較窄的導電線路256係降低將凸塊236變形在導電線路的周圍所需的力F。例如，該必要的力F可以是使一凸塊抵靠一比該凸塊寬的導電線路或墊變形所需的力之30-50%。較低的壓力F對於細間距互連及小的晶粒維持在一指定容限內的共面性以及達成均勻的z向變形及高可靠度的互連結合是有用的。此外，將凸塊236變形在導電線路256的周圍係將該凸塊機械地鎖到該線路以避免在回焊期間的晶粒移動或晶粒浮接。

圖17d係展示形成在半導體晶粒224的接觸墊232之上的複合的凸塊238。半導體晶粒224係被設置以使得複合的凸塊238和導電線路256上的互連位置對準。或者是，複合的凸塊238可和形成在基板254上的導電墊或其它互連位置對準。複合的凸塊238係比導電線路256寬。導電線路256係類似於如同圖6-15中所述的逸散線路及互連位置，以用於增加繞線密度。

一壓力或力F係被施加至半導體晶粒224的背表面228以將可熔的部份242壓到導電線路256之上。該力F可在高溫下施加。由於可熔的部份242之順應的本質，該可熔的部份係變形或突出在導電線路256的頂表面及側表面周圍。尤其，壓力的施加係使得可熔的部份242進行塑性變形並且覆蓋導電線路256的頂表面及側表面。複合的凸塊238亦可藉由在回焊溫度下使可熔的部份242和該導電線路實體接觸以冶金連接至導電線路256。該不可熔的部份240在壓力或溫度的施加期間並不熔化或變形，並且保持其高度及形狀而作為在半導體晶粒224及基板254間之一垂直的間隙。該在半導體晶粒224及基板254間之額外的位移係在配接的表面之間提供較大的共面性容限。

在一回焊製程期間，半導體晶粒224上之大數目的(例如，數千個)複合的凸塊238係附接到基板254的導電線路256上之互連位置。某些凸塊238可能未能夠適當地連接到導電線路256，特別是當晶粒224被扭曲時。回想起複合的凸塊238可以比導電線路256寬。在施加一適當的力之下，該可熔的部份242係變形或突出在導電線路256的頂表面及側表面周圍，並且將複合的凸塊238機械地鎖到該導電線路。該機械地緊密連接係藉由該可熔的部份242的本質而形成，該本質是比導電線路256軟且更順應，因而變形在該導電線路的頂表面之上以及在該導電線路的側表面周圍以得到較大的接觸表面積。在複合的凸塊238以及導電線路256之間的機械地緊密連接係在回焊期間將該凸塊保持在該導電線路，亦即，該凸塊及導電線路並不失去接觸。於是，複合的凸塊238配接到導電線路256係減少凸塊互連的失敗。

圖17e係展示形成在半導體晶粒224的接觸墊232之上的導電柱246及凸塊244。半導體晶粒224係被設置以使得凸塊244和導電線路256上之互連位置對準。或者是，凸塊244可和形成在基板254上的導電墊或其它互連位置對準。凸塊244係比導電線路256寬。導電線路256係類似於如同圖6-15中所述的逸散線路及互連位置，以用於增加繞線密度。

一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊244壓到導電線路256之上。該力F可在高溫下施加。由於凸塊244之順應的本質，該凸塊係變形或突出在導電線路256的頂表面及側表面周圍。尤其，壓力的施加係使得凸塊244進行塑性變形並且覆蓋導電線路256的頂表面及側表面。導電柱246及凸塊244亦可藉由在回焊溫度下使該凸塊和該導電線路實體接觸以冶金連接至導電線路256。導電柱246在壓力或溫度的施加期間並不熔化或變形，並且保持其高度及形狀而成為在半導體晶粒224及基板254間之一垂直的間隙。該在半導體晶粒224及基板254間之額外的位移係在配接的表面之間提供較大的共面性容限。該較寬的凸塊244及較窄的導電線路256具有類似以上針對凸塊材料234及凸塊236所述的低必要的壓力及機械地鎖住的特點及優點。

圖17f係展示形成在半導體晶粒224的接觸墊232之上的具有突點250的凸塊材料248。半導體晶粒224係被設置以使得凸塊材料248係和導電線路256上的互連位置對準。或者是，凸塊材料248可和形成在基板254上的導電墊或其它互連位置對準。凸塊材料248係比導電線路256寬。一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料248壓到導電線路256之上。該力F可在高溫下施加。由於凸塊材料248之順應的本質，該凸塊係變形或突出在導電線路256的頂表面及側表面周圍。尤其，壓力的施加係使得凸塊材料248進行塑性變形並且覆蓋導電線路256的頂表面及側表面。此外，突點250係冶金連接至導電線路256。突點250的尺寸係做成大約1-25μm的數量級。

圖17g係展示基板或PCB 258具有成角度或傾斜的側邊之梯形導電線路260。凸塊材料261係被形成在半導體晶粒224的接觸墊232之上。半導體晶粒224係被設置以使得凸塊材料261和導電線路260上的互連位置對準。或者是，凸塊材料261可和形成在基板258上的導電墊或其它互連位置對準。凸塊材料261係比導電線路260寬。導電線路260係類似於如同圖6-15中所述的逸散線路及互連位置，以用於增加繞線密度。

一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料261壓到導電線路260之上。該力F可在高溫下施加。由於凸塊材料261之順應的本質，該凸塊材料係變形或突出在導電線路260的頂表面及側表面周圍。尤其，壓力的施加係使得凸塊材料261在力F下進行塑性變形，以覆蓋導電線路260的頂表面以及傾斜的側表面。凸塊材料261亦可藉由將該凸塊材料和導電線路實體接觸並且接著在一回焊溫度下回焊該凸塊材料以冶金連接至導電線路260。

圖18a-18d係展示半導體晶粒224以及具有一不可熔或不可分解的部份264及可熔或可分解的部份266之細長複合的凸塊262之一BOL實施例。該不可熔的部份264可以是Au、Cu、Ni、高鉛的焊料、或是鉛錫合金。該可熔的部份266可以是Sn、無鉛的合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-Ag-In合金、共晶焊料、錫和Ag、Cu或Pb的合金、或是其它相對低溫熔化的焊料。該不可熔的部份264比該可熔的部份266構成複合的凸塊262之較大的一部分。該不可熔的部份264係固定到半導體晶粒224的接觸墊232。

半導體晶粒224係被設置以使得複合的凸塊262係和形成在基板270上之導電線路268上的互連位置對準，即如同在圖18a中所示者。複合的凸塊262係沿著導電線路268漸縮，亦即，該複合的凸塊具有楔形，沿著導電線路268的長度方向上較長，而橫跨該導電線路的方向上較窄。複合的凸塊262之漸縮特點係出現在沿著導電線路268的長度方向上。圖18a中的繪圖係展示該較短的特點或變窄的漸縮是與導電線路268共線的。垂直於圖18a的圖18b中的繪圖係展示該楔形複合的凸塊262之較長的特點。複合的凸塊262之較短的特點係比導電線路268寬。該可熔的部份266在壓力施加及/或以熱回焊時分解在導電線路268的周圍，即如圖18c及18d中所示者。該不可熔的部份264在回焊期間並不熔化或變形，並且保持其外形及形狀。該不可熔的部份264的尺寸可被設為在半導體晶粒224及基板270之間提供一間隙距離。一例如是Cu OSP的處理可施加到基板270。導電線路268係類似於如同圖6-15中所述的逸散線路及互連位置，以用於增加繞線密度。

在一回焊製程期間，半導體晶粒224上之大數目的(例如，數千個)複合的凸塊262係附接到基板270的導電線路268上之互連位置。某些凸塊262可能未能夠適當地連接到導電線路268，特別是半導體晶粒224被扭曲時。回想起複合的凸塊262可以比導電線路268寬。在施加一適當的力之下，該可熔的部份266係變形或突出在導電線路268的頂表面及側表面周圍，並且將複合的凸塊262機械地鎖到該導電線路。該機械地緊密連接係藉由該可熔的部份266之本質而形成，該本質係比導電線路268軟且較順應的，因而變形在該導電線路的頂表面及側表面周圍以得到較大的接觸面積。複合的凸塊262的楔形係增加在該凸塊及導電線路間的接觸面積，例如，沿著圖18b及18d之較長的特徵方向增加，而沒有犧牲到沿著圖18a及18c之較短的特徵方向上的間距。在複合的凸塊262及導電線路268間之機械地緊密連接係在回焊期間將該凸塊保持在該導電線路，亦即，該凸塊及導電線路並不失去接觸。於是，配接到導電線路268之複合的凸塊262係減少凸塊互連的失敗。

圖19a-19d係展示半導體晶粒224的一BOL實施例，其中類似於圖16c，凸塊材料274係形成在接觸墊232之上。在圖19a中，凸塊材料274是大致順應的，並且在一相當於大約200克的垂直荷重之力下進行大於約25μm的塑性變形。凸塊材料274係比基板278上的導電線路276寬。複數個突點280係以一大約1-25μm的數量級之高度形成在導電線路276上。

半導體晶粒224係被設置以使得凸塊材料274和導電線路276上的互連位置對準。或者是，凸塊材料274可和形成在基板278上的導電墊或其它互連位置對準。一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料274壓到導電線路276及突點280之上，即如同在圖19b中所示者。該力F可在高溫下施加。由於凸塊材料274之順應的本質，該凸塊材料係變形或突出在導電線路276的頂表面及側表面以及突點280周圍。尤其，壓力的施加係使得凸塊材料274進行塑性變形並且覆蓋導電線路276的頂表面及側表面以及突點280。凸塊材料274的塑性流動係在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間產生巨觀的機械地緊密連接點。凸塊材料274的塑性流動係發生在導電線路276的頂表面及側表面以及突點280周圍，但並不過度地延伸到基板278之上，否則可能造成電氣短路及其它缺陷。在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間的機械地緊密連接係在不顯著增加連結力之下，提供一具有個別的表面間較大的接觸面積之強健的連接。在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間的機械地緊密連接亦降低在例如是封裝的後續製程期間橫向的晶粒移動。

圖19c係展示其中凸塊材料274比導電線路276窄的另一BOL實施例。一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料274壓到導電線路276及突點280之上。該力F可在高溫下施加。由於凸塊材料274之順應的本質，該凸塊材料係變形或突出在導電線路276的頂表面及突點280之上。尤其，壓力的施加係使得凸塊材料274進行塑性變形並且覆蓋導電線路276的頂表面及突點280。凸塊材料274的塑性流動係在該凸塊材料以及導電線路276的頂表面及突點280之間產生巨觀的機械地緊密連接點。在該凸塊材料以及導電線路276的頂表面及突點280之間的機械地緊密連接係在不顯著增加連結力之下，提供一具有個別的表面間較大的接觸面積之強健的連接。在該凸塊材料以及導電線路276的頂表面及突點280之間的機械地緊密連接亦降低在例如是封裝的後續製程期間橫向的晶粒移動。

圖19d係展示另一BOL實施例，其中凸塊材料274形成在導電線路276的一邊緣之上，亦即，部份的凸塊材料在該導電線路之上，而部份的凸塊材料則不在該導電線路之上。一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料274壓到導電線路276及突點280之上。該力F可在高溫下施加。由於凸塊材料274之順應的本質，該凸塊材料係變形或突出在導電線路276的頂表面及側表面及突點280之上。尤其，壓力的施加係使得凸塊材料274進行塑性變形並且覆蓋導電線路276的頂表面及側表面及突點280。凸塊材料274的塑性流動係在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間產生巨觀的機械地緊密連接。在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間的機械地緊密連接係在不顯著增加連結力之下提供一具有個別的表面間較大的接觸面積之強健的連接。在該凸塊材料與導電線路276的頂表面及側表面以及突點280之間的機械地緊密連接亦降低在例如是封裝的後續製程期間橫向的晶粒移動。

圖20a-20c係展示半導體晶粒224的一BOL實施例，其中類似於圖16c，凸塊材料284形成在接觸墊232之上。一尖端286係從凸塊材料284的主體延伸成為一階梯形凸塊，其中尖端286比凸塊材料284的主體窄，即如同在圖20a中所示者。半導體晶粒224係被設置以使得凸塊材料284和基板290上的導電線路288上之互連位置對準。更明確地說，尖端286係被設置在導電線路288上的互連位置之中央上。或者是，凸塊材料284及尖端286可和形成在基板290上的導電墊或其它互連位置對準。凸塊材料284係比基板290上的導電線路288寬。

導電線路288是大致順應的，並且在一相當於大約200克的垂直荷重的力之下進行大於約25μm的塑性變形。一壓力或力F係被施加至半導體晶粒224的背表面228以將尖端284壓到導電線路288之上。該力F可在高溫下施加。由於導電線路288之順應的本質，該導電線路係變形在尖端286的周圍，即如同在圖20b中所示者。尤其，壓力的施加係使得導電線路288進行塑性變形並且覆蓋尖端286的頂表面及側表面。

圖20c係展示另一BOL實施例，其中圓形的凸塊材料294係形成在接觸墊232之上。一尖端296係從凸塊材料294的主體延伸以形成一柱形凸塊，其中該尖端比凸塊材料294的主體窄。半導體晶粒224係被設置以使得凸塊材料294和基板300上的導電線路298上之互連位置對準。更明確地說，尖端296係被設置在導電線路298上的互連位置之中央上。或者是，凸塊材料294及尖端296可和形成在基板300上的導電墊或其它互連位置對準。凸塊材料294係比基板300上的導電線路298寬。

導電線路298是大致順應的，並且在一相當於大約200克的垂直荷重的力之下進行大於約25μm的塑性變形。一壓力或力F係被施加至半導體晶粒224的背表面228以將尖端296壓到導電線路298之上。該力F可在高溫下施加。由於導電線路298之順應的本質，該導電線路係變形在尖端296周圍。尤其，壓力的施加係使得導電線路298進行塑性變形，並且覆蓋尖端296的頂表面及側表面。

圖17a-17g、18a-18d及19a-19d中所述的導電線路亦可以是如圖20a-20c中所述之順應的材料。

圖21a-21b係展示半導體晶粒224的一BOL實施例，其中類似於圖16c，凸塊材料304係形成在接觸墊232之上。凸塊材料304是大致順應的，並且在一相當於大約200克的垂直荷重的力之下進行大於約25μm的塑性變形。凸塊材料304係比基板308上的導電線路306寬。一具有開口312及導電的側壁314之導電貫孔310係穿過導電線路306而形成，即如同在圖21a中所示者。導電線路306係類似於如同圖6-15中所述的逸散線路及互連位置，以用於增加繞線密度。

半導體晶粒224係被設置以使得凸塊材料304和導電線路306上的互連位置對準，請參見圖25a-25g。或者是，凸塊材料304可和形成在基板308上的導電墊或其它互連位置對準。一壓力或力F係被施加至半導體晶粒224的背表面228以將凸塊材料304壓到導電線路306之上並且壓入導電貫孔310的開口312中。該力F可在高溫下施加。由於凸塊材料304之順應的本質，該凸塊材料係變形或突出在導電線路306的頂表面及側表面周圍且進入到導電貫孔310的開口312中，即如同在圖21b中所示者。尤其，壓力的施加係使得凸塊材料304進行塑性變形並且覆蓋導電線路306的頂表面及側表面且進入到導電貫孔310的開口312中。因此，凸塊材料304係電連接至導電線路306及導電的側壁314以供穿過基板308的z向垂直的互連使用。凸塊材料304的塑性流動係在該凸塊材料與導電線路306的頂表面及側表面以及導電貫孔310的開口312之間產生機械地緊密連接。在該凸塊材料與導電線路306的頂表面及側表面以及導電貫孔310的開口312之間的機械地緊密連接係在不顯著增加連結力之下提供一具有個別的表面間較大的接觸面積之強健的連接。在該凸塊材料與導電線路306的頂表面及側表面以及導電貫孔310的開口312之間的機械地緊密連接亦降低在例如是封裝的後續製程期間橫向的晶粒移動。由於導電貫孔310係和凸塊材料304一起被形成在該互連位置之內，因此總基板互連面積係減少。

在圖17a-17g、18a-18d、19a-19d、20a-20c及21a-21b的BOL實施例中，藉由使導電線路比互連結構窄，導電線路的間距可被降低以增加繞線密度及I/O數目。較窄的導電線路係降低將互連結構變形在導電線路的周圍所需的力F。例如，該必要的力F可以是使一凸塊抵靠一比該凸塊寬的導電線路或墊變形所需的力之30-50%。該較低的壓力F對於細間距互連及小的晶粒維持在一指定容限內的共面性以及達成均勻的z向變形及高可靠度的互連結合是有用的。此外，將互連結構變形在導電線路的周圍係將該凸塊機械地鎖到該線路以避免在回焊期間的晶粒移動或晶粒浮接。

圖22a-22c係展示一種模具底膠填充(MUF)製程以將封裝材料沉積在半導體晶粒及基板間的凸塊周圍。圖22a係展示半導體晶粒224利用圖17b的凸塊材料234而安裝到基板254，並且被設置在凹槽(chase)模具320的上方模具支撐件316及下方模具支撐件318之間。圖17a-17g、18a-18d、19a-19d、20a-20c及21a-21b之其它的半導體晶粒及基板之組合亦可設置在凹槽模具320的上方模具支撐件316及下方模具支撐件318之間。該上方模具支撐件316係包含可壓縮的離型膜(releasing film)322。

在圖22b中，上方模具支撐件316及下方模具支撐件318被放在一起以封入半導體晶粒224及基板254，其具有一開放空間在該基板之上且在該半導體晶粒及基板之間。可壓縮的離型膜322係貼合半導體晶粒224的背表面228及側表面以阻擋封裝材料在這些表面上的形成。一種處於液態的封裝材料324係利用噴嘴326而被注入到凹槽模具320的一側中，而一選配的真空輔助328從相反的側邊吸壓以將該封裝材料均勻地填入基板254之上的開放空間以及在半導體晶粒224及基板254之間的開放空間。封裝材料324可以是聚合物複合材料(例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯)、或是具有適合的填充劑之聚合物。封裝材料324是非導電的並且在環境上保護半導體裝置免於接觸到外部的元素及污染物。可壓縮的材料322係避免封裝材料324流到半導體晶粒224的背表面228之上及側表面的周圍。封裝材料324係被固化。半導體晶粒224的背表面228及側表面係保持露出自封裝材料324。

圖22c係展示MUF及模具過度填充(MOF)，亦即，在沒有可壓縮的材料322下的一實施例。半導體晶粒224及基板254係被設置在凹槽模具320的上方模具支撐件316及下方模具支撐件318之間。該上方模具支撐件316及下方模具支撐件318係被放在一起以封入半導體晶粒224及基板254，其具有一開放空間在該基板之上、在該半導體晶粒的周圍且在該半導體晶粒及基板之間。處於液態的封裝材料324係利用噴嘴326而被注入到凹槽模具320的一側中，而一選配的真空輔助328係從相反的側邊吸壓以將該封裝材料均勻地填入在半導體晶粒224的周圍且在基板254之上的開放空間以及在半導體晶粒224及基板254之間的開放空間。封裝材料324係被固化。

圖23係展示將封裝材料沉積在半導體晶粒224的周圍且在半導體晶粒224及基板254之間的間隙中的另一實施例。半導體晶粒224及基板254係藉由屏障(dam)330圍住。封裝材料332係以液態從噴嘴334分配到屏障330中，以填入基板254之上的開放空間以及在半導體晶粒224及基板254之間的開放空間。從噴嘴334分配的封裝材料332的量係被控制在不覆蓋半導體晶粒224的背表面228或側表面下填入屏障330。封裝材料332係被固化。

圖24係展示在圖22a、22c及23的MUF製程之後的半導體晶粒224及基板254。封裝材料324係均勻地散佈在基板254之上且在半導體晶粒224及基板254之間的凸塊材料234的周圍。

圖25a-25g係展示在基板或PCB 340上之各種的導電線路佈局的俯視圖。在圖25a中，導電線路342是一形成在基板340上具有一體型(integrated)凸塊墊或互連位置344之直的導體。基板凸塊墊344的側邊可以是和導電線路342共線的。在習知技術中，一焊料對準開口(SRO)通常是形成在該互連位置之上，以在回焊期間限制凸塊材料。該SRO會增加互連間距且減少I/O數目。相對地，遮罩層346可形成在基板340的一部份之上；然而，該遮罩層並未形成在導電線路342的基板凸塊墊344的周圍。換言之，導電線路342中被設計來和凸塊材料配接的部份並沒有原本用於在回焊期間凸塊限制的遮罩層346的任何SRO。

半導體晶粒224係被設置在基板340之上，並且凸塊材料係和基板凸塊墊344對準。凸塊材料係藉由使該凸塊材料和該凸塊墊實體接觸並且接著在一回焊溫度下回焊該凸塊材料以電氣且冶金連接至基板凸塊墊344。

在另一實施例中，一導電凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落或網版印刷製程以沉積在基板凸塊墊344之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料、或是無鉛的焊料。該凸塊材料係利用一合適的附著或連結製程來連結到基板凸塊墊344。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來回焊，以形成凸塊或互連348，即如同在圖25b中所示者。在某些應用中，凸塊348係進行二次回焊以改善到基板凸塊墊344的電氣接觸。在該窄的基板凸塊墊344周圍的凸塊材料係在回焊期間維持晶粒的位置。

在高繞線密度的應用中，最小化導電線路342的逸散間距是所期望的。在導電線路342之間的逸散間距可藉由消除用於回焊限制目的之遮罩層，亦即，藉由在沒有遮罩層下回焊凸塊材料而被減少。由於沒有SRO被形成在晶粒凸塊墊232或基板凸塊墊344的周圍，所以導電線路342可用較細的間距形成，亦即，導電線路342可被設置成較靠在一起或是較靠近附近的結構。在基板凸塊墊344周圍沒有SRO之下，導電線路342間的間距係給定為P=D+PLT+W/2，其中D是凸塊348的基底直徑，PLT是晶粒設置容限，並且W是導電線路342的寬度。在一實施例中，給定100μm的凸塊基底直徑、10μm的PLT、以及30μm的線路線寬，導電線路342之最小的逸散間距是125μm。該無遮罩的凸塊形成係免去需要考量到如習知技術中可見的相鄰開口間之遮罩材料的孔帶(ligament)間隔、焊料遮罩對準容限(SRT)、以及最小可解析的SRO。

當該凸塊材料在沒有遮罩層下被回焊以將晶粒凸塊墊232冶金且電連接至基板凸塊墊344時，潤濕及表面張力係使得該凸塊材料維持自我局限(self-confinement)且被保持在晶粒凸塊墊232與基板凸塊墊344及基板340中緊鄰導電線路342且實質在該凸塊墊的覆蓋區中的部份之間的空間內。

為了達成該所要的自我局限性質，凸塊材料可在置放於晶粒凸塊墊232或基板凸塊墊344上之前被浸沒在一助熔溶劑中，以選擇性地使得該凸塊材料所接觸的區域比導電線路342周圍的區域更濕潤。該熔化的凸塊材料係由於該助熔溶劑的可濕性而維持局限在實質由凸塊墊所界定的區域內。該凸塊材料並不溢出到較不濕潤的區域。一薄的氧化層或是其它絕緣層可形成在其中不打算有凸塊材料的區域之上，以使該區域較不濕潤。因此，晶粒凸塊墊232或基板凸塊墊344周圍並不需要有遮罩層340。

圖25c係展示平行的導電線路352為直的導體之另一實施例，其中一體型矩形凸塊墊或互連位置354形成在基板350上。在此例中，基板凸塊墊354係比導電線路352寬，但是小於配接的凸塊寬度。基板凸塊墊354的側邊可以是平行於導電線路352。遮罩層356可形成在基板350的一部份之上；然而，該遮罩層並未形成在導電線路352的基板凸塊墊354的周圍。換言之，導電線路352中被設計以和凸塊材料配接的部份並沒有原本用於在回焊期間凸塊限制的遮罩層356的任何SRO。

圖25d係展示以多個列的一陣列配置的導電線路360及362的另一實施例，其中偏置的一體型凸塊墊或互連位置364形成在基板366上以得到最大的互連逸散的繞線密度及容量。交替的導電線路360及362係包含一用於繞線到凸塊墊364的肘部。每個基板凸塊墊364的側邊係和導電線路360及362共線的。遮罩層368可形成在基板366的一部份之上；然而，遮罩層368並未形成在導電線路360及362的基板凸塊墊364的周圍。換言之，導電線路360及362中被設計以和凸塊材料配接的部份並沒有原本用於在回焊期間凸塊限制的遮罩層368的任何SRO。

圖25e係展示以多個列的一陣列配置的導電線路370及372的另一實施例，其中偏置的一體型凸塊墊或互連位置374形成在基板376上以得到最大的互連逸散的繞線密度及容量。交替的導電線路370及372係包含一用於繞線到凸塊墊374的肘部。在此例中，基板凸塊墊374是圓形的並且比導電線路370及372寬，但是小於配接的互連凸塊材料的寬度。遮罩層378可形成在基板376的一部份之上；然而，遮罩層378並未形成在導電線路370及372的基板凸塊墊374的周圍。換言之，導電線路370及372中被設計以和凸塊材料配接的部份並沒有原本用於在回焊期間凸塊限制的遮罩層378的任何SRO。

圖25f係展示以多個列的一陣列配置的導電線路380及382的另一實施例，其中偏置的一體型凸塊墊或互連位置384形成在基板386上以得到最大的互連逸散的繞線密度及容量。交替的導電線路380及382係包含一用於繞線到凸塊墊384的肘部。在此例中，基板凸塊墊384是矩形的並且比導電線路380及382寬，但是小於配接的互連凸塊材料的寬度。遮罩層388可形成在基板386的一部份之上；然而，遮罩層388並未形成在導電線路380及382的基板凸塊墊384的周圍。換言之，導電線路380及382中被設計以和凸塊材料配接的部份並沒有原本用於在回焊期間凸塊限制的遮罩層388的任何SRO。

作為互連製程的一例子，半導體晶粒224係被設置在基板366之上，並且凸塊材料234係和圖25d的基板凸塊墊364對準。凸塊材料234係藉由如同圖17a-17g、18a-18d、19a-19d、20a-20c及21a-21b所述，加壓該凸塊材料或是藉由使該凸塊材料和該凸塊墊實體接觸並且接著在一回焊溫度下回焊該凸塊材料，以電氣及冶金連接至基板凸塊墊364。

在另一實施例中，一導電凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落或網版印刷的製程沉積在基板凸塊墊364之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料、或是無鉛的焊料。該凸塊材料係利用一合適的附著或連結製程連結到基板凸塊墊364。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點而被回焊以形成凸塊或互連390，即如同在圖25g中所示者。在某些應用中，凸塊390係進行二次回焊以改善到基板凸塊墊364的電氣接觸。該窄的基板凸塊墊364周圍的凸塊材料係維持在回焊期間晶粒的置放。凸塊材料234或凸塊390亦可形成在圖25a-25g的基板凸塊墊配置上。

在高繞線密度的應用中，最小化圖25a-25g的導電線路360及362或是其它導電線路配置的逸散間距是所期望的。在導電線路360及362之間的逸散間距可藉由消除用於回焊限制目的之遮罩層，亦即，藉由在沒有遮罩層下回焊凸塊材料而被減少。由於沒有SRO被形成在晶粒凸塊墊232或基板凸塊墊364的周圍，所以導電線路360及362可用較細的間距形成，亦即，導電線路360及362可被設置成較靠在一起或是較靠近附近的結構。在基板凸塊墊364周圍沒有SRO之下，導電線路360及362間的間距係給定為P=D/2+PLT+W/2，其中D是凸塊390的基底直徑，PLT是晶粒設置容限，並且W是導電線路360及362的寬度。在一實施例中，給定100μm的凸塊基底直徑、10μm的PLT、以及30μm的線路線寬，導電線路360及362之最小的逸散間距是125μm。該無遮罩的凸塊形成係免去需要考量到如習知技術中可見的相鄰開口間之遮罩材料的孔帶間隔、SRT、以及最小可解析的SRO。

當該凸塊材料在沒有遮罩層下被回焊以將晶粒凸塊墊232冶金且電連接至基板凸塊墊364時，潤濕及表面張力係使得該凸塊材料維持自我局限且被保持在晶粒凸塊墊232與基板凸塊墊364及基板366中緊鄰導電線路360及362且實質在該凸塊墊的覆蓋區中的部份之間的空間內。

為了達成該所要的自我局限性質，凸塊材料可在置放於晶粒凸塊墊232或基板凸塊墊364上之前被浸沒在一助熔溶劑中，以選擇性地使得該凸塊材料所接觸的區域比導電線路360及362周圍的區域更濕潤。該熔化的凸塊材料係由於該助熔溶劑的可濕性而維持局限在實質由凸塊墊所界定的區域內。該凸塊材料並不溢出到較不濕潤的區域。一薄的氧化層或是其它絕緣層可形成在其中不打算有凸塊材料的區域之上，以使該區域較不濕潤。因此，晶粒凸塊墊232或基板凸塊墊364周圍並不需要有遮罩層368。

在圖26a中，遮罩層392係沉積在導電線路394及396的一部份之上。然而，遮罩層392並未形成在一體型凸塊墊398之上。因此，在基板400上的每個凸塊墊398都沒有SRO。一非濕性遮罩補片(patch)402係被形成在基板400上且在一體型凸塊墊398的陣列內的空隙中，亦即，在相鄰的凸塊墊之間。該遮罩補片402亦可形成在半導體晶粒224上且在晶粒凸塊墊398的陣列內的空隙中。更一般而言，該遮罩補片係被形成在任何配置中的一體型凸塊墊附近，以避免溢出到較不濕潤的區域。

半導體晶粒224係被設置在基板400之上，並且凸塊材料係和基板凸塊墊398對準。該凸塊材料係藉由如同圖17a-17g、18a-18d、19a-19d、20a-20c及21a-21b所述地壓下該凸塊材料或是藉由使該凸塊材料和該凸塊墊實體接觸並且接著在一回焊溫度下回焊該凸塊材料，以電氣且冶金連接至基板凸塊墊398。

在另一實施例中，一導電凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落、或是網版印刷的製程沉積在晶粒的一體型凸塊墊398之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料、或是無鉛的焊料。該凸塊材料係利用一合適的附著或連結製程連結到一體型凸塊墊398。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊，以形成球或凸塊404，即如同在圖26b中所示者。在某些應用中，凸塊404係進行二次回焊以改善至一體型凸塊墊398的電氣接觸。該凸塊亦可壓縮連結到一體型凸塊墊398。凸塊404係代表一種可形成在一體型凸塊墊398之上的互連結構的類型。該互連結構亦可以使用柱形凸塊、微凸塊、或其它電互連。

在高繞線密度的應用中，最小化逸散間距是所期望的。為了減少在導電線路394及396間的間距，該凸塊材料係在一體型凸塊墊398周圍沒有遮罩層之下進行回焊。在導電線路394及396之間的逸散間距可藉由消除用於回焊限制目的之遮罩層以及該一體型凸塊墊周圍相關的SRO，亦即，藉由在沒有遮罩層下回焊凸塊材料而被減少。遮罩層392可形成在導電線路394及396以及基板400中遠離一體型凸塊墊398的一部份之上；然而，遮罩層392並未形成在一體型凸塊墊398的周圍。換言之，導電線路394及396中被設計以和凸塊材料配接的部份並沒有原本用於在回焊期間凸塊限制的遮罩層392的任何SRO。

此外，遮罩補片402係被形成在基板400上且在一體型凸塊墊398的陣列內的空隙中。遮罩補片402是非濕性材料。遮罩補片402可以是和遮罩層392相同的材料並且在相同的處理步驟期間施加、或為不同的材料而在不同的處理步驟期間施加。遮罩補片402可藉由對於一體型凸塊墊398的陣列內之線路或墊的部份選擇性的氧化、電鍍、或其它處理來加以形成。遮罩補片402係限制凸塊材料流到一體型凸塊墊398且避免導電凸塊材料滲到相鄰的結構。

當該凸塊材料係利用設置在一體型凸塊墊398的陣列內之空隙的遮罩補片402進行回焊時，潤濕及表面張力係使得該凸塊材料局限且保持在晶粒凸塊墊232與一體型凸塊墊398及基板400中緊鄰導電線路394及396且實質在該一體型凸塊墊398的覆蓋區中的部份之間的空間內。

為了達成所要的局限性質，該凸塊材料可在置放於晶粒凸塊墊232或一體型凸塊墊398上之前被浸沒在一助熔溶劑中，以選擇性地使得該凸塊材料所接觸的區域比導電線路394及396的周圍區域更濕潤。該熔化的凸塊材料係由於該助熔溶劑的可濕性而維持局限在實質由凸塊墊所界定的區域內。該凸塊材料並不溢出到較不濕潤的區域。一薄的氧化層或是其它絕緣層可形成在其中不打算有凸塊材料的區域之上，以使該區域較不濕潤。因此，晶粒凸塊墊232或一體型凸塊墊398的周圍並不需要遮罩層392。

由於晶粒凸塊墊232或一體型凸塊墊398的周圍沒有形成SRO，所以導電線路394及396可用較細的間距形成，亦即，導電線路可較靠近相鄰的結構來設置，而不會接觸且形成電氣短路。假設相同的焊料對準設計規則，導電線路394及396之間的間距係給定為P=(1.1D+W)/2，其中D是凸塊404的基底直徑，並且W是導電線路394及396的寬度。在一實施例中，給定100μm的凸塊直徑以及20μm的線路線寬，導電線路394及396之最小的逸散間距是65μm。該凸塊形成係免去需要考量到如習知技術中可見的相鄰開口間之遮罩材料的孔帶間隔、以及最小可解析的SRO。

圖27係展示堆疊封裝(PoP)405，其中半導體晶粒406係利用晶粒附接黏著劑410而堆疊在半導體晶粒408上。半導體晶粒406及408分別具有一包含類比或數位電路的主動表面，該類比或數位電路被實施為形成在該晶粒內且根據該晶粒的電設計及功能來電互連的主動裝置、被動裝置、導電層以及介電層。例如，該電路可包含一或多個電晶體、二極體以及其它形成在該主動表面內之電路元件以實施類比電路或數位電路，例如：DSP、ASIC、記憶體或其它信號處理電路。半導體晶粒406及408亦可包含例如是電感器、電容器及電阻器的IPD，以供RF信號處理使用。

半導體晶粒406係利用圖17a-17g、18a-18d、19a-19d、20a-20c及21a-21b的實施例中之任一實施例，利用形成在接觸墊418上之凸塊材料416而被安裝到形成在基板414上的導電線路412。導電線路412係類似於如同圖6-15中所述的逸散線路及互連位置，以用於增加繞線密度。半導體晶粒408係利用焊線422電連接至形成在基板414上之接觸墊420。焊線422之相反端係連結到半導體晶粒406上之接觸墊424。

遮罩層426係被形成在基板414之上且開口超過半導體晶粒406的覆蓋區。儘管遮罩層426在回焊期間並不限制凸塊材料416到導電線路412，該開放的遮罩可運作為一屏障以避免在MUF期間封裝材料428遷移到接觸墊420或焊線422。封裝材料428係類似於圖22a-22c地沉積在半導體晶粒408及基板414之間。遮罩層426係阻擋MUF封裝材料428到達接觸墊420及焊線422，否則可能會造成缺陷。遮罩層426係容許較大的半導體晶粒被設置在一特定的基板上，而無封裝材料428流出到接觸墊420之上的風險。

儘管本發明的一或多個實施例已詳細地解說，熟習此項技術者將會體認到可在不脫離如以下的申請專利範圍中所闡述之本發明的範疇下，對於該些實施例進行修改及調適。

1，1’．．．線

2，2’．．．線

6，6’．．．線

7，7’．．．線

8，8v’．．．線

9，9’．．．線

10．．．覆晶封裝的部份

11．．．虛線

12．．．基板

13．．．線路或導線

14．．．抓取墊

15．．．互連凸塊

16．．．絕緣層或焊料遮罩

17．．．底膠填充材料

18．．．半導體晶粒

19．．．位置

20．．．覆晶封裝的部份

29．．．凸塊的部份

32．．．基板

33．．．線路或導線

34．．．抓取墊

35．．．凸塊

36．．．遮罩材料

37．．．底膠填充材料

38．．．晶粒

39．．．位置

50．．．電子裝置

52．．．印刷電路板

54．．．線路

56．．．打線接合封裝

58．．．覆晶

60．．．球狀柵格陣列

62．．．凸塊晶片載體

64．．．雙排型封裝

66．．．平台柵格陣列

68．．．多晶片模組

70．．．四邊扁平無引腳封裝

72．．．四邊扁平封裝

74．．．半導體晶粒

76．．．接觸墊

78．．．中間載體

80．．．導線

82．．．焊線

84．．．封裝材料

88．．．半導體晶粒

90．．．載體

92．．．底膠填充或環氧樹脂黏著材料

94．．．焊線

96．．．接觸墊

98．．．接觸墊

100．．．模製化合物或封裝材料

102．．．接觸墊

104．．．凸塊

106．．．中間載體

108．．．主動區域

110．．．凸塊

112．．．凸塊

114．．．信號線

116．．．模製化合物或封裝材料

120．．．半導體晶粒

121．．．虛線

122．．．基板介電層

123．．．逸散線路

125．．．凸塊

128．．．半導體晶粒

131．．．虛線

132．．．基板介電層

133．．．線路或導線

135．．．接合凸塊

136．．．逸散線路

138．．．半導體晶粒

140．．．虛線

141．．．互連位置

142．．．窄導線或線路

143．．．基板

144．．．焊料遮罩

145．．．遮罩開口

146．．．窄導線或線路

147．．．基板

148．．．互連位置

149．．．開口

150．．．焊料遮罩

151．．．基板

152．．．晶粒附接表面

153．．．線路或導線

154．．．載體或台

155．．．基板表面

156．．．封裝樹脂

157．．．半導體晶粒

158．．．凸塊

159．．．主動側

160．．．取放型工具

161．．．夾頭

162．．．背面

163．．．配接表面

164．．．導線

170．．．基板

172．．．導電線路

174．．．黏著劑

176．．．半導體

178．．．凸塊

180．．．配接凸塊

182．．．線路

184．．．力輪廓

186．．．溫度輪廓

188．．．部份

190．．．部份

192．．．部份

194．．．部份

195．．．部份

196．．．部份

198．．．部份

200．．．部份

202．．．半導體晶粒

204．．．複合的凸塊

206．．．不可分解的部份

208．．．可分解的部份

210．．．導線

212．．．基板

220．．．半導體晶圓

222．．．主體基板材料

324．．．半導體晶粒或構件

226．．．切割道

228．．．背表面

230．．．主動表面

232．．．導電層

234．．．凸塊材料

236．．．球或凸塊

238．．．複合的凸塊

240．．．不可熔的部份

242．．．可熔的部份

244．．．凸塊

246．．．導電柱

248．．．凸塊材料

250．．．突點

252．．．鋸條或雷射切割工具

254．．．基板

256．．．導電線路

258．．．基板或PCB

260．．．導電線路

261．．．凸塊材料

262．．．複合的凸塊

264．．．不可熔或不可分解的部份

266．．．可熔或可分解的部份

268．．．導電線路

270．．．基板

274．．．凸塊材料

276．．．導電線路

278．．．基板

280．．．突點

284．．．凸塊材料

286．．．尖端

288．．．導電線路

290．．．基板

294．．．凸塊材料

296．．．尖端

298．．．導電線路

300．．．基板

304．．．凸塊材料

306．．．導電線路

308．．．基板

310．．．導電貫孔

312．．．開口

314．．．導電的側壁

316．．．上方模具支撐件

318．．．下方模具支撐件

320．．．凹槽模具

322．．．可壓縮的離型膜

324．．．封裝材料

326．．．噴嘴

328．．．輔助

330．．．屏障

332．．．封裝材料

334．．．噴嘴

340．．．基板

342．．．導電線路

344．．．基板凸塊墊

346．．．遮罩層

348．．．凸塊或互連

350．．．基板

352．．．導電線路

354．．．基板凸塊墊

356．．．遮罩層

360．．．導電線路

362．．．導電線路

364．．．基板凸塊墊

366．．．基板

368．．．遮罩層

370．．．導電線路

372．．．導電線路

374．．．基板凸塊墊

376．．．基板

378．．．遮罩層

380．．．導電線路

382．．．導電線路

384．．．基板凸塊墊

386．．．基板

388．．．遮罩層

390．．．凸塊或互連

392．．．遮罩層

394．．．導電線路

396．．．導電線路

398．．．凸塊墊

400．．．基板

402．．．遮罩補片

404．．．球或凸塊

405．．．堆疊封裝

406．．．半導體晶粒

408．．．半導體晶粒

410．．．晶粒附接黏著劑

412．．．導電線路

414．．．基板

416．．．凸塊材料

418．．．接觸墊

420．．．接觸墊

422．．．焊線

424．．．接觸墊

426．．．遮罩層

428．．．封裝材料

圖1係以平行於封裝基板表面的平面描繪一習知的抓取墊上凸塊的覆晶互連；

圖2係以垂直於封裝基板表面的平面描繪該習知的抓取墊上凸塊的覆晶互連；

圖3係以垂直於封裝基板表面的平面描繪另一習知的抓取墊上凸塊的覆晶互連之一部份；

圖4係描繪一安裝到其表面之不同類型的封裝的PCB；

圖5a_-5c係描繪安裝到該PCB之代表性的半導體封裝之進一步細節；

圖6係以平行於封裝基板表面的平面描繪一BOL覆晶互連；

圖7係以垂直於封裝基板表面的平面描繪圖6的BOL覆晶互連；

圖8係以平行於封裝基板表面的平面描繪一第二BOL覆晶互連；

圖9係以垂直於封裝基板表面的平面描繪圖8的BOL覆晶互連；

圖10係以平行於封裝基板表面的平面描繪一第三BOL覆晶互連；

圖11係以平行於封裝基板表面的平面描繪一第四BOL覆晶互連；

圖12a-12c係描繪一用於製造該BOL覆晶互連的製程；

圖13a-13d係描繪該用於製造該BOL覆晶互連的製程的進一步細節；

圖14係描繪用於製造該BOL覆晶互連的製程之力或溫度的時程；

圖15係描繪一具有複合的凸塊之BOL覆晶互連；

圖16a-16h係描繪形成在一半導體晶粒之上用於連結至一基板上的導電線路之各種的互連結構；

圖17a-17g係描繪該半導體晶粒以及連結到該些導電線路的互連結構；

圖18a-18d係描繪具有一連結到該些導電線路之楔形的互連結構的半導體晶粒；

圖19a-19d係描繪該半導體晶粒以及連結到該些導電線路的互連結構的另一實施例；

圖20a-20c係描繪連結到該些導電線路的階梯形凸塊以及柱形凸塊互連結構；

圖21a-21b係描繪具有導電貫孔的導電線路；

圖22a-22c係描繪在該半導體晶粒及基板之間的模具底膠填充；

圖23係描繪在該半導體晶粒及基板之間的另一模具底膠填充；

圖24係描繪在模具底膠填充後之半導體晶粒及基板；

圖25a-25g係描繪具有開放的焊料對準的導電線路之各種配置；

圖26a-26b係描繪具有在導電線路間的補片之開放的焊料對準；並且

圖27係描繪具有遮罩層屏障以在模具底膠填充期間抑制封裝材料之POP。

9,9’．．．線

131．．．虛線

132．．．基板介電層

133．．．線路或導線

135．．．接合凸塊

Claims (14)

1. 一種製造半導體裝置之方法，其包括：提供半導體晶粒，其包含形成在該半導體晶粒的表面上方的複數個複合的互連，該複合的互連包括可熔的部份以及不可熔的部份；提供基板；形成在該基板之上包含互連位置的複數個導電線路，毎個互連位置包含小於該複合的互連的每一個的寬度以及小於該導電線路的每一個的寬度的1.2倍的寬度；以及藉由以下方式將每一個該複合的互連連結到該互連位置中的一個互連位置：施加力以變形該複合的互連的該可熔的部份，使得每一個該複合的互連覆蓋該互連位置中的一個互連位置的頂表面及側表面；以及在斜坡下降所施加的力之後，升高溫度到足以再度熔化該複合的互連的該可熔的部份。
2. 如申請專利範圍第1項之方法，其中該複合的互連的每一個之該不可熔的部份包含金、銅、鎳、鉛焊料或鉛錫合金。
3. 如申請專利範圍第1項之方法，其中該複合的互連的每一個之該可熔的部份包含錫、無鉛的合金、錫-銀合金、錫-銀-銅合金、錫-銀-銦合金或共晶焊料。
4. 如申請專利範圍第1項之方法，其中每一個該複合的互連包含導電柱以及形成在該導電柱之上的凸塊。
5. 如申請專利範圍第1項之方法，其中每一個該複合的互連包含凸塊。
6. 一種半導體裝置，其包括：半導體晶粒；基板；包含互連位置且形成在該基板之上的複數個導電線路，其中該互連位置的每一個的寬度小於該導電線路的每一個的寬度之1.2倍；形成在該半導體晶粒以及該基板上的互連位置之間的複數個互連結構，該互連結構係連結到該互連位置並且每一個該互連結構包含可熔的部份，其中跨越該互連結構得該可熔的部份的寬度比沿著該互連位置的該互連結構的長度還窄；以及沉積在該半導體晶粒及該基板之間的封裝材料。
7. 如申請專利範圍第6項之半導體裝置，其中該互連結構包含包括金、銅、鎳、鉛焊料或鉛錫合金之不可熔的部份。
8. 如申請專利範圍第6項之半導體裝置，其中該互連結構之該可熔的部份包括錫、無鉛的合金、錫-銀合金、錫-銀-銅合金、錫-銀-銦合金或共晶焊料。
9. 如申請專利範圍第6項之半導體裝置，其中該互連結構包含導電柱以及形成在該導電柱之上的凸塊。
10. 一種製造半導體裝置之方法，其包括：提供半導體晶粒； 提供基板；形成導電線路，其包含在該基板之上的互連位置且包括小於該導電線路的寬度的1.2倍的該互連位置的寬度；在該半導體晶粒以及該基板上的該互連位置之間形成複合的互連結構，該複合的互連結構包括可熔的部份以及不可熔的部份；以及藉由回焊該複合的互連結構之該可熔的部份而將該互連結構連結到該互連位置，其中該複合的互連結構之該不可熔的部份在回焊該複合的互連結構之可熔的部份時並不會熔化。
11. 如申請專利範圍第10項之方法，其中該互連位置的寬度小於該複合的互連結構的寬度。
12. 如申請專利範圍第10項之方法，其中該複合的互連結構包含：導電柱；以及形成在該導電柱之上的凸塊。
13. 如申請專利範圍第10項之方法，其中該複合的互連結構之該不可熔的部份包括金、銅、鎳、鉛焊料或鉛錫合金。
14. 如申請專利範圍第10項之方法，其中該複合的互連結構之該可熔的部份包括錫、無鉛的合金、錫-銀合金、錫-銀-銅合金、錫-銀-銦合金或共晶焊料。